JP2007067098A - Micro-bump forming method, its device, and semiconductor device - Google Patents

Micro-bump forming method, its device, and semiconductor device Download PDF

Info

Publication number
JP2007067098A
JP2007067098A JP2005249933A JP2005249933A JP2007067098A JP 2007067098 A JP2007067098 A JP 2007067098A JP 2005249933 A JP2005249933 A JP 2005249933A JP 2005249933 A JP2005249933 A JP 2005249933A JP 2007067098 A JP2007067098 A JP 2007067098A
Authority
JP
Japan
Prior art keywords
wafer
metal component
micro
precursor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005249933A
Other languages
Japanese (ja)
Other versions
JP4565470B2 (en
Inventor
Yoshiyuki Oba
義行 大庭
Hitoshi Sakamoto
仁志 坂本
Ken Ogura
謙 小椋
Kiei Zen
基栄 全
Takayuki Sekine
隆之 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANGSTROM TECHNOLOGIES KK
Original Assignee
ANGSTROM TECHNOLOGIES KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANGSTROM TECHNOLOGIES KK filed Critical ANGSTROM TECHNOLOGIES KK
Priority to JP2005249933A priority Critical patent/JP4565470B2/en
Publication of JP2007067098A publication Critical patent/JP2007067098A/en
Application granted granted Critical
Publication of JP4565470B2 publication Critical patent/JP4565470B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

<P>PROBLEM TO BE SOLVED: To provide a micro-bump forming method for manufacturing micro-bumps in a short period of time for excellently coping with cost reduction, and for achieving the narrowing of a pitch between bumps along with the miniaturization of a package size. <P>SOLUTION: A member to be etched composed of a metal component for making a high-vapor pressure halide is installed into a chamber. The member to be etched is etched with a halogen radical obtained by plasmatizing a halogen gas. Thus, it is possible to generate a precursor as a halide of the metal component, and also to generate only the metal component of the precursor on a wafer 13 by properly controlling temperature conditions of the wafer 13 as a substrate. In that case, the temperature of the wafer 13 is gradually increased from a low-temperature range of forming the thin film of the precursor on the wafer 13 to a high-temperature range of forming only the metal component on the wafer 13. Consequently, it is possible to form a large number of the micro-bumps 29 composed of the metal component on the wafer 13. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明はマイクロバンプの形成方法及びその装置並びに半導体装置に関し、特に半導体チップの実装等に適用して有用なものである。   The present invention relates to a method for forming micro bumps, an apparatus therefor, and a semiconductor device, and is particularly useful when applied to mounting of a semiconductor chip.

電子機器の小型軽量化には、半導体チップの集積度の向上と実装技術が大きな役割を果たしている。従来、半導体チップの実装には、ワイヤボンディングによりリードフレームを接続し、このリードフレームを介してプリント基板と半田接続するといったことが一般に行われていたが、最近では電子機器の小型化の要求が大きくなってきたことを受けて、半導体チップをダイレクトにプリント基板に実装するフリップチップ実装方式が多用されるようになってきている。   Improvement in the degree of integration of semiconductor chips and mounting technology play a major role in reducing the size and weight of electronic devices. Conventionally, for mounting a semiconductor chip, a lead frame is generally connected by wire bonding and soldered to a printed circuit board via the lead frame. Recently, however, there has been a demand for downsizing electronic devices. In response to the increase in size, a flip chip mounting method in which a semiconductor chip is directly mounted on a printed circuit board has been widely used.

このフリップチップ実装方式では、図7に示すように、半導体チップ本体1の裏面にバンプ2と呼ばれる多数の凸部を形成し、このバンプ2を介して半導体チップIの回路とプリント基板3の配線とを接続するようになっている。すなわち、バンプ2は、半導体チップIの回路に接触させた導電部材である例えば半田で形成され、半導体チップIをプリント基板3の所定位置に載置した状態で前記プリント基板3側に押圧しつつバンプ2部分を過熱・溶融してバンプ2の先端部をプリント基板3の回路に接触させている。なお、バンプ2の材料としては、半田の他に金、銀、銅等も用いられている。特に、銅バンプは廉価且つ良導電体という性質を兼備する材料として用途が拡大している。   In this flip chip mounting method, as shown in FIG. 7, a large number of projections called bumps 2 are formed on the back surface of the semiconductor chip body 1, and the circuit of the semiconductor chip I and the wiring of the printed circuit board 3 are connected via the bumps 2. And to connect. That is, the bump 2 is formed of, for example, solder, which is a conductive member brought into contact with the circuit of the semiconductor chip I, and is pressed against the printed circuit board 3 while the semiconductor chip I is placed at a predetermined position on the printed circuit board 3. The bump 2 is heated and melted to bring the tip of the bump 2 into contact with the circuit of the printed circuit board 3. In addition to the solder, gold, silver, copper or the like is also used as the material of the bump 2. In particular, the use of copper bumps is expanding as a material that is inexpensive and has the property of a good conductor.

上記バンプ2を形成するバンプ形成プロセスは、ウェーハ処理での最終段階で最も重要なプロセスの一つである。ここで、バンプ形成の一例として半田バンプめっきプロセスについて説明する。図8(a)に示すように、シリコンのウェーハ4上にレジスト5の開口部であるレジストパターン5aを形成しておく。レジストパターン5aは、半導体チップI(図7参照)内の回路につながるパッド6と呼ばれる配線端末部上でレジスト5を開口することにより形成される。レジスト5の下部にはバリアメタル層7(バンプ金属の拡散を防止するための金属膜で、導電性を持たせてある。)が形成されており、ウェーハ4の端部からこのバリアメタル層7を通して通電することにより電気めっきを行う。ここで、レジストパターン5aの部分だけがめっき液に触れているため、図8(b)に示すように、レジストパターン5aに倣ってバンプ2が形成される。バンプ2がめっきによって形成された後は、ウェーハ4は次のプロセスに移され、図8(c)に示すように、レジスト5の剥離及びバリアメタル7のエッチング(バンプ2以外の不要な箇所のバリア層をエッチングで除去する。)が行われる。この後にウェーハ4をリフロー炉で加熱することによりバンプ2を一旦溶融して、図8(d)に示すように、球状のバンプ2を作るとともにバンプ金属内のガス出しを行う。   The bump formation process for forming the bump 2 is one of the most important processes in the final stage of wafer processing. Here, a solder bump plating process will be described as an example of bump formation. As shown in FIG. 8A, a resist pattern 5 a that is an opening of a resist 5 is formed on a silicon wafer 4. The resist pattern 5a is formed by opening the resist 5 on a wiring terminal portion called a pad 6 connected to a circuit in the semiconductor chip I (see FIG. 7). A barrier metal layer 7 (a metal film for preventing the diffusion of bump metal and imparting conductivity) is formed under the resist 5, and this barrier metal layer 7 is formed from the end of the wafer 4. Electroplating is performed by energizing through. Here, since only the resist pattern 5a is in contact with the plating solution, as shown in FIG. 8B, the bump 2 is formed following the resist pattern 5a. After the bumps 2 are formed by plating, the wafer 4 is moved to the next process, and as shown in FIG. 8C, the resist 5 is peeled off and the barrier metal 7 is etched (unnecessary portions other than the bumps 2). The barrier layer is removed by etching.). Thereafter, the bumps 2 are once melted by heating the wafer 4 in a reflow furnace to form spherical bumps 2 and outgas the bump metal as shown in FIG. 8D.

なお、当該技術分野における公知技術としては次の特許文献を挙げることができる。   In addition, the following patent document can be mentioned as a well-known technique in the said technical field.

特開平07−273439号公報Japanese Patent Laid-Open No. 07-273439 特開平08−236240号公報Japanese Patent Laid-Open No. 08-236240 特開平09−283925号公報JP 09-283925 A

上述の如く従来技術に係るバンプ2の形成方法は多くの工程を有する結果、非常に生産性が悪く、手間のかかるものとなっていた。さらに、最近の半導体チップIのチップシュリンク、多ピッチ化に伴い隣接するバンプ2間の距離も100μm以下の狭ピッチのものが要求されている。   As described above, the method for forming the bump 2 according to the prior art has many steps, resulting in very poor productivity and time. Further, with recent chip shrink of semiconductor chip I and the increase in pitch, the distance between adjacent bumps 2 is also required to be a narrow pitch of 100 μm or less.

本発明は、上記従来技術に鑑み、短時間で生産できローコスト化への対応に優れるとともに、パッケージサイズの小型化に伴うバンプ間の狭ピッチ化も実現し得るマイクロバンプの形成方法及びその装置並びに半導体装置を提供することを目的とする。   In view of the above prior art, the present invention provides a microbump formation method and apparatus capable of producing in a short time and excellent in response to cost reduction, and also capable of realizing a narrow pitch between bumps accompanying a reduction in package size, and An object is to provide a semiconductor device.

上記目的を達成する本発明の各態様は、次の知見を基礎とするものである。すなわち、本発明者等は、高蒸気圧ハロゲン化物を作る金属成分であって、成膜を望む金属成分からなる被エッチング部材をチャンバ内に設置し、ハロゲンガスをプラズマ化して得るハロゲンラジカルで前記被エッチング部材をエッチングすることで金属成分のハロゲン化物である前駆体を生成させるとともに、基板となるウェーハの温度条件を適切に制御することにより前記前駆体の金属成分のみをウェーハ上に成膜する新方式のプラズマCVD装置及び成膜方法を開発した(例えば、特開2003−147534号公報参照。)。   Each aspect of the present invention that achieves the above object is based on the following knowledge. That is, the present inventors are a metal component that forms a high vapor pressure halide, and a member to be etched made of a metal component desired to be deposited is placed in a chamber, and the halogen radicals obtained by converting the halogen gas into plasma are used as the halogen radicals. A precursor, which is a halide of a metal component, is generated by etching the member to be etched, and only the metal component of the precursor is formed on the wafer by appropriately controlling the temperature condition of the wafer serving as the substrate. A new type of plasma CVD apparatus and film formation method have been developed (see, for example, Japanese Patent Application Laid-Open No. 2003-147534).

上記新方式のプラズマCVD装置では、成膜される金属源となる被エッチング部材の温度に対してウェーハの温度が低くなるように制御してウェーハに当該金属膜を成膜している。例えば、被エッチング部材の金属をCu、ハロゲンガスをClとした場合、被エッチング部材を高温(例えば300℃〜700℃)に、またウェーハを低温(例えば200℃程度)に制御することにより、前記ウェーハ上にCu薄膜を形成することができる。これは、次のような反応によるものと考えられる。 In the above-described plasma CVD apparatus of the new type, the metal film is formed on the wafer by controlling the temperature of the wafer to be lower than the temperature of the member to be etched which is a metal source to be formed. For example, the metal of the etched member Cu, when the halogen gas and Cl 2, the the etched member a high temperature (e.g. 300 ° C. to 700 ° C.), and by controlling the wafer at a low temperature (e.g. 200 ° C. approximately), A Cu thin film can be formed on the wafer. This is thought to be due to the following reaction.

(1)プラズマの解離反応;Cl→2Cl
(2)エッチング反応;Cu+Cl→CuCl(g)
(3)基板への吸着反応;CuCl(g)→CuCl(ad)
(4)成膜反応;CuCl(ad)+Cl →Cu+Cl↑ ・・・(1)
ここで、ClはClのラジカルであることを、(g)はガス状態であることを、(ad)は吸着状態であることをそれぞれ表している。
(1) Plasma dissociation reaction; Cl 2 → 2Cl *
(2) Etching reaction: Cu + Cl * → CuCl (g)
(3) Adsorption reaction on the substrate; CuCl (g) → CuCl (ad)
(4) film-forming reaction; CuCl (ad) + Cl * → Cu + Cl 2 ↑ ··· (1)
Here, Cl * represents a Cl radical, (g) represents a gas state, and (ad) represents an adsorption state.

上記新方式のプラズマCVD装置の被エッチング部材をCuで形成し、種々の条件でウェーハ上にCu薄膜を形成する実験を行っている際に興味のある現象を発見した。すなわち、ウェーハの温度を、このウェーハ上にCu薄膜が形成される前の相対的な低温域からCu薄膜が形成される相対的な高温域に変化させながら上記新方式のプラズマCVD装置で成膜工程を実施すると、ウェーハ上に多数の微細な銅のバンプ(マイクロバンプ)が形成された。このマイクロバンプは隣接するもの同士の間隔が1μm程度と、従来のものに較べ1/100以下の狭ピッチのものが得られた。このことは、バンプ2間のピッチを100μm程度以下、特に20μm程度として更なる小型化を目標とする次世代の半導体チップIのバンプ2としても十分適用しうることを示唆している。また、その形成工程もウェーハの温度を制御するだけで成膜工程と同様の一工程で実現でき、図8に示す従来のバンプ形成方法に較べ飛躍的な工程の合理化を実現し得る。   An interesting phenomenon was discovered when an experiment was conducted to form a Cu thin film on a wafer under various conditions by forming a member to be etched of the above-described new type plasma CVD apparatus with Cu. That is, the film is formed by the above-mentioned plasma CVD apparatus while changing the temperature of the wafer from a relatively low temperature region before the Cu thin film is formed on the wafer to a relatively high temperature region where the Cu thin film is formed. When the process was performed, a large number of fine copper bumps (micro bumps) were formed on the wafer. The microbumps having a narrow pitch of 1/100 or less compared to the conventional ones were obtained with the interval between adjacent ones being about 1 μm. This suggests that the pitch between the bumps 2 is about 100 μm or less, in particular, about 20 μm, and can be sufficiently applied to the bumps 2 of the next generation semiconductor chip I aiming at further miniaturization. In addition, the formation process can be realized by one process similar to the film formation process only by controlling the temperature of the wafer, and a dramatic streamlining of the process can be realized as compared with the conventional bump forming method shown in FIG.

上記新方式のプラズマCVD装置を用いたバンプ形成は、図1に示すように次のような現象によるものと考えられる。
1) 低温域ではウェーハ13上にCuCl膜が形成される(図1(a)参照)。
2) ウェーハ13の温度の上昇に伴いCuCl膜上にCuの微粒子、すなわちマイクロバンプ29の種が形成され、これが徐々に凝集して成長する(図1(b)参照)。
3) さらにウェーハ13の温度が上昇するとCuCl膜が気化してなくなる結果、凝集して成長した前記微粒子がマイクロバンプ29としてウェーハ13上に形成される(図1(c)参照)。
The bump formation using the above-mentioned new type plasma CVD apparatus is considered to be caused by the following phenomenon as shown in FIG.
1) A CuCl film is formed on the wafer 13 in the low temperature region (see FIG. 1A).
2) As the temperature of the wafer 13 rises, Cu fine particles, that is, seeds of the microbumps 29 are formed on the CuCl film, and these gradually agglomerate and grow (see FIG. 1B).
3) As the temperature of the wafer 13 further rises, the CuCl film is no longer vaporized, and as a result, the fine particles that have grown and grown are formed as micro bumps 29 on the wafer 13 (see FIG. 1C).

図2は上記現象を時間軸に対するウェーハ温度Tの関係として示す特性図である。同図に示すように、相対的な低温部分にCuClが形成される領域が存在し、この領域の高温部分に低温部分が一部重なる相対的な高温領域にCuが形成される領域が存在し、さらにその高温領域に、生成されたCuをエッチングするエッチング領域が存在していると考えられる。したがって、CuClが形成される領域からCuが形成される領域に向けて一定の速度でウェーハ13の温度を上昇させ、エッチング領域に至る前のCuが形成される領域内で温度上昇を停止させれば(この停止点を図2中に×印で示す。)所望の粒径のマイクロバンプ29を形成し得る。ちなみに、短時間でCuが形成される領域に至る急傾斜の特性の場合が小径のマイクロバンプ29となり、緩傾斜の特性の場合が大径のマイクロバンプ29となる。   FIG. 2 is a characteristic diagram showing the above phenomenon as a relationship of the wafer temperature T with respect to the time axis. As shown in the figure, there is a region where CuCl is formed in a relatively low temperature portion, and there is a region where Cu is formed in a relatively high temperature region where the low temperature portion partially overlaps the high temperature portion of this region. Further, it is considered that an etching region for etching the generated Cu exists in the high temperature region. Accordingly, the temperature of the wafer 13 is increased at a constant rate from the region where CuCl is formed toward the region where Cu is formed, and the temperature increase is stopped in the region where Cu is formed before reaching the etching region. (This stop point is indicated by a cross in FIG. 2) Micro bumps 29 having a desired particle diameter can be formed. Incidentally, the micro-bump 29 having a small diameter in a short time reaching the region where Cu is formed in a short time becomes the micro-bump 29 having a small diameter, and the micro-bump 29 having a gentle inclination has a large diameter.

かかる知見を基礎とする本発明の第1の態様は、
高蒸気圧ハロゲン化物を作る金属成分であって、成膜を望む金属成分からなる被エッチング部材をチャンバ内に設置し、ハロゲンガスをプラズマ化して得るハロゲンラジカルで前記被エッチング部材をエッチングすることで金属成分のハロゲン化物である前駆体を生成させるとともに、基板となるウェーハの温度条件を適切に制御することにより前記前駆体の金属成分のみをウェーハ上に生成させる場合において、
前記ウェーハの温度を、このウェーハ上に前記前駆体の薄膜が形成される低温域から前記金属成分のみが前記ウェーハ上に生成される高温域まで漸増させることにより前記金属成分からなる多数のマイクロバンプを前記ウェーハ上に形成することを特徴とするマイクロバンプの形成方法にある。
The first aspect of the present invention based on such knowledge is as follows:
A metal component that forms a high vapor pressure halide, and a member to be etched made of a metal component desired to be deposited is placed in the chamber, and the member to be etched is etched with halogen radicals obtained by converting the halogen gas into plasma. In the case where a precursor that is a halide of a metal component is generated and only the metal component of the precursor is generated on the wafer by appropriately controlling the temperature condition of the wafer to be a substrate,
A number of micro bumps comprising the metal component by gradually increasing the temperature of the wafer from a low temperature region where the precursor thin film is formed on the wafer to a high temperature region where only the metal component is generated on the wafer. Is formed on the wafer.

本態様によれば、ウェーハの温度を所定の低温域から高温域へ漸増するように制御するだけで、成膜工程と同様の一工程で所望のマイクロバンプをウェーハ上に形成することができる。この結果、マイクロバンプの形成が飛躍的に容易になり、コスト面での多大なメリットを享受し得る。   According to this aspect, a desired micro bump can be formed on the wafer in one step similar to the film forming step only by controlling the temperature of the wafer to gradually increase from a predetermined low temperature range to a high temperature range. As a result, the formation of the micro bumps is remarkably facilitated, and a great merit in terms of cost can be enjoyed.

また、形成されたマイクロバンプ同士の間隔は、1μm程度の狭ピッチとすることができる。この結果、半導体チップの飛躍的な小型化に貢献しうるばかりでなく、マイクロバンプを触媒金属で形成した場合には、このときの触媒金属が大きな表面積を有するものとなるので、触媒としての良好な機能も確保し得る。   The interval between the formed micro bumps can be a narrow pitch of about 1 μm. As a result, not only can it contribute to dramatic downsizing of the semiconductor chip, but when the micro bumps are formed of a catalyst metal, the catalyst metal at this time has a large surface area, so that it is good as a catalyst. Functions can be secured.

本発明の第2の態様は、
上記第1の態様において、
前記ウェーハ表面には多数の凹部を設け、この凹部で前記マイクロバンプの位置を規制してこの位置に前記マイクロバンプを形成することを特徴とするマイクロバンプの形成方法にある。
The second aspect of the present invention is:
In the first aspect,
In the method of forming micro bumps, a plurality of concave portions are provided on the wafer surface, and the positions of the micro bumps are regulated by the concave portions to form the micro bumps at the positions.

本態様によれば、マイクロバンプの位置を規定して所定の配列とすることができる。   According to this aspect, the positions of the micro bumps can be defined to have a predetermined arrangement.

本発明の第3の態様は、
上記第1の態様において、
前記ウェーハ表面にはパターニングした多数の金属部分を臨ませ、この金属部分で前記マイクロバンプの位置を規制してこの位置で前記金属部分に接触した状態の前記マイクロバンプを形成することを特徴とするマイクロバンプの形成方法にある。
The third aspect of the present invention is:
In the first aspect,
A number of patterned metal portions are exposed on the wafer surface, the position of the micro bumps is regulated by the metal portions, and the micro bumps in a state of being in contact with the metal portions at the positions are formed. There is a method for forming micro bumps.

前記前駆体の上面に形成される金属成分の粒子は金属部分に引き寄せられて凝集する性質がある。そこで、本形態によれば、マイクロバンプの位置を規定して所定の配列とし、しかも前記金属部分を介して例えば半導体チップや基板の回路部に接続することができる。   The particles of the metal component formed on the upper surface of the precursor have a property of being attracted to the metal portion and aggregated. Therefore, according to the present embodiment, the positions of the micro bumps are defined to have a predetermined arrangement, and can be connected to, for example, a semiconductor chip or a circuit portion of the substrate via the metal portion.

本発明の第4の態様は、
上記第3の態様において、
前記パターニングは、前記ウェーハ表面に多数設けた凹部に前記金属成分を埋め込み成膜して行うことを特徴とするマイクロバンプの形成方法にある。
The fourth aspect of the present invention is:
In the third aspect,
The patterning is performed by forming a micro bump by embedding the metal component in a plurality of recesses provided on the wafer surface.

本態様によれば、ウェーハに対する金属部分のパターニングを容易且つ迅速に行うことができる。   According to this aspect, it is possible to easily and quickly pattern the metal portion on the wafer.

本発明の第5の態様は、
真空空間でウェーハを収納している筒状のチャンバと、
このチャンバ内にハロゲンを含有する作用ガスを供給する作用ガス供給手段と、
前記チャンバ内に供給した作用ガスをプラズマ化するプラズマ発生手段と、
高蒸気圧ハロゲン化物を生成し得る金属を含む材料で形成し、前記作用ガスをプラズマ化して得るハロゲンラジカルでエッチングされて前記金属とハロゲンとからなる前駆体を形成するよう前記チャンバの内部に配設してある被エッチング部材と、
前記ウェーハ上に前記前駆体の薄膜が形成される低温域から前記金属成分のみが前記ウェーハ上に生成される高温域まで前記ウェーハの温度を漸増させることにより前記金属成分からなる多数のマイクロバンプが前記ウェーハ上に形成されるよう前記ウェーハの温度を制御する温度制御手段とを有することを特徴とするマイクロバンプの形成装置にある。
According to a fifth aspect of the present invention,
A cylindrical chamber containing the wafer in a vacuum space;
Working gas supply means for supplying a working gas containing halogen into the chamber;
Plasma generating means for converting the working gas supplied into the chamber into plasma;
It is formed of a material containing a metal capable of generating a high vapor pressure halide, and is disposed in the chamber so as to form a precursor composed of the metal and the halogen by etching with a halogen radical obtained by converting the working gas into plasma. A member to be etched, and
A plurality of micro bumps made of the metal component are formed by gradually increasing the temperature of the wafer from a low temperature region where the thin film of the precursor is formed on the wafer to a high temperature region where only the metal component is generated on the wafer. And a temperature control means for controlling a temperature of the wafer so as to be formed on the wafer.

本態様によれば、ウェーハの温度を所定の低温域から高温域へ漸増するように温度制御手段を介して制御するだけで、成膜工程と同様の一工程で所望のマイクロバンプをウェーハ上に形成することができる。この結果、マイクロバンプの形成が飛躍的に容易になり、コスト面での多大なメリットを享受し得る。   According to this aspect, the desired micro bumps are formed on the wafer in one step similar to the film forming step only by controlling the temperature of the wafer through the temperature control means so as to gradually increase from the predetermined low temperature range to the high temperature range. Can be formed. As a result, the formation of the micro bumps is remarkably facilitated, and a great merit in terms of cost can be enjoyed.

また、形成されたマイクロバンプ同士の間隔は、1μm程度の狭ピッチとすることができる。この結果、半導体チップの飛躍的な小型化に貢献しうるばかりでなく、マイクロバンプを触媒金属で形成した場合には、このときの触媒金属が大きな表面積を有するものとなるので、触媒としての良好な機能も確保し得る。   The interval between the formed micro bumps can be a narrow pitch of about 1 μm. As a result, not only can it contribute to dramatic downsizing of the semiconductor chip, but when the micro bumps are formed of a catalyst metal, the catalyst metal at this time has a large surface area, so that it is good as a catalyst. Functions can be secured.

本発明の第6の態様は、
マイクロバンプを介してフリップチップ実装法方式により接合する半導体チップ及びプリント基板の何れか一方に請求項3又は請求項4のマイクロバンプの形成方法により形成したマイクロバンプを有することを特徴とする半導体装置にある。
The sixth aspect of the present invention is:
5. A semiconductor device comprising a microbump formed by the microbump forming method according to claim 3 or 4 on a printed circuit board or a semiconductor chip bonded by a flip chip mounting method via a microbump. It is in.

本態様によれば、マイクロバンプを容易且つ経済的に形成できるという効果と相俟って
半導体装置を安価に製造することができる。さらに、このときのマイクロバンプ間の間隔は1μm程度であるので、前記半導体装置の飛躍的な小型化を図ることも可能になる。
According to this aspect, the semiconductor device can be manufactured at a low cost in combination with the effect that the micro bumps can be easily and economically formed. Furthermore, since the interval between the micro bumps at this time is about 1 μm, the semiconductor device can be remarkably reduced in size.

本発明の第7の態様は、
半導体チップ同士を請求項3又は請求項4のマイクロバンプの形成方法により形成したマイクロバンプを介して接続したことを特徴とする半導体装置にある。
The seventh aspect of the present invention is
A semiconductor device is characterized in that semiconductor chips are connected to each other through micro bumps formed by the micro bump forming method according to claim 3 or claim 4.

本態様によれば、半導体装置同士の接続において、前記第6の態様と同様の効果を得る。この結果、SoC(System on Chip)乃至SiP(System in Package)等の小型化にも寄与し得る。   According to this aspect, in the connection between the semiconductor devices, the same effect as in the sixth aspect is obtained. As a result, it is possible to contribute to downsizing of SoC (System on Chip) to SiP (System in Package).

本発明によれば、ウェーハの温度を所定の低温域から高温域へ漸増するように制御するだけで、成膜工程と同様の一工程で所望のマイクロバンプをウェーハ上に形成することができるので、その形成が飛躍的に容易になり、コスト面での多大なメリットを享受し得るものとなる。また、形成されたマイクロバンプ同士の間隔は、1μm程度の狭ピッチとすることができるので、半導体チップの飛躍的な小型化も実現し得る。   According to the present invention, a desired micro bump can be formed on the wafer in one step similar to the film forming step only by controlling the temperature of the wafer to gradually increase from a predetermined low temperature range to a high temperature range. The formation is greatly facilitated and a great cost advantage can be obtained. Further, since the interval between the formed micro-bumps can be a narrow pitch of about 1 μm, a drastic downsizing of the semiconductor chip can be realized.

<実施の形態>
以下本発明の実施の形態を図面に基づき詳細に説明する。なお、以下の実施の形態は例示であり、本発明は当該実施の形態に限定するものではない。
<Embodiment>
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the following embodiment is an illustration and this invention is not limited to the said embodiment.

図1は本発明の実施の形態にかかるマイクロバンプの形成装置を示す概略側面図である。同図に示すように、円筒状に形成された、例えばセラミックス製のチャンバ11の底部近傍には支持台12が設けられ、支持台12にはウェーハ13が載置されている。支持台12にはヒータ14及び冷媒流通手段15を備えた温度制御手段16が設けられており、支持台12を介してウェーハ13の温度が所定の低温域から漸増しつつ昇温するように制御する。   FIG. 1 is a schematic side view showing a microbump forming apparatus according to an embodiment of the present invention. As shown in the figure, a support base 12 is provided in the vicinity of the bottom of a cylindrical chamber 11 made of, for example, ceramic, and a wafer 13 is placed on the support base 12. The support base 12 is provided with a temperature control means 16 including a heater 14 and a coolant circulation means 15, and is controlled so that the temperature of the wafer 13 is increased from the predetermined low temperature range while gradually increasing via the support base 12. To do.

チャンバ11の上面は開口部とされ、開口部は絶縁材料であるセラミックス製の平板状の天井板17によって塞がれている。天井板17の上方にはチャンバ11の内部に供給されたガスをプラズマ化するためのプラズマアンテナ18が設けられ、このプラズマアンテナ18は天井板17の面と平行な平面リング状に形成されている。プラズマアンテナ18には整合器19及び高周波電源20が接続されており、プラズマアンテナ18を介して高周波の電磁波をチャンバ11内に導入するように構成してある。すなわち、これら、プラズマアンテナ18、整合器19及び高周波電源20によりプラズマ発生手段を構成している。   The upper surface of the chamber 11 is an opening, and the opening is closed by a ceramic flat plate 17 made of an insulating material. A plasma antenna 18 for converting the gas supplied into the chamber 11 into plasma is provided above the ceiling plate 17, and the plasma antenna 18 is formed in a planar ring shape parallel to the surface of the ceiling plate 17. . A matching unit 19 and a high-frequency power source 20 are connected to the plasma antenna 18, and high-frequency electromagnetic waves are introduced into the chamber 11 through the plasma antenna 18. That is, the plasma generating means is constituted by the plasma antenna 18, the matching unit 19, and the high-frequency power source 20.

被エッチング部材21は、高蒸気圧ハロゲン化物を形成し得る金属(本例では銅)で形成して、プラズマアンテナ18の下方のチャンバ1内に配設してある。この被エッチング部材21は、ハロゲンプラズマによるエッチングス作用により当該装置で作製する金属薄膜(本例では銅)の前駆体を形成するためのものである。ここで、ハロゲンプラズマは、チャンバ11内に供給するハロゲン(本例では塩素)を含有する作用ガスを前記プラズマアンテナ18が供給する高周波の電磁エネルギーを利用してプラズマ化することにより得る。   The member to be etched 21 is formed of a metal (copper in this example) capable of forming a high vapor pressure halide, and is disposed in the chamber 1 below the plasma antenna 18. This member to be etched 21 is for forming a precursor of a metal thin film (copper in this example) produced by the apparatus by an etching action by halogen plasma. Here, the halogen plasma is obtained by converting a working gas containing halogen (chlorine in this example) supplied into the chamber 11 into plasma using high-frequency electromagnetic energy supplied by the plasma antenna 18.

また、被エッチング部材21は、棒状の突起部22とリング部23とからなり、各突起部22はその先端部が隣接する突起部22の先端部と接触することなくチャンバ1の中心に向かって延びるように、その各基端部をリング部23に固着してある。これにより、各突起部22は電気的に独立した構造となっており、プラズマアンテナ18で形成し、チャンバ11内に導入される電磁界を遮蔽することがないように工夫してある。   The member to be etched 21 includes a rod-shaped protrusion 22 and a ring 23, and each protrusion 22 is directed toward the center of the chamber 1 without contacting the tip of the adjacent protrusion 22. Each base end portion is fixed to the ring portion 23 so as to extend. Thereby, each protrusion 22 has an electrically independent structure, and is devised so as not to shield the electromagnetic field formed by the plasma antenna 18 and introduced into the chamber 11.

チャンバ11の筒部の周囲にはチャンバ11の内部にハロゲンとしての塩素を含有する作用ガス(Heで塩素濃度が≦50%、好ましくは10%程度に希釈された作用ガス)31を供給する作用ガス供給手段としてのノズル24が周方向に等間隔で複数(例えば8箇所:図には2箇所を示してある)接続されている。ノズル24には作用ガス31の流量及び圧力を制御する流量制御器25を介して作用ガス31が送られる。   The action of supplying a working gas 31 containing chlorine as a halogen (a working gas diluted with He to a chlorine concentration of ≦ 50%, preferably about 10%) 31 around the cylindrical portion of the chamber 11 A plurality of nozzles 24 as gas supply means are connected at equal intervals in the circumferential direction (for example, eight locations: two locations are shown in the figure). The working gas 31 is sent to the nozzle 24 via a flow rate controller 25 that controls the flow rate and pressure of the working gas 31.

成膜に関与しないガス等は排気口28から排気され、天井板17によって塞がれたチャンバ11の内部は真空ポンプ(図示せず。)によって所定の真空圧に維持される。   Gases that are not involved in the film formation are exhausted from the exhaust port 28, and the interior of the chamber 11 closed by the ceiling plate 17 is maintained at a predetermined vacuum pressure by a vacuum pump (not shown).

かかるマイクロバンプの形成装置を用いたマイクロバンプの形成方法を図4に基づき説明する。図4(a)に示すように、ウェーハ13の表面には規則的位置関係を有する凹部13aが形成してある。   A micro bump forming method using such a micro bump forming apparatus will be described with reference to FIG. As shown in FIG. 4A, concave portions 13 a having a regular positional relationship are formed on the surface of the wafer 13.

かかるウェーハ13をチャンバ11内の支持台12上に載置した状態で前記凹部13aにCuの埋め込み成膜を行う。すなわち、例えば特開2003−264158号公報に開示する通り、被エッチング部材21とウェーハ13との温度及び温度差を所定通りに制御しつつ、作用ガスであるClガスのプラズマ33により被エッチング部材21をエッチングすることによりCu成分とClガスとの前駆体34であるCuClを形成する。そして、前記前駆体34がウェーハ13に吸着され、その後Cu成分を析出させることによりCuの薄膜を形成する成膜反応と、この成膜反応により形成されたCu膜をClガスのプラズマでエッチングするエッチング反応とを共存させるとともに、前記成膜反応の速度が前記エッチング反応の速度よりも大きくなるように制御することにより凹部13aにその底部から順にCu膜を積層してこの凹部13aにCuを埋め込む。この結果、図4(b)に示すように、Cuの埋め込み部26が形成される。この埋め込み部26は、例えば半導体チップ内の回路につなげる等、電気的な接続部として機能させることができる。 In a state where the wafer 13 is placed on the support table 12 in the chamber 11, Cu is embedded in the recess 13 a. That is, as disclosed in, for example, Japanese Patent Application Laid-Open No. 2003-264158, the member to be etched is controlled by the plasma 33 of Cl 2 gas as the working gas while controlling the temperature and temperature difference between the member to be etched 21 and the wafer 13 as predetermined. 21 is etched to form CuCl which is a precursor 34 of a Cu component and Cl 2 gas. Then, the precursor 34 is adsorbed on the wafer 13, and then a Cu component is deposited to form a Cu thin film, and the Cu film formed by this film formation reaction is etched with Cl 2 gas plasma. In addition to coexisting with the etching reaction to be performed, a Cu film is laminated on the concave portion 13a in order from the bottom by controlling the film formation reaction speed to be higher than the etching reaction speed, and Cu is formed in the concave portion 13a. Embed. As a result, as shown in FIG. 4B, a Cu buried portion 26 is formed. The embedded portion 26 can function as an electrical connection portion, for example, connected to a circuit in a semiconductor chip.

かかる状態で温度制御手段16によりウェーハ13の温度を、このウェーハ13上に前記前駆体の薄膜が形成される低温域から前記金属成分のみが前記ウェーハ13上に生成される高温域まで漸増させる。この結果、初期の低温域においては、図4(c)に示すように、ウェーハ13上にCuCl膜27が形成される。   In this state, the temperature control means 16 gradually increases the temperature of the wafer 13 from a low temperature region where the precursor thin film is formed on the wafer 13 to a high temperature region where only the metal component is generated on the wafer 13. As a result, in the initial low temperature range, as shown in FIG. 4C, a CuCl film 27 is formed on the wafer 13.

次に、ウェーハ13の温度の上昇に伴い、図4(d)に示すように、CuCl膜27上にCuの微粒子、すなわちマイクロバンプ29の種が形成され、これが徐々に凝集して成長する。   Next, as the temperature of the wafer 13 rises, as shown in FIG. 4D, Cu fine particles, that is, seeds of microbumps 29 are formed on the CuCl film 27, and these gradually agglomerate and grow.

さらにウェーハ13の温度が上昇するとCuCl膜27が気化してなくなる。この結果、図4(e)に示すように、凝集して成長した前記微粒子がマイクロバンプ29としてウェーハ13上に形成される。凝集する際には、埋め込み部26のCuにCuの微粒子が引き寄せられる結果、マイクロバンプ29の種は、埋め込み部26に対応する所定位置で成長する。   Further, when the temperature of the wafer 13 rises, the CuCl film 27 is not vaporized. As a result, as shown in FIG. 4 (e), the fine particles that have grown in an agglomerated manner are formed on the wafer 13 as microbumps 29. When agglomerating, Cu fine particles are attracted to Cu in the embedded portion 26, and as a result, the seeds of the microbump 29 grow at a predetermined position corresponding to the embedded portion 26.

図5は、本形態に係る上記マイクロバンプの形成装置で形成したマイクロバンプ29を示す顕微鏡写真である。同図を参照すれば多数のマイクロバンプ29が規則的にウェーハ13上に形成されていることが分かる。このときの隣接するマイクロバンプ29間の間隔は1μmである。   FIG. 5 is a photomicrograph showing the micro bump 29 formed by the micro bump forming apparatus according to the present embodiment. Referring to the figure, it can be seen that a large number of micro bumps 29 are regularly formed on the wafer 13. At this time, the interval between adjacent micro bumps 29 is 1 μm.

<他の実施の形態>
上記実施の形態では、ウェーハ13上における金属部分のパターニングを、当該マイクロバンプの形成装置の成膜装置としての埋め込み機能を利用して行ったが、これに限るものではない。従来公知のパターニング方法であれば制限なく利用することができる。
<Other embodiments>
In the above embodiment, the patterning of the metal portion on the wafer 13 is performed using the embedding function as the film forming apparatus of the micro bump forming apparatus, but the present invention is not limited to this. Any conventionally known patterning method can be used without limitation.

また、電気的な接続を確保するための用途では、マイクロバンプ29を所定の位置に規則的に形成する必要があるが、かかる用途以外の用途では、規則的な位置にマイクロバンプ29が形成されている必要はない。マイクロバンプ29を触媒金属で形成して、触媒として機能させる場合には、ウェーハ13上に間隔を介して多数のマイクロバンプ29が形成されていれば良い。   In addition, in order to ensure electrical connection, it is necessary to regularly form the micro bumps 29 at predetermined positions. In other applications, the micro bumps 29 are formed at regular positions. You don't have to. In the case where the micro bumps 29 are formed of a catalyst metal and function as a catalyst, a large number of micro bumps 29 may be formed on the wafer 13 at intervals.

<応用例>
本発明に係るマイクロバンプの形成方法によれば、例えばCuである金属でできた多数のマイクロバンプ29を容易且つ狭ピッチで形成することができるので、半導体チップI(図7参照)をプリント基板3(図7参照)にフリップチップ実装する際のバンプ2として応用することができる。この場合には、バンプ2を容易且つ経済的に形成できるという効果と相俟って半導体装置を安価に製造することができる。さらに、このときのバンプ2間の間隔は1μm程度であるので、前記半導体装置の飛躍的な小型化を図ることも可能になる。なお、このときのバンプ2はプリント基板3側に形成しても良い。
<Application example>
According to the microbump forming method of the present invention, a large number of microbumps 29 made of a metal such as Cu can be formed easily and at a narrow pitch, so that the semiconductor chip I (see FIG. 7) is printed on a printed circuit board. 3 (see FIG. 7) can be applied as a bump 2 when flip-chip mounting. In this case, the semiconductor device can be manufactured at a low cost in combination with the effect that the bump 2 can be formed easily and economically. Furthermore, since the distance between the bumps 2 at this time is about 1 μm, the semiconductor device can be remarkably reduced in size. The bump 2 at this time may be formed on the printed circuit board 3 side.

本発明に係るマイクロバンプ29は、半導体装置同士の接続にも適用でき、種々の優れた効果を発揮する。例えば、図6に示すように、マイクロバンプ29で半導体チップ同士を接続したSiS(シリコン・イン・シリコン)アーキテクチャーを容易に形成することができる。同図において、50がSiIP(シリコン・インターポーザ)、51がASIC、52がSiS−DRAMである。他にもSoC(System on Chip)乃至SiP(System in Package)等における接続部に適用でき、これらの素子の小型化に寄与し得る。   The micro bump 29 according to the present invention can be applied to the connection between semiconductor devices, and exhibits various excellent effects. For example, as shown in FIG. 6, a SiS (silicon-in-silicon) architecture in which semiconductor chips are connected by micro bumps 29 can be easily formed. In the figure, 50 is a SiIP (silicon interposer), 51 is an ASIC, and 52 is a SiS-DRAM. In addition, the present invention can be applied to a connection portion in SoC (System on Chip) to SiP (System in Package), and can contribute to miniaturization of these elements.

本発明は半導体装置の小型化を図る産業分野で利用して好適なものとなる。   The present invention is suitable for use in the industrial field for reducing the size of semiconductor devices.

本発明に係るマイクロバンプの形成過程を説明するための説明図である。It is explanatory drawing for demonstrating the formation process of the microbump which concerns on this invention. 図1に示す現象を時間軸に対するウェーハ温度の関係として示す特性図である。It is a characteristic view which shows the phenomenon shown in FIG. 1 as a relationship of the wafer temperature with respect to a time-axis. 本発明の実施の形態に係るマイクロバンプ形成装置を示す概略側面図である。It is a schematic side view which shows the microbump formation apparatus which concerns on embodiment of this invention. 図3の示す装置においてマイクロバンプが形成される様子を示す説明図である。It is explanatory drawing which shows a mode that a microbump is formed in the apparatus shown in FIG. 図3の示す装置において形成されたマイクロバンプを示す顕微鏡写真である。It is a microscope picture which shows the microbump formed in the apparatus shown in FIG. 本発明に係るマイクロバンプで半導体チップ同士を接続した場合の例であるSiS(シリコン・イン・シリコン)アーキテクチャーを示す説明図である。It is explanatory drawing which shows the SiS (silicon in silicon) architecture which is an example at the time of connecting semiconductor chips with the micro bump which concerns on this invention. 従来技術に係るフリップチップ方式による半導体チップの実装態様を示す説明図である。It is explanatory drawing which shows the mounting aspect of the semiconductor chip by the flip chip system based on a prior art. 従来技術に係るフリップチップ方式の各工程を説明するための説明図である。It is explanatory drawing for demonstrating each process of the flip chip system which concerns on a prior art.

符号の説明Explanation of symbols

I 半導体チップ
2 バンプ
11 チャンバ
12 支持台
13 ウェーハ
13a 凹部
16 温度制御手段
18 プラズマアンテナ
21 被エッチング部材
26 埋め込み部
27 CuCl膜
29 マイクロバンプ
31 作用ガス
33 プラズマ
34 前駆体
50 SiIP
51 ASIC
52 SiS−DRAM

I Semiconductor chip 2 Bump 11 Chamber 12 Support base 13 Wafer 13a Recess 16 Temperature control means 18 Plasma antenna 21 Etched member 26 Embedded portion 27 CuCl film 29 Micro bump 31 Working gas 33 Plasma 34 Precursor 50 SiIP
51 ASIC
52 SiS-DRAM

Claims (7)

高蒸気圧ハロゲン化物を作る金属成分であって、成膜を望む金属成分からなる被エッチング部材をチャンバ内に設置し、ハロゲンガスをプラズマ化して得るハロゲンラジカルで前記被エッチング部材をエッチングすることで金属成分のハロゲン化物である前駆体を生成させるとともに、基板となるウェーハの温度条件を適切に制御することにより前記前駆体の金属成分のみをウェーハ上に生成させる場合において、
前記ウェーハの温度を、このウェーハ上に前記前駆体の薄膜が形成される低温域から前記金属成分のみが前記ウェーハ上に生成される高温域まで漸増させることにより前記金属成分からなる多数のマイクロバンプを前記ウェーハ上に形成することを特徴とするマイクロバンプの形成方法。
A metal component that forms a high vapor pressure halide, and a member to be etched made of a metal component desired to be deposited is placed in the chamber, and the member to be etched is etched with halogen radicals obtained by converting the halogen gas into plasma. In the case where a precursor that is a halide of a metal component is generated and only the metal component of the precursor is generated on the wafer by appropriately controlling the temperature condition of the wafer to be a substrate,
A number of micro bumps comprising the metal component by gradually increasing the temperature of the wafer from a low temperature region where the precursor thin film is formed on the wafer to a high temperature region where only the metal component is generated on the wafer. Is formed on the wafer.
請求項1において、
前記ウェーハ表面には多数の凹部を設け、この凹部で前記マイクロバンプの位置を規制してこの位置に前記マイクロバンプを形成することを特徴とするマイクロバンプの形成方法。
In claim 1,
A method for forming a microbump, wherein a plurality of recesses are provided on the wafer surface, the position of the microbumps is regulated by the recesses, and the microbumps are formed at these positions.
請求項1において、
前記ウェーハ表面にはパターニングした多数の金属部分を臨ませ、この金属部分で前記マイクロバンプの位置を規制してこの位置で前記金属部分に接触した状態の前記マイクロバンプを形成することを特徴とするマイクロバンプの形成方法。
In claim 1,
A number of patterned metal portions are exposed on the wafer surface, the position of the micro bumps is regulated by the metal portions, and the micro bumps in a state of being in contact with the metal portions at the positions are formed. Micro bump formation method.
請求項3において、
前記パターニングは、前記ウェーハ表面に多数設けた凹部に前記金属成分を埋め込み成膜して行うことを特徴とするマイクロバンプの形成方法。
In claim 3,
The patterning is performed by embedding and depositing the metal component in a plurality of recesses provided on the wafer surface.
真空空間でウェーハを収納している筒状のチャンバと、
このチャンバ内にハロゲンを含有する作用ガスを供給する作用ガス供給手段と、
前記チャンバ内に供給した作用ガスをプラズマ化するプラズマ発生手段と、
高蒸気圧ハロゲン化物を生成し得る金属を含む材料で形成し、前記作用ガスをプラズマ化して得るハロゲンラジカルでエッチングされて前記金属とハロゲンとからなる前駆体を形成するよう前記チャンバの内部に配設してある被エッチング部材と、
前記ウェーハ上に前記前駆体の薄膜が形成される低温域から前記金属成分のみが前記ウェーハ上に生成される高温域まで前記ウェーハの温度を漸増させることにより前記金属成分からなる多数のマイクロバンプが前記ウェーハ上に形成されるよう前記ウェーハの温度を制御する温度制御手段とを有することを特徴とするマイクロバンプの形成装置。
A cylindrical chamber containing the wafer in a vacuum space;
Working gas supply means for supplying a working gas containing halogen into the chamber;
Plasma generating means for converting the working gas supplied into the chamber into plasma;
It is formed of a material containing a metal capable of generating a high vapor pressure halide, and is disposed in the chamber so as to form a precursor composed of the metal and the halogen by etching with a halogen radical obtained by converting the working gas into plasma. A member to be etched, and
A plurality of micro bumps made of the metal component are formed by gradually increasing the temperature of the wafer from a low temperature region where the thin film of the precursor is formed on the wafer to a high temperature region where only the metal component is generated on the wafer. And a temperature control means for controlling the temperature of the wafer so as to be formed on the wafer.
マイクロバンプを介してフリップチップ実装法方式により接合する半導体チップ及びプリント基板の何れか一方に請求項3又は請求項4のマイクロバンプの形成方法により形成したマイクロバンプを有することを特徴とする半導体装置。   5. A semiconductor device comprising a microbump formed by the microbump forming method according to claim 3 or 4 on a printed circuit board or a semiconductor chip bonded by a flip chip mounting method via a microbump. . 半導体チップ同士を請求項3又は請求項4のマイクロバンプの形成方法により形成したマイクロバンプを介して接続したことを特徴とする半導体装置。

A semiconductor device, wherein semiconductor chips are connected to each other through micro bumps formed by the micro bump forming method according to claim 3.

JP2005249933A 2005-08-30 2005-08-30 Micro bump forming method and apparatus Expired - Fee Related JP4565470B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005249933A JP4565470B2 (en) 2005-08-30 2005-08-30 Micro bump forming method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005249933A JP4565470B2 (en) 2005-08-30 2005-08-30 Micro bump forming method and apparatus

Publications (2)

Publication Number Publication Date
JP2007067098A true JP2007067098A (en) 2007-03-15
JP4565470B2 JP4565470B2 (en) 2010-10-20

Family

ID=37928954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005249933A Expired - Fee Related JP4565470B2 (en) 2005-08-30 2005-08-30 Micro bump forming method and apparatus

Country Status (1)

Country Link
JP (1) JP4565470B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081367A (en) * 2007-09-27 2009-04-16 Casio Comput Co Ltd Semiconductor device and method for manufacturing the same
US8268674B2 (en) 2007-08-08 2012-09-18 Teramikros, Inc. Semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330932A (en) * 1996-06-10 1997-12-22 Matsushita Electric Ind Co Ltd Bump formation body and formation of bump
JPH10335577A (en) * 1997-06-05 1998-12-18 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture
JP2003264158A (en) * 2002-03-08 2003-09-19 Mitsubishi Heavy Ind Ltd Wiring structure and its forming method and apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330932A (en) * 1996-06-10 1997-12-22 Matsushita Electric Ind Co Ltd Bump formation body and formation of bump
JPH10335577A (en) * 1997-06-05 1998-12-18 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture
JP2003264158A (en) * 2002-03-08 2003-09-19 Mitsubishi Heavy Ind Ltd Wiring structure and its forming method and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8268674B2 (en) 2007-08-08 2012-09-18 Teramikros, Inc. Semiconductor device and method for manufacturing the same
JP2009081367A (en) * 2007-09-27 2009-04-16 Casio Comput Co Ltd Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP4565470B2 (en) 2010-10-20

Similar Documents

Publication Publication Date Title
JP6625674B2 (en) Method for permanently connecting two metal surfaces
KR101181140B1 (en) Flip chip mounting method and method for connecting substrates
JP2010093284A (en) Method of manufacturing semiconductor device
TWI222168B (en) High density raised stud microjoining system and methods of fabricating the same
CN105590900A (en) Semiconductor device and manufacturing method thereof
JP2011082496A (en) Through-hole electrode substrate and method of manufacturing the same
TWI596680B (en) Low cte component with wire bond interconnects
JP4493516B2 (en) Manufacturing method of semiconductor device
CN106571346B (en) Structure and forming method for chip packaging piece
JP2010510664A (en) Method for forming contacts on the back side of a die
KR101912578B1 (en) Passivation layer for semiconductor device packaging
US9893030B2 (en) Reliable device assembly
US8765594B2 (en) Method of fabricating semiconductor device allowing smooth bump surface
JPWO2007108290A1 (en) Bump forming method and bump forming apparatus
JP4565470B2 (en) Micro bump forming method and apparatus
CN105575891B (en) The manufacturing method of semiconductor device
JP2007081100A (en) Wiring substrate, and manufacturing method thereof
US11862591B2 (en) Conductive buffer layers for semiconductor die assemblies and associated systems and methods
TWI777232B (en) Electronic device bonding structure and fabrication thereof
JP2009054992A (en) Method for soldering two components to each other by using solder material
TW200903751A (en) Flip-chip package structure, and the substrate and the chip thereof
TWI244714B (en) Method for reducing size of solder ball in semiconductor device
TW201635401A (en) Reflow method for reflowing a solder bump
JP6762871B2 (en) How to reduce the difference in solder pad morphology by flattening
JP2007095763A (en) Flip chip mounting method and method of connection between substrates

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070215

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080312

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081125

AA92 Notification of invalidation

Free format text: JAPANESE INTERMEDIATE CODE: A971092

Effective date: 20090317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100728

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees