JP4561945B2

JP4561945B2 - AC-DC converter

Info

Publication number: JP4561945B2
Application number: JP2000272673A
Authority: JP
Inventors: 伸二佐藤; 真一郎長井
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2000-09-08
Filing date: 2000-09-08
Publication date: 2010-10-13
Anticipated expiration: 2020-09-08
Also published as: JP2002084757A

Description

【０００１】
【発明の属する技術分野】
本発明は、一般にＰＷＭコンバータと呼ばれている３相交流−直流変換装置に関する。
【０００２】
【従来の技術】
交流電力を直流電力に変換する３相交流−直流変換装置は、充電器、モータ駆動用インバータの整流部などに用いられている。資源エネルギー庁で策定された高調波を規定するガイドラインより、従来広く用いられていたダイオード整流器は、事実上使用することができなくなり、ほとんどの交流−直流変換装置にＰＷＭコンバータが使用されることになる。
ＰＷＭコンバータには電圧形変換器と電流形変換器がある。前者は回路部品点数が少なく、スイッチ素子のサージ保護が容易という特徴を持つが昇圧動作であるため出力電圧を零から任意に調整できない。これに対して電流形変換器は降圧動作であるため出力電圧が零から調整できる。電圧形ＰＷＭコンバータは、例えば「電気学会研究会資料・半導体電力変換研究会、ＳＰＣ−９６−６２、１９９６年６月７日」の松井景樹ほかの論文「電流形ＰＷＭコンバータにおけるターンオフサージ電圧の最小化制御法」に記載されており、図１に示すように３相交流電源端子１ａ、１ｂ、１ｃに接続されたＩＧＢＴから成る第１〜第６の主スイッチＱ1 〜Ｑ6 の３相ブリッジ回路と、各スイッチＱ1 〜Ｑ6 に直列に接続された逆流防止用の第１〜第６の主ダイオードＤ1 〜Ｄ6 と、ブリッジ回路の対の直流端子２ａ、２ｂの一方と直流出力端子３ａとの間に直列に接続された直流リアクトルＬと、対の直流端子２ａ、２ｂ間に接続された整流用ダイオードＤとを有し、負荷Ｒo は対の直流出力端子３ａ、３ｂ間に接続されている。なお、Ｃrｓ、Ｃsｔ、Ｃtｒはフィルタ用コンデンサである。図１の従来のＰＷＭコンバータでは、正弦波状の３相の基準電圧と鋸波電圧とを比較して第１〜第６の主スイッチＱ1 〜Ｑ6 のＰＷＭ制御信号を形成する。また、この従来のコンバータでは、１周期（３６０度）を６期間に分けて鋸波電圧の傾斜方向を反転させて、転流サージの最小化を図っている。例えばフィルタコンデンサＣrｓの端子電圧が正（Ｒ相電位が高い）の時に第２の主スイッチＱ2 から第１の主スイッチＱ1 へ切換える時には、第２の主スイッチＱ2 と第１の主スイッチＱ1 を同時に導通させ、Ｃrｓ −Ｑ1 −Ｄ1 −Ｄ2 −Ｑ2 の経路に流れる電流によって第２の主ダイオードＤ2 に逆電流を流す。第２の主ダイオードＤ2 の逆回復時間が経過すると、上記経路の電流は遮断されるので、第２の主スイッチＱ2 の電流遮断時に第３の主スイッチＱ3 に電気的ストレスがほとんど加わらない。
【０００３】
【発明が解決しようとする課題】
図１の回路で転流時には、前述の経路に転流電流が発生するが、その時の電流変化率（di／dt）を抑制する要素がないため、転流電流の急峻な電流変化率に伴う電気的ストレスが発生する。また、逆流防止ダイオードＤ1 の端子電圧上昇率（dv／dt）を抑制する要素がないため、同ダイオードＤ1 の逆回復時の端子電圧上昇率が非常に大きくなり、ノイズ及び同ダイオードのサージ電圧が発生し易い。
【０００４】
そこで、本発明の目的は、上記の問題を鑑み、スイッチング時の急峻な電流及び電圧の変化を抑制し、ノイズ及びサージ電圧の発生が生じ難いＰＷＭ形式の交流−直流変換装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、実施形態を示す図面の符号を参照して説明すると、第１、第２及び第３の交流端子１ａ、１ｂ、１ｃと、第１及び第２の直流端子２ａ、２ｂと、前記第１の交流端子１ａから前記第１の直流端子２ａへ向って正方向電流が流れるように、前記第１の交流端子１ａと前記第１の直流端子２ａとの間に接続された第１の主ダイオードＤ1 と第１の主スイッチＱ1 との直列回路と、前記第２の交流端子１ｂから前記第１の直流端子２ａに向って正方向電流が流れるように、前記第２の交流端子１ｂと前記第１の直流端子２ａとの間に接続された第２の主スイッチＱ2 と第２の主ダイオードＤ2 との直列回路と、前記第３の交流端子１ｃから前記第１の直流端子２ａへ向って正方向電流が流れるように、前記第３の交流端子１ｃと前記第１の直流端子２ａとの間に接続された第３の主ダイオードＤ3 と第３の主スイッチＱ3 との直列回路と、前記第２の直流端子２ｂから前記第１の交流端子１ａへ向って正方向電流が流れるように、前記第２の直流端子２ｂと前記第１の交流端子１ａとの間に接続された第４の主スイッチＱ4 と第２の主ダイオードＤ4 との直列回路と、前記第２の直流端子２ｂから前記第２の交流端子１ｂへ向って正方向電流が流れるように、前記第２の直流端子２ｂと前記第２の交流端子１ｂとの間に接続された第５の主スイッチＱ5 と第５の主ダイオードＤ5 との直列回路と、前記第２の直流端子２ｂから前記第３の交流端子１ｃへ向って正方向電流が流れるように、前記第２の直流端子２ｂと前記第３の交流端子１ｃとの間に接続された第６の主スイッチＱ6 と第６の主ダイオードＤ6 との直列回路と、前記第１、第２、第３、第４、第５及び第６の主スイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 、Ｑ5 、Ｑ6 に対してそれぞれ並列に接続された第１、第２、第３、第４、第５及び第６のスナバ用コンデンサＣ1 、Ｃ2 、Ｃ3 、Ｃ4 、Ｃ5 、Ｃ6 と、その一端が前記第１の直流端子２ａに接続された第１の転流用リアクトルＬa と、そのカソードが前記第１の転流用リアクトルＬa の他端に接続された第１の回生用ダイオードＤa と、そのカソードが前記第１の回生用ダイオードＤa のアノードに接続され且つそのアノードが前記第２の直流端子２ｂに接続された第２の回生用ダイオードＤb と、その一端が前記第２の直流端子２ｂに接続された第２の転流用リアクトルＬb と、そのアノードが前記第２の転流用リアクトルＬb の他端に接続された第３の回生用ダイオードＤc と、そのアノードが前記第３の回生用ダイオードＤc のカソードに接続され且つそのカソードが前記第１の直流端子２ａに接続された第４の回生用ダイオードＤd と、前記第１の主ダイオードＤ1 と前記第１の主スイッチＱ1 との接続点にそのアノードが接続された第１の転流用ダイオードＤu と、前記第２の主ダイオードＤ2 と前記第２の主スイッチＱ2 との接続点にそのアノードが接続された第２の転流用ダイオードＤv と、前記第３の主ダイオードＤ3 と前記第３の主スイッチＱ3 との接続点にそのアノードが接続された第３の転流用ダイオードＤw と、前記第１、第２及び第３の転流用ダイオードＤu 、Ｄv 、Ｄw のカソードにその一端が接続され且つ前記第１の転流用リアクトルＬa と前記第１の回生用ダイオードＤa との接続点にその他端が接続された第１の転流用スイッチＱa と、前記第４の主ダイオードＤ4 と前記第４の主スイッチＱ4 との接続点にそのカソードが接続された第４の転流用ダイオードＤx と、前記第５の主ダイオードＤ5 と前記第５の主スイッチＱ5 との接続点にそのカソードが接続された第５の転流用ダイオードＤy と、前記第６の主ダイオードＤ6 と前記第６の主スイッチＱ6 との接続点にそのカソードが接続された第６の転流用ダイオードＤz と、前記第２の転流用リアクトルＬb と前記第３の回生用ダイオードＤc との接続点にその一端が接続され且つ前記第４、第５及び第６の転流用ダイオードＤx 、Ｄy 、Ｄz のアノードにその他端が接続された第２の転流用スイッチＱb と、前記第１の回生用ダイオードＤa と前記第１の転流用リアクトルＬa との直列回路に対して並列に接続された第１の回生用コンデンサＣa と、前記第３の回生用ダイオードＤc と前記第２の転流用リアクトルＬb との直列回路に対して並列に接続された第２の回生用コンデンサＣb と、前記第１及び第２の直流端子２ａ、２ｂの間において負荷に直列に接続される直流リアクトルと、前記第１、第２及び第３の交流端子１ａ、１ｂ、１ｃの３相交流電圧を直流電圧に変換するように前記第１〜第６の主スイッチＱ1 〜Ｑ6 をオン・オフするためのＰＷＭ制御信号を形成すると共に、前記第１〜第６の主スイッチＱ1 〜Ｑ6 をソフトスイッチングさせることができるように前記第１及び第２の転流用スイッチＱa 、Ｑb をオン・オフする制御回路とから成る交流−直流変換装置に係わるものである。
【０００６】
なお、請求項２に示すように、フィルタ用コンデンサＣrs、Ｃst、Ｃtrを設けることが望ましい。
また、請求項３に示すように、第１〜第６の主スイッチＱ1 〜Ｑ6 に逆方向並列にダイオードを接続することができる。
また、請求項４に示すように制御回路は、前記交流端子１ａ、１ｂ、１ｃの電圧を検出して第１、第２及び第３の電圧検出信号Ｖｒ、Ｖｓ、Ｖｔを出力する電圧検出回路５と、前記電圧検出回路５から得られた前記第１、第２及び第３の電圧検出信号Ｖｒ、Ｖｓ、Ｖｔに同期して第１、第２及び第３の交流基準Ｉｒ^*、Ｉｓ^*、Ｉｔ^*を発生する交流基準発生器１３ａ、１３ｂ、１３ｃと、前記第１、第２及び第３の交流端子の交流電圧の周波数よりも高い繰返しを有して鋸波電圧Ｖｃを発生する鋸波電圧発生器１７と、前記電圧検出信号の１周期を複数に分割した区間の内の所定区間において前記第１、第２及び第３の主スイッチＱ1，Ｑ2、Ｑ3の内の少なくとも２つを前記電圧検出信号の周波数よりも十分に高い繰返周波数でオン・オフ制御し、前記第４、第５及び第６の主スイッチＱ4、Ｑ5、Ｑ6を連続的にオン制御し、前記複数に分割した区間の内の残りの区間において前記第４、第５及び第６の主スイッチＱ4、Ｑ5、Ｑ6の内の少なくとも２つを前記高い繰返し周波数でオン・オフ制御し、前記第１、第２及び第３の主スイッチＱ1、Ｑ2、Ｑ3を連続的にオン制御することができるように、前記第１、第２及び第３の交流基準Ｉｒ^*、Ｉｓ^*、Ｉｔ^*を変形して前記第１、第２、第３、第４、第５及び第６の主スイッチＱ1〜Ｑ6の制御形態を決めるための第１、第２、第３、第４、第５及び第６の相基準Ｉｕ^*、Ｉｖ^*、Ｉｗ^*、Ｉｘ^*、Ｉｙ^*、Ｉｚ^*を演算する相基準演算器１４と、前記相基準演算器１４から得られた前記第１、第２、第３、第４、第５及び第６の相基準Ｉｕ^*、Ｉｖ^*、Ｉｗ^*、Ｉｘ^*、Ｉｙ^*、Ｉｚ^*と前記電圧検出回路５から得られた前記電圧検出信号ｒ、Ｖｓ、Ｖｔとに基づいて、前記鋸波電圧と比較するための第１、第２、第３、第４、第５及び第６の相電圧基準Ｖｕ、Ｖｖ、Ｖｗ、Ｖｘ、Ｖｙ、Ｖｚを求めるためのものであって、前記第１、第２及び第３の主スイッチの内の少なくとも２つをオン・オフ制御する区間では、前記第１、第２及び第３の相電圧基準Ｖｕ、Ｖｖ、Ｖｗの相互間の大小関係が第１、第２及び第３の電圧検出信号Ｖｒ、Ｖｓ、Ｖｔの相互間の大小関係と逆になるように前記第１、第２及び第３の相電圧基準Ｖｕ、Ｖｖ、Ｖｗを決定し、前記第４、第５及び第６の主スイッチＱ4、Ｑ5、Ｑ6の内の少なくとも２つをオン・オフ制御する区間では、前記第４、第５及び第６の相電圧基準Ｖｘ、Ｖｙ、Ｖｚの相互間の大小関係が前記第１、第２及び第３の電圧検出信号Ｖｒ、Ｖｓ、Ｖｔの大小関係と一致するように前記第４、第５及び第６の相電圧基準Ｖｘ、Ｖｙ、Ｖｚを決定するための比較用相電圧基準演算器１５と、前記第１、第２、第３、第４、第５及び第６の相基準電圧Ｖｕ、Ｖｖ、Ｖｗ、Ｖｘ、Ｖｙ、Ｖｚと前記鋸波電圧Ｖｃとを比較して前記第１、第２、第３、第４、第５及び第６の主スイッチＱ1〜Ｑ6をオン・オフ制御するためのＰＷＭ制御信号を形成するための第１、第２、第３、第４、第５及び第６の比較手段１９〜２４と、前記鋸波電圧Ｖｃに基づいて前記第１〜第６のスイッチのタ‐ンオン時点を含む所定時間のみ前記第１及び第２の転流用スイッチＱａ、Ｑｂをオン状態に制御するための転流信号を形成する転流信号発生器１８とから成ることが望ましい。
また、請求項５に示すように、転流信号を第１及び第２の転流用スイッチＱａ、Ｑｂに分配する手段２６ａを設けることができる。
また、請求項６及び７に示すように、負荷電流の制御と負荷電圧の制御とのいずれかの場合にも本発明を適用することができる。
【０００７】
【発明の効果】
各請求項の発明によれば、第１〜第６の主スイッチＱ1 〜Ｑ6 のターンオフ時に、それぞれに並列に接続された第１〜第６のコンデンサＣ1 〜Ｃ6 がスナバとして作用し、第１〜第６の主スイッチＱ1 〜Ｑ6 の急峻な電圧変化を防ぐことができる。また、第１〜第６の主スイッチＱ1 〜Ｑ6 に並列に接続されたコンデンサＣ1 〜Ｃ6 の端子電圧を第１及び第２の転流用スイッチＱa 、Ｑb の作用によって零にしてから第１〜第６の主スイッチＱ1 〜Ｑ6 をターンオンするので、第１〜第６の主スイッチＱ1 〜Ｑ6 のターンオン時の零電圧スイッチングが可能になる。従って、第１〜第６の主スイッチＱ1 〜Ｑ6 のターンオフ及びターンオンの両方において零電圧スイッチング即ちソフトスイッチングが可能になり、ターンオフ及びターンオン時に主スイッチＱ1 〜Ｑ6 に加わる電気的ストレスが小さくなる。
また、第１及び第２の転流用スイッチＱa 、Ｑb の電流は第１及び第２の転流用リアクトルＬa 、Ｌb を介して流れるので、第１及び第２の転流用スイッチＱa 、Ｑb のターンオン時にこの電流が徐々に立上り、零電流スイッチングになる。また、第１及び第３の回生用ダイオードＤa 、Ｄc と第１及び第２の回生用コンデンサＣa 、Ｃb とが第１及び第２の転流用スイッチＱa 、Ｑb のターンオフ時のスナバとして機能し、零電圧スイッチングが可能になる。
また、第１及び第２の回生用コンデンサＣa 、Ｃb に蓄えられたエネルギは、第２及び第４の回生用ダイオードＤb 、Ｄd を介して負荷に回生される。従って、ソフトスイッチング回路における電力損失は小さい。
また、請求項２の発明によれば、第１〜第６の主スイッチＱ1 〜Ｑ6 及び第１及び第２の転流用スイッチＱa 、Ｑb の制御を容易且つ確実に達成することができる。
また、請求項４〜７の発明によれば、本発明に基づく所望の制御を容易且つ確実に達成することができる。
【０００８】
【実施形態】
次に、図２〜図１３を参照して本発明の実施形態に係わるＰＷＭ形の交流−直流変換装置即ちＰＷＭコンバータを説明する。
【０００９】
【第１の実施形態】
図２に示す第１の実施形態の電流形ＰＷＭコンバータは、第１、第２及び第３の交流端子１ａ、１ｂ、１ｃと、第１、第２、第３、第４、第５及び第６の主スイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 、Ｑ5 、Ｑ6 と、第１、第２、第３、第４、第５及び第６の主ダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 、Ｄ5 、Ｄ6 と、第１及び第２の直流リアクトルＬc 、Ｌd と、第１、第２及び第３のフィルタ用コンデンサＣrs、Ｃst、Ｃtrとから成る主変換回路を有する。
【００１０】
第１、第２及び第３の交流端子１ａ、１ｂ、１ｃは例えば５０Hzの正弦波３相交流電源に接続される。３相交流電源からは、順次に１２０度の位相差を有している第１、第２及び第３相電圧Ｖr 、Ｖs 、Ｖt が図４（Ａ）に示すように供給される。また、交流端子１ａ〜１ｃには第１、第２及び第３相電流Ｉr 、Ｉs 、Ｉt が図５（Ｂ）に示すように流れる。
【００１１】
フィルタ用コンデンサＣrs、Ｃst、Ｃtrは、第１〜第６の主スイッチＱ1 〜Ｑ6 のオン・オフに基づく高周波成分を除去するものであり、第１〜第３の交流端子１ａ、１ｂ、１ｃ間にそれぞれ接続されている。このコンデンサＣrs、Ｃst、Ｃtrの充電電圧の向きは交流端子１ａ、１ｂ、１ｃの電圧の変化に応じて変化する。
【００１２】
ＰＷＭ主変換回路は、第１及び第２の整流出力端子又は第１及び第２の中継直流端子とも呼ぶことができる第１及び第２の直流端子２ａ、２ｂを有する。負荷Ｒo が接続される第１及び第２の直流出力端子３ａ、３ｂは第１及び第２の平滑用リアクトル即ち直流リアクトルＬc 、Ｌd を介して第１及び第２の直流端子２ａ、２ｂに接続されている。逆並列に寄生ダイオ−ドを含む電界効果トランジスタから成る第１〜第６の主スイッチＱ1 〜Ｑ6 は、第１〜第３の交流端子１ａ、１ｂ、１ｃと第１及び第２の直流端子２ａ、２ｂとの間に第１〜第６の主ダイオードＤ1 〜Ｄ6 を介してブリッジ接続されている。即ち、第１の交流端子１ａから第１の直流端子２ａへ向って正方向電流が流れるように第１の交流端子１ａと第１の直流端子２ａとの間に接続された第１の主ダイオードＤ1 と第１の主スイッチＱ1 との直列回路と、第２の交流端子１ｂから第１の直流端子２ａに向って正方向電流が流れるように、第２の交流端子１ｂと第１の直流端子２ａとの間に接続された第２の主スイッチＱ2 と第２の主ダイオードＤ2 との直列回路と、第３の交流端子１ｃから第１の直流端子２ａへ向って正方向電流が流れるように第３の交流端子１ｃと第１の直流端子２ａとの間に接続された第３の主ダイオードＤ3 と第３の主スイッチＱ3 との直列回路と、第２の直流端子２ｂから第１の交流端子１ａへ向って正方向電流が流れるように、第２の直流端子２ｂと第１の交流端子１ａとの間に接続された第４の主スイッチＱ4 と第２の主ダイオードＤ4 との直列回路と、第２の直流端子２ｂから第２の交流端子１ｂへ向って正方向電流が流れるように第２の直流端子２ｂと第２の交流端子１ｂとの間に接続された第５の主ダイオードＤ5 と第５の主スイッチＱ5 との直列回路と、第２の直流端子２ｂから第３の交流端子１ｃへ向って正方向電流が流れるように第２の直流端子２ｂと第３の交流端子１ｃとの間に接続された第６の主スイッチＱ6 と第６の主ダイオードＤ6 との直列回路とによって3相ブリッジ回路が形成されている。
【００１３】
第１〜第６のスナバ用コンデンサＣ1 〜Ｃ6 は第１〜第６の主スイッチＱ1 〜Ｑ6 に並列に接続されている。
【００１４】
ソフトスイッチング回路を形成するために、第１及び第２の転流用リアクトルＬa 、Ｌb と、第１、第２、第３及び第４の回生用ダイオードＤa 、Ｄb 、Ｄc 、Ｄd と、第１、第２、第３、第４、第５及び第６の転流用ダイオードＤu 、Ｄv 、Ｄw 、Ｄx 、Ｄy 、Ｄz と、逆並列に接続された寄生ダイオ−ドを含むＦＥＴから成る第１及び第２の転流用スイッチＱa 、Ｑb と、第１及び第２の回生用コンデンサＣa 、Ｃb とが設けられている。
【００１５】
第１の転流用リアクトルＬa の一端は第１の直流端子２ａに接続されている。
第１の回生用ダイオードＤa のカソードは第１の転流用リアクトルＬa の他端に接続されている。
第２の回生用ダイオードＤb のカソードは第１の回生用ダイオードＤa のアノードに接続され、この第２の回生用ダイオードＤb のアノードは第２の直流端子２ｂに接続されている。
第２の転流用リアクトルＬb の一端は第２の直流端子２ｂに接続されている。
第３の回生用ダイオードＤc のアノードが第２の転流用リアクトルＬb の他端に接続されている。
第４の回生用ダイオードＤd のアノードは第３の回生用ダイオードＤc のカソードに接続され、この第４の回生用ダイオードＤd のカソードは第１の直流端子２ａに接続されている。
第１の転流用ダイオードＤu のアノードは第１の主ダイオードＤ1 と第１の主スイッチＱ1 との接続点に接続されている。
第２の転流用ダイオードＤv のアノードは第２の主ダイオードＤ2 と第２の主スイッチＱ2 との接続点に接続されている。
第３の転流用ダイオードＤw のアノードは、第３の主ダイオードＤ3 と第３の主スイッチＱ3 との接続点に接続されている。
第１の転流用スイッチＱa の一端は第１、第２及び第３の転流用ダイオードＤu 、Ｄv 、Ｄw のカソードに接続され、この他端は第１の転流用リアクトルＬa と第１の回生用ダイオードＤa との接続点に接続されている。
第４の転流用ダイオードＤx のカソードは、第４の主ダイオードＤ4 と第４の主スイッチＱ4 との接続点に接続されている。
第５の転流用ダイオードＤy のカソードは、第５の主ダイオードＤ5 と第５の主スイッチＱ5 との接続点に接続されている。
第６の転流用ダイオードＤz のカソードは、第６の主ダイオードＤ6 と第６の主スイッチＱ6 との接続点に接続されている。
第２の転流用スイッチＱb の一端は第４、第５及び第６の転流用ダイオードＤx 、Ｄy 、Ｄz のアノードに接続され、この他端は第２の転流用リアクトルＬb と第３の回生用ダイオードＤc との接続点に接続されている。
第１の回生用コンデンサＣa は第１の回生用ダイオードＤa と第１の転流用リアクトルＬa との直列回路に対して並列に接続されている。
第２の回生用コンデンサＣb は第３の回生用ダイオードＤc と第２の転流用リアクトルＬb との直列回路に対して並列に接続されている。
【００１６】
第１、第２及び第３の交流端子１ａ、１ｂ、１ｃの３相交流電圧を直流電圧と変換するように第１〜第６の主スイッチＱ1 〜Ｑ6 をオン・オフするためのＰＷＭ制御信号を形成し、且つ第１〜第６の主スイッチＱ1 〜Ｑ6 をソフトスイッチングさせることができるように第１及び第２の転流用スイッチＱa 、Ｑb をオン・オフする制御信号を形成するために、制御回路４と、電圧検出回路５と、電流検出器６とが設けられている。電圧検出回路５は、第１、第２及び第３の交流端子１ａ、１ｂ、１ｃに接続されたトランスを含み、３相交流電圧の各相電圧Ｖr 、Ｖs 、Ｖt を検出し、これをライン５ａ、５ｂ、５ｃによって制御回路４に送る。なお、電圧圧検出回路５のトランスは第１、第２及び第３の巻線がＹ結線された周知のトランスである。電流検出器６は負荷Ｒo の電流通路に配置され、負荷電流Ｉo を示す信号をライン６ａによって制御回路４に送る。制御回路４は主スイッチＱ1 〜Ｑ6 及び転流用スイッチＱa 、Ｑb の制御端子に制御信号を送る。
【００１７】
図２の制御回路４は、図３に詳しく示すように、電流指令発生器１０と、比較器１１と、比例積分制御器１２と、第１、第２及び第３の乗算器１３ａ、１３ｂ、１３ｃと、３相電流基準演算器１４と、比較基準演算器５と、スイッチ制御信号形成回路１６とから成る。
スイッチ制御信号形成回路１６は、図４に示すように鋸波発生器１７と転流信号発生器１８と第１〜第６のＰＷＭ用比較器１９〜２４と、第１の駆動回路２５と、第２の駆動回路２６とから成る。
【００１８】
次に、図２〜図４の回路の動作及び制御回路４の詳細を図５〜図８を参照して説明する。図３の電流指令発生器１０は、負荷Ｒo に流す電流の目標値を示す指令値Ｉr を発生する。比較器１１は、ライン６ａの電流検出信号Ｉo と電流指令発生器１０の電流指令値Ｉr とを比較し、誤差信号ΔＩo を出力する。比例積分制御器１２は誤差信号ΔＩo を比例積分し、ΔＩo を小さくするような電流振幅信号Ｉo ^＊を出力する。つまり、Ｉr ＞Ｉo の場合はＩo ^＊を大きくし、逆の場合Ｉo ^＊を小さくする。
【００１９】
図２の電圧検出回路５は、入力交流電圧を検出し、ライン５ａ、５ｂ、５ｃに図５（Ａ）に示す第１、第２及び第３の電圧検出信号Ｖr 、Ｖs 、Ｖt 即ち相電圧を送出する。ここでは、説明を簡略にするために電圧検出回路５の入力と出力とを同一の記号で示すことにする。第１、第２及び第３の電圧検出信号Ｖr 、Ｖs 、Ｖt は１２０度の位相差を順次に有する３相電圧であって次の関係を有する。
Ｖr ＋Ｖs ＋Ｖt ＝０（１）
この第１、第２及び第３の電圧検出信号Ｖr 、Ｖs 、Ｖt は、３相交流の基準正弦波として使用される。
【００２０】
図３の第１、第２及び第３の乗算器１３ａ、１３ｂ、１３ｃは、比例積分制御器１２から得られた帰還制御信号としての電流振幅信号Ｉo ^*とライン５ａ、５ｂ、５ｃの３相の基準正弦波としての第１、第２及び第３の電圧検出信号Ｖr 、Ｖs 、Ｖt とを乗算し、図５（Ｂ）に示す第１、第２及び第３の交流電流基準信号Ｉr ^*、Ｉs ^*、Ｉt ^*を出力する。従って、第１、第２及び第３の乗算器１３ａ、１３ｂ、１３ｃを交流電流基準発生器又は交流基準発生器と呼ぶこともできる。また、第１、第２及び第３の乗算器１３ａ、１３ｂ、１３ｃとこれよりも前段の電流指令発生器１０と比較器１１と比例積分制御器１２とを合せて交流電流基準発生器又は交流基準発生器と呼ぶこともできる。この第１、第２及び第３の交流電流基準信号Ｉr ^*、Ｉs ^*、Ｉt ^*は図２の第１、第２及び第３の交流端子１ａ、１ｂ、１ｃの第１、第２及び第３相の電流Ｉr 、Ｉs 、Ｉt の目標値を示す。
【００２１】
相電流基準演算器１４は、第１〜第３の乗算器１３ａ、１３ｂ、１３ｂから得られた第１、第２及び第３の交流電流基準信号Ｉr ^＊、Ｉs ^＊、Ｉt ^＊に基づいて、図５（Ｃ）に示す第１、第２及び第３の相電流基準Ｉu ^＊、Ｉv ^＊、Ｉw ^＊と、図５（Ｄ）に示す第４、第５及び第６の相電流基準Ｉx ^＊、Ｉy ^＊、Ｉz ^＊とを形成する。第１〜第６の相電流基準Ｉu ^＊、Ｉv ^＊、Ｉw ^＊、Ｉx ^＊、Ｉy ^＊、Ｉz ^＊は、３相コンバータの主スイッチＱ1 〜Ｑ6 を正弦波の１周期（３６０度）の全ての期間でオン・オフ制御せず、休止期間を設けて必要な期間のみオン・オフ制御するために使用される。
図５（Ｃ）〜（Ｆ）において縦軸の１は最大振幅値を示し、０は最小振幅値を示し、０．５は中間値を示している。また図５（Ａ）（Ｂ）の１は正の最大振幅値を示し、０は中間値を示し、−１は負の最大振幅値を示している。
図５（Ｃ）（Ｄ）の第１〜第６の相電流基準Ｉu ^＊、Ｉv ^＊、Ｉw ^＊、Ｉx ^＊、Ｉy ^＊と図５（Ｂ）の交流電流基準Ｉr ^＊、Ｉs ^＊、Ｉt ^＊とは次式の関係を有する。
【００２２】
Ｉr ≧０であり且つＩs ^＊≧０であり且つＩt ^＊＜０である第１条件時は、
Ｉu ^＊＝Ｉr ^＊
Ｉv ^＊＝Ｉs ^＊
Ｉw ^＊＝１＋Ｉt ^＊
Ｉx ^＊＝０
Ｉy ^＊＝０
Ｉz ^＊＝１
Ｉr ^＊≧０であり且つＩs ＜^＊０であり且つＩt ^＊＜０である第２条件時は、
Ｉu ^＊＝１
Ｉv ^＊＝０
Ｉw ^＊＝０
Ｉx ^＊＝１−Ｉr ^＊
Ｉy ^＊＝−Ｉs ^＊
Ｉz ^＊＝−Ｉt ^＊
Ｉr ^＊≧０であり且つＩs ^＊＜０であり且つＩt ^＊≧０である第３条件時は、
Ｉu ^＊＝Ｉr^＊
Ｉv ^＊＝１＋Ｉs^＊
Ｉw ^＊＝Ｉt^＊
Ｉx ^＊＝０
Ｉy ^＊＝１
Ｉz ^＊＝０
Ｉr ＜０であり且つＩs ^＊＜０であり且つＩt ^＊≧０である第４条件時は、
Ｉu ^＊＝０
Ｉv ^＊＝０
Ｉw ^＊＝１
Ｉx ^＊＝−Ｉr ^＊
Ｉy ^＊＝−Ｉs ^＊
Ｉz ^＊＝１−Ｉt ^＊
Ｉr ^＊＜０であり且つＩs ^＊≧０であり且つＩt ^＊≧０である第５条件時は、
Ｉu ^＊＝１＋Ｉr ^＊
Ｉv ^＊＝Ｉs ^＊
Ｉw ^＊＝Ｉt ^＊
Ｉx ^＊＝１
Ｉy ^＊＝０
Ｉz ^＊＝０
Ｉr ^＊＜０であり且つＩs ^＊≧０であり且つＩt ^＊＜０である第６条件時は、
Ｉu ^＊＝０
Ｉv ^＊＝１
Ｉw ^＊＝０
Ｉx ^＊＝- Ｉ r ^＊
Ｉy ^＊＝１−Ｉs ^＊
Ｉz ^＊＝−Ｉt ^＊（２）
である。なお、上記第１〜第６条件時の第１〜第６の相電流基準Ｉu ^＊、Ｉv ^＊、Ｉu ^＊、Ｉw ^＊、Ｉx ^＊、Ｉy ^＊、Ｉz ^＊を示す式をまとめて（２）式と呼ぶことにする。
【００２３】
比較基準演算器１５は、相電流演算器１４と第１、第２及び第３相電圧検出信号ライン５ａ、５ｂ、５ｃとに接続されており、相電流基準Ｉu ^＊、Ｉv ^＊、Ｉw ^＊、Ｉx ^＊、Ｉy ^＊、Ｉz ^＊と電圧検出信号Ｖr 、Ｖs 、Ｖt とに基づいて図５（Ｅ）（Ｆ）及び図６に示す各相の電圧基準Ｖu 、Ｖv 、Ｖw 、Ｖx 、Ｖy 、Ｖz を生成する。なお、図５（Ｅ）の実線はＶu 、鎖線はＶv 、点線はＶw を示し、図５（Ｆ）の実線はＶx 、鎖線はＶy 、点線はＶz を示す。各相の電圧基準Ｖu 、Ｖv 、Ｖw 、Ｖx 、Ｖy 、Ｖz は次式のようになる。
Ｖr ＞Ｖs ＞Ｖt の条件を満足しているｔ1 〜ｔ3 の３０〜９０度区間には、
Ｖu ＝Ｉu ^＊
Ｖv ＝Ｉu ^＊＋Ｉv ^＊
Ｖw ＝１
Ｖx ＝１
Ｖy ＝Ｉz ^＊＋Ｉy ^＊
Ｖz ＝Ｉz ^＊
Ｖr ＞Ｖt ＞Ｖs の条件を満足しているｔ3 〜ｔ5 の９０〜１５０度区間には、
Ｖu ＝Ｉu ^＊
Ｖv ＝１
Ｖw ＝Ｉu ^＊＋Ｉw ^＊
Ｖx ＝１
Ｖy ＝Ｉy ^＊
Ｖz ＝Ｉy ^＊＋Ｉz ^＊
Ｖt ＞Ｖr ＞Ｖs の条件を満足しているｔ5 〜ｔ7 の１５０〜２１０度区間には、
Ｖu ＝Ｉw ^＊＋Ｉu ^＊
Ｖv ＝１
Ｖw ＝Ｉw ^＊
Ｖx ＝Ｉy ^＊＋Ｉx ^＊
Ｖy ＝Ｉy ^＊
Ｖz ＝１
Ｖt ＞Ｖs ＞Ｖr の条件を満足しているｔ7 〜ｔ9 の２１０〜２７０度区間には、
Ｖu ＝１
Ｖv ＝Ｉw ^＊＋Ｉv ^＊
Ｖw ＝Ｉw ^＊
Ｖx ＝Ｉx ^＊
Ｖy ＝Ｉx ^＊＋Ｉy ^＊
Ｖz ＝１
Ｖs ＞Ｖt ＞Ｖr の条件を満足しているｔ9 〜ｔ11の２７０〜３３０度区間には、
Ｖu ＝１
Ｖv ＝Ｉv ^＊
Ｖw ＝Ｉv ^＊＋Ｉw ^＊
Ｖx ＝Ｉx ^＊
Ｖy ＝１
Ｖz ＝Ｉx ^＊＋Ｉz ^＊
Ｖs ＞Ｖr ＞Ｖt の条件を満足しているｔ11〜ｔ12の３３０〜３６０度区間及びｔ0 〜ｔ1 の０〜３０度区間には、
Ｖu ＝Ｉv ^＊＋Ｉu ^＊
Ｖv ＝Ｉv ^＊
Ｖw ＝１
Ｖx ＝Ｉz ^＊＋Ｉx ^＊
Ｖy ＝１
Ｖz ＝Ｉz ^＊（３）
となる。上記の各区間における各相電圧基準Ｖu 、Ｖv 、Ｖw 、Ｖx 、Ｖy 、Ｖz を示す式をまとめて（３）式と呼ぶことにする。
比較用相電圧基準演算器１５は、第１、第２及び第３の主スイッチＱ1〜Ｑ3の内の少なくとも２つをオン・オフ制御する区間では、第１、第２及び第３の相電圧基準Ｖｕ、Ｖｖ、Ｖｗの相互間の大小関係が第１、第２及び第３の電圧検出信号Ｖｒ、Ｖｓ、Ｖｔの相互間の大小関係と逆になるように前記第１、第２及び第３の相電圧基準Ｖｕ、Ｖｖ、Ｖｗを決定し、第４、第５及び第６の内の少なくとも２つをオン・オフ制御する区間では、第４、第５及び第６の相電圧基準Ｖｘ、Ｖｙ、Ｖｚの相互間の大小関係が第１、第２及び第３の電圧検出信号Ｖｒ、Ｖｓ、Ｖｔの大小関係と一致するように第４、第５及び第６の相電圧基準Ｖｘ、Ｖｙ、Ｖｚを決定する。なお、第１〜第６の相電圧基準Ｖｕ、Ｖｖ、Ｖｗ、Ｖｘ、Ｖｙ、Ｖｚはこの値が低いほど鋸波電圧Ｖｃに早く交差し、これに対応する第１〜第６の主スイッチＱ１〜Ｑ６は早くタ−ンオフ制御される。
【００２４】
スイッチ制御信号形成回路１６は、比較基準演算器１５から得られた図６に示す各相基準電圧Ｖu 、Ｖv 、Ｖw 、Ｖx 、Ｖy 、Ｖz と鋸波電圧とを比較して第１〜第６のスイッチＱ1 〜Ｑ6 のためのＰＷＭ制御信号Ｇ1 、Ｇ2 、Ｇ3 、Ｇ4 、Ｇ5 、Ｇ6 を形成し、且つ第１及び第２の整流用スイッチＱa 、Ｑb のための制御信号Ｇa 、Ｇb を形成する。
【００２５】
鋸波発生器１７は、図７（Ａ）に示す鋸波電圧Ｖc を発生する。鋸波電圧Ｖc は電源電圧Ｖr 、Ｖs 、Ｖt の周波数（例えば５０Hz）よりも十分に高い繰返し周波数（例えば２５kHz ）で三角波（搬送波）を発生する。鋸波電圧Ｖc は図７（Ａ）に示すように傾斜を有して立上った後に垂直に立下る波形を有する。なお、この鋸波電圧Ｖc はその電圧が０から１まで変化するように設定されている。
【００２６】
第１、第２、第３、第４、第５及び第６のＰＷＭ用比較器１９、２０、２１、２２、２３、２４は、比較基準演算器１５から与えられた各相電圧基準Ｖu 、Ｖv 、Ｖw 、Ｖx 、Ｖy 、Ｖz と鋸波発生器１７から与えられた鋸波電圧Ｖc とを比較して図７（Ｂ）〜（Ｇ）に示すような第１、第２、第３、第４、第５及び第６の制御信号Ｇ1 、Ｇ2 、Ｇ3 、Ｇ4 、Ｇ5 、Ｇ6 を形成するものである。
【００２７】
図７は、図５のｔ2 〜ｔ3 期間即ち６０度〜９０度期間の中の一部を拡大して示すものである。この６０〜９０度期間では、図７（Ａ）で実線で示すようにＵ相、Ｖ相、Ｗ相、Ｘ相の電圧基準Ｖu 、Ｖv 、Ｖw 、Ｖx の振幅値が１であり、鋸波電圧Ｖc の最大振幅と同一であるので、第１、第２、第３及び第４のＰＷＭ用比較器１９、２０、２１、２２から発生する制御信号Ｇ1 、Ｇ2 、Ｇ3 、Ｇ4 は図７（Ｂ）（Ｃ）（Ｄ）（Ｅ）に示すように高レベルＨであり、第１、第２、第３及び第４の主スイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 はオン状態に制御される。
【００２８】
Ｙ相電圧基準Ｖy は図７（Ａ）で鎖線で示すように鋸波電圧Ｖc をｔ2 〜ｔ4 期間に横切るので、図７（Ｆ）に示すように第５のＰＷＭ用比較器２３から発生する第５の制御信号Ｇ5 はｔ2 〜ｔ4 期間でオフを示す低レベルになり、第５の主スイッチＱ5 はｔ2 〜ｔ4 期間にオフ制御される。
【００２９】
Ｚ相電圧基準Ｖz は、図７（Ａ）で点線で示すようにｔ1 〜ｔ4 期間で鋸波電圧Ｖc を横切るので、図７（Ｇ）に示すように第６のＰＷＭ用比較器２４から発生する第６の制御信号Ｇ6 はｔ1 〜ｔ4 期間でオフを示す低レベルになり、第６の主スイッチＱ6 はｔ1 〜ｔ4 期間にオフに制御される。
【００３０】
図７（Ｈ）のＩq4は第４の主スイッチＱ4 を流れる電流を示し、図７（Ｉ）のＩq5は第５の主スイッチＱ5 を流れる電流を示し、図７（Ｊ）のＩq6は第６の主スイッチＱ6 を流れる電流を示す。
図７は、図５のｔ2 〜ｔ3 の６０〜９０度区間を示しているので、電源電圧はＶr ＞Ｖs ＞Ｖt の条件にある。従って、ブリッジの上半分の第１、第２及び第３の主スイッチＱ1 、Ｑ2 、Ｑ3 がオン制御されていても、第２及び第３の主スイッチＱ2 、Ｑ3 には電流が流れず、第１の主スイッチＱ1 のみに電流が流れる。また、この区間では、ｔ0 〜ｔ1 に示すように上側の主スイッチＱ1 〜Ｑ3 と共にブリッジの下側の第４、第５及び第６の主スイッチＱ4 、Ｑ5 、Ｑ6 の全てをオン制御した場合には図７（Ｊ）に示すように第６の主スイッチＱ6 のみに電流Ｉq6が流れ、第４及び第５の主スイッチＱ4 、Ｑ5 に電流が流れない。また、図７のｔ1 〜ｔ2 期間のように第４及び第５の主スイッチＱ4 、Ｑ5 をオン制御した場合には、図７（Ｉ）に示すように第５の主スイッチＱ5 のみに電流Ｉq5が流れる。また、第４の主スイッチＱ4 がオン、第５及び第６の主スイッチＱ5 、Ｑ6 がオフ期間には図７（Ｈ）に示すように第４の主スイッチＱ4 に電流Ｉq4が流れる。第１〜第６のＰＷＭ用比較器１９〜２４の出力で第１〜第６の主スイッチＱ1 〜Ｑ6 をオン・オフ制御すると、各スイッチＱ1 〜Ｑ6 に流れる鋸波電圧Ｖc の１周期当りの平均電流は図５（Ｃ）（Ｄ）に示すＩu ^＊、Ｉv ^＊、Ｉw ^＊、Ｉx ^＊、Ｉy ^＊、Ｉz ^＊と同様に変化する。Ｒ相電流Ｉr は第１の主スイッチＱ1 の電流と第４の主スイッチＱ4 の電流の差であり、Ｓ相電流Ｉs は第２の主スイッチＱ2 の電流と第５の主スイッチＱ5 の電流の差であり、Ｔ相電流Ｉt は、第３の主スイッチＱ3 の電流と第６の主スイッチＱ6 の電流の差である。従って、図５（Ｃ）（Ｄ）の６個の電流基準Ｉu ^＊〜Ｉz ^＊に基づいて作成された図５（Ｅ）（Ｆ）又は図６（Ａ）〜（Ｆ）の６個の相電圧基準Ｖu 〜Ｖz でＰＷＭパルスを形成すると、各相電源端子１ａ、１ｂ、１ｃの電流Ｉr 、Ｉs 、Ｉt は正弦波になる。
【００３１】
図４の転流信号発生器１８は、第１及び第２の転流用スイッチＱa 、Ｑb をオン・オフ制御するための転流信号を形成するためのものであって、第１及び第２の転流用比較器１８ａ、１８ｂと、第１及び第２の基準電圧源１８ｃ、１８ｄと、フリップフロップ１８ｅと、トリガ回路１８ｆとから成る。第１の転流用比較器１８ａの正入力端子は鋸波発生器１７に接続され、この負入力端子は第１の基準電圧Ｖ1 を与える第１の基準電圧源１８ｃに接続されている。第１の基準電圧Ｖ1 は図７（Ａ）に示すように鋸波電圧Ｖc の最高値よりも僅かに低く且つスイッチＱ1 〜Ｑ6 のオン・オフ期間における各相電圧基準Ｖu 、Ｖv 、Ｖw 、Ｖx 、Ｖy 、Ｖz の最高値よりも高い値を有する。即ち、図７（Ａ）では、Ｖ1 がＶy 値と振幅１との間に設定されている。第２の転流用比較器１８ｂの正入力端子は鋸波発生器１７に接続され、この負入力端子は第２の基準電圧Ｖ2 を与える第２の基準電圧源１８ｄに接続されている。第２の基準電圧Ｖ2 は図７（Ａ）に示すように鋸波電圧Ｖc の最低値の零よりも少し高い値に設定されている。なお、第２の基準電圧Ｖ2 は、スイッチＱ1 〜Ｑ6 のオン・オフ期間における各相電圧基準Ｖu 、Ｖv 、Ｖw 、Ｖx 、Ｖy 、Ｖz の最低値と鋸波電圧Ｖc の最低値との間に設定することが望ましい。
フリップフロップ１８ｅのセット端子Ｓは第１の転流用比較器１８ａに接続され、リセット端子Ｒはトリガ回路１８ｆを介して第２の転流用比較器１８ｂに接続されている。従って、図７（Ａ）に示すように鋸波電圧Ｖc が第１の基準電圧Ｖ1 を横切ると一方の比較器１８ａから高レベルパルスが発生し、この前縁でフリップフロップ１８ｅがトリガされる。また、鋸波電圧Ｖc が第２の基準電圧Ｖ2 を横切ると、高レベルパルスが発生し、この前縁がトリガ回路１８ｆで検出され、フリップフロップ１８ｅがリセットされる。この結果、フリップフロップ１８ｅからは図７（Ｋ）のｔ3 〜ｔ5 に示す転流信号Ｇabが得られる。この転流信号Ｇabは、第２の駆動回路２６を介して第１及び第２の転流用スイッチＱa 、Ｑb に送られる。この実施形態では第１及び第２の転流用スイッチＱa 、Ｑb に同一の制御信号が同時に供給されるが、一方は転流動作に無関係である。例えば、図６のｔ2 〜ｔ4 期間にブリッジの下側のスイッチＱ4 〜Ｑ6 がオン・オフ制御される時にはブリッジの上側のスイッチＱ1 〜Ｑ3 の全部がオン状態であるので、第１の転流用スイッチＱa がオン・オフ制御されても、ここに電流が流れない。
図７（Ｆ）（Ｇ）の第５及び第６の主スイッチＱ5 、Ｑ6 の制御信号Ｇ5 、Ｇ６から明らかなように、本実施形態では複数の主スイッチＱ5 、Ｑ6 のターンオン時点が同じである。従って、第１の転流用スイッチＱa によって第１〜第３の主スイッチＱ1 〜Ｑ3 のターンオン時のソフトスイッチング制御を一括して行い、第２の整流用スイッチＱb によって第４、第５及び第６の主スイッチＱ4 〜Ｑ6 のターンオン時のソフトスイッチング制御を一括して行うことができる。
【００３２】
【ソフトスイッチング動作】
次に、図８を参照して主スイッチＱ1 〜Ｑ6 及び整流用スイッチＱa 、Ｑb のソフトスイッチングを説明する。図８は図７の鋸波電圧Ｖｃのほぼ１周期分の図１の各部の状態を示す。即ち、図８（Ａ）の実線は第５の主スイッチＱ5 の電圧Ｖq5を示し、点線は第６の主スイッチＱ6 の電圧Ｖq6を示す。図８（Ｂ）の実線は第４の主スイッチＱ4 の電流Ｉq4を示し、鎖線は第５の主スイッチＱ5 の電流Ｉq5を示し、点線は第６の主スイッチＱ6 の電流Ｉq6を示す。図８（Ｃ）は第２の回生用コンデンサＣb の電圧Ｖcbを示す。図８（Ｄ）は第２の転流用リアクトルＬｄの電流Ｉcbを示す。図８（Ｅ）の実線は第２の転流用スイッチＱb の両端子間電圧Ｖqbを示し、鎖線はその電流Ｉqbを示す。図８（Ｆ）の実線は第４の転流用ダイオードＤx の電流Ｉdxを示し、鎖線は第５の転流用ダイオードＤy の電流Ｉdyを示し、点線は第６の転流用ダイオードＤz の電流Ｉdzを示す。なお、図８において、モード２、４、６〜１２の区間は時間軸を拡大して示されている。
実際にはモード１、３及び５の区間の合計が鋸波電圧Ｖc の１周期の９０％程度を占める。また、鋸波電圧Ｖｃの１周期は短いので、その間のコンデンサＣrs、Cst、Ctrの電圧変化、リアクトルLc、Ldの電圧変化は無視することができる。従って、以下の説明においてコンデンサＣrs、Cst、Ctrの電圧変化、リアクトルLc、Ldの電圧変化は無視する。また、以下の説明において電流の経路を回路素子の符号のみで示すことがある。
【００３３】
【第１モードｔ１以前、ｔ１２以後】
図８のｔ1 以前の第１モード区間は図７のｔ0 〜ｔ1 区間と同一であって、第１〜第６の主スイッチＱ1 〜Ｑ6 の全てがオン制御されている。図７及び図８は、Ｖr ＞Ｖs ＞Ｖt が満足している図５の６０〜９０度区間を示しているので、Ｃｔｒ−Ｄ1 −Ｑ1 −Ｌc −Ｒo −Ｌd −Ｑ6 −Ｄ6 −Ｃｔｒの経路に電流が流れる。この経路の電流は図８（Ｂ）の第６の主スイッチＱ6 の電流Ｉq6に相当する。また、第１、第２及び第３のフィルタ用コンデンサＣrｓ、Ｃsｔ、Ｃtｒは第１〜第３の交流端子１ａ〜１ｃ間の電圧にそれぞれ充電される。図２のコンデンサＣrｓ、Ｃsｔ、Ｃtｒの極性は図５の６０〜９０度区間の充電状態を示す。
【００３４】
【第２モード区間ｔ１〜ｔ２】
ｔ1 時点で第６の主スイッチＱ6 がターンオフ制御されると、第６の主スイッチＱ6 に並列接続された第６のスナバ用コンデンサＣ6 が、Ｃｔｒ−Ｄ1 −Ｑ1 −Ｌc −Ｒo −Ｌd −Ｃ6 −Ｄ6 −Ｃｔｒの経路で充電され、この電圧即ち第６の主スイッチＱ6 の電圧Ｖq6が図８（Ａ）に示すように傾斜を有して立上る。従って、第６の主スイッチＱ6 の零電圧スイッチング（ＺＶＳ）及びソフトスイッチングが達成され、このスイッチング損失及びノイズの発生が小さくなる。この第２モード区間ｔ1 〜ｔ2 では、Ｌc −Ｒo −Ｌd −Ｃb −Ｄd の閉回路で直流リアクトルＬc 、Ｌd の蓄積エネルギの放出に基づく電流が流れ、第２の回生用コンデンサＣb が逆方向充電され、この電圧Ｖcbが図８（Ｃ）に示すように低下する。第２の転流用コンデンサＣb の電圧Ｖcbは第６のスナバ用コンデンサＣ6 とは逆にｔ1 〜ｔ2 区間で低下する。また、第６のスナバ用コンデンサＣ6 の充電によって、Ｃ6 −Ｌb −Ｑb −Ｄz の回路で第２の転流用スイッチＱb に加わる電圧Ｖqbが図８（Ｅ）に示すように上昇する。
【００３５】
【第３モード区間ｔ２〜ｔ３】
第３モード区間の始まりのｔ2 時点で第６のスナバ用コンデンサＣ6 の充電電圧が第２の交流端子１ｂと第３の交流端子１ｃとの間の電圧Ｖst以上になると、第５の主ダイオードＤ5 が順バイアス状態となり、第５の主スイッチＱ5 の電流Ｉq5が図８（Ｂ）に示すように流れ始める。この第５の主スイッチＱ5 のターンオン時には図８（Ａ）に示すように第５の主スイッチＱ5 の電圧Ｖq5が零に保たれているので、ここでの電力損失は小さい。この第３モードにおける第６のスナバ用コンデンサＣ6 の電圧は第２及び第３の交流端子１ｂ、１ｃ間の電圧Ｖstに保たれる。また、第２の回生用コンデンサＣb の電圧Ｖcbは、第１及び第２の交流端子１ａ、１ｂ間の電圧Ｖrsに保たれる。また、第２の転流用スイッチＱb の電圧Ｖqbは、第６のスナバ用コンデンサＣ6 の電圧とほぼ同一に保たれる。
【００３６】
【第４モード区間ｔ３〜ｔ４】
図７のｔ2 時点に一致する図８のｔ3 時点で第５の主スイッチＱ5 がターンオフ制御されると、第５のスナバ用コンデンサＣ5 が、Ｃｒｓ−Ｄ1 −Ｑ1 −Ｌc −Ｒo −Ｌd −Ｃ5 −Ｄ５−Ｃｒｓの経路で充電され、この電圧即ち第５の主スイッチＱ5 の電圧Ｖq5が図８（Ａ）に示すように傾斜を有して増大し、このＺＶＳ及びソフトスイッチングが達成される。交流端子１ａ、１ｂ、１ｃ間の電圧及びコンデンサＣrs、Ｃst、Ｃtrの電圧が一定であるとすれば、第５の主スナバ用コンデンサＣ5 の電圧が上昇した分だけ第２の回生用コンデンサＣb の電圧Ｖcbは図８（Ｃ）に示すように低下し、逆に、第６の主スイッチＱ6 の電圧Ｖq6及び第２の転流用スイッチＱb の電圧Ｖqbは図８（Ａ）（Ｅ）に示すように上昇する。第６のスナバ用コンデンサＣ6 の充電は、Ｃｔｒ−Ｄ1 −Ｑ1 −Ｌc −Ｒo −Ｌd −Ｃ6 −Ｄ6 −Ｃｔｒの経路で行われ、第２の回生用コンデンサＣb の放電は、Ｃb −Ｄｄ −Ｌc −Ｒo −Ｌd の経路で行われ、コンデンサＣb のエネルギは負荷Ｒo に回生される。
【００３７】
【第５モード区間ｔ４〜ｔ５】
図７のｔ2 〜ｔ4 区間では第１〜第４の主スイッチＱ1 〜Ｑ4 がオン、第５及び第６の主スイッチＱ5 、Ｑ6 がオフである。従って、図８のｔ4 時点で第６のスナバ用コンデンサＣ6 の電圧Ｖq6が第１及び第２の交流端子１ａ、１ｂ間の電圧Ｖrs以上に充電されると、第４の主ダイオードＤ4 が順バイアス状態となり、リアクトルＬc 、Ｌd の蓄積エネルギの放出によってＬc −Ｒo −Ｌd −Ｑ4 −Ｄ4 −Ｄ1 −Ｑ1 の経路の電流Ｉq4が図８（Ａ）に示すように流れる。この第５モード区間の第６のスナバ用コンデンサＣ6 の電圧Ｖq6は第１及び第３の交流端子１ａ、１ｃ間の電圧Ｖrtと同一であり、また第５のスナバ用コンデンサＣ5 の電圧Ｖq5は第１及び第２の交流端子１ａ、１ｂ間の電圧と同一であり、第２の回生用コンデンサＣb の電圧Ｖcbは零である。
【００３８】
【第６モード区間ｔ５〜ｔ６】
図７のｔ3 に対応する図８のｔ5 時点で第２の転流用スイッチＱｂがオン制御されると、第５モード区間ｔ5 〜ｔ6 で生じたリアクトルＬc 、Ｌd のエネルギ放出の電流経路の他に、Ｃｔｒ−Ｄ1 −Ｑ1 −Ｌc −Ｒo −Ｌd −Ｌb −Ｑb −Ｄz −Ｄ6 −Ｃｔｒの電流経路が形成され、図８（Ｅ）に示す電流Ｉqbが流れる。この電流Ｉqbは第１及び第３の交流端子１ａ、１ｃ間の電圧Ｖrtが転流用リアクトルＬb に加わることによって流れるので、傾斜を有して徐々に立上り、零電流スイッチングが達成され、ターンオン時のスイッチング損失が小さくなる。
【００３９】
【第７モード区間ｔ６〜ｔ７】
ｔ6 時点で第２の転流用リアクトルＬb の電流が直流リアクトルＬd の電流を超えると、第４の主ダイオードＤx が逆バイアスされてオフになる。この第７モード区間では、第６モード区間に続いてＣｔｒ−Ｄ1 −Ｑ1 −Ｌc −Ｒo −Ｌd −Ｌb −Ｑb −Ｄz −Ｄ6 −Ｃｔｒの経路で電流が流れると共に、Ｌb −Ｑb −Ｄz −Ｃ6 の共振回路に電流が流れ、第６のスナバ用コンデンサＣ6 の放電が開始し、第６の主スイッチＱ6 の電圧Ｖq6が図８（Ａ）に示すように低下し始める。
【００４０】
【第８モード区間ｔ７〜ｔ８】
ｔ7 時点で第６のスナバ用コンデンサＣ6 の電圧Ｖq6が第１及び第２の交流端子１ａ、１ｂ間の電圧Ｖrs以下になると、第５の転流用ダイオードＤy が順バイアス状態となり、第７モード区間の電流経路に追加してＬb −Ｑb −Ｄz −Ｄy −Ｃ5 の経路で共振電流が流れ、第５のスナバ用コンデンサＣ5 の放電が開始する。第８モード区間の終了時点ｔ8 は、第５及び第６のスナバ用コンデンサＣ5 、Ｃ6 の電圧が零になる時である。
【００４１】
【第９モード区間ｔ８〜ｔ９】
ｔ8 時点で第５及び第６のスナバ用コンデンサＣ5 、Ｃ6 の電圧が零になると、Ｌb −Ｑb −Ｄx −Ｑ4 の経路で図８（Ｆ）に示す電流Ｉdxが流れ、コンデンサＣ5 、Ｃ6 の電圧は零に保たれる。なお、第９モード区間においても第８モード区間と同様に、Ｃｔｒ−Ｄ1 −Ｑ1 −Ｌc −Ｒo −Ｌd −Ｌb −Ｑb −Ｄz −Ｄ6 −Ｃｔｒの経路で電流Ｉdｚが流れ、直流端子２ａ、２ｂ間の電圧は第１及び第３の交流端子１ａ、１ｃ間の電圧Ｖrtになる。
【００４２】
【第１０モード区間ｔ９〜ｔ１０】
図８のｔ9 時点は図７のｔ4 時点に対応し、ｔ9 時点で第５及び第６の主スイッチＱ5 、Ｑ6 の制御信号Ｇ5 、Ｇ6 がオン状態になる。第５及び第６の主スイッチＱ5 、Ｑ6 の電圧Ｖq5、Ｖq6は、第５及び第６のスナバ用コンデンサＣ5 、Ｃ6 の放電によって図８（Ａ）に示すようにｔ7 時点で零になっているので、これ等のターンオンは零電圧スイッチング及びソフトスイッチングとなり、電力損失が生じない。第１０モード区間では第５及び第６の主スイッチＱ5 、Ｑ6 がオンしているので、前の第９モード区間と同一の電流経路が形成される他に、Ｌb −Ｑb −Ｄy −Ｑ5 の経路、及びＬb −Ｑb −Ｄz −Ｑ6 の経路も形成され、図８（Ｆ）に示す電流Ｉdy、Ｉdzが流れる。
【００４３】
【第１１モード区間ｔ１０〜ｔ１１】
図７のｔ5 時点に対応する図８のｔ10時点で第２の転流用スイッチＱb がターンオフ制御されると、第２の転流用リアクトルＬb のエネルギの放出に基づいてＬb −Ｄc −Ｃb の経路に電流が流れ、第２の回生用コンデンサＣb の電圧Ｖcbが図８（Ｃ）に示すように上昇する。このため、第２の転流用リアクトルＬb と第２の転流用スイッチＱ6 との接続点の電位もコンデンサＣb の電圧Ｖcbに追従して傾斜を有して上昇する。第６の転流用ダイオードＤz のリカバリが無視できると仮定すれば、第２の転流用スイッチＱb の電圧Ｖqbは図８（Ｅ）に示すようにコンデンサＣb の電圧Ｖcbと同一になり、第２の転流用スイッチＱb のソフトスイッチングが達成される。なお、第１１モード区間には、前の第１０モード区間に続いてＣｔｒ −Ｄ1 −Ｑ1 −Ｌc −Ｒo −Ｌd −Ｑ6 −Ｄ6 −Ｃｔｒの経路にも電流Ｉq6が流れる。
【００４４】
【第１２モード区間ｔ１１〜ｔ１２】
ｔ11時点で第２の回生用コンデンサＣb の電圧Ｖcbが第１及び第２の直流端子２ａ、２ｂ間の電圧よりも高くなると、第４の回生用ダイオードＤd が導通し、Ｌb −Ｄc −Ｄd −Ｌc −Ｒo −Ｌd の経路で第２の転流用リアクトルＬb のエネルギの放出に基づく電流ＩLbが流れ、ｔ12時点でこの電流が零になる。これにより、第２の整流用リアクトルＬb のエネルギは負荷Ｒo に回生され、損失にならない。
この第１２モード区間が終了すると再び第１モード期間の動作が開始する。
【００４５】
図８によって図５の６０〜９０度区間の動作を説明したが、これ以外の区間においても同様な転流動作が生じ、同様な効果が得られる。即ち、ブリッジの上側の主スイッチＱ1 〜Ｑ3 のソフトスイッチングは、第１の転流用スイッチＱa のオン・オフによって下側の主スイッチＱ4 〜Ｑ6 の場合と同様に行われ、同様な効果が得られる。
【００４６】
上述から明らかなように本実施形態によれば、全てのスイッチＱ1 〜Ｑ6 、Ｑa 、Ｑb をソフトスイッチングすることができる。即ち、全てのスイッチＱ1 〜Ｑ6 、Ｑa 、Ｑb のターンオフ時の端子電圧上昇、ターンオン時の電流上昇はソフトに立上るので、各スイッチにかかる電気的ストレスを少なくできる。同時にノイズが発生し難い。また、サージ電圧・サージ電流などが発生し難い。
【００４７】
【第２の実施形態】
次に、図９に示す第２の実施形態の交流−直流変換装置を説明する。但し、図９及び後述する図１０、図１１において図２〜図８と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００４８】
図９の交流−直流変換装置は、図２のＦＥＴから成る第１〜第６の主スイッチＱ1 〜Ｑ6 及び第１及び第２の転流用スイッチＱa 、Ｑb の代りに絶縁ゲート型バイポーラトランジスタ即ちＩＧＢＴから成る第１〜第６の主スイッチＱ1 〜Ｑ6 及び第１及び第２の転流用スイッチＱa 、Ｑb を設け、これに逆並列に逆方向バイパス用ダイオードＤ11、Ｄ12、Ｄ13、Ｄ14、Ｄ15、Ｄ16、Ｄ17、Ｄ18を接続し、この他は図２と実質的に同一に構成したものである。なお、ダイオードＤ1 〜Ｄ7 をスイッチＱ1 〜Ｑ6 、Ｑa 、Ｑb と一体の半導体チップに形成した内蔵ダイオードとすることができる。図９の場合にはスイッチＱ1 〜Ｑ6 、Ｑa 、Ｑb に対して逆方向の電流が流れる時に、この電流がダイオードＤ11〜Ｄ17を通って流れることが可能になる。図９の交流−直流変換装置のこの他の動作は図２の装置と同一であり、同一の効果を得ることができる。
【００４９】
【第３の実施形態】
図１０に示す第３の実施形態の交流−直流変換装置は、図２から第２の直流リアクトルＬd を省いて１個の直流リアクトルＬc とし、この他は図２と同一に構成したものである。この第３の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００５０】
【第４の実施形態】
第４の実施形態は第１の実施形態の第１及び第２の整流用スイッチＱa 、Ｑb の制御信号の供給期間を変え、この他は第１の実施形態と同一に構成したものである。図１１は第４の実施形態の第１及び第２の転流用スイッチＱa 、Ｑb の制御信号発生回路を示す。図１１では図４と同一に形成された転流信号発生器１８の出力段に分配回路２６ａが設けられている。分配回路２６ａは転流信号発生器１８の出力を図１２（Ｇ）（Ｈ）に示すように分配し、第１の転流制御信号Ｇa を第１の転流用スイッチＱa に送り、第２の転流制御信号Ｇb を第２の転流用スイッチＱb に送る。第１の転流制御信号Ｇa は、図１２（Ｇ）に示すように第１、第２及び第３の主スイッチＱ1 、Ｑ2 、Ｑ3 がオン・オフする期間である０〜６０度区間、１２０〜１８０度区間、２４０〜３００度区間にオン・オフ制御パルスを含み、第２の転流制御信号Ｇb は、図１２（Ｈ）に示すように第４、第５及び第６の主スイッチＱ4 、Ｑ5 、Ｑ6 がオン・オフする期間である６０〜１２０度区間、１８０〜２４０度区間、３００〜３６０度区間にオン・オフ制御パルスを含む。なお、分配回路２６ａによる分配区間の決定は電圧検出回路５の出力に基づいて行われる。
この第４の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００５１】
【第５の実施形態】
図１３は第５の実施形態の交流−直流変換装置の制御回路の一部を示す。この第５の実施形態の装置は負荷Ｒo の電流を検出する代りに電圧を検出して主スイッチＱ1 〜Ｑ6 の制御信号を形成するように変形し、この他は第１の実施形態と同一に構成したものである。図１３では、図２の電流検出器６の代りに出力端子３ａ、３ｂに接続された出力電圧検出回路６ａを有する。出力電圧指令発生器１０ａは目標とする出力電圧即ち基準電圧Ｖorを発生する。比較器１１ａは出力電圧検出値Ｖo と出力電圧指令値Ｖorとの誤差信号ΔＶo を発生する。比例積分制御器１２は図３と同様に誤差信号ΔＶo を小さくするような信号を出力する。図１３の比例積分制御器１２の後段は図３と同一に形成されている。
この第５の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００５２】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１）各実施形態では、制御回路を簡略化するために主スイッチＱ1 〜Ｑ6 及び転流用スイッチＱa 、Ｑb の内で導通していないものにもオン制御信号を与えているが、導通しないスイッチにはオン制御信号を与えないように構成することができる。
（２）図１１及び図１３の方式を図９及び図１０の装置にも適用することができる。
（３）スイッチＱ1 〜Ｑ6 、Ｑa 、Ｑb をバイポーラトランジスタ等の別の半導体スイッチとすることができる。また、正方向と逆方向との両方の電流を流すためにスイッチＱ1 〜Ｑ6 を２つのバイポーラトランジスタの逆並列回路即ち交流スイッチを設け、オン期間には２つのトランジスタをオン制御することができる。
（４）高周波成分の除去を交流端子１ａ〜１ｃよりも電源側で行う場合にはフィルタ用コンデンサＣrs、Ｃst、Ｃtrを省くことができる。
（５）高周波成分を除去するために端子１ａ、１ｂ、１ｃとブリッジ回路との間にチョークコイルを接続することができる。
（６）出力電流Ｉo 又は出力電圧Ｖo の制御が不要な場合には、比例積分制御器１２の出力を一定値に固定し、交流電流基準Ｉr ^＊、Ｉs ^＊、Ｉt ^＊を電圧Ｖv 、Ｖs 、Ｖt に同期した固定値とすることができる。
（７）図４の転流信号発生器１８を図１４に示すように変形することができる。図１４では、第１及び第２のタイマ３１、３２によって図１５（Ｃ）の転流信号を作成している。即ち、第１のタイマ３１によって図１５（Ａ）の鋸波電圧の立上り開始時点（リセット時点）から図１５（Ｂ）に示すように第１の時間Ｔ1を計測している。この第１の時間Ｔ1は図７のｔ0〜ｔ3期間に相当する。第２のタイマ３２は、第１のタイマ３１の計測終了時点に同期してトリガされ、第２の時間Ｔ2を計測し、図１５（Ｃ）のパルスを第１及び第２の転流用スイッチＱａ、Ｑｂのための転流信号として出力する。第２の時間は図７のｔ3〜ｔ5に相当する。
（８）転流信号発生器１８を図１６に示すように変形することができる。図１６の第１のタイマ３１ａは図１４の第１のタイマ３１と同一の第１の時間Ｔ1を鋸波電圧Ｖｃに同期して計測し、この終了時にトリガパルスを発生し、フリップフロップ３３をセットする。第２のタイマ３２ａは図１５のＴ1＋Ｔ2に相当する時間を鋸波電圧Ｖｃに同期して計測し、この終了時にトリガパルスを発生し、フリップフロップ３３から図１５（Ｃ）と同一の転流用パルスを得ることができる。
（９）電圧検出回路５の出力段及び電流検出器６の出力段にアナログ・ディジタル変換回路を設け、制御回路４をディジタル信号処理回路とし、制御回路４の出力段にディジタル・アナログ変換回路を設けることができる。
【図面の簡単な説明】
【図１】従来のＰＷＭコンバータを示す回路図である。
【図２】本発明の第１の実施形態の交流−直流変換装置を示す回路図である。
【図３】図２の制御回路を示すブロック図である。
【図４】図３のスイッチ制御信号形成回路を示すブロック図である。
【図５】図３の各部の状態を示す波形図である。
【図６】図５の（Ｅ）（Ｆ）を詳しく示す波形図である。
【図７】図２及び図４の各部の状態を示す波形図である。
【図８】図２の各部の状態を示す波形図である。
【図９】第２の実施形態の交流−直流変換装置を示す回路図である。
【図１０】第３の実施形態の交流−直流変換装置を示す回路図である。
【図１１】第４の実施形態の整流用スイッチ制御回路を示すブロック図である。
【図１２】第４の実施形態におけるスイッチ制御信号Ｇa 、Ｇb の分配を図６と同一の相電圧基準と共に示す波形図である。
【図１３】第５の実施形態の制御回路の一部を示すブロック図である。
【図１４】変形例の転流信号発生器を示すブロック図である。
【図１５】図１４の各部の波形図である。
【図１６】別の変形例の転流信号発生器を示すブロック図である。
【符号の説明】
Ｑ1 〜Ｑ6 主スイッチ
Ｄ、Ｄ1〜Ｄ６、Ｄ11〜Ｄ18 主ダイオード
Ｃ1 〜Ｃ6 スナバ用コンデンサ
Ｌa 、Ｌb 転流用リアクトル
Ｌc 、ｌd 直流リアクトル
Ｄａ、Ｄb 、Ｄc 、Ｄd 回生用ダイオード
Ｄu 、Ｄv 、Ｄw 、Ｄx 、Ｄy 、Ｄz 転流用ダイオード
Ｑa 、Ｑb 転流用スイッチ
Ｃa 、Ｃb 回生用コンデンサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a three-phase AC-DC converter generally called a PWM converter.
[0002]
[Prior art]
A three-phase AC-DC converter that converts AC power into DC power is used in chargers, rectifiers of motor drive inverters, and the like. According to the guidelines for harmonics established by the Agency for Natural Resources and Energy, diode rectifiers that have been widely used in the past can no longer be used in practice, and PWM converters are used in most AC-DC converters. Become.
The PWM converter includes a voltage source converter and a current source converter. The former has a feature that the number of circuit parts is small and the surge protection of the switch element is easy, but the output voltage cannot be arbitrarily adjusted from zero because of the step-up operation. On the other hand, since the current source converter is a step-down operation, the output voltage can be adjusted from zero. The voltage-type PWM converter is described in, for example, a paper by Keiki Matsui et al., “Minimum of turn-off surge voltage in current-type PWM converters”, “Materials of the Institute of Electrical Engineers, Semiconductor Power Conversion Study Group, SPC-96-62, June 7, 1996”. The three-phase bridge circuit of the first to sixth main switches Q1 to Q6 composed of IGBTs connected to the three-phase AC power supply terminals 1a, 1b and 1c as shown in FIG. The first to sixth main diodes D1 to D6 for backflow prevention connected in series to the switches Q1 to Q6 and between one of the DC terminals 2a and 2b of the bridge circuit pair and the DC output terminal 3a It has a DC reactor L connected in series and a rectifying diode D connected between the pair of DC terminals 2a, 2b, and a load Ro is connected between the pair of DC output terminals 3a, 3b. Note that Crs, Cst, and Ctr are filter capacitors. In the conventional PWM converter shown in FIG. 1, the PWM control signals of the first to sixth main switches Q1 to Q6 are formed by comparing the sinusoidal three-phase reference voltage and the sawtooth voltage. Further, in this conventional converter, one cycle (360 degrees) is divided into six periods, and the inclination direction of the sawtooth voltage is inverted to minimize commutation surge. For example, when switching from the second main switch Q2 to the first main switch Q1 when the terminal voltage of the filter capacitor Crs is positive (the R-phase potential is high), the second main switch Q2 and the first main switch Q1 are simultaneously switched. Conduction is performed, and a reverse current is passed through the second main diode D2 by the current flowing through the path of Crs-Q1-D1-D2-Q2. When the reverse recovery time of the second main diode D2 elapses, the current in the path is cut off, so that little electrical stress is applied to the third main switch Q3 when the current of the second main switch Q2 is cut off.
[0003]
[Problems to be solved by the invention]
At the time of commutation in the circuit of FIG. 1, a commutation current is generated in the above-described path. However, since there is no element that suppresses the current change rate (di / dt) at that time, the commutation current has a steep current change rate. Electrical stress occurs. In addition, since there is no element that suppresses the terminal voltage increase rate (dv / dt) of the reverse current prevention diode D1, the terminal voltage increase rate during reverse recovery of the diode D1 becomes very large, and noise and surge voltage of the diode are reduced. It is easy to generate.
[0004]
In view of the above problems, an object of the present invention is to provide a PWM type AC-DC converter that suppresses steep current and voltage changes during switching and is less likely to generate noise and surge voltage. is there.
[0005]
[Means for Solving the Problems]
The present invention for solving the above-mentioned problems and achieving the above object will be described with reference to the reference numerals of the drawings showing the embodiments. First, second and third AC terminals 1a, 1b, 1c, The first AC terminal 1a and the first DC terminal 2a, 2b, and the first AC terminal 1a and the first DC terminal 2a, and the first AC terminal 1a and the first DC terminal 2a so that a positive current flows from the first AC terminal 1a to the first DC terminal 2a. A series circuit of a first main diode D1 and a first main switch Q1 connected between the DC terminal 2a and a forward current from the second AC terminal 1b toward the first DC terminal 2a A series circuit of a second main switch Q2 and a second main diode D2 connected between the second AC terminal 1b and the first DC terminal 2a, and so on. A positive current flows from the AC terminal 1c toward the first DC terminal 2a. Similarly, a series circuit of a third main diode D3 and a third main switch Q3 connected between the third AC terminal 1c and the first DC terminal 2a, and the second DC terminal 2b. A fourth main switch Q4 and a second main switch Q4 connected between the second DC terminal 2b and the first AC terminal 1a so that a positive current flows from the first AC terminal 1a to the first AC terminal 1a. And the second DC terminal 2b and the second AC terminal so that a positive current flows from the second DC terminal 2b to the second AC terminal 1b. A positive direction current flows from the second DC terminal 2b to the third AC terminal 1c and the series circuit of the fifth main switch Q5 and the fifth main diode D5 connected to 1b. Thus, the second DC terminal 2b and the third AC terminal 1c A series circuit of a sixth main switch Q6 and a sixth main diode D6 connected to each other, and the first, second, third, fourth, fifth and sixth main switches Q1, Q2 , Q3, Q4, Q5, Q6, respectively, first, second, third, fourth, fifth and sixth snubber capacitors C1, C2, C3, C4, C5, C6 and A first commutation reactor La having one end connected to the first DC terminal 2a, and a first regenerative diode Da having a cathode connected to the other end of the first commutation reactor La. The second regenerative diode Db whose cathode is connected to the anode of the first regenerative diode Da and whose anode is connected to the second DC terminal 2b, and one end of which is the second DC terminal A second commutation reactor Lb connected to 2b and its A third regenerative diode Dc whose anode is connected to the other end of the second commutation reactor Lb, its anode is connected to the cathode of the third regenerative diode Dc, and its cathode is the first regenerative diode Dc. A fourth regenerative diode Dd connected to the DC terminal 2a, and a first commutation diode Du whose anode is connected to a connection point between the first main diode D1 and the first main switch Q1; , A second commutation diode Dv having an anode connected to a connection point between the second main diode D2 and the second main switch Q2, the third main diode D3 and the third main switch. A third commutation diode Dw whose anode is connected to the connection point with Q3, and one end of which is connected to the cathodes of the first, second and third commutation diodes Du, Dv and Dw; A first commutation switch Qa having the other end connected to a connection point between the first commutation reactor La and the first regenerative diode Da, the fourth main diode D4, and the fourth main diode A fourth commutation diode Dx having its cathode connected to the connection point with the switch Q4, and a fifth having its cathode connected to the connection point between the fifth main diode D5 and the fifth main switch Q5. A commutation diode Dy, a sixth commutation diode Dz having a cathode connected to a connection point between the sixth main diode D6 and the sixth main switch Q6, and the second commutation reactor Lb. And a third regenerative diode Dc having one end connected to the connection point and the other end connected to the anodes of the fourth, fifth and sixth commutation diodes Dx, Dy and Dz. Swivel for commutation Qb, a first regenerative capacitor Ca connected in parallel to the series circuit of the first regenerative diode Da and the first commutation reactor La, and the third regenerative diode Dc. And a second regenerative capacitor Cb connected in parallel to the series circuit of the second commutation reactor Lb and the first and second DC terminals 2a, 2b connected in series with the load. And the first to sixth main switches Q1 to Q6 are turned on so as to convert the three-phase AC voltage of the DC reactor and the first, second and third AC terminals 1a, 1b and 1c into DC voltage. A PWM control signal for turning off is formed, and the first and second commutation switches Qa and Qb are turned on so that the first to sixth main switches Q1 to Q6 can be soft-switched. Control to turn off AC consisting of road - are those related to DC converter.
[0006]
  As shown in claim 2, it is desirable to provide filter capacitors Crs, Cst, and Ctr.
  Further, as shown in claim 3, a diode can be connected in reverse parallel to the first to sixth main switches Q1 to Q6.
  According to a fourth aspect of the present invention, the control circuit detects the voltages of the AC terminals 1a, 1b, and 1c and outputs first, second, and third voltage detection signals Vr, Vs, and Vt. 5 and the first, second and third AC reference Irs in synchronization with the first, second and third voltage detection signals Vr, Vs and Vt obtained from the voltage detection circuit 5.^*, Is^*, It^*AC reference generators 13a, 13b, 13c for generating a sawtooth voltage, and generating a sawtooth voltage Vc having a repetition rate higher than the frequency of the AC voltage of the first, second and third AC terminals. And at least two of the first, second, and third main switches Q1, Q2, Q3 in the predetermined section of the section obtained by dividing one period of the voltage detection signal into a plurality of the voltage detection signals. On / off control is performed at a repetition frequency sufficiently higher than the frequency of the signal, the fourth, fifth and sixth main switches Q4, Q5, Q6 are continuously on-controlled, and the divided section is divided into a plurality of sections. In the remaining section, at least two of the fourth, fifth and sixth main switches Q4, Q5 and Q6 are on / off controlled at the high repetition frequency, and the first, second and third switches To continuously turn on the main switches Q1, Q2, Q3 As can, said first, second and third reference alternating Ir^*, Is^*, It^*Is modified to determine the control mode of the first, second, third, fourth, fifth and sixth main switches Q1 to Q6, first, second, third, fourth, fifth and 6th phase reference Iu^*, Iv^*, Iw^*, Ix^*, Iy^*, Iz^*And the first, second, third, fourth, fifth and sixth phase references Iu obtained from the phase reference calculator 14.^*, Iv^*, Iw^*, Ix^*, Iy^*, Iz^*And the voltage detection signals r, Vs, and Vt obtained from the voltage detection circuit 5, the first, second, third, fourth, fifth and sixth for comparing with the sawtooth voltage. For the phase voltage reference Vu, Vv, Vw, Vx, Vy, Vz of the first, second and third main switches in the section where the on / off control is performed. The magnitude relationship between the first, second and third phase voltage references Vu, Vv and Vw is the magnitude relationship between the first, second and third voltage detection signals Vr, Vs and Vt. The first, second and third phase voltage references Vu, Vv and Vw are determined so as to be reversed, and the fourth, fifth and sixthMain switch Q4, Q5, Q6In a section in which at least two of them are on / off controlled, the magnitude relationship between the fourth, fifth and sixth phase voltage references Vx, Vy and Vz is the first, second and third voltages. A comparison phase voltage reference calculator 15 for determining the fourth, fifth and sixth phase voltage references Vx, Vy, Vz so as to coincide with the magnitude relationship of the detection signals Vr, Vs, Vt; First, second, third, fourth, fifth and sixth phase reference voltagesVu, Vv,For comparing on / off control of the first, second, third, fourth, fifth and sixth main switches Q1 to Q6 by comparing Vw, Vx, Vy, Vz and the sawtooth voltage Vc. First, second, third, fourth, fifth and sixth comparing means 19 to 24 for forming a PWM control signal, and the first to sixth switches based on the sawtooth voltage Vc. It is desirable to comprise a commutation signal generator 18 for forming a commutation signal for controlling the first and second commutation switches Qa and Qb to an on state only for a predetermined time including a turn-on time.
  Further, as shown in claim 5, there can be provided means 26a for distributing the commutation signal to the first and second commutation switches Qa and Qb.
  Further, as shown in claims 6 and 7, the present invention can be applied to either of the control of the load current and the control of the load voltage.
[0007]
【The invention's effect】
According to the invention of each claim, when the first to sixth main switches Q1 to Q6 are turned off, the first to sixth capacitors C1 to C6 connected in parallel act as snubbers, respectively. A steep voltage change of the sixth main switches Q1 to Q6 can be prevented. The terminal voltages of the capacitors C1 to C6 connected in parallel to the first to sixth main switches Q1 to Q6 are made zero by the action of the first and second commutation switches Qa and Qb, and then the first to first switches. Since the six main switches Q1 to Q6 are turned on, zero voltage switching can be performed when the first to sixth main switches Q1 to Q6 are turned on. Therefore, zero voltage switching, that is, soft switching is enabled in both the turn-off and turn-on of the first to sixth main switches Q1 to Q6, and the electrical stress applied to the main switches Q1 to Q6 at the turn-off and turn-on is reduced.
Further, since the currents of the first and second commutation switches Qa and Qb flow through the first and second commutation reactors La and Lb, the first and second commutation switches Qa and Qb are turned on. This current gradually rises to zero current switching. The first and third regenerative diodes Da and Dc and the first and second regenerative capacitors Ca and Cb function as a snubber when the first and second commutation switches Qa and Qb are turned off. Zero voltage switching is possible.
The energy stored in the first and second regeneration capacitors Ca and Cb is regenerated to the load via the second and fourth regeneration diodes Db and Dd. Therefore, the power loss in the soft switching circuit is small.
According to the invention of claim 2, control of the first to sixth main switches Q1 to Q6 and the first and second commutation switches Qa and Qb can be achieved easily and reliably.
Moreover, according to the invention of Claims 4-7, the desired control based on this invention can be achieved easily and reliably.
[0008]
Embodiment
Next, a PWM type AC-DC converter or PWM converter according to an embodiment of the present invention will be described with reference to FIGS.
[0009]
[First Embodiment]
The current source PWM converter of the first embodiment shown in FIG. 2 includes first, second and third AC terminals 1a, 1b and 1c, and first, second, third, fourth, fifth and fifth. Six main switches Q1, Q2, Q3, Q4, Q5, Q6, first, second, third, fourth, fifth and sixth main diodes D1, D2, D3, D4, D5, D6; It has a main conversion circuit composed of first and second DC reactors Lc and Ld and first, second and third filter capacitors Crs, Cst and Ctr.
[0010]
The first, second and third AC terminals 1a, 1b and 1c are connected to a sine wave three-phase AC power source of 50 Hz, for example. From the three-phase AC power supply, first, second and third phase voltages Vr, Vs and Vt having a phase difference of 120 degrees are supplied as shown in FIG. Further, the first, second and third phase currents Ir, Is, It flow through the AC terminals 1a-1c as shown in FIG. 5B.
[0011]
Filter capacitors Crs, Cst, and Ctr remove high-frequency components based on on / off of the first to sixth main switches Q1 to Q6, and are connected between the first to third AC terminals 1a, 1b, and 1c. Are connected to each. The direction of the charging voltage of the capacitors Crs, Cst, and Ctr changes according to the change in the voltage at the AC terminals 1a, 1b, and 1c.
[0012]
The PWM main conversion circuit has first and second DC terminals 2a and 2b which can also be called first and second rectified output terminals or first and second relay DC terminals. The first and second DC output terminals 3a and 3b to which the load Ro is connected are connected to the first and second DC terminals 2a and 2b via first and second smoothing reactors, that is, DC reactors Lc and Ld. Has been. The first to sixth main switches Q1 to Q6 composed of field effect transistors including parasitic diodes in reverse parallel are provided with first to third AC terminals 1a, 1b and 1c and first and second DC terminals 2a. And 2b are bridge-connected via first to sixth main diodes D1 to D6. That is, the first main diode connected between the first AC terminal 1a and the first DC terminal 2a so that a positive current flows from the first AC terminal 1a toward the first DC terminal 2a. D1 and the first main switch Q1, and the second AC terminal 1b and the first DC terminal so that a positive current flows from the second AC terminal 1b to the first DC terminal 2a. And a series circuit of the second main switch Q2 and the second main diode D2 connected between 2a and the third AC terminal 1c toward the first DC terminal 2a so that a forward current flows. A series circuit of a third main diode D3 and a third main switch Q3 connected between the third AC terminal 1c and the first DC terminal 2a, and a first AC from the second DC terminal 2b The second direct current terminal 2b and the first direct current flow so that a positive current flows to the terminal 1a. A positive direction current flows from the second DC terminal 2b to the second AC terminal 1b and the series circuit of the fourth main switch Q4 and the second main diode D4 connected between the AC terminal 1a and the second main diode D4. In this way, the series circuit of the fifth main diode D5 and the fifth main switch Q5 connected between the second DC terminal 2b and the second AC terminal 1b, and the second DC terminal 2b to the third A sixth main switch Q6 and a sixth main diode D6 connected in series between the second DC terminal 2b and the third AC terminal 1c so that a positive current flows toward the AC terminal 1c. A three-phase bridge circuit is formed by the circuit.
[0013]
The first to sixth snubber capacitors C1 to C6 are connected in parallel to the first to sixth main switches Q1 to Q6.
[0014]
In order to form a soft switching circuit, the first and second commutation reactors La and Lb, the first, second, third and fourth regenerative diodes Da, Db, Dc and Dd, First and second FETs comprising second, third, fourth, fifth and sixth commutation diodes Du, Dv, Dw, Dx, Dy, Dz, and parasitic diodes connected in antiparallel. Two commutation switches Qa and Qb and first and second regenerative capacitors Ca and Cb are provided.
[0015]
One end of the first commutation reactor La is connected to the first DC terminal 2a.
The cathode of the first regeneration diode Da is connected to the other end of the first commutation reactor La.
The cathode of the second regeneration diode Db is connected to the anode of the first regeneration diode Da, and the anode of the second regeneration diode Db is connected to the second DC terminal 2b.
One end of the second commutation reactor Lb is connected to the second DC terminal 2b.
The anode of the third regenerative diode Dc is connected to the other end of the second commutation reactor Lb.
The anode of the fourth regeneration diode Dd is connected to the cathode of the third regeneration diode Dc, and the cathode of the fourth regeneration diode Dd is connected to the first DC terminal 2a.
The anode of the first commutation diode Du is connected to the connection point between the first main diode D1 and the first main switch Q1.
The anode of the second commutation diode Dv is connected to the connection point between the second main diode D2 and the second main switch Q2.
The anode of the third commutation diode Dw is connected to the connection point between the third main diode D3 and the third main switch Q3.
One end of the first commutation switch Qa is connected to the cathodes of the first, second and third commutation diodes Du, Dv and Dw, and the other end is connected to the first commutation reactor La and the first regeneration. It is connected to the connection point with the diode Da.
The cathode of the fourth commutation diode Dx is connected to the connection point between the fourth main diode D4 and the fourth main switch Q4.
The cathode of the fifth commutation diode Dy is connected to the connection point between the fifth main diode D5 and the fifth main switch Q5.
The cathode of the sixth commutation diode Dz is connected to the connection point between the sixth main diode D6 and the sixth main switch Q6.
One end of the second commutation switch Qb is connected to the anodes of the fourth, fifth and sixth commutation diodes Dx, Dy and Dz, and the other end is connected to the second commutation reactor Lb and the third regeneration. It is connected to the connection point with the diode Dc.
The first regeneration capacitor Ca is connected in parallel to the series circuit of the first regeneration diode Da and the first commutation reactor La.
The second regenerative capacitor Cb is connected in parallel to the series circuit of the third regenerative diode Dc and the second commutation reactor Lb.
[0016]
PWM control signal for turning on and off the first to sixth main switches Q1 to Q6 so as to convert the three-phase AC voltage of the first, second and third AC terminals 1a, 1b and 1c into a DC voltage. And a control signal for turning on and off the first and second commutation switches Qa and Qb so that the first to sixth main switches Q1 to Q6 can be soft-switched. A control circuit 4, a voltage detection circuit 5, and a current detector 6 are provided. The voltage detection circuit 5 includes a transformer connected to the first, second, and third AC terminals 1a, 1b, and 1c, detects the phase voltages Vr, Vs, and Vt of the three-phase AC voltage, and supplies them to the line. It is sent to the control circuit 4 by 5a, 5b and 5c. The transformer of the voltage pressure detection circuit 5 is a well-known transformer in which the first, second and third windings are Y-connected. The current detector 6 is arranged in the current path of the load Ro and sends a signal indicating the load current Io to the control circuit 4 via the line 6a. The control circuit 4 sends control signals to the control terminals of the main switches Q1 to Q6 and the commutation switches Qa and Qb.
[0017]
As shown in detail in FIG. 3, the control circuit 4 in FIG. 2 includes a current command generator 10, a comparator 11, a proportional-integral controller 12, first, second and third multipliers 13 a, 13 b, 13c, a three-phase current reference arithmetic unit 14, a comparison reference arithmetic unit 5, and a switch control signal forming circuit 16.
As shown in FIG. 4, the switch control signal forming circuit 16 includes a sawtooth generator 17, a commutation signal generator 18, first to sixth PWM comparators 19 to 24, a first drive circuit 25, And a second drive circuit 26.
[0018]
Next, the operation of the circuit of FIGS. 2 to 4 and the details of the control circuit 4 will be described with reference to FIGS. The current command generator 10 shown in FIG. 3 generates a command value Ir indicating the target value of the current flowing through the load Ro. The comparator 11 compares the current detection signal Io on the line 6a with the current command value Ir of the current command generator 10, and outputs an error signal ΔIo. The proportional-integral controller 12 proportionally integrates the error signal ΔIo to reduce the current amplitude signal Io so as to reduce ΔIo.^*Is output. That is, if Ir> Io, Io^*In the opposite case, Io^*Make it smaller.
[0019]
The voltage detection circuit 5 shown in FIG. 2 detects the input AC voltage, and the first, second and third voltage detection signals Vr, Vs and Vt shown in FIG. 5A on the lines 5a, 5b and 5c, ie, phase voltages. Is sent out. Here, in order to simplify the description, the input and output of the voltage detection circuit 5 are indicated by the same symbol. The first, second, and third voltage detection signals Vr, Vs, and Vt are three-phase voltages that sequentially have a phase difference of 120 degrees and have the following relationship.
Vr + Vs + Vt = 0 (1)
The first, second and third voltage detection signals Vr, Vs and Vt are used as reference sine waves of a three-phase alternating current.
[0020]
  The first, second and third multipliers 13a, 13b, 13c in FIG. 3 are current amplitude signals Io as feedback control signals obtained from the proportional-plus-integral controller 12.^*And the first, second and third voltage detection signals Vr, Vs and Vt as the three-phase reference sine waves of the lines 5a, 5b and 5c, and the first and second shown in FIG. And the third alternating current reference signal Ir^*, Is^*, It^*Is output. Therefore, the first, second, and third multipliers 13a, 13b, and 13c can also be called an alternating current reference generator or an alternating current reference generator. The first, second, and third multipliers 13a, 13b, and 13c, and the current command generator 10 and the comparator before the first multiplier 13a, 13b, and 13c11And the proportional-plus-integral controller 12 may be collectively referred to as an alternating current reference generator or an alternating current reference generator. The first, second and third alternating current reference signals Ir^*, Is^*, It^*Indicates target values of the first, second and third phase currents Ir, Is and It of the first, second and third AC terminals 1a, 1b and 1c of FIG.
[0021]
The phase current reference calculator 14 includes first, second and third alternating current reference signals Ir obtained from the first to third multipliers 13a, 13b and 13b.^*, Is^*, It^*Based on the first, second and third phase current reference Iu shown in FIG.^*, Iv^*, Iw^*And the fourth, fifth and sixth phase current references Ix shown in FIG.^*, Iy^*, Iz^*And form. 1st to 6th phase current reference Iu^*, Iv^*, Iw^*, Ix^*, Iy^*, Iz^*Is used to control the main switches Q1 to Q6 of the three-phase converter for on / off control only during the necessary period without providing on / off control during the entire period of one sine wave (360 degrees). Is done.
5C to 5F, 1 on the vertical axis indicates the maximum amplitude value, 0 indicates the minimum amplitude value, and 0.5 indicates the intermediate value. 5A and 5B, 1 indicates a positive maximum amplitude value, 0 indicates an intermediate value, and -1 indicates a negative maximum amplitude value.
First to sixth phase current references Iu in FIGS.^*, Iv^*, Iw^*, Ix^*, Iy^*And AC current reference Ir in FIG.^*, Is^*, It^*And have the relationship:
[0022]
Ir ≧ 0 and Is^*≧ 0 and It^*When the first condition is <0,
Iu^*= Ir^*
Iv^*= Is^*
Iw^*= 1 + It^*
Ix^*= 0
Iy^*= 0
Iz^*= 1
Ir^*≧ 0 and Is <^*0 and It^*When the second condition is <0,
Iu^*= 1
Iv^*= 0
Iw^*= 0
Ix^*= 1-Ir^*
Iy^*= -Is^*
Iz^*= -It^*
Ir^*≧ 0 and Is^*<0 and It^*When the third condition is ≧ 0,
Iu^*= Ir^*
Iv^*= 1 + Is^*
Iw^*= It^*
Ix^*= 0
Iy^*= 1
Iz^*= 0
Ir <0 and Is^*<0 and It^*When the fourth condition is ≧ 0,
Iu^*= 0
Iv^*= 0
Iw^*= 1
Ix^*= -Ir^*
Iy^*= -Is^*
Iz^*= 1-It^*
Ir^*<0 and Is^*≧ 0 and It^*When the fifth condition is ≧ 0,
Iu^*= 1 + Ir^*
Iv^*= Is^*
Iw^*= It^*
Ix^*= 1
Iy^*= 0
Iz^*= 0
Ir^*<0 and Is^*≧ 0 and It^*When the sixth condition is <0,
Iu^*= 0
Iv^*= 1
Iw^*= 0
Ix^*=- I r ^*
Iy^*= 1-Is^*
Iz^*= -It^*                                  (2)
It is. The first to sixth phase current references Iu for the first to sixth conditions.^*, Iv^*, Iu^*, Iw^*, Ix^*, Iy^*, Iz^*The expressions showing are collectively referred to as the expression (2).
[0023]
The comparison reference calculator 15 is connected to the phase current calculator 14 and the first, second and third phase voltage detection signal lines 5a, 5b and 5c, and the phase current reference Iu.^*, Iv^*, Iw^*, Ix^*, Iy^*, Iz^*And voltage reference signals Vu, Vv, Vw, Vx, Vy, Vz shown in FIGS. 5 (E), 5 (F) and 6 are generated based on the voltage detection signals Vr, Vs, Vt. In FIG. 5E, the solid line indicates Vu, the chain line indicates Vv, and the dotted line indicates Vw. The solid line in FIG. 5F indicates Vx, the chain line indicates Vy, and the dotted line indicates Vz. The voltage references Vu, Vv, Vw, Vx, Vy, Vz for each phase are as follows.
In the 30 to 90 degree interval from t1 to t3 satisfying the condition of Vr> Vs> Vt,
Vu = Iu^*
Vv = Iu^*+ Iv^*
Vw = 1
Vx = 1
Vy = Iz^*+ Iy^*
Vz = Iz^*
In the 90 to 150 degree interval from t3 to t5 satisfying the condition of Vr> Vt> Vs,
Vu = Iu^*
Vv = 1
Vw = Iu^*+ Iw^*
Vx = 1
Vy = Iy^*
Vz = Iy^*+ Iz^*
In the interval of 150 to 210 degrees from t5 to t7 satisfying the condition of Vt> Vr> Vs,
Vu = Iw^*+ Iu^*
Vv = 1
Vw = Iw^*
Vx = Iy^*+ Ix^*
Vy = Iy^*
Vz = 1
In the 210 to 270 degree interval from t7 to t9 satisfying the condition of Vt> Vs> Vr,
Vu = 1
Vv = Iw^*+ Iv^*
Vw = Iw^*
Vx = Ix^*
Vy = Ix^*+ Iy^*
Vz = 1
In the interval of 270 to 330 degrees from t9 to t11 satisfying the condition of Vs> Vt> Vr,
Vu = 1
Vv = Iv^*
Vw = Iv^*+ Iw^*
Vx = Ix^*
Vy = 1
Vz = Ix^*+ Iz^*
In the range from 330 to 360 degrees from t11 to t12 and from 0 to 30 degrees from t0 to t1 satisfying the condition of Vs> Vr> Vt,
Vu = Iv^*+ Iu^*
Vv = Iv^*
Vw = 1
Vx = Iz^*+ Ix^*
Vy = 1
Vz = Iz^*                                        (3)
It becomes. Expressions indicating the phase voltage references Vu, Vv, Vw, Vx, Vy, Vz in the respective sections are collectively referred to as an expression (3).
The comparison phase voltage reference computing unit 15 performs the first, second, and third phase voltages in an interval in which at least two of the first, second, and third main switches Q1 to Q3 are on / off controlled. The first, second and second magnitude relations between the references Vu, Vv and Vw are opposite to the magnitude relation between the first, second and third voltage detection signals Vr, Vs and Vt. The phase voltage references Vu, Vv, and Vw of the third phase are determined, and at least two of the fourth, fifth, and sixth are controlled to be turned on / off, the fourth, fifth, and sixth phase voltage references Vx , Vy, and Vz, the fourth, fifth, and sixth phase voltage references Vx, so that the magnitude relationship between the first, second, and third voltage detection signals Vr, Vs, and Vt coincides with that of the first, second, and third voltage detection signals Vr, Vs, and Vt. Vy and Vz are determined. The first to sixth phase voltage references Vu, Vv, Vw, Vx, Vy, Vz cross the sawtooth voltage Vc earlier as this value is lower, and the first to sixth main switches Q1 corresponding thereto. -Q6 is quickly turned off.
[0024]
The switch control signal forming circuit 16 compares the phase reference voltages Vu, Vv, Vw, Vx, Vy, Vz obtained from the comparison reference calculator 15 and the sawtooth voltages shown in FIG. PWM control signals G1, G2, G3, G4, G5, and G6 for the switches Q1 to Q6 are formed, and control signals Ga and Gb for the first and second rectifying switches Qa and Qb are formed. .
[0025]
The sawtooth generator 17 generates a sawtooth voltage Vc shown in FIG. The sawtooth voltage Vc generates a triangular wave (carrier wave) at a repetition frequency (for example, 25 kHz) sufficiently higher than the frequency (for example, 50 Hz) of the power supply voltages Vr, Vs, and Vt. As shown in FIG. 7A, the sawtooth voltage Vc has a waveform that rises with a slope and then falls vertically. The sawtooth voltage Vc is set so that the voltage changes from 0 to 1.
[0026]
The first, second, third, fourth, fifth and sixth PWM comparators 19, 20, 21, 22, 23, and 24 are respectively connected to the respective phase voltage references Vu given from the comparison reference calculator 15, A comparison is made between Vv, Vw, Vx, Vy, Vz and the sawtooth voltage Vc provided from the sawtooth generator 17, and the first, second, third, as shown in FIGS. The fourth, fifth and sixth control signals G1, G2, G3, G4, G5 and G6 are formed.
[0027]
FIG. 7 is an enlarged view of a part of the t2 to t3 period, that is, the 60 to 90 degree period of FIG. In the period of 60 to 90 degrees, the amplitude values of the voltage references Vu, Vv, Vw, and Vx of the U phase, V phase, W phase, and X phase are 1 as shown by the solid line in FIG. Since the maximum amplitude of the voltage Vc is the same, the control signals G1, G2, G3, G4 generated from the first, second, third and fourth PWM comparators 19, 20, 21, 22 are shown in FIG. B) As shown in (C), (D) and (E), it is at the high level H, and the first, second, third and fourth main switches Q1, Q2, Q3 and Q4 are controlled to be in the ON state.
[0028]
The Y-phase voltage reference Vy is generated from the fifth PWM comparator 23 as shown in FIG. 7 (F) because the sawtooth voltage Vc crosses the period t2 to t4 as shown by a chain line in FIG. 7 (A). The fifth control signal G5 becomes a low level indicating OFF in the period t2 to t4, and the fifth main switch Q5 is controlled to be OFF in the period t2 to t4.
[0029]
The Z-phase voltage reference Vz is generated from the sixth PWM comparator 24 as shown in FIG. 7G because the Z-phase voltage reference Vz crosses the sawtooth voltage Vc in the period t1 to t4 as shown by the dotted line in FIG. The sixth control signal G6 to be turned to a low level indicating OFF in the period t1 to t4, and the sixth main switch Q6 is controlled to be OFF in the period t1 to t4.
[0030]
In FIG. 7H, Iq4 indicates the current flowing through the fourth main switch Q4, Iq5 in FIG. 7I indicates the current flowing through the fifth main switch Q5, and Iq6 in FIG. The current flowing through the main switch Q6 is shown.
Since FIG. 7 shows the 60-90 degree interval from t2 to t3 in FIG. 5, the power supply voltage is in the condition of Vr> Vs> Vt. Therefore, even if the first, second, and third main switches Q1, Q2, Q3 in the upper half of the bridge are on-controlled, no current flows through the second and third main switches Q2, Q3. Current flows only through one main switch Q1. Further, in this section, when all the fourth, fifth and sixth main switches Q4, Q5 and Q6 on the lower side of the bridge are turned on together with the upper main switches Q1 to Q3 as indicated by t0 to t1. As shown in FIG. 7J, the current Iq6 flows only through the sixth main switch Q6, and no current flows through the fourth and fifth main switches Q4 and Q5. Further, when the fourth and fifth main switches Q4 and Q5 are on-controlled during the period t1 to t2 in FIG. 7, only the current Iq5 is supplied to the fifth main switch Q5 as shown in FIG. Flows. Further, when the fourth main switch Q4 is on and the fifth and sixth main switches Q5 and Q6 are off, a current Iq4 flows through the fourth main switch Q4 as shown in FIG. When the first to sixth main switches Q1 to Q6 are controlled to be turned on / off by the outputs of the first to sixth PWM comparators 19 to 24, the sawtooth voltage Vc flowing through the switches Q1 to Q6 per cycle. The average current is Iu shown in FIGS.^*, Iv^*, Iw^*, Ix^*, Iy^*, Iz^*Changes as well. The R-phase current Ir is the difference between the current of the first main switch Q1 and the current of the fourth main switch Q4, and the S-phase current Is is the current of the second main switch Q2 and the current of the fifth main switch Q5. The T-phase current It is the difference between the current of the third main switch Q3 and the current of the sixth main switch Q6. Therefore, the six current references Iu in FIGS.^*~ Iz^*When the PWM pulse is formed with the six phase voltage references Vu to Vz of FIG. 5 (E) (F) or FIGS. 6 (A) to (F) created based on the above, each phase power supply terminal 1a, 1b, 1c Currents Ir, Is, It become sine waves.
[0031]
The commutation signal generator 18 shown in FIG. 4 is for forming a commutation signal for on / off control of the first and second commutation switches Qa and Qb. The circuit includes commutation comparators 18a and 18b, first and second reference voltage sources 18c and 18d, a flip-flop 18e, and a trigger circuit 18f. The positive input terminal of the first commutation comparator 18a is connected to the sawtooth generator 17, and the negative input terminal is connected to a first reference voltage source 18c that provides a first reference voltage V1. As shown in FIG. 7A, the first reference voltage V1 is slightly lower than the maximum value of the sawtooth voltage Vc and the phase voltage references Vu, Vv, Vw, Vx during the ON / OFF periods of the switches Q1 to Q6. , Vy and Vz are higher than the highest value. That is, in FIG. 7A, V1 is set between the Vy value and the amplitude 1. The positive input terminal of the second commutation comparator 18b is connected to the sawtooth generator 17, and the negative input terminal is connected to a second reference voltage source 18d for providing a second reference voltage V2. As shown in FIG. 7A, the second reference voltage V2 is set to a value slightly higher than the lowest value zero of the sawtooth voltage Vc. The second reference voltage V2 is between the minimum values of the phase voltage references Vu, Vv, Vw, Vx, Vy, Vz and the minimum value of the sawtooth voltage Vc during the on / off period of the switches Q1 to Q6. It is desirable to set.
The set terminal S of the flip-flop 18e is connected to the first commutation comparator 18a, and the reset terminal R is connected to the second commutation comparator 18b via the trigger circuit 18f. Therefore, as shown in FIG. 7A, when the sawtooth voltage Vc crosses the first reference voltage V1, a high level pulse is generated from one comparator 18a, and the flip-flop 18e is triggered at this leading edge. When the sawtooth voltage Vc crosses the second reference voltage V2, a high level pulse is generated, the leading edge is detected by the trigger circuit 18f, and the flip-flop 18e is reset. As a result, the commutation signal Gab shown at t3 to t5 in FIG. 7K is obtained from the flip-flop 18e. The commutation signal Gab is sent to the first and second commutation switches Qa and Qb via the second drive circuit 26. In this embodiment, the same control signal is simultaneously supplied to the first and second commutation switches Qa and Qb, but one is not related to the commutation operation. For example, when the switches Q4 to Q6 on the lower side of the bridge are turned on / off during the period t2 to t4 in FIG. 6, all the switches Q1 to Q3 on the upper side of the bridge are in the on state. Even if Qa is on / off controlled, no current flows here.
As is apparent from the control signals G5 and G6 of the fifth and sixth main switches Q5 and Q6 in FIGS. 7F and 7G, in this embodiment, the turn-on times of the plurality of main switches Q5 and Q6 are the same. . Therefore, the first commutation switch Qa collectively performs soft switching control when the first to third main switches Q1 to Q3 are turned on, and the second rectification switch Qb performs the fourth, fifth and sixth switches. The soft switching control when the main switches Q4 to Q6 are turned on can be performed collectively.
[0032]
[Soft switching operation]
Next, soft switching of the main switches Q1 to Q6 and the rectifying switches Qa and Qb will be described with reference to FIG. FIG. 8 shows the state of each part of FIG. 1 for approximately one cycle of the sawtooth voltage Vc of FIG. That is, the solid line in FIG. 8A indicates the voltage Vq5 of the fifth main switch Q5, and the dotted line indicates the voltage Vq6 of the sixth main switch Q6. The solid line in FIG. 8B shows the current Iq4 of the fourth main switch Q4, the chain line shows the current Iq5 of the fifth main switch Q5, and the dotted line shows the current Iq6 of the sixth main switch Q6. FIG. 8C shows the voltage Vcb of the second regeneration capacitor Cb. FIG. 8D shows the current Icb of the second commutation reactor Ld. The solid line in FIG. 8E indicates the voltage Vqb between both terminals of the second commutation switch Qb, and the chain line indicates the current Iqb. The solid line in FIG. 8F indicates the current Idx of the fourth commutation diode Dx, the chain line indicates the current Idy of the fifth commutation diode Dy, and the dotted line indicates the current Idz of the sixth commutation diode Dz. . In FIG. 8, the sections of modes 2, 4, and 6 to 12 are shown with the time axis enlarged.
Actually, the sum of the sections of modes 1, 3, and 5 occupies about 90% of one period of the sawtooth voltage Vc. Further, since one cycle of the sawtooth voltage Vc is short, the voltage changes of the capacitors Crs, Cst, and Ctr and the voltage changes of the reactors Lc and Ld during that period can be ignored. Therefore, in the following description, voltage changes of the capacitors Crs, Cst, and Ctr and voltage changes of the reactors Lc and Ld are ignored. In the following description, the current path may be indicated only by the reference numerals of the circuit elements.
[0033]
[First mode before t1, after t12]
The first mode section before t1 in FIG. 8 is the same as the t0 to t1 section in FIG. 7, and all of the first to sixth main switches Q1 to Q6 are on-controlled. FIGS. 7 and 8 show the 60-90 degree section of FIG. 5 where Vr> Vs> Vt is satisfied, so the path of Ctr-D1-Q1-Lc-Ro-Ld-Q6-D6-Ctr Current flows through The current in this path corresponds to the current Iq6 of the sixth main switch Q6 in FIG. The first, second, and third filter capacitors Crs, Cst, Ctr are charged to the voltage between the first to third AC terminals 1a-1c, respectively. The polarities of the capacitors Crs, Cst, and Ctr in FIG. 2 indicate the state of charge in the 60-90 degree section of FIG.
[0034]
[Second mode section t1 to t2]
When the sixth main switch Q6 is turned off at time t1, the sixth snubber capacitor C6 connected in parallel to the sixth main switch Q6 is connected to Ctr-D1-Q1-Lc-Ro-Ld-C6- The voltage is charged through the path D6 -Ctr, and this voltage, that is, the voltage Vq6 of the sixth main switch Q6 rises with a slope as shown in FIG. Accordingly, zero voltage switching (ZVS) and soft switching of the sixth main switch Q6 are achieved, and the generation of this switching loss and noise is reduced. In the second mode section t1 to t2, a current based on the discharge of the accumulated energy of the DC reactors Lc and Ld flows in the closed circuit of Lc-Ro-Ld-Cb-Dd, and the second regenerative capacitor Cb is charged in the reverse direction. Then, this voltage Vcb decreases as shown in FIG. Contrary to the sixth snubber capacitor C6, the voltage Vcb of the second commutation capacitor Cb decreases in the interval t1 to t2. Further, by charging the sixth snubber capacitor C6, the voltage Vqb applied to the second commutation switch Qb in the circuit C6 -Lb -Qb -Dz rises as shown in FIG.
[0035]
[Third mode section t2 to t3]
When the charging voltage of the sixth snubber capacitor C6 becomes equal to or higher than the voltage Vst between the second AC terminal 1b and the third AC terminal 1c at the time t2 of the start of the third mode section, the fifth main diode D5. Becomes a forward bias state, and the current Iq5 of the fifth main switch Q5 starts to flow as shown in FIG. When the fifth main switch Q5 is turned on, the voltage Vq5 of the fifth main switch Q5 is maintained at zero as shown in FIG. 8A, so that the power loss here is small. The voltage of the sixth snubber capacitor C6 in the third mode is maintained at the voltage Vst between the second and third AC terminals 1b and 1c. The voltage Vcb of the second regeneration capacitor Cb is kept at the voltage Vrs between the first and second AC terminals 1a and 1b. The voltage Vqb of the second commutation switch Qb is kept substantially the same as the voltage of the sixth snubber capacitor C6.
[0036]
[Fourth mode section t3 to t4]
When the fifth main switch Q5 is turned off at the time t3 in FIG. 8, which coincides with the time t2 in FIG. 7, the fifth snubber capacitor C5 becomes Crs-D1-Q1-Lc-Ro-Ld-C5- This voltage, that is, the voltage Vq5 of the fifth main switch Q5 is increased with a slope as shown in FIG. 8A, and this ZVS and soft switching are achieved. If the voltage between the AC terminals 1a, 1b, and 1c and the voltages of the capacitors Crs, Cst, and Ctr are constant, the second regenerative capacitor Cb has the same amount as the voltage of the fifth main snubber capacitor C5. The voltage Vcb decreases as shown in FIG. 8C. Conversely, the voltage Vq6 of the sixth main switch Q6 and the voltage Vqb of the second commutation switch Qb are as shown in FIGS. 8A and 8E. To rise. The sixth snubber capacitor C6 is charged through the path Ctr-D1-Q1-Lc-Ro-Ld-C6-D6-Ctr, and the second regenerative capacitor Cb is discharged by Cb-Dd-Lc. -Ro -Ld, and the energy of the capacitor Cb is regenerated to the load Ro.
[0037]
[Fifth mode section t4 to t5]
In the period t2 to t4 in FIG. 7, the first to fourth main switches Q1 to Q4 are on, and the fifth and sixth main switches Q5 and Q6 are off. Therefore, when the voltage Vq6 of the sixth snubber capacitor C6 is charged to a voltage Vrs or more between the first and second AC terminals 1a and 1b at the time t4 in FIG. 8, the fourth main diode D4 is forward biased. As a result, the current Iq4 in the path of Lc-Ro-Ld-Q4-D4-D1-Q1 flows as shown in FIG. 8A due to the discharge of the stored energy of the reactors Lc and Ld. The voltage Vq6 of the sixth snubber capacitor C6 in the fifth mode section is the same as the voltage Vrt between the first and third AC terminals 1a and 1c, and the voltage Vq5 of the fifth snubber capacitor C5 is The voltage is the same as that between the first and second AC terminals 1a and 1b, and the voltage Vcb of the second regenerative capacitor Cb is zero.
[0038]
[Sixth mode section t5 to t6]
When the second commutation switch Qb is turned on at time t5 in FIG. 8 corresponding to t3 in FIG. 7, in addition to the current path of the energy discharge of the reactors Lc and Ld generated in the fifth mode section t5 to t6. , Ctr-D1-Q1-Lc-Ro-Ld-Lb-Qb-Dz-D6-Ctr current path is formed, and the current Iqb shown in FIG. 8E flows. This current Iqb flows when the voltage Vrt between the first and third AC terminals 1a and 1c is applied to the commutation reactor Lb, so that the current Iqb gradually rises with a slope, and zero current switching is achieved. Switching loss is reduced.
[0039]
[Seventh mode section t6 to t7]
When the current of the second commutating reactor Lb exceeds the current of the DC reactor Ld at time t6, the fourth main diode Dx is reverse-biased and turned off. In the seventh mode section, a current flows along a path of Ctr-D1-Q1-Lc-Ro-Ld-Lb-Qb-Dz-D6-Ctr following the sixth mode section, and Lb-Qb-Dz-C6. A current flows through the resonance circuit of FIG. 8, the discharge of the sixth snubber capacitor C6 starts, and the voltage Vq6 of the sixth main switch Q6 starts to decrease as shown in FIG.
[0040]
[Eighth mode section t7 to t8]
When the voltage Vq6 of the sixth snubber capacitor C6 becomes equal to or lower than the voltage Vrs between the first and second AC terminals 1a and 1b at time t7, the fifth commutation diode Dy is in the forward bias state, and the seventh mode section In addition to the current path, a resonance current flows through the path Lb-Qb-Dz-Dy-C5, and the discharge of the fifth snubber capacitor C5 starts. The end point t8 of the eighth mode section is when the voltages of the fifth and sixth snubber capacitors C5 and C6 become zero.
[0041]
[9th mode section t8 to t9]
When the voltages of the fifth and sixth snubber capacitors C5 and C6 become zero at time t8, the current Idx shown in FIG. 8 (F) flows through the path Lb-Qb-Dx-Q4, and the voltages of the capacitors C5 and C6 Is kept at zero. In the ninth mode section, similarly to the eighth mode section, the current Idz flows through the path Ctr-D1-Q1-Lc-Ro-Ld-Lb-Qb-Dz-D6-Ctr, and the DC terminals 2a, 2b. The voltage between them becomes the voltage Vrt between the first and third AC terminals 1a and 1c.
[0042]
[10th mode section t9 to t10]
The time t9 in FIG. 8 corresponds to the time t4 in FIG. 7, and the control signals G5 and G6 of the fifth and sixth main switches Q5 and Q6 are turned on at the time t9. The voltages Vq5 and Vq6 of the fifth and sixth main switches Q5 and Q6 become zero at time t7 as shown in FIG. 8A due to the discharge of the fifth and sixth snubber capacitors C5 and C6. Therefore, these turn-ons become zero voltage switching and soft switching, and no power loss occurs. Since the fifth and sixth main switches Q5 and Q6 are turned on in the tenth mode section, the same current path as in the previous ninth mode section is formed, and the path of Lb-Qb-Dy-Q5 , And Lb-Qb-Dz-Q6 are also formed, and currents Idy and Idz shown in FIG. 8F flow.
[0043]
[11th mode section t10 to t11]
When the second commutation switch Qb is turned off at time t10 in FIG. 8 corresponding to time t5 in FIG. 7, the path Lb-Dc-Cb is routed based on the release of energy from the second commutation reactor Lb. A current flows, and the voltage Vcb of the second regenerative capacitor Cb rises as shown in FIG. Therefore, the potential at the connection point between the second commutation reactor Lb and the second commutation switch Q6 also rises with an inclination following the voltage Vcb of the capacitor Cb. Assuming that the recovery of the sixth commutation diode Dz is negligible, the voltage Vqb of the second commutation switch Qb becomes the same as the voltage Vcb of the capacitor Cb as shown in FIG. Soft switching of the commutation switch Qb is achieved. In the eleventh mode section, the current Iq6 also flows through the path of Ctr-D1-Q1-Lc-Ro-Ld-Q6-D6-Ctr following the previous tenth mode section.
[0044]
[Twelfth mode section t11 to t12]
When the voltage Vcb of the second regenerative capacitor Cb becomes higher than the voltage between the first and second DC terminals 2a and 2b at time t11, the fourth regenerative diode Dd becomes conductive and Lb−Dc−Dd−. A current ILb based on the release of energy from the second commutating reactor Lb flows through the path of Lc-Ro-Ld, and this current becomes zero at time t12. As a result, the energy of the second rectifying reactor Lb is regenerated to the load Ro and does not cause a loss.
When the twelfth mode period ends, the operation in the first mode period starts again.
[0045]
Although the operation in the section of 60 to 90 degrees in FIG. 5 has been described with reference to FIG. 8, similar commutation operation occurs in other sections, and the same effect can be obtained. That is, soft switching of the main switches Q1 to Q3 on the upper side of the bridge is performed in the same manner as in the case of the lower main switches Q4 to Q6 by turning on and off the first commutation switch Qa, and the same effect is obtained. .
[0046]
As is apparent from the above, according to the present embodiment, all the switches Q1 to Q6, Qa and Qb can be soft-switched. That is, since the terminal voltage rise at the time of turn-off of all the switches Q1 to Q6, Qa, Qb and the current rise at the time of turn-on rise softly, the electrical stress applied to each switch can be reduced. At the same time, noise is unlikely to occur. In addition, it is difficult for surge voltage and surge current to occur.
[0047]
[Second Embodiment]
Next, the AC-DC converter of 2nd Embodiment shown in FIG. 9 is demonstrated. However, in FIG. 9, FIG. 10, and FIG. 11 mentioned later, the same code | symbol is attached | subjected to the part substantially the same as FIGS. 2-8, and the description is abbreviate | omitted.
[0048]
The AC-DC converter of FIG. 9 is an insulated gate bipolar transistor, that is, an IGBT, instead of the first to sixth main switches Q1 to Q6 and the first and second commutation switches Qa and Qb, which are FETs shown in FIG. The first to sixth main switches Q1 to Q6 and the first and second commutation switches Qa and Qb are provided, and reverse bypass diodes D11, D12, D13, D14, D15, D16 are provided in reverse parallel thereto. , D17, and D18 are connected, and the others are configured substantially the same as FIG. The diodes D1 to D7 can be built-in diodes formed on a semiconductor chip integrated with the switches Q1 to Q6, Qa and Qb. In the case of FIG. 9, when a reverse current flows through the switches Q1 to Q6, Qa and Qb, this current can flow through the diodes D11 to D17. Other operations of the AC-DC converter of FIG. 9 are the same as those of the apparatus of FIG. 2, and the same effect can be obtained.
[0049]
[Third Embodiment]
The AC-DC converter according to the third embodiment shown in FIG. 10 has the same configuration as that of FIG. 2 except that the second DC reactor Ld is omitted from FIG. 2 to form one DC reactor Lc. . The same effect as that of the first embodiment can also be obtained by the third embodiment.
[0050]
[Fourth Embodiment]
In the fourth embodiment, the control signal supply periods of the first and second rectifying switches Qa and Qb of the first embodiment are changed, and the other configuration is the same as that of the first embodiment. FIG. 11 shows a control signal generation circuit for the first and second commutation switches Qa and Qb of the fourth embodiment. In FIG. 11, a distribution circuit 26a is provided at the output stage of the commutation signal generator 18 formed in the same manner as in FIG. The distribution circuit 26a distributes the output of the commutation signal generator 18 as shown in FIGS. 12G and 12H, and sends the first commutation control signal Ga to the first commutation switch Qa. The commutation control signal Gb is sent to the second commutation switch Qb. As shown in FIG. 12G, the first commutation control signal Ga is a period of 0 to 60 degrees, which is a period in which the first, second and third main switches Q1, Q2 and Q3 are turned on and off, 120 The second commutation control signal Gb includes the fourth, fifth and sixth main switches Q4 as shown in FIG. 12 (H). , Q5, Q6 include ON / OFF control pulses in the 60-120 degree interval, 180-240 degree interval, and 300-360 degree interval, which are periods during which ON / OFF is performed. The distribution section 26a determines the distribution interval based on the output of the voltage detection circuit 5.
According to the fourth embodiment, the same effect as that of the first embodiment can be obtained.
[0051]
[Fifth Embodiment]
FIG. 13 shows a part of the control circuit of the AC-DC converter of the fifth embodiment. The apparatus of the fifth embodiment is modified to detect the voltage instead of detecting the current of the load Ro to form the control signals for the main switches Q1 to Q6, and the rest is the same as in the first embodiment. It is composed. In FIG. 13, instead of the current detector 6 of FIG. 2, an output voltage detection circuit 6a connected to the output terminals 3a and 3b is provided. The output voltage command generator 10a generates a target output voltage, that is, a reference voltage Vor. The comparator 11a generates an error signal ΔVo between the output voltage detection value Vo and the output voltage command value Vor. The proportional-plus-integral controller 12 outputs a signal for reducing the error signal ΔVo as in FIG. The subsequent stage of the proportional-plus-integral controller 12 in FIG. 13 is formed the same as in FIG.
According to the fifth embodiment, the same effect as that of the first embodiment can be obtained.
[0052]
[Modification]
The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible.
(1) In each embodiment, in order to simplify the control circuit, the on-control signal is given to the main switches Q1 to Q6 and the commutation switches Qa and Qb which are not conducting, but the switches are not conducting. Can be configured not to give an ON control signal.
(2) The methods shown in FIGS. 11 and 13 can be applied to the devices shown in FIGS.
(3) The switches Q1 to Q6, Qa and Qb can be other semiconductor switches such as bipolar transistors. Further, in order to flow both currents in the forward direction and the reverse direction, the switches Q1 to Q6 are provided with an antiparallel circuit of two bipolar transistors, that is, an AC switch, and the two transistors can be controlled to be on during the on period.
(4) When removing the high-frequency component on the power supply side from the AC terminals 1a to 1c, the filter capacitors Crs, Cst, and Ctr can be omitted.
(5) A choke coil can be connected between the terminals 1a, 1b, 1c and the bridge circuit in order to remove high frequency components.
(6) When control of the output current Io or the output voltage Vo is unnecessary, the output of the proportional-plus-integral controller 12 is fixed to a constant value, and the AC current reference Ir^*, Is^*, It^*Can be fixed values synchronized with the voltages Vv, Vs and Vt.
(7) The commutation signal generator 18 shown in FIG. 4 can be modified as shown in FIG. In FIG. 14, the commutation signal of FIG. 15C is created by the first and second timers 31 and 32. That is, the first timer 31 measures the first time T1 as shown in FIG. 15B from the rising start time (reset time) of the sawtooth voltage in FIG. The first time T1 corresponds to the period t0 to t3 in FIG. The second timer 32 is triggered in synchronization with the measurement end time of the first timer 31, measures the second time T2, and applies the pulse of FIG. 15C to the first and second commutation switches Qa. , Qb are output as commutation signals. The second time corresponds to t3 to t5 in FIG.
(8) The commutation signal generator 18 can be modified as shown in FIG. The first timer 31a of FIG. 16 measures the same first time T1 as the first timer 31 of FIG. 14 in synchronization with the sawtooth voltage Vc, generates a trigger pulse at the end of this, and causes the flip-flop 33 to set. The second timer 32a measures a time corresponding to T1 + T2 in FIG. 15 in synchronization with the sawtooth voltage Vc, generates a trigger pulse at the end of this time, and generates the same commutation pulse from the flip-flop 33 as in FIG. Can be obtained.
(9) An analog / digital conversion circuit is provided at the output stage of the voltage detection circuit 5 and the output stage of the current detector 6, the control circuit 4 is a digital signal processing circuit, and a digital / analog conversion circuit is provided at the output stage of the control circuit 4. Can be provided.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a conventional PWM converter.
FIG. 2 is a circuit diagram showing an AC-DC converter according to the first embodiment of the present invention.
FIG. 3 is a block diagram showing a control circuit of FIG. 2;
4 is a block diagram showing a switch control signal forming circuit of FIG. 3;
5 is a waveform diagram showing the state of each part in FIG. 3. FIG.
6 is a waveform diagram showing in detail (E) and (F) of FIG.
7 is a waveform diagram showing the state of each part in FIGS. 2 and 4. FIG.
8 is a waveform diagram showing the state of each part in FIG. 2. FIG.
FIG. 9 is a circuit diagram showing an AC-DC converter according to a second embodiment.
FIG. 10 is a circuit diagram showing an AC-DC converter according to a third embodiment.
FIG. 11 is a block diagram illustrating a rectifying switch control circuit according to a fourth embodiment.
12 is a waveform diagram showing distribution of switch control signals Ga and Gb in the fourth embodiment together with the same phase voltage reference as FIG. 6; FIG.
FIG. 13 is a block diagram illustrating a part of a control circuit according to a fifth embodiment.
FIG. 14 is a block diagram showing a commutation signal generator according to a modification.
15 is a waveform diagram of each part in FIG. 14;
FIG. 16 is a block diagram showing a commutation signal generator according to another modification.
[Explanation of symbols]
Q1 to Q6 Main switch
D, D1 to D6, D11 to D18 Main diode
C1 to C6 snubber capacitors
La, Lb commutation reactor
Lc, ld DC reactor
Da, Db, Dc, Dd regeneration diode
Du, Dv, Dw, Dx, Dy, Dz commutation diodes
Qa, Qb commutation switch
Ca and Cb regenerative capacitors

Claims

First, second and third AC terminals (1a, 1b, 1c);
First and second DC terminals (2a, 2b);
The first AC terminal (1a) and the first DC terminal (2a) so that a positive current flows from the first AC terminal (1a) to the first DC terminal (2a). A series circuit of a first main diode (D1) and a first main switch (Q1) connected between
The second AC terminal (1b) and the first DC terminal (2a) so that a positive current flows from the second AC terminal (1b) to the first DC terminal (2a). A series circuit of a second main switch (Q2) and a second main diode (D2) connected between
The third AC terminal (1c) and the first DC terminal (2a) so that a positive current flows from the third AC terminal (1c) to the first DC terminal (2a). A series circuit of a third main diode (D3) and a third main switch (Q3) connected between
The second DC terminal (2b), the first AC terminal (1a), and the second DC terminal (2b) so that a positive current flows from the second DC terminal (2b) to the first AC terminal (1a). A series circuit of a fourth main switch (Q4) and a fourth main diode (D4) connected between
The second DC terminal (2b) and the second AC terminal (1b) so that a positive current flows from the second DC terminal (2b) to the second AC terminal (1b). A series circuit of a fifth main switch (Q5) and a fifth main diode (D5) connected between
The second DC terminal (2b) and the third AC terminal (1c) so that a positive current flows from the second DC terminal (2b) to the third AC terminal (1c). A series circuit of a sixth main switch (Q6) and a sixth main diode (D6) connected between
First, second, second connected in parallel to the first, second, third, fourth, fifth and sixth main switches (Q1, Q2, Q3, Q4, Q5, Q6), respectively. 3, fourth, fifth and sixth snubber capacitors (C1, C2, C3, C4, C5, C6);
A first commutation reactor (La) having one end connected to the first DC terminal (2a);
A first regenerative diode (Da) whose cathode is connected to the other end of the first commutation reactor (La);
A second regenerative diode (Db) whose cathode is connected to the anode of the first regenerative diode (Da) and whose anode is connected to the second DC terminal (2b);
A second commutation reactor (Lb) having one end connected to the second DC terminal (2b);
A third regenerative diode (Dc) whose anode is connected to the other end of the second commutation reactor (Lb);
A fourth regenerative diode (Dd) whose anode is connected to the cathode of the third regenerative diode (Dc) and whose cathode is connected to the first DC terminal (2a);
A first commutation diode (Du) having an anode connected to a connection point between the first main diode (D1) and the first main switch (Q1);
A second commutation diode (Dv) having an anode connected to a connection point between the second main diode (D2) and the second main switch (Q2);
A third commutation diode (Dw) having an anode connected to a connection point between the third main diode (D3) and the third main switch (Q3);
One end of each of the first, second and third commutation diodes (Du, Dv, Dw) is connected to the cathode, and the first commutation reactor (La) and the first regeneration diode (Da) are connected. A first commutation switch (Qa) having the other end connected to the connection point with
A fourth commutation diode (Dx) having a cathode connected to a connection point between the fourth main diode (D4) and the fourth main switch (Q4);
A fifth commutation diode (Dy) having a cathode connected to a connection point between the fifth main diode (D5) and the fifth main switch (Q5);
A sixth commutation diode (Dz) having a cathode connected to a connection point between the sixth main diode (D6) and the sixth main switch (Q6);
One end of the second commutation reactor (Lb) and the third regenerative diode (Dc) are connected at one end thereof, and the fourth, fifth and sixth commutation diodes (Dx, Dy, A second commutation switch (Qb) having the other end connected to the anode of Dz);
A first regenerative capacitor (Ca) connected in parallel to a series circuit of the first regenerative diode (Da) and the first commutation reactor (La);
A second regenerative capacitor (Cb) connected in parallel to a series circuit of the third regenerative diode (Dc) and the second commutation reactor (Lb);
A DC reactor connected in series with a load between the first and second DC terminals (2a, 2b);
The first to sixth main switches (Q1 to Q6) are turned on / off so as to convert the three-phase AC voltage of the first, second and third AC terminals (1a, 1b, 1c) into a DC voltage. The first and second commutation switches (Qa, Qb) are formed so that the PWM control signal for generating the first and sixth main switches (Q1-Q6) can be soft-switched. An AC-DC converter comprising a control circuit that turns on and off.

In addition, there are first, second and third filter capacitors (Crs, Cst, Ctr) connected between the first, second and third AC terminals (1a, 1b, 1c), respectively. The AC-DC converter according to claim 1, wherein:

Further, the first, second, third, fourth, fifth and sixth main switches (Q1, Q2, Q3, Q4, Q5, Q6) connected in reverse parallel to the first, second, third, fourth, fifth and sixth main switches (Q1, Q2, Q3, Q4, Q5, Q6). 3. The AC-DC conversion according to claim 1, further comprising: 2, 3, 4, 5, and 6 reverse bypass diodes (D11, D12, D13, D14, D15, D16). apparatus.

The control circuit includes:
A voltage detection circuit (5) for detecting the voltage of the AC terminals (1a, 1b, 1c) and outputting first, second and third voltage detection signals (Vr, Vs, Vt);
In synchronization with the first, second and third voltage detection signals (Vr, Vs, Vt) obtained from the voltage detection circuit (5), the first, second and third alternating current references (Ir ^* , AC reference generators (13a, 13b, 13c) for generating Is ^* , It ^* ),
A sawtooth voltage generator (17) for generating a sawtooth voltage (Vc) having a repetition rate higher than the frequency of the AC voltage of the first, second and third AC terminals;
At least two of the first, second, and third main switches (Q1, Q2, Q3) in the predetermined section among the sections obtained by dividing one period of the voltage detection signal into a plurality of sections of the voltage detection signal. ON / OFF control at a repetition frequency sufficiently higher than the frequency, the fourth, fifth and sixth main switches (Q4, Q5, Q6) are continuously ON controlled, In the remaining section, at least two of the fourth, fifth and sixth main switches (Q4, Q5, Q6) are on / off controlled at the high repetition frequency, and the first, second and The first, second and third AC references (Ir ^* , Is ^* , It ^* ) are modified so that the third main switch (Q1, Q2, Q3) can be continuously turned on. Control of the first, second, third, fourth, fifth and sixth main switches (Q1 to Q6). First to determine the form, the second, third, fourth, fifth and sixth phase criterion ^{^{(Iu *, Iv *, Iw}} *, Ix *, Iy *, Iz *) phase reference computation for calculating the A vessel (14);
The first, second, third, fourth, fifth and sixth phase references (Iu ^* , Iv ^* , Iw ^* , Ix ^* , Iy ^* , Iz) obtained from the phase reference calculator (14). ^* ) And the voltage detection signals (Vr, Vs, Vt) obtained from the voltage detection circuit (5), the first, second, third, fourth for comparison with the sawtooth voltage , 5th and 6th phase voltage references (Vu, Vv, Vw, Vx, Vy, Vz) for at least two of the first, second and third main switches In the section in which ON / OFF control is performed, the magnitude relationship between the first, second, and third phase voltage references (Vu, Vv, Vw) is the first, second, and third voltage detection signals (Vr). , Vs, Vt), the first, second, and third phase voltage references (Vu, Vv, Vw) are determined to be opposite to each other. The fourth, in a section for controlling on-off of at least two of the fifth and sixth switch, the fourth, mutual fifth and sixth phase voltage reference (Vx, Vy, Vz) Of the fourth, fifth, and sixth phase voltage references (Vx, Vy,...) So that the magnitude relationship of the first, second, and third voltage detection signals (Vr, Vs, Vt) matches. A reference phase voltage reference calculator (15) for determining Vz);
The first, second, third, fourth, fifth and sixth phase reference voltages (V u , V v , Vw, Vx, Vy, Vz) and the sawtooth voltage (Vc) are compared. First, second, and third for forming PWM control signals for on / off control of the first, second, third, fourth, fifth, and sixth main switches (Q1 to Q6). , Fourth, fifth and sixth comparison means (19-24);
Based on the sawtooth voltage (Vc), the first and second commutation switches (Qa, Qb) are controlled to be on only for a predetermined time including the turn-on time of the first to sixth switches. The AC-DC converter according to claim 1, 2 or 3, further comprising a commutation signal generator (18) for generating a commutation signal of

Further, in a section in which at least two of the first, second, and third main switches (Q1, Q2, Q3) are on / off controlled, the first commutation switch ( Qa) is turned on / off, and at least two of the fourth, fifth and sixth main switches (Q4, Q5, Q6) are turned on / off, the commutation signal causes the second 5. The alternating current according to claim 4, further comprising means (26a) for distributing the output of the commutation signal generator (18) so as to turn on and off the commutation switch (Qb). -DC converter.

The exchange Nagaremoto quasi generator (13a, 13b, 13c) are first, second and third exchange Nagaremoto quasi (Ir to the load current (Io) is adjusted to a predetermined command value ^* , Is ^* , It ^* ). The AC-DC converter according to claim 4 or 5.

The exchange Nagaremoto quasi generator (13a, 13b, 13c) is intended to generate the first, second and third exchange Nagaremoto quasi voltage of the load (Vo) is adjusted to a predetermined command value The AC-DC converter according to claim 4 or 5.