JP3367100B2 - AC-DC converter - Google Patents

AC-DC converter

Info

Publication number
JP3367100B2
JP3367100B2 JP32139199A JP32139199A JP3367100B2 JP 3367100 B2 JP3367100 B2 JP 3367100B2 JP 32139199 A JP32139199 A JP 32139199A JP 32139199 A JP32139199 A JP 32139199A JP 3367100 B2 JP3367100 B2 JP 3367100B2
Authority
JP
Japan
Prior art keywords
circuit
phase
voltage
switching
power conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32139199A
Other languages
Japanese (ja)
Other versions
JP2001145356A (en
Inventor
守 鶴谷
伸明 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP32139199A priority Critical patent/JP3367100B2/en
Publication of JP2001145356A publication Critical patent/JP2001145356A/en
Application granted granted Critical
Publication of JP3367100B2 publication Critical patent/JP3367100B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は交流入力電流を正弦
波状に制御して入力力率を改善するAC−DCコンバー
タ、特に制御回路を簡素化でき且つ高効率及び低ノイズ
化が可能なAC−DCコンバータに属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AC-DC converter that controls an AC input current in a sinusoidal manner to improve an input power factor, and in particular, an AC-DC converter capable of simplifying a control circuit and achieving high efficiency and low noise. Belongs to DC converter.

【0002】[0002]

【従来の技術】スイッチングレギュレータ等の入力電源
部には整流ダイオード及び平滑コンデンサから成るコン
デンサ入力型の整流回路が一般的に使用されている。し
かしながら、コンデンサ入力型の整流回路では正弦波交
流入力電流の最大値付近のみに平滑コンデンサへ充電電
流が流れるため、入力電流波形の導通角が狭く、入力力
率が0.6前後と低い問題点があった。そこで、例えば
図7に示すように交流入力電流を正弦波状に制御して入
力力率を改善する降圧型のAC−DCコンバータが提案
されている。図7に示すAC−DCコンバータは、リア
クトル及びコンデンサを有し且つ三相交流電源(1)に接
続されるフィルタ回路(2)と、橋絡接続(ブリッジ接
続)された3対のスイッチング素子としての第1〜第6
の電力変換用IGBT(絶縁ゲート型バイポーラトラン
ジスタ)(4,5;6,7;8,9)及び第1〜第6の電力変換用I
GBT(4〜9)の各々と直列に接続された逆流防止用整流
素子としての第1〜第6の逆流防止用ダイオード(10〜1
5)を有し且つフィルタ回路(2)の出力端子に接続される
スイッチング回路(3)と、スイッチング回路(3)の出力端
子間に接続される還流用整流素子としての還流用ダイオ
ード(16)と、還流用ダイオード(16)に直流リアクトル(1
7)を介して接続される平滑コンデンサ(18)と、直流リア
クトル(17)に流れる電流ILをその電流に対応する電圧
Lとして検出する電流検出器(19)と、三相交流電源(1)
からのU相、V相及びW相の交流入力電圧VU,VV,VW
を検出する相電圧検出用トランス(20)と、相電圧検出用
トランス(20)の検出電圧VU,VV,VW及び電流検出器(1
9)の検出電圧VL並びに平滑コンデンサ(18)の電圧VDC
に応じてスイッチング回路(3)内における第1〜第6の
電力変換用IGBT(4〜9)のゲート端子の各々に第1〜
第6のオン・オフ制御信号VG1,VG 2;VG3,VG4;VG5,
G6を付与して第1〜第6の電力変換用IGBT(4〜9)
をオン・オフ制御する制御回路(21)とを備えている。
2. Description of the Related Art A capacitor input type rectifying circuit including a rectifying diode and a smoothing capacitor is generally used in an input power source such as a switching regulator. However, in the capacitor input type rectifier circuit, the charging current flows to the smoothing capacitor only near the maximum value of the sinusoidal AC input current, so the conduction angle of the input current waveform is narrow and the input power factor is low at around 0.6. was there. Therefore, for example, as shown in FIG. 7, a step-down AC-DC converter has been proposed which controls an AC input current in a sine wave shape to improve the input power factor. The AC-DC converter shown in FIG. 7 has a filter circuit (2) having a reactor and a capacitor and connected to a three-phase AC power source (1), and three pairs of switching elements bridge-connected (bridge-connected). 1st to 6th
Power conversion IGBT (insulated gate bipolar transistor) (4,5; 6,7; 8,9) and first to sixth power conversion I
First to sixth backflow preventing diodes (10 to 1) as backflow preventing rectifying elements connected in series with each of the GBTs (4 to 9)
A switching circuit (3) having 5) and connected to the output terminal of the filter circuit (2), and a freewheeling diode (16) as a freewheeling rectifying element connected between the output terminals of the switching circuit (3). And the DC diode (1
Smoothing capacitor (18) connected via (7), current detector (19) that detects current I L flowing in DC reactor (17) as voltage V L corresponding to the current, and three-phase AC power supply ( 1)
Input voltage V U , V V , V W of U-phase, V-phase and W-phase from
For detecting the phase voltage (20), the detection voltages V U , V V , V W of the phase voltage detecting transformer (20) and the current detector (1
9) Detection voltage V L and smoothing capacitor (18) voltage V DC
The first to the sixth gate terminals of the first to sixth power conversion IGBTs (4 to 9) in the switching circuit (3) are
Sixth on-off control signal V G1, V G 2; V G3, V G4; V G5,
First to sixth power conversion IGBTs (4 to 9) by applying V G6
And a control circuit (21) for controlling ON / OFF.

【0003】制御回路(21)は、図8に示すように平滑コ
ンデンサ(18)の両端から出力される直流出力電圧VDC
基準値を規定する基準電圧VRDを発生する基準電源(22)
と、平滑コンデンサ(18)の電圧VDCを基準電源(22)の基
準電圧VRDと比較してそれらの誤差電圧信号VE1を出力
する第1の誤差増幅器(23)と、電流検出器(19)の検出電
圧VLを第1の誤差増幅器(23)の出力信号VE1と比較し
てそれらの誤差電圧信号VE2を出力する第2の誤差増幅
器(24)と、相電圧検出用トランス(20)の検出電圧VU,V
V,VW及び第2の誤差増幅器(24)の出力信号VE2に基づ
いてU相、V相及びW相の電流基準信号VRUV,VRVW,V
RWUを発生する相電流基準信号発生回路(25)と、三相交
流電源(1)の周波数(50〜60Hz)よりも十分に高い
周波数(1〜100kHz)の三角波信号VTを発生する三
角波発振回路(26)と、相電流基準信号発生回路(25)のU
相、V相及びW相の電流基準信号VRUV,VRVW,VRWU
三角波発振回路(26)の三角波信号VTと比較して各相の
電流のPWM変調信号VPUV,VPVW,VPWUを出力するP
WMコンパレータ(27,28,29)と、各PWMコンパレータ
(27,28,29)のPWM変調信号VPUV,VPVW,VPWU
「1」、「0」又は「−1」の3値の線電流パルス信号
SU(=VPUV−VPWU),VSV(=VPVW−VPUV),VSW(=
PWU−VPVW)に変換する線電流パルス変換用コンパレ
ータ(30,31,32)と、各線電流パルス信号VSU,VSV,VSW
の符号、即ち「1」、「0」又は「−1」を判別してそ
れぞれ高(H)レベル、ゼロレベル又は低(L)レベル
の電圧信号を出力する符号判別回路(33,34,35)と、スイ
ッチング回路(3)の第1〜第6の電力変換用IGBT(4,
5;6,7;8,9)の各ゲート端子に付与する第1〜第6のオン
・オフ制御信号VG1,VG2;VG3,VG4;VG5,VG6を符号
判別回路(33,34,35)の電圧信号のレベルに基づいてU
相、V相及びW相アームの正側と負側にそれぞれ分別し
て出力する分別回路(36,37,38)とから構成される。
The control circuit (21) generates a reference voltage V RD which defines a reference value of the DC output voltage V DC output from both ends of the smoothing capacitor (18) as shown in FIG.
A first error amplifier (23) for comparing the voltage V DC of the smoothing capacitor (18) with the reference voltage V RD of the reference power source (22) and outputting an error voltage signal V E1 thereof; and a current detector ( A second error amplifier (24) for comparing the detection voltage V L of 19) with the output signal V E1 of the first error amplifier (23) and outputting those error voltage signals V E2 , and a phase voltage detection transformer. (20) Detection voltage V U , V
Based on V , V W and the output signal V E2 of the second error amplifier (24), the U-phase, V-phase and W-phase current reference signals V RUV , V RVW , V
A phase current reference signal generation circuit (25) that generates RWU and a triangular wave oscillation that generates a triangular wave signal V T with a frequency (1 to 100 kHz) sufficiently higher than the frequency (50 to 60 Hz) of the three-phase AC power supply (1). U of circuit (26) and phase current reference signal generation circuit (25)
PWM reference signals V PUV , V PVW , V of the current of each phase by comparing the current reference signals V RUV , V RVW , V RWU of the V, V and W phases with the triangular wave signal V T of the triangular wave oscillating circuit (26). P that outputs PWU
WM comparator (27, 28, 29) and each PWM comparator
The PWM modulation signals V PUV , V PVW , and V PWU of (27, 28, 29) are ternary line current pulse signals V SU (= V PUV −V PWU ) of “1”, “0”, or “−1”. , V SV (= V PVW −V PUV ), V SW (=
Line current pulse conversion comparator (30, 31, 32) for converting into V PWU −V PVW ) and each line current pulse signal V SU , V SV , V SW
, A code discriminating circuit (33, 34, 35) for discriminating "1", "0" or "-1" and outputting a high (H) level, zero level or low (L) level voltage signal, respectively. ), And the first to sixth power conversion IGBTs (4,
5; 6,7; 8,9 first to sixth on-off control signal V G1 to be given to the gate terminals of), V G2; V G3, V G4; V G5, the V G6 code discriminating circuit ( 33,34,35) U based on the voltage signal level
The phase, V-phase, and W-phase arms are configured to include a classification circuit (36, 37, 38) for separately outputting the positive side and the negative side, respectively.

【0004】分別回路(36,37,38)は、符号判別回路(33,
34,35)の出力信号が高レベルのとき、対応するアームの
正側の第1、第3又は第5の電力変換用IGBT(4,6,
8)のゲート端子に付与する第1、第3又は第5のオン・
オフ制御信号VG1,VG3,VG5のみを高レベルにして第
1、第3又は第5の電力変換用IGBT(4,6,8)をオン
状態にする。また、符号判別回路(33,34,35)の出力信号
が低レベルのときは、対応するアームの負側の第2、第
4又は第6の電力変換用IGBT(5,7,9)のゲート端子
に付与する第2、第4又は第6のオン・オフ制御信号V
G2,VG4,VG6のみを高レベルにして第2、第4又は第6
の電力変換用IGBT(5,7,9)をオン状態にする。更
に、符号判別回路(33,34,35)の出力信号がゼロレベルの
ときは、対応するアームの正側及び負側の第1及び第2
の電力変換用IGBT(4,5)、第3及び第4の電力変換
用IGBT(6,7)又は第5及び第6の電力変換用IGB
T(8,9)のゲート端子に付与する第1及び第2、第3及
び第4又は第5及び第6のオン・オフ制御信号VG1,V
G2;VG3,VG4;VG5,VG6を低レベルにして第1及び第2
の電力変換用IGBT(4,5)、第3及び第4の電力変換
用IGBT(6,7)又は第5及び第6の電力変換用IGB
T(8,9)をオフ状態にする。
The classification circuit (36, 37, 38) is a code discrimination circuit (33, 37).
When the output signal of 34, 35) is at a high level, the first, third or fifth power conversion IGBT (4, 6,
8) 1st, 3rd or 5th ON to be applied to the gate terminal
Only the OFF control signals V G1 , V G3 , and V G5 are set to the high level to turn on the first, third, or fifth power conversion IGBT (4, 6, 8). Further, when the output signal of the sign discriminating circuit (33, 34, 35) is at a low level, the negative side second, fourth or sixth power conversion IGBT (5, 7, 9) of the corresponding arm. Second, fourth, or sixth on / off control signal V applied to the gate terminal
Only G2 , V G4 , and V G6 are set to the high level, and the second, fourth, or sixth
The power conversion IGBTs (5, 7, 9) are turned on. Further, when the output signal of the sign discriminating circuit (33, 34, 35) is at the zero level, the positive and negative first and second sides of the corresponding arm are
Power conversion IGBTs (4,5), third and fourth power conversion IGBTs (6, 7) or fifth and sixth power conversion IGBTs
The first and second, third and fourth or fifth and sixth on / off control signals V G1 and V G given to the gate terminal of T (8,9)
G2 ; V G3 , V G4 ; V G5 , V G6 to low level
Power conversion IGBTs (4,5), third and fourth power conversion IGBTs (6, 7) or fifth and sixth power conversion IGBTs
Turn off T (8,9).

【0005】図7に示すAC−DCコンバータの動作は
以下の通りである。例えば、図9(A)に示すように三相
交流電源(1)のU相の交流入力電流IUが正の半周期間の
とき、電流検出器(19)の検出電圧VL及び相電圧検出用
トランス(20)の検出電圧VU,VV,VW並びに平滑コンデ
ンサ(18)の電圧VDCに応じてPWM変調された第1のオ
ン・オフ制御信号VG1が制御回路(21)内の分別回路(36)
からスイッチング回路(3)内の第1の電力変換用IGB
T(4)のゲート端子に入力され、第1の電力変換用IG
BT(4)がオン・オフ動作される。これと同時に、分別
回路(36)から第2の電力変換用IGBT(5)のゲート端
子に入力される第2のオン・オフ制御信号VG2は低レベ
ル一定となり、第2の電力変換用IGBT(5)がオフ状
態となる。また、三相交流電源(1)のU相の交流入力電
流IUが負の半周期間のときは、電流検出器(19)の検出
電圧VL及び相電圧検出用トランス(20)の検出電圧VU,
V,VW並びに平滑コンデンサ(18)の電圧VDCに応じて
PWM変調された第2のオン・オフ制御信号VG2が制御
回路(21)内の分別回路(36)からスイッチング回路(3)内
の第2の電力変換用IGBT(5)のゲート端子に入力さ
れ、第2の電力変換用IGBT(5)がオン・オフ動作さ
れる。これと同時に、分別回路(36)から第1の電力変換
用IGBT(4)のゲート端子に入力される第1のオン・
オフ制御信号VG1は低レベル一定となり、第1の電力変
換用IGBT(4)がオフ状態となる。これにより、スイ
ッチング回路(3)のU相アームに入力される電流IU0
図9(B)に示すように波高値IU0Pの正負のパルス電流
波形となる。スイッチング回路(3)のU相アームに入力
される正負のパルス状の電流IU0はフィルタ回路(2)に
より低次の高調波成分が除去され、基本波成分のみの正
弦波電流となる。V相アーム及びW相アームについても
前記と略同様の動作が行なわれる。
The operation of the AC-DC converter shown in FIG. 7 is as follows. For example, as shown in FIG. 9 (A), when the U-phase AC input current I U of the three-phase AC power supply (1) is for a positive half cycle, the detection voltage V L of the current detector (19) and the phase voltage detection The first on / off control signal V G1 PWM-modulated according to the detection voltages V U , V V , V W of the transformer (20) and the voltage V DC of the smoothing capacitor (18) is in the control circuit (21). Sorting circuit (36)
To the first IGB for power conversion in the switching circuit (3)
Input to the gate terminal of T (4), and the first IG for power conversion
The BT (4) is turned on / off. At the same time, the second on / off control signal V G2 input to the gate terminal of the second power conversion IGBT (5) from the classification circuit (36) becomes low level constant, and the second power conversion IGBT is turned on. (5) is turned off. When the U-phase AC input current I U of the three-phase AC power supply (1) is in a negative half cycle, the detection voltage V L of the current detector (19) and the detection voltage of the phase voltage detection transformer (20) are detected. V U ,
The second on / off control signal V G2 PWM-modulated according to V V , V W and the voltage V DC of the smoothing capacitor (18) is output from the classification circuit (36) in the control circuit (21) to the switching circuit (3 ) Is input to the gate terminal of the second power conversion IGBT (5), and the second power conversion IGBT (5) is turned on and off. At the same time, the first ON / OFF input from the classification circuit (36) to the gate terminal of the first power conversion IGBT (4).
The off control signal V G1 becomes low level and constant, and the first power conversion IGBT (4) is turned off. As a result, the current I U0 input to the U-phase arm of the switching circuit (3) has a positive / negative pulse current waveform with a peak value I U0P as shown in FIG. 9 (B). The positive and negative pulsed current I U0 input to the U-phase arm of the switching circuit (3) has a low-order harmonic component removed by the filter circuit (2) and becomes a sine wave current having only a fundamental wave component. The operations similar to those described above are performed for the V-phase arm and the W-phase arm.

【0006】三相交流電源(1)から供給されるU相、V
相及びW相の交流入力電圧VU,VV,VWの波形を図10
(A)に示し、図10(A)に示す微小期間T1,T2,T3,T
4での第1〜第6の電力変換用IGBT(4〜9)のスイッ
チング波形S1〜S6をそれぞれ図10(B)〜(G)に示
す。即ち、図10(A)に示す微小期間T1では、U相、
V相及びW相の交流入力電圧VU,VV,VWの極性がVU
0>VW>VVで且つ各電圧VU,VV,VWの絶対値レベル
の大小関係がVU>VV>VWであるから、図10(B)及
び(E)に示すようにU相アームの正側の第1の電力変換
用IGBT(4)及びV相アームの負側の第4の電力変換
用IGBT(7)がオン状態となる。その後、第1の電力
変換用IGBT(4)のオン期間中に第4の電力変換用I
GBT(7)がオフ状態になると、図10(G)に示すよう
にW相アームの負側の第6の電力変換用IGBT(9)が
オン状態となる。続いて、図10(A)に示す微小期間T
2では、U相、V相及びW相の交流入力電圧VU,VV,VW
の極性がVU>0>VV>VWで且つ各電圧VU,VV,VW
絶対値レベルの大小関係がVU>VW>VVであるから、
図10(B)及び(G)に示すようにU相アームの正側の第
1の電力変換用IGBT(4)及びW相アームの負側の第
6の電力変換用IGBT(9)がオン状態となる。その
後、第1の電力変換用IGBT(4)のオン期間中に第6
の電力変換用IGBT(9)がオフ状態になると、図10
(E)に示すようにV相アームの負側の第4の電力変換用
IGBT(7)がオン状態となる。また、図10(A)に示
す微小期間T3では、U相、V相及びW相の交流入力電
圧VU,VV,VWの極性がVV>0>VU>VWで且つ各電圧
U,VV,VWの絶対値レベルの大小関係がVV>VW>VU
であるから、図10(D)及び(G)に示すようにV相アー
ムの正側の第3の電力変換用IGBT(6)及びW相アー
ムの負側の第6の電力変換用IGBT(9)がオン状態と
なる。その後、第3の電力変換用IGBT(6)のオン期
間中に第6の電力変換用IGBT(9)がオフ状態になる
と、図10(C)に示すようにU相アームの負側の第2の
電力変換用IGBT(5)がオン状態となる。更に、図1
0(A)に示す微小期間T4では、U相、V相及びW相の
交流入力電圧VU,VV,VWの極性がVV>VW>0>VU
且つ各電圧VU,VV,VWの絶対値レベルの大小関係がVU
>VV>VWであるから、図10(C)及び(D)に示すよう
にU相アームの負側の第2の電力変換用IGBT(5)及
びV相アームの正側の第3の電力変換用IGBT(6)が
オン状態となる。その後、第2の電力変換用IGBT
(5)のオン期間中に第3の電力変換用IGBT(6)がオフ
状態になると、図10(F)に示すようにW相アームの正
側の第5の電力変換用IGBT(8)がオン状態となる。
U-phase and V supplied from the three-phase AC power supply (1)
FIG. 10 shows waveforms of AC input voltages V U , V V , and V W of phase W and phase W.
(A) and the minute periods T 1 , T 2 , T 3 , T shown in FIG.
Shows the switching waveform S 1 to S 6 of the first to sixth power conversion IGBT of (4-9) at 4 in FIGS 10 (B) ~ (G). That is, in the minute period T 1 shown in FIG.
The polarities of the V-phase and W-phase AC input voltages V U , V V , and V W are V U >
Since 0> V W > V V and the magnitude relationship of the absolute value levels of the respective voltages V U , V V , V W is V U > V V > V W, they are shown in FIGS. 10 (B) and (E). Thus, the first power conversion IGBT (4) on the positive side of the U-phase arm and the fourth power conversion IGBT (7) on the negative side of the V-phase arm are turned on. After that, during the ON period of the first power conversion IGBT (4), the fourth power conversion I
When the GBT (7) is turned off, the sixth power conversion IGBT (9) on the negative side of the W-phase arm is turned on as shown in FIG. 10 (G). Then, the minute period T shown in FIG.
2 , the U-phase, V-phase, and W-phase AC input voltages V U , V V , V W
Has a polarity of V U >0> V V > V W , and the absolute value levels of the voltages V U , V V , and V W are V U > V W > V V.
As shown in FIGS. 10 (B) and 10 (G), the first power conversion IGBT (4) on the positive side of the U-phase arm and the sixth power conversion IGBT (9) on the negative side of the W-phase arm are turned on. It becomes a state. After that, during the ON period of the first power conversion IGBT (4), the sixth
When the power conversion IGBT (9) of FIG.
As shown in (E), the fourth power conversion IGBT (7) on the negative side of the V-phase arm is turned on. Further, the fine period T 3 shown in FIG. 10 (A), and the U-phase AC input voltage of the V-phase and W-phase V U, V V, the polarity of V W is V V>0> V U> V W The magnitude relationship between the absolute value levels of the voltages V U , V V , and V W is V V > V W > V U
Therefore, as shown in FIGS. 10D and 10G, the third power conversion IGBT (6) on the positive side of the V phase arm and the sixth power conversion IGBT (on the negative side of the W phase arm) 9) is turned on. Thereafter, when the sixth power conversion IGBT (9) is turned off during the on period of the third power conversion IGBT (6), as shown in FIG. The second power conversion IGBT (5) is turned on. Furthermore, FIG.
In the minute period T 4 shown in 0 (A), the polarities of the U-phase, V-phase, and W-phase AC input voltages V U , V V , and V W are V V > V W >0> V U and each voltage V The magnitude relationship between the absolute value levels of U , V V , and V W is V U
Since> V V > V W , the second power conversion IGBT (5) on the negative side of the U-phase arm and the third side on the positive side of the V-phase arm as shown in FIGS. 10 (C) and (D). The power conversion IGBT (6) is turned on. Then, the second power conversion IGBT
When the third power conversion IGBT (6) is turned off during the on period of (5), the fifth power conversion IGBT (8) on the positive side of the W-phase arm is shown in FIG. 10 (F). Turns on.

【0007】ここで、スイッチング回路(3)のU相アー
ムの正側の第1の電力変換用IGBT(4)及びV相アー
ムの負側の第4の電力変換用IGBT(7)がオン状態の
とき、三相交流電源(1)のU相出力、フィルタ回路(2)、
第1の逆流防止用ダイオード(10)、第1の電力変換用I
GBT(4)、直流リアクトル(17)、平滑コンデンサ(18)
並びに負荷(39)、第4の電力変換用IGBT(7)、第4
の逆流防止用ダイオード(13)、フィルタ回路(2)、三相
交流電源(1)のV相出力の経路で電流が流れ、直流リア
クトル(17)にエネルギが蓄積されると共に平滑コンデン
サ(18)が充電される。その後、スイッチング回路(3)の
U相アームの正側の第1の電力変換用IGBT(4)がオ
フ状態になると、直流リアクトル(17)の蓄積エネルギ及
び平滑コンデンサ(18)の電荷が放出され、直流リアクト
ル(17)、平滑コンデンサ(18)並びに負荷(39)、還流用ダ
イオード(16)の経路で電流が流れる。また、スイッチン
グ回路(3)のU相アームの負側の第2の電力変換用IG
BT(5)及びV相アームの正側の第3の電力変換用IG
BT(6)がオン状態のときは、三相交流電源(1)のV相出
力、フィルタ回路(2)、第3の逆流防止用ダイオード(1
2)、第3の電力変換用IGBT(6)、直流リアクトル(1
7)、平滑コンデンサ(18)並びに負荷(39)、第2の電力変
換用IGBT(5)、第2の逆流防止用ダイオード(11)、
フィルタ回路(2)、三相交流電源(1)のU相出力の経路で
電流が流れ、直流リアクトル(17)にエネルギが蓄積され
ると共に平滑コンデンサ(18)が充電される。その後、ス
イッチング回路(3)のU相アームの負側の第2の電力変
換用IGBT(5)がオフ状態になると、直流リアクトル
(17)の蓄積エネルギ及び平滑コンデンサ(18)の電荷が放
出され、直流リアクトル(17)、平滑コンデンサ(18)並び
に負荷(39)、還流用ダイオード(16)の経路で電流が流れ
る。スイッチング回路(3)のV相アームの第3及び第4
の電力変換用IGBT(6,7)並びにW相アームの第5及
び第6の電力変換用IGBT(8,9)がオン・オフ動作す
る場合、又はスイッチング回路(3)のU相アームの第1
及び第2の電力変換用IGBT(4,5)並びにW相アーム
の第5及び第6の電力変換用IGBT(8,9)がオン・オ
フ動作する場合についても前記と略同様に動作する。以
上により、図9(C)に示すような一定レベルの直流電流
Lが直流リアクトル(17)に流れ、平滑コンデンサ(18)
の両端に直流出力電圧VDCが発生する。
Here, the first power conversion IGBT (4) on the positive side of the U-phase arm and the fourth power conversion IGBT (7) on the negative side of the V-phase arm of the switching circuit (3) are in the ON state. When, the U-phase output of the three-phase AC power supply (1), the filter circuit (2),
First backflow prevention diode (10), first power conversion I
GBT (4), DC reactor (17), smoothing capacitor (18)
And a load (39), a fourth power conversion IGBT (7), a fourth
Current flows through the reverse current prevention diode (13), the filter circuit (2), the V-phase output path of the three-phase AC power supply (1), energy is accumulated in the DC reactor (17), and the smoothing capacitor (18) is also stored. Is charged. After that, when the first power conversion IGBT (4) on the positive side of the U-phase arm of the switching circuit (3) is turned off, the stored energy of the DC reactor (17) and the charge of the smoothing capacitor (18) are released. Current flows through the path of the DC reactor (17), the smoothing capacitor (18), the load (39), and the free wheeling diode (16). In addition, the negative side second power conversion IG of the U-phase arm of the switching circuit (3)
BT (5) and third IG for power conversion on the positive side of the V-phase arm
When the BT (6) is on, the V-phase output of the three-phase AC power supply (1), the filter circuit (2), and the third backflow prevention diode (1
2), the third power conversion IGBT (6), the DC reactor (1
7), smoothing capacitor (18) and load (39), second power conversion IGBT (5), second backflow prevention diode (11),
Current flows through the U-phase output path of the filter circuit (2) and the three-phase AC power supply (1), energy is accumulated in the DC reactor (17), and the smoothing capacitor (18) is charged. After that, when the second power conversion IGBT (5) on the negative side of the U-phase arm of the switching circuit (3) is turned off, the DC reactor is turned on.
The stored energy of (17) and the electric charge of the smoothing capacitor (18) are released, and a current flows through the path of the DC reactor (17), the smoothing capacitor (18), the load (39), and the free wheeling diode (16). Third and fourth V-phase arms of switching circuit (3)
When the power conversion IGBT (6, 7) and the fifth and sixth power conversion IGBTs (8, 9) of the W-phase arm are turned on / off, or when the switching circuit (3) is connected to the U-phase arm 1
Also, when the second power conversion IGBTs (4,5) and the fifth and sixth power conversion IGBTs (8, 9) of the W-phase arm are turned on / off, substantially the same operation is performed. As described above, the DC current I L having a constant level as shown in FIG. 9C flows through the DC reactor (17), and the smoothing capacitor (18)
A DC output voltage V DC is generated at both ends of the.

【0008】スイッチング回路(3)の第1〜第6の電力
変換用IGBT(4〜9)のオン・オフ動作により平滑コン
デンサ(18)の両端から出力される直流出力電圧VDCは、
制御回路(21)内の第1の誤差増幅器(23)にて基準電源(2
2)の基準電圧VRDと比較され、直流出力電圧VDC及び基
準電圧VRDの誤差電圧信号VE1が第1の誤差増幅器(23)
から出力される。第1の誤差増幅器(23)の誤差電圧信号
E1は、第2の誤差増幅器(24)において電流検出器(19)
により検出された直流リアクトル(17)の検出電圧VL
比較され、誤差電圧信号VE1及び検出電圧VLの誤差電
圧信号VE2が第2の誤差増幅器(24)から出力される。第
2の誤差増幅器(24)の誤差電圧信号VE2は、相電圧検出
用トランス(20)の検出電圧VU,VV,VWと共に相電流基
準信号発生回路(25)に入力され、検出電圧VU,VV,VW
及び誤差電圧信号VE2に基づいて相電流基準信号発生回
路(25)から図11(A)に示すようなU相、V相及びW相
の電流基準信号VRUV,VRVW,VRWUが出力される。相電
流基準信号発生回路(25)のU相、V相及びW相の電流基
準信号VRUV,VRVW,VRWUは、各PWMコンパレータ(2
7,28,29)において三角波発振回路(26)の三角波信号VT
とそれぞれ比較され、電流基準信号VRUV,VRVW,VRWU
と三角波信号VTとの関係がVRUV,VRVW,VRWU<VT
ときに低レベルとなり、VRUV,VRVW,VRWU>VTのとき
に高レベルとなる図11(B),(C),(D)に示すようなP
WM変調信号VPUV,VPVW,VPWUが各PWMコンパレー
タ(27,28,29)から出力される。各PWMコンパレータ(2
7,28,29)のPWM変調信号VPUV,VPVW,VPWUは、それ
ぞれ線電流パルス変換用コンパレータ(30,31,32)にてそ
れぞれ図11(E),(F),(G)に示すような線電流パルス
信号VPUV−VPWU=VSU;VPVW−VPUV=VSV;VPWU
−VPVW=VSWに変換される。各線電流パルス変換用コ
ンパレータ(30,31,32)の線電流パルス信号VSU,VSV,V
SWは、符号判別回路(33,34,35)にてそれらの値、即ち
「1」、「0」又は「−1」が判別され、符号判別回路
(33,34,35)からそれぞれの値に応じて高レベル、ゼロレ
ベル又は低レベルの電圧信号が出力される。符号判別回
路(33,34,35)から出力される各電圧信号は分別回路(36,
37,38)にそれぞれ入力され、各電圧信号のレベルに基づ
いてU相、V相及びW相アームの正側と負側にそれぞれ
分別された第1及び第2、第3及び第4並びに第5及び
第6のオン・オフ制御信号VG1,VG2;VG3,VG4;VG5,
G6が各分別回路(36,37,38)からスイッチング回路(3)
の第1及び第2、第3及び第4並びに第5及び第6の電
力変換用IGBT(4,5;6,7;8,9)のゲート端子にそれぞ
れ付与される。
First to sixth powers of the switching circuit (3)
Smoothing control is performed by turning on / off the conversion IGBTs (4 to 9).
DC output voltage V output from both ends of capacitor (18)DCIs
In the first error amplifier (23) in the control circuit (21), the reference power source (2
2) Reference voltage VRDDC output voltage VDCAnd base
Sub-voltage VRDError voltage signal VE1Is the first error amplifier (23)
Is output from. Error voltage signal of the first error amplifier (23)
VE1Is a current detector (19) in the second error amplifier (24).
Detection voltage V of DC reactor (17) detected byLWhen
Compared, the error voltage signal VE1And the detection voltage VLError of
Pressure signal VE2Is output from the second error amplifier (24). First
Error voltage signal V of the error amplifier (24) of 2E2Is the phase voltage detection
Voltage (V) for transformer (20)U, VV, VWWith phase current base
Input to the quasi-signal generating circuit (25) and detect voltage VU, VV, VW
And the error voltage signal VE2Phase current reference signal generation based on
Path (25) to U phase, V phase and W phase as shown in FIG. 11 (A)
Current reference signal VRUV, VRVW, VRWUIs output. Aiden
Flow reference signal generator (25) U-phase, V-phase and W-phase current source
Quasi signal VRUV, VRVW, VRWUIs the PWM comparator (2
7, 28, 29), the triangular wave signal V of the triangular wave oscillator (26)T
And the current reference signal VRUV, VRVW, VRWU
And triangular wave signal VTRelationship with VRUV, VRVW, VRWU<VTof
Sometimes it goes low and VRUV, VRVW, VRWU> VTWhen
11B, 11C and 11D, which are at a high level,
WM modulated signal VPUV, VPVW, VPWUEach PWM comparator
It is output from the data (27,28,29). Each PWM comparator (2
7,28,29) PWM modulation signal VPUV, VPVW, VPWUIs it
Each line current pulse conversion comparator (30, 31, 32)
Line current pulse as shown in Fig. 11 (E), (F), and (G) respectively
Signal VPUV-VPWU= VSU; VPVW-VPUV= VSV; VPWU
-VPVW= VSWIs converted to. For each line current pulse conversion
Line current pulse signal V of the comparator (30, 31, 32)SU, VSV, V
SWAre those values in the code discrimination circuit (33, 34, 35), that is,
"1", "0" or "-1" is discriminated and the code discrimination circuit
(33,34,35) High level, zero level depending on each value
A bell or low level voltage signal is output. Sign discrimination times
Each voltage signal output from the line (33, 34, 35) is
37, 38) respectively, based on the level of each voltage signal.
On the positive and negative sides of the U-phase, V-phase and W-phase arms respectively.
Sorted first and second, third and fourth and fifth and
Sixth on / off control signal VG1, VG2; VG3, VG4; VG5,
VG6From each classification circuit (36,37,38) to switching circuit (3)
The first and second, third and fourth and fifth and sixth electrodes of
For the gate terminals of the force conversion IGBTs (4,5; 6,7; 8,9)
Be granted.

【0009】以上により、直流リアクトル(17)に流れる
電流IL及び三相交流電源(1)のU相、V相及びW相の交
流入力電圧VU,VV,VW並びに平滑コンデンサ(18)の両
端の直流出力電圧VDCに応じてスイッチング回路(3)内
の第1〜第6の電力変換用IGBT(4〜9)が制御回路(2
1)によりオン・オフ制御され、三相交流電源(1)からフ
ィルタ回路(2)を介してスイッチング回路(3)のU相、V
相及びW相アームに流れる交流入力電流IU0,IV0,IW0
が正弦波状に制御されると共に平滑コンデンサ(18)の両
端から出力される直流出力電圧VDCが一定レベルに保持
される。
As described above, the current I L flowing through the DC reactor (17), the U-phase, V-phase and W-phase AC input voltages V U , V V , V W of the three-phase AC power supply (1) and the smoothing capacitor (18 first to sixth power conversion IGBT (4 to 9) the control circuit of the switching circuit (3) in accordance to the DC output voltage V DC across the) (2
ON / OFF control by 1), U phase, V of switching circuit (3) from three-phase AC power supply (1) through filter circuit (2)
AC input currents I U0 , I V0 , I W0 flowing in the W-phase and W-phase arms
Is controlled to have a sine wave shape, and the DC output voltage V DC output from both ends of the smoothing capacitor (18) is maintained at a constant level.

【0010】図7に示すAC−DCコンバータでは、三
相交流電源(1)からフィルタ回路(2)を介してスイッチン
グ回路(3)のU相、V相及びW相アームに流れる交流入
力電流IU0,IV0,IW0が正弦波状に制御されると共に平
滑コンデンサ(18)の両端から出力される直流出力電圧V
DCが一定レベルに保持されるので、入力力率を略1.0
に上昇できると共に高安定な直流出力電圧VDCが得られ
る。
In the AC-DC converter shown in FIG. 7, an AC input current I flowing from the three-phase AC power source (1) through the filter circuit (2) to the U-phase, V-phase and W-phase arms of the switching circuit (3). DC output voltage V output from both ends of the smoothing capacitor (18) while U0 , I V0 and I W0 are controlled in a sine wave shape
Since DC is maintained at a constant level, the input power factor is approximately 1.0.
The DC output voltage V DC that is highly stable and stable can be obtained.

【0011】[0011]

【発明が解決しようとする課題】ところで、図7に示す
AC−DCコンバータでは、スイッチング回路(3)の各
相アームの正側又は負側の電力変換用IGBT(4,6,8;
5,7,9)の何れか1つがオン状態のとき、それに対向する
各相アームの負側又は正側の電力変換用IGBT(5,7,
9;4,6,8)の1つをオフ状態とするため、符号判別回路
(33,34,35)及び分別回路(36,37,38)が必要となり、制御
回路(21)の構成が複雑となる欠点があった。また、スイ
ッチング回路(3)の各相アームの正側又は負側の各電力
変換用IGBT(4,6,8;5,7,9)のターンオン又はターン
オフ時に各電力変換用IGBT(4,6,8;5,7,9)のコレク
タ−エミッタ端子間の電圧が0Vとならないため、スイ
ッチング損失が発生して変換効率が低下すると共にノイ
ズが発生する欠点があった。
By the way, in the AC-DC converter shown in FIG. 7, the power conversion IGBT (4, 6, 8; on the positive or negative side of each phase arm of the switching circuit (3)).
When any one of 5,7,9) is in the ON state, the power conversion IGBT (5, 7,
9; 4, 6, 8) to turn off one of the
(33, 34, 35) and the sorting circuit (36, 37, 38) are required, and there is a drawback that the configuration of the control circuit (21) becomes complicated. The power conversion IGBT (4,6) is turned on or off when the positive or negative power conversion IGBT (4,6,8; 5,7,9) of each phase arm of the switching circuit (3) is turned on or off. Since the voltage between the collector and emitter terminals of (8,5; 7,9) does not become 0 V, there is a drawback that switching loss occurs, conversion efficiency is lowered, and noise is generated.

【0012】そこで、本発明は制御回路を簡素化できる
と共に高効率及び低ノイズ化が可能なAC−DCコンバ
ータを提供することを目的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an AC-DC converter which can simplify a control circuit and can achieve high efficiency and low noise.

【0013】[0013]

【課題を解決するための手段】本発明によるAC−DC
コンバータは、交流電源(1)に接続されるスイッチング
回路(3)と、スイッチング回路(3)に直流リアクトル(17)
を介して接続される平滑コンデンサ(18)とを備え、平滑
コンデンサ(18)から直流出力を取り出す。スイッチング
回路(3)は、橋絡接続された複数対のスイッチング素子
(4,5;6,7;8,9)と、複数対のスイッチング素子(4,5;6,7;
8,9)の各々と直列に接続された逆流防止用整流素子(10
〜15)とを有する。スイッチング回路(3)と平滑コンデン
サ(18)との間に還流用整流素子(16)を接続し、複数対の
スイッチング素子(4,5;6,7;8,9)の両主端子間の電圧を
低レベルにするゼロ電圧回路(49)をスイッチング回路
(3)と還流用整流素子(16)との間に接続する。複数対の
スイッチング素子(4,5;6,7;8,9)の相対する2つのスイ
ッチング素子(4,5;6,7;8,9)を同時にオン・オフ制御す
ると共に、ゼロ電圧回路(49)により複数対のスイッチン
グ素子(4,5;6,7;8,9)の両主端子間の電圧を低レベルに
した後に複数対のスイッチング素子(4,5;6,7;8,9)をタ
ーンオン制御して、交流電源(1)からスイッチング回路
(3)に流れる交流入力電流(IU0,IV0,IW0)を正弦波状に制
御すると共に平滑コンデンサ(18)から定電圧の直流出力
(VDC)を取り出す。各対の負側のスイッチング素子(5,7,
9)と直列に接続された逆流防止用整流素子(10〜15)によ
り交流電源(1)からの交流入力電流(IU,IV,IW)の逆流が
阻止されるので、各対の負側のスイッチング素子(5,7,
9)には逆方向の電流が流れない。したがって、正側のス
イッチング素子(4,6,8)と負側のスイッチング素子(5,7,
9)を各対毎に同時にオン・オフ制御できるので、制御信
号を正側と負側に分別する分別回路(36,37,38)が不要と
なり、各スイッチング素子(4〜9)の制御端子に付与する
オン・オフ制御信号(VG1〜VG6)の数を半減して制御回路
(21)の構成を簡素化できる。これと共に、交流電源(1)
からスイッチング回路(3)に流れる交流入力電流(IU0,I
V0,IW0)を正弦波状に制御して入力力率を略1.0に上昇
できると共に平滑コンデンサ(18)から定電圧の直流出力
(VDC)を取り出すことができる。スイッチング回路(3)の
スイッチング素子(4,6,8)がオフ状態になると、直流リ
アクトル(17)の蓄積エネルギ及び平滑コンデンサ(18)の
電荷が放出され、直流リアクトル(17)、平滑コンデンサ
(18)並びに負荷(39)、還流用整流素子(16)の経路で電流
を流すことができる。
AC-DC according to the present invention
The converter includes a switching circuit (3) connected to the AC power supply (1) and a DC reactor (17) in the switching circuit (3).
And a smoothing capacitor (18) connected via the smoothing capacitor (18), and a DC output is taken out from the smoothing capacitor (18). The switching circuit (3) consists of multiple pairs of switching elements connected in a bridge.
(4,5; 6,7; 8,9) and multiple pairs of switching elements (4,5; 6,7;
Backflow prevention rectifiers (10, 9) connected in series with each
~ 15) and. Connect a free-wheeling rectifier (16) between the switching circuit (3) and the smoothing capacitor (18), and connect between the main terminals of multiple pairs of switching elements (4,5; 6,7; 8,9). A zero voltage circuit (49) for switching the voltage to a low level is a switching circuit.
It is connected between (3) and the return rectifying element (16). Controls two switching elements (4,5; 6,7; 8,9) facing each other of a plurality of pairs of switching elements (4,5; 6,7; 8,9) at the same time and controls the zero voltage circuit. (49) sets the voltage between both main terminals of the switching elements (4,5; 6,7; 8,9) of multiple pairs to a low level, and then switches the switching elements (4,5; 6,7; 8 of multiple pairs). , 9) is turned on to control the switching circuit from the AC power supply (1).
Controls the AC input current (I U0 , I V0 , I W0 ) flowing in (3) in a sine wave shape and outputs a constant voltage DC from the smoothing capacitor (18).
Take out (V DC ). Negative side switching element of each pair (5, 7,
The backflow prevention rectifiers (10 to 15) connected in series with 9) prevent the backflow of the AC input current (I U , I V , I W ) from the AC power supply (1). Negative side switching element (5, 7,
No reverse current flows in 9). Therefore, the positive side switching element (4, 6, 8) and the negative side switching element (5, 7,
9) can be turned on / off at the same time for each pair, so a separate circuit (36, 37, 38) for separating the control signal into positive and negative sides is not required, and the control terminals of each switching element (4 to 9) The number of ON / OFF control signals (V G1 to V G6 ) applied to
The configuration of (21) can be simplified. Along with this, AC power supply (1)
AC current (I U0 , I
V0 , I W0 ) can be controlled in a sinusoidal manner to increase the input power factor to approximately 1.0 and a constant voltage DC output from the smoothing capacitor (18).
(V DC ) can be taken out. When the switching elements (4, 6, 8) of the switching circuit (3) are turned off, the stored energy of the DC reactor (17) and the charge of the smoothing capacitor (18) are released, and the DC reactor (17) and the smoothing capacitor are discharged.
Current can flow through the paths of (18), the load (39), and the return rectifying element (16).

【0014】ゼロ電圧回路(49)により複数対のスイッチ
ング素子(4,5;6,7;8,9)の両主端子間の電圧を低レベル
にした後に複数対のスイッチング素子(4,5;6,7;8,9)を
ターンオン制御することにより、各スイッチング素子(4
〜9)のオン時にゼロ電圧スイッチング(ZVS)となる
ので、各スイッチング素子(4〜9)のスイッチング損失を
低減して高効率及び低ノイズ化を図ることが可能とな
る。
After the voltage between both main terminals of the plural pairs of switching elements (4,5; 6,7; 8,9) is set to a low level by the zero voltage circuit (49), the plural pairs of switching elements (4,5 By turning on (6,7; 8,9), each switching element (4
Since the zero voltage switching (ZVS) is performed when (9 to 9) is turned on, it is possible to reduce the switching loss of each switching element (4 to 9) to achieve high efficiency and low noise.

【0015】また、複数対のスイッチング素子(4,5;6,
7;8,9)を全て同時にターンオンする場合は、交流電源
(1)から最も高い電圧が印加される一方の逆流防止用整
流素子(10〜15)のみが導通状態となり、他方の逆流防止
用整流素子(10〜15)は非導通状態となる。このため、交
流電源(1)から印加電圧の高い一方のスイッチング素子
(4〜9)から電流が流れ、一方のスイッチング素子(4〜9)
がオフした後に印加電圧の低い他方のスイッチング素子
(4〜9)のオン状態を保持すれば、交流電源(1)から供給
される電流は印加電圧の最も高いスイッチング素子(4〜
9)に自然に転流する。したがって、各線電流パルス信号
(VSU,VSV,VSW)の符号を判別する符号判別回路(33,34,3
5)が不要となるので、制御回路(21)の構成を更に簡素化
できる。
Further, a plurality of pairs of switching elements (4,5; 6,
7; 8,9) are all turned on at the same time, AC power supply
Only one of the backflow preventing rectifiers (10 to 15) to which the highest voltage is applied from (1) becomes conductive, and the other backflow preventing rectifiers (10 to 15) becomes non-conductive. For this reason, one switching element with a high applied voltage from the AC power supply (1)
Current flows from (4 to 9) and one switching element (4 to 9)
The other switching element with low applied voltage after turning off
If the ON state of (4 to 9) is maintained, the current supplied from the AC power supply (1) will cause the switching element (4 to
Commute to 9) naturally. Therefore, each line current pulse signal
(V SU , V SV , V SW ) code discrimination circuit (33,34,3
Since 5) becomes unnecessary, the configuration of the control circuit (21) can be further simplified.

【0016】また、ゼロ電圧回路(49)により複数対のス
イッチング素子(4,5;6,7;8,9)の両主端子間の電圧を低
レベルにした後、複数対のスイッチング素子(4,5;6,7;
8,9)のうちのいずれか1対を遅れてオン状態に切り換え
る場合は、交流電源(1)から高い電圧が印加されるスイ
ッチング素子(4〜9)と低い電圧が印加されるスイッチン
グ素子(4〜9)との電圧差が小さいときに印加電圧の低い
スイッチング素子(4〜9)を印加電圧の高いスイッチング
素子(4〜9)のオン期間だけ遅延させてオン状態に切り換
えることにより、交流電源(1)から供給される電流を印
加電圧の高いスイッチング素子(4〜9)に確実に転流させ
ることができる。
Further, after the voltage between both main terminals of the plural pairs of switching elements (4,5; 6,7; 8,9) is set to a low level by the zero voltage circuit (49), the plural pairs of switching elements ( 4,5; 6,7;
When switching any one of the pair (8, 9) to the ON state with a delay, a switching element (4 to 9) to which a high voltage is applied from the AC power supply (1) and a switching element (4 to 9) to which a low voltage is applied. 4-9), the switching element (4-9) with a low applied voltage is delayed by the ON period of the switching element (4-9) with a high applied voltage to switch to the ON state. The current supplied from the power source (1) can be surely commutated to the switching elements (4 to 9) having a high applied voltage.

【0017】更に、交流電源(1)の相数に相当する数の
スイッチング回路(3)と、スイッチング回路(3)と同数の
直流リアクトル(17)とをフィルタ回路(2)と平滑コンデ
ンサ(18)との間に並列接続した場合は、交流電源(1)の
相数に相当する数のスイッチング回路(3)を単相ブリッ
ジ構成にして、スイッチング回路(3)を交流電源(1)の相
毎にオン・オフ制御できるので、スイッチング回路(3)
及び制御回路(21)の構成を簡素化できると共に、大容量
の直流出力を得ることが可能である。複数対のスイッチ
ング素子(4,5;6,7;8,9)の相対する2つのスイッチング
素子(4,5;6,7;8,9)を同時にオン・オフ制御する制御回
路(21)は、複数対のスイッチング素子(4,5;6,7;8,9)に
出力信号を発生する絶対値検出回路(40,41,42)と、絶対
値検出回路(40,41,42)に出力を付与する線電流パルス変
換用コンパレータ(30,31,32)と、電流基準信号(VRUV,
RVW,VRWU)を発生して線電流パルス変換用コンパレー
タ(30,31,32)に付与する相電流基準信号発生回路(25)と
を備えている。
Further, a switching circuit (3) of a number corresponding to the number of phases of the AC power supply (1), a DC reactor (17) of the same number as the switching circuit (3), a filter circuit (2) and a smoothing capacitor (18). When connected in parallel with the AC power supply (1), the number of switching circuits (3) corresponding to the number of phases of the AC power supply (1) is set to a single-phase bridge configuration, and the switching circuit (3) is connected to the phase of the AC power supply (1). Since it can be turned on and off for each, switching circuit (3)
Also, the structure of the control circuit (21) can be simplified, and a large capacity DC output can be obtained. Control circuit (21) for simultaneously turning on / off two opposing switching elements (4,5; 6,7; 8,9) of a plurality of pairs of switching elements (4,5; 6,7; 8,9) Is an absolute value detection circuit (40,41,42) that generates output signals to a plurality of pairs of switching elements (4,5; 6,7; 8,9), and an absolute value detection circuit (40,41,42) A line current pulse conversion comparator (30, 31, 32) for applying an output to the current reference signal (V RUV ,
And a phase current reference signal generation circuit (25) for generating V RVW , V RWU ) and applying it to the line current pulse conversion comparators (30, 31, 32).

【0018】[0018]

【発明の実施の形態】以下、本発明によるAC−DCコ
ンバータの一実施の形態を図1〜図5に基づいて説明す
る。但し、これらの図面では図7〜図11に示す箇所と
実質的に同一の部分には同一の符号を付し、その説明を
省略する。図1及び図2に示すように、本実施の形態の
AC−DCコンバータは、図7に示す従来のAC−DC
コンバータの制御回路(21)内の符号判別回路(33,34,35)
及び分別回路(36,37,38)を絶対値検出回路(40,41,42)に
置き換え、各絶対値検出回路(40,41,42)の出力信号
A1,VA2,VA3によりスイッチング回路(3)の相対する
第1及び第2の電力変換用IGBT(4,5)、第3及び第
4の電力変換用IGBT(6,7)並びに第5及び第6の電
力変換用IGBT(8,9)を一対毎に同時にオン・オフ制
御する点に特徴がある。即ち、各絶対値検出回路(40,4
1,42)の出力信号VA1,VA2,VA3は、それぞれスイッチ
ング回路(3)内の第1及び第2の電力変換用IGBT(4,
5)、第3及び第4の電力変換用IGBT(6,7)並びに第
5及び第6の電力変換用IGBT(8,9)のオン・オフ制
御信号としてそれぞれのゲート端子に付与される。ま
た、図1に示すように、第1〜第6の電力変換用IGB
T(4〜9)のコレクタ−エミッタ端子間には第1〜第6の
スナバ用コンデンサ(43〜48)がそれぞれ接続され、スイ
ッチング回路(3)と還流用ダイオード(16)との間にはゼ
ロ電圧回路(49)が設けられている。ゼロ電圧回路(49)
は、8つのダイオード(50〜57)と、2つの1次巻線(58
a,58b)及び2次巻線(58c)を有するトランス(58)と、2
つの転流用IGBT(59,60)と、共振用コンデンサ(61)
と、転流制御回路(62)とから構成されている。2つの転
流用IGBT(59,60)は転流制御回路(62)によりオン・
オフ制御され、スイッチング回路(3)内の第1〜第6の
電力変換用IGBT(4〜9)のターンオン直前にゼロ電圧
回路(49)を動作することにより、還流用ダイオード(16)
の両端の電圧、即ち直流リンク電圧VDLが略0Vにな
る。その他の回路構成は、図7に示す従来のAC−DC
コンバータと略同様である。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of an AC-DC converter according to the present invention will be described below with reference to FIGS. However, in these drawings, the substantially same parts as those shown in FIGS. 7 to 11 are designated by the same reference numerals, and the description thereof will be omitted. As shown in FIGS. 1 and 2, the AC-DC converter of the present embodiment is the conventional AC-DC converter shown in FIG.
Sign discriminating circuit (33, 34, 35) in converter control circuit (21)
And the sorting circuit (36, 37, 38) is replaced with the absolute value detection circuit (40, 41, 42), and switching is performed by the output signal V A1 , V A2 , V A3 of each absolute value detection circuit (40, 41, 42). The first and second power conversion IGBTs (4,5), the third and fourth power conversion IGBTs (6, 7) and the fifth and sixth power conversion IGBTs (6, 7) facing each other in the circuit (3) The feature is that ON / OFF control is performed simultaneously for each pair of (8, 9). That is, each absolute value detection circuit (40, 4
1, 42) output signals V A1 , V A2 , V A3 are respectively applied to the first and second power conversion IGBTs (4, 4) in the switching circuit (3).
5), the third and fourth power conversion IGBTs (6, 7) and the fifth and sixth power conversion IGBTs (8, 9) are applied to the respective gate terminals as ON / OFF control signals. Further, as shown in FIG. 1, first to sixth power conversion IGBTs are used.
The first to sixth snubber capacitors (43 to 48) are connected between the collector and emitter terminals of T (4 to 9), respectively, and between the switching circuit (3) and the free wheeling diode (16). A zero voltage circuit (49) is provided. Zero Voltage Circuit (49)
Consists of 8 diodes (50-57) and 2 primary windings (58
a, 58b) and a transformer (58) having a secondary winding (58c), and 2
Two commutation IGBTs (59, 60) and a resonance capacitor (61)
And a commutation control circuit (62). The two commutation IGBTs (59, 60) are turned on by the commutation control circuit (62).
The free wheeling diode (16) is controlled to be turned off, and the zero voltage circuit (49) is operated immediately before turning on the first to sixth power conversion IGBTs (4 to 9) in the switching circuit (3).
The voltage across both ends of the DC link voltage, that is, the DC link voltage V DL becomes approximately 0V. The other circuit configuration is the conventional AC-DC shown in FIG.
It is almost the same as the converter.

【0019】次に、図1に示すAC−DCコンバータの
動作について説明する。三相交流電源(1)から供給され
るU相、V相及びW相の交流入力電圧VU,VV,VWの波
形を図3(A)に示し、図3(A)に示す微小期間T1,T2,
3,T4での図1に示す第1〜第6の電力変換用IGB
T(4〜9)のスイッチング波形S1〜S6をそれぞれ図3
(B)〜(G)に示す。図3(A)に示すように、微小期間T
1でのU相、V相及びW相の交流入力電圧VU,VV,VW
交流入力電圧VU,VV,VWの絶対値レベルの大小関係は
U>VV>VWであるから、図3(B)及び(C)並びに図
3(D)及び(E)に示すようにU相アームの第1及び第2
の電力変換用IGBT(4,5)並びにV相アームの第3及
び第4の電力変換用IGBT(6,7)がそれぞれ同時にオ
ン状態となる。その後、第1及び第2の電力変換用IG
BT(4,5)のオン期間中に第3及び第4の電力変換用I
GBT(6,7)が同時にオフ状態になると、図3(F)及び
(G)に示すようにW相アームの第5及び第6の電力変換
用IGBT(8,9)が同時にオン状態となる。続いて、図
3(A)に示す微小期間T2でのU相、V相及びW相の交
流入力電圧VU,VV,VWの絶対値レベルの大小関係はVU
>VW>VVであるから、図3(B)及び(C)並びに図3
(F)及び(G)に示すようにU相アームの第1及び第2の
電力変換用IGBT(4,5)並びにW相アームの第5及び
第6の電力変換用IGBT(8,9)がそれぞれ同時にオン
状態となる。その後、第1及び第2の電力変換用IGB
T(4,5)のオン期間中に第5及び第6の電力変換用IG
BT(8,9)が同時にオフ状態になると、図3(D)及び
(E)に示すようにV相アームの第3及び第4の電力変換
用IGBT(7)が同時にオン状態となる。また、図3
(A)に示す微小期間T3でのU相、V相及びW相の交流
入力電圧VU,VV,VWの絶対値レベルの大小関係はVV
W>VUであるから、図3(D)及び(E)並びに図3(F)
及び(G)に示すようにV相アームの第3及び第4の電力
変換用IGBT(6,7)並びにW相アームの第5及び第6
の電力変換用IGBT(8,9)がそれぞれ同時にオン状態
となる。その後、第3及び第4の電力変換用IGBT
(6,7)のオン期間中に第5及び第6の電力変換用IGB
T(8,9)が同時にオフ状態になると、図3(B)及び(C)
に示すようにU相アームの第1及び第2の電力変換用I
GBT(4,5)が同時にオン状態となる。更に、図3(A)
に示す微小期間T4でのU相、V相及びW相の交流入力
電圧VU,VV,VWの絶対値レベルの大小関係はVU>VV
>VWであるから、図3(B)及び(C)並びに図3(D)及
び(E)に示すようにU相アームの第1及び第2の電力変
換用IGBT(4,5)並びにV相アームの第3及び第4の
電力変換用IGBT(6,7)がそれぞれ同時にオン状態と
なる。その後、第1及び第2の電力変換用IGBT(4,
5)のオン期間中に第3及び第4の電力変換用IGBT
(6,7)が同時にオフ状態になると、図3(F)及び(G)に
示すようにW相アームの第5及び第6の電力変換用IG
BT(8,9)が同時にオン状態となる。
Next, the operation of the AC-DC converter shown in FIG. 1 will be described. Waveforms of U-phase, V-phase, and W-phase AC input voltages V U , V V , and V W supplied from the three-phase AC power supply (1) are shown in FIG. Period T 1 , T 2 ,
First to sixth power conversion IGBs shown in FIG. 1 at T 3 and T 4 .
The switching waveforms S 1 to S 6 of T (4 to 9) are shown in FIG.
It shows in (B)-(G). As shown in FIG. 3A, the minute period T
U phase at 1, V-phase and W-phase of the AC input voltage V U, V V, the AC input voltage V U of V W, V V, the magnitude relation between the absolute value level of V W V U> V V> V Since it is W , as shown in FIGS. 3 (B) and (C) and FIGS. 3 (D) and (E), the first and second U-phase arms are
The power conversion IGBTs (4,5) and the third and fourth power conversion IGBTs (6, 7) of the V-phase arm are simultaneously turned on. After that, the first and second power conversion IGs
Third and fourth power conversion I during the on period of BT (4,5)
When the GBT (6,7) is turned off at the same time, FIG. 3 (F) and
As shown in (G), the fifth and sixth power conversion IGBTs (8, 9) of the W-phase arm are simultaneously turned on. Then, U-phase in a minute period T 2 shown in FIG. 3 (A), V-phase and W-phase of the AC input voltage V U, V V, the magnitude relationship of the absolute value level of V W is V U
> V W > V V , so that FIG. 3 (B) and (C) and FIG.
As shown in (F) and (G), the first and second power conversion IGBTs (4,5) of the U-phase arm and the fifth and sixth power conversion IGBTs (8, 9) of the W-phase arm. Are turned on at the same time. Thereafter, the first and second power conversion IGBs
The fifth and sixth power conversion IGs during the ON period of T (4,5)
When BT (8,9) is turned off at the same time, the data shown in FIG.
As shown in (E), the third and fourth power conversion IGBTs (7) of the V-phase arm are simultaneously turned on. Also, FIG.
The magnitude relationship between the absolute value levels of the U-phase, V-phase, and W-phase AC input voltages V U , V V , and V W in the minute period T 3 shown in (A) is V V >.
Since V W > V U , FIG. 3 (D) and (E) and FIG. 3 (F)
And (G), the third and fourth power conversion IGBTs (6, 7) of the V-phase arm and the fifth and sixth of the W-phase arm.
The power conversion IGBTs (8, 9) are simultaneously turned on. Then, the third and fourth power conversion IGBTs
5th and 6th power conversion IGB during the ON period of (6, 7)
When T (8,9) is turned off at the same time, the signals shown in FIGS.
As shown in FIG. 1, the first and second power conversion I of the U-phase arm
GBT (4,5) is turned on at the same time. Furthermore, FIG. 3 (A)
U-phase in a minute period T 4 shown in, V-phase and W-phase of the AC input voltage V U, V V, the magnitude relation between the absolute value level of V W V U> V V
> V W , therefore, as shown in FIGS. 3 (B) and (C) and FIGS. 3 (D) and (E), the first and second power conversion IGBTs (4,5) of the U-phase arm and The third and fourth power conversion IGBTs (6, 7) of the V-phase arm are simultaneously turned on. After that, the first and second power conversion IGBTs (4,
Third and fourth power conversion IGBTs during the ON period of 5)
When (6, 7) are turned off at the same time, as shown in FIGS. 3 (F) and (G), the fifth and sixth power conversion IGs of the W-phase arm
BT (8,9) is turned on at the same time.

【0020】図3(A)に示す微小期間T1において、ス
イッチング回路(3)のU相アームの第1及び第2の電力
変換用IGBT(4,5)並びにV相アームの第3及び第4
の電力変換用IGBT(6,7)がオン状態のとき、三相交
流電源(1)のU相、V相及びW相の電圧VU,VV,VWの絶
対値レベルの関係がVU>VV>VWであるから、三相交
流電源(1)のU相出力、フィルタ回路(2)、第1の逆流防
止用ダイオード(10)、第1の電力変換用IGBT(4)、
直流リアクトル(17)、平滑コンデンサ(18)並びに負荷(3
9)、第4の電力変換用IGBT(7)、第4の逆流防止用
ダイオード(13)、フィルタ回路(2)、三相交流電源(1)の
V相出力の経路で電流が流れ、直流リアクトル(17)にエ
ネルギが蓄積されると共に平滑コンデンサ(18)が充電さ
れる。このとき、三相交流電源(1)のU相出力からフィ
ルタ回路(2)を介してスイッチング回路(3)のU相アーム
の負側に流れる電流は第2の逆流防止用ダイオード(11)
により阻止される。また、三相交流電源(1)のU相出力
からフィルタ回路(2)、スイッチング回路(3)の第1の逆
流防止用ダイオード(10)及び第1の電力変換用IGBT
(4)を介してV相アームの正側に流れる電流は第3の逆
流防止用ダイオード(12)により阻止される。したがっ
て、スイッチング回路(3)内のU相アームの負側の第2
の電力変換用IGBT(5)とV相アームの正側の第3の
電力変換用IGBT(6)には逆方向の電流が流れない。
In the minute period T 1 shown in FIG. 3 (A), the first and second power conversion IGBTs (4,5) of the U-phase arm and the third and third V-phase arm of the switching circuit (3). Four
When the power conversion IGBTs (6, 7) are turned on, the relationship between the absolute value levels of the U-phase, V-phase, and W-phase voltages V U , V V , and V W of the three-phase AC power supply (1) is V. because it is U> V V> V W, U -phase output of the three-phase AC power source (1), the filter circuit (2), the first backflow prevention diode (10), the first power conversion IGBT (4) ,
DC reactor (17), smoothing capacitor (18) and load (3
9), the fourth power conversion IGBT (7), the fourth backflow prevention diode (13), the filter circuit (2), the current flows through the V-phase output path of the three-phase AC power supply (1), and the DC Energy is accumulated in the reactor (17) and the smoothing capacitor (18) is charged. At this time, the current flowing from the U-phase output of the three-phase AC power supply (1) through the filter circuit (2) to the negative side of the U-phase arm of the switching circuit (3) is the second reverse current prevention diode (11).
Blocked by. In addition, the U-phase output of the three-phase AC power supply (1) to the filter circuit (2), the first backflow prevention diode (10) of the switching circuit (3), and the first power conversion IGBT.
The current flowing to the positive side of the V-phase arm via (4) is blocked by the third backflow prevention diode (12). Therefore, the second negative side of the U-phase arm in the switching circuit (3)
No reverse current flows in the power conversion IGBT (5) and the third power conversion IGBT (6) on the positive side of the V-phase arm.

【0021】U相アームの第1及び第2の電力変換用I
GBT(4,5)のオン期間中にV相アームの第3及び第4
の電力変換用IGBT(6,7)が同時にオフ状態になる
と、W相アームの第5及び第6の電力変換用IGBT
(8,9)が同時にオン状態となり、三相交流電源(1)のU相
出力、フィルタ回路(2)、第1の逆流防止用ダイオード
(10)、第1の電力変換用IGBT(4)、直流リアクトル
(17)、平滑コンデンサ(18)並びに負荷(39)、第6の電力
変換用IGBT(9)、第6の逆流防止用ダイオード(1
5)、フィルタ回路(2)、三相交流電源(1)のW相出力の経
路で電流が流れる。これにより、引き続き直流リアクト
ル(17)にエネルギが蓄積されると共に平滑コンデンサ(1
8)が充電される。このとき、三相交流電源(1)のU相出
力からフィルタ回路(2)、スイッチング回路(3)の第1の
逆流防止用ダイオード(10)及び第1の電力変換用IGB
T(4)を介してW相アームの正側に流れる電流は第5の
逆流防止用ダイオード(14)により阻止されるため、スイ
ッチング回路(3)内のW相アームの正側の第5の電力変
換用IGBT(8)には逆方向の電流が流れない。
First and second power conversion I of the U-phase arm
The 3rd and 4th of the V-phase arm during the ON period of GBT (4,5)
When the power conversion IGBTs (6, 7) are simultaneously turned off, the fifth and sixth power conversion IGBTs of the W-phase arm
(8, 9) are turned on at the same time, the U-phase output of the three-phase AC power supply (1), the filter circuit (2), and the first backflow prevention diode
(10), 1st power conversion IGBT (4), DC reactor
(17), smoothing capacitor (18) and load (39), sixth power conversion IGBT (9), sixth backflow prevention diode (1
5), the filter circuit (2), the current flows through the W-phase output path of the three-phase AC power supply (1). As a result, energy is continuously accumulated in the DC reactor (17) and the smoothing capacitor (1
8) is charged. At this time, from the U-phase output of the three-phase AC power supply (1) to the filter circuit (2), the first backflow prevention diode (10) of the switching circuit (3), and the first power conversion IGBT.
The current flowing to the positive side of the W-phase arm via T (4) is blocked by the fifth backflow prevention diode (14), so that the fifth positive-side current of the W-phase arm in the switching circuit (3) is blocked. A reverse current does not flow in the power conversion IGBT (8).

【0022】その後、スイッチング回路(3)の全ての電
力変換用IGBT(4〜9)がオフ状態になると、直流リア
クトル(17)の蓄積エネルギ及び平滑コンデンサ(18)の電
荷が放出され、直流リアクトル(17)、平滑コンデンサ(1
8)並びに負荷(39)、還流用ダイオード(16)の経路で電流
が流れる。図3(A)に示すその他の微小期間T2,T3,T
4の場合についても前記と略同様に動作する。以上によ
り、一定レベルの直流電流ILが直流リアクトル(17)に
流れ、平滑コンデンサ(18)の両端に直流出力電圧VDC
発生する。
After that, when all the power conversion IGBTs (4 to 9) of the switching circuit (3) are turned off, the stored energy of the DC reactor (17) and the electric charge of the smoothing capacitor (18) are discharged, and the DC reactor is discharged. (17), smoothing capacitor (1
A current flows through the route of 8), the load (39), and the free wheeling diode (16). Other minute periods T 2 , T 3 , T shown in FIG.
In the case of 4 , the operation is similar to the above. As a result, a constant level DC current I L flows through the DC reactor (17), and a DC output voltage V DC is generated across the smoothing capacitor (18).

【0023】スイッチング回路(3)の第1〜第6の電力
変換用IGBT(4〜9)のオン・オフ動作により平滑コン
デンサ(18)の両端から出力される直流出力電圧VDCは、
制御回路(21)内の第1の誤差増幅器(23)にて基準電源(2
2)の基準電圧VRDと比較され、直流出力電圧VDC及び基
準電圧VRDの誤差電圧信号VE1が第1の誤差増幅器(23)
から出力される。第1の誤差増幅器(23)の誤差電圧信号
E1は、第2の誤差増幅器(24)において電流検出器(19)
により検出された直流リアクトル(17)の検出電圧VL
比較され、誤差電圧信号VE1及び検出電圧VLの誤差電
圧信号VE2が第2の誤差増幅器(24)から出力される。第
2の誤差増幅器(24)の誤差電圧信号VE2は、相電圧検出
用トランス(20)の検出電圧VU,VV,VWと共に相電流基
準信号発生回路(25)に入力され、検出電圧VU,VV,VW
及び誤差電圧信号VE2に基づいて相電流基準信号発生回
路(25)から図4(A)に示すようなU相、V相及びW相の
電流基準信号VRUV,VRVW,VRWUが出力される。相電流
基準信号発生回路(25)のU相、V相及びW相の電流基準
信号VRUV,VRVW,VRWUは、各PWMコンパレータ(27,2
8,29)において三角波発振回路(26)の三角波信号VTとそ
れぞれ比較され、電流基準信号VRUV,VRVW,VRWUと三
角波信号VTとの関係がVRUV,VRVW,VRWU<VTのとき
に低レベルとなり、VRUV,VRVW,VRWU>VTのときに高
レベルとなる図4(B),(C),(D)に示すようなPWM変
調信号VPUV,VPVW,VPWUが各PWMコンパレータ(27,2
8,29)から出力される。各PWMコンパレータ(27,28,2
9)のPWM変調信号VPUV,VPVW,VPWUは、それぞれ線
電流パルス変換用コンパレータ(30,31,32)にて図4
(E),(F),(G)に示すような線電流パルス信号VPUV
PWU=VS U;VPVW−VPUV=VSV;VPWU−VPVW=V
SWに変換される。各線電流パルス変換用コンパレータ(3
0,31,32)の線電流パルス信号VSU,VSV,VSWはそれぞれ
絶対値検出回路(40,41,42)に入力され、図4(H),(I),
(J)に示すような絶対値検出回路(40,41,42)の出力信号
A1,VA2,VA3がそれぞれスイッチング回路(3)のU相
アームの第1及び第2のIGBT(4,5)、V相アームの
第3及び第4のIGBT(6,7)並びにW相アームの第5
及び第6の電力変換用IGBT(8,9)のゲート端子に各
アーム毎に付与される。
The DC output voltage V DC output from both ends of the smoothing capacitor (18) by the on / off operation of the first to sixth power conversion IGBTs (4 to 9) of the switching circuit (3) is
In the first error amplifier (23) in the control circuit (21), the reference power source (2
Is compared with a reference voltage V RD 2), the error voltage signal V E1 of the DC output voltage V DC and reference voltage V RD is the first error amplifier (23)
Is output from. The error voltage signal V E1 of the first error amplifier (23) is supplied to the current detector (19) in the second error amplifier (24).
Is compared with the detected voltage V L detected DC reactor (17), the error voltage signal V E2 of the error voltage signal V E1 and the detection voltage V L is outputted from the second error amplifier (24). The error voltage signal V E2 of the second error amplifier (24) is input to the phase current reference signal generation circuit (25) together with the detection voltages V U , V V and V W of the phase voltage detection transformer (20) and detected. Voltage V U , V V , V W
And the phase current reference signal generation circuit (25) outputs current reference signals V RUV , V RVW and V RWU of U phase, V phase and W phase as shown in FIG. 4 (A) based on the error voltage signal V E2 . To be done. The U-phase, V-phase, and W-phase current reference signals V RUV , V RVW , and V RWU of the phase current reference signal generation circuit (25) are supplied to the PWM comparators (27, 2).
8, 29) is compared with the triangular wave signal V T of the triangular wave oscillator circuit 26, respectively, and the relationship between the current reference signals V RUV , V RVW , V RWU and the triangular wave signal V T is V RUV , V RVW , V RWU < PWM modulation signal V PUV , as shown in FIGS. 4B , 4C , and 4D , which has a low level when V T , and has a high level when V RUV , V RVW , V RWU > V T V PVW and V PWU are PWM comparators (27, 2
It is output from (8,29). Each PWM comparator (27, 28, 2
The PWM modulation signals V PUV , V PVW , and V PWU of 9) are respectively obtained by the line current pulse conversion comparators (30, 31, 32) in FIG.
Line current pulse signal V PUV − as shown in (E), (F) and (G)
V PWU = V S U ; V PVW -V PUV = V SV ; V PWU -V PVW = V
Converted to SW . Each line current pulse conversion comparator (3
The line current pulse signals V SU , V SV and V SW of (0, 31, 32) are input to the absolute value detection circuits (40, 41, 42), respectively, and are input to the absolute value detection circuits (40, 41, 42) shown in FIGS.
The output signals V A1 , V A2 , V A3 of the absolute value detection circuit (40, 41, 42) as shown in (J) are respectively the first and second IGBTs (4) of the U-phase arm of the switching circuit (3). , 5), the third and fourth IGBTs (6,7) of the V-phase arm and the fifth IGBT of the W-phase arm.
And a gate terminal of the sixth power conversion IGBT (8, 9) for each arm.

【0024】また、ゼロ電圧回路(49)の動作の概略は以
下の通りである。転流制御回路(62)から2つの転流用I
GBT(59,60)の各ゲート端子に図5(A)に示す制御信
号VZが付与され、2つの転流用IGBT(59,60)が同時
にオフ状態からオン状態になると、図5(B)に示すよう
に2つの転流用IGBT(59,60)のコレクタ−エミッタ
端子間の電圧VCE1,VCE2が0Vまで降下する。これと
共に、トランス(58)の2つの1次巻線(58a,58b)及びス
イッチング回路(3)内の第1〜第6のスナバ用コンデン
サ(43〜48)が共振して2つの転流用IGBT(59,60)に
共振電流が流れ、各転流用IGBT(59,60)に流れる電
流IC1,IC2が図5(C)に示すように正弦波状に上昇す
る。これにより、スイッチング回路(3)内の第1〜第6
のスナバ用コンデンサ(43,45,47;44,46,48)から各相ア
ームの正側及び負側に接続された6つのダイオード(50,
52,54;51,53,55)と2つの転流用IGBT(59,60)を介し
てトランス(58)の2つの1次巻線(58a,58b)に電流が流
れ、各1次巻線(58a,58b)にエネルギが蓄積される。こ
のとき、共振用コンデンサ(61)は図示の極性で直流出力
電圧VDCまで充電されている。前記の状態で、図5(A)
に示す転流制御回路(62)の制御信号VZの電圧レベルを
高(H)レベルから低(L)レベルにして2つの転流用
IGBT(59,60)をオン状態からオフ状態にすると、ト
ランス(58)の2つの1次巻線(58a,58b)に蓄積されたエ
ネルギが放出されるので、2つの転流用IGBT(59,6
0)のコレクタ−エミッタ端子間にリンギング電圧が発生
し、2つの転流用IGBT(59,60)のコレクタ−エミッ
タ端子間の電圧VCE1,VCE2が図5(B)に示すように上
昇し、減衰振動しながら一定値に収束する。これによ
り、トランス(58)の2次巻線(58c)に正方向の電圧が発
生し、ダイオード(56)を介して図示とは逆の極性で共振
用コンデンサ(61)が充電され、共振用コンデンサ(61)の
両端の電圧が略0Vとなる。このとき、還流用ダイオー
ド(16)の両端の電圧、即ち直流リンク電圧VDLが略0V
となるので、スイッチング回路(3)の第1〜第6の電力
変換用IGBT(4〜9)のコレクタ−エミッタ端子間の電
圧が略0Vとなる。したがって、この期間内に制御回路
(21)の出力信号VA1,VA2,VA3を図5(D)に示すように
低レベルから高レベルにしてスイッチング回路(3)内の
第1〜第6の電力変換用IGBT(4,5;6,7;8,9)をオフ
状態からオン状態にすれば、第1〜第6の電力変換用I
GBT(4〜9)のターンオン時においてゼロ電圧スイッチ
ング(ZVS)となる。また、第1〜第6の電力変換用
IGBT(4〜9)のターンオフ時は、第1〜第6のスナバ
用コンデンサ(43〜48)がスナバとして作用して第1〜第
6の電力変換用IGBT(4〜9)のコレクタ−エミッタ端
子間の電圧が略0Vから緩やかに上昇するので、第1〜
第6の電力変換用IGBT(4〜9)のターンオフ時におい
てもゼロ電圧スイッチングとなる。
The outline of the operation of the zero voltage circuit (49) is as follows. Two commutation control circuits (62) for commutation I
When the control signal V Z shown in FIG. 5A is applied to each gate terminal of the GBT (59, 60) and the two commutation IGBTs (59, 60) simultaneously change from the off state to the on state, the gate signal shown in FIG. ), The voltages V CE1 and V CE2 between the collector and emitter terminals of the two commutation IGBTs (59, 60) drop to 0V. At the same time, the two primary windings (58a, 58b) of the transformer (58) and the first to sixth snubber capacitors (43 to 48) in the switching circuit (3) resonate to cause two commutation IGBTs. A resonance current flows in (59, 60), and the currents I C1 and I C2 flowing in each commutation IGBT (59, 60) rise in a sinusoidal shape as shown in FIG. 5 (C). As a result, the first to sixth parts in the switching circuit (3) are
From the snubber capacitors (43,45,47; 44,46,48) of the six diodes (50,50) connected to the positive and negative sides of each phase arm.
52,54; 51,53,55) and two commutation IGBTs (59,60) through the two primary windings (58a, 58b) of the transformer (58), each primary winding Energy is stored in (58a, 58b). At this time, the resonance capacitor (61) is charged to the DC output voltage V DC with the polarity shown. In the above state, FIG. 5 (A)
When the voltage level of the control signal V Z of the commutation control circuit (62) is changed from the high (H) level to the low (L) level to turn the two commutation IGBTs (59, 60) from the on state to the off state, Since the energy accumulated in the two primary windings (58a, 58b) of the transformer (58) is released, the two commutation IGBTs (59, 6)
A ringing voltage is generated between the collector and emitter terminals of (0), and the voltages V CE1 and V CE2 between the collector and emitter terminals of the two commutation IGBTs (59, 60) rise as shown in FIG. 5 (B). , It converges to a constant value while damping vibration. As a result, a voltage in the positive direction is generated in the secondary winding (58c) of the transformer (58), the resonance capacitor (61) is charged through the diode (56) with the opposite polarity to that shown in the drawing, and the resonance capacitor (61) is charged. The voltage across the capacitor (61) becomes approximately 0V. At this time, the voltage across the free wheeling diode (16), that is, the DC link voltage V DL is approximately 0 V.
Therefore, the voltage between the collector and emitter terminals of the first to sixth power conversion IGBTs (4 to 9) of the switching circuit (3) becomes approximately 0V. Therefore, within this period, the control circuit
The output signals V A1 , V A2 , V A3 of (21) are changed from low level to high level as shown in FIG. 5 (D), and the first to sixth power conversion IGBTs (4) in the switching circuit (3) are , 5; 6,7; 8,9) from the off state to the on state, the first to sixth power conversion I
Zero voltage switching (ZVS) occurs when the GBTs (4 to 9) are turned on. Further, when the first to sixth power conversion IGBTs (4 to 9) are turned off, the first to sixth snubber capacitors (43 to 48) act as snubbers to operate the first to sixth power conversions. Since the voltage between the collector and emitter terminals of the IGBTs (4 to 9) for use rises gradually from approximately 0V,
Zero voltage switching is performed even when the sixth power conversion IGBT (4 to 9) is turned off.

【0025】本実施の形態のAC−DCコンバータで
は、スイッチング回路(3)の第1〜第6の電力変換用I
GBT(4,5;6,7;8,9)の相対する2つの電力変換用IG
BT(4,6,8;5,7,9)を同時にオン・オフ制御することに
より、三相交流電源(1)からフィルタ回路(2)を介してス
イッチング回路(3)のU相、V相及びW相アームに流れ
る交流入力電流IU,IV,IWの逆流が第1〜第6の電力
変換用IGBT(4〜9)と直列に接続された第1〜第6の
逆流防止用ダイオード(10〜15)により阻止されるので、
各相アームの負側の第2、第4及び第6の電力変換用I
GBT(5,7,9)には逆方向の電流が流れない。したがっ
て、スイッチング回路(3)の各相アームの正側の第1、
第3及び第5の電力変換用IGBT(4,6,8)と負側の第
2、第4及び第6の電力変換用IGBT(5,7,9)を各対
毎に同時にオン・オフ制御できるので、図8に示す分別
回路(36,37,38)が不要となり、第1〜第6の電力変換用
IGBT(4〜9)の各ゲート端子に付与するオン・オフ制
御信号VG1〜VG6の数を半減して制御回路(21)の構成を
簡素化することが可能である。これと共に、三相交流電
源(1)からフィルタ回路(2)を介してスイッチング回路
(3)の各相アームに流れる交流入力電流IU0,IV0,IW0
を正弦波状に制御して入力力率を略1.0に上昇できる
と共に平滑コンデンサ(18)から高安定な直流出力電圧V
DCを取り出すことができる。また、スイッチング回路
(3)の出力側に設けたゼロ電圧回路(49)により、第1〜
第6の電力変換用IGBT(4,5;6,7;8,9)のコレクタ−
エミッタ端子間の電圧が略0Vに低下した後に第1〜第
6の電力変換用IGBT(4,5;6,7;8,9)をオン状態に切
り換えることにより、各電力変換用IGBT(4〜9)のオ
ン時にゼロ電圧スイッチングとなるので、各電力変換用
IGBT(4〜9)のスイッチング損失を低減して高効率及
び低ノイズ化を図ることが可能となる。
In the AC-DC converter of the present embodiment, the switching circuit (3) includes the first to sixth power conversion I.
Two power conversion IGs of GBT (4,5; 6,7; 8,9) facing each other
By simultaneously turning on / off the BTs (4,6,8; 5,7,9), the U-phase and V-phase of the switching circuit (3) from the three-phase AC power supply (1) through the filter circuit (2) First to sixth backflow prevention in which the backflows of the AC input currents I U , I V , and I W flowing in the W-phase and W-phase arms are connected in series with the first to sixth power conversion IGBTs (4 to 9) Since it is blocked by the diode (10-15) for
The second, fourth and sixth power conversion I on the negative side of each phase arm
No reverse current flows through GBT (5,7,9). Therefore, the positive side first of each phase arm of the switching circuit (3),
The third and fifth power conversion IGBTs (4,6,8) and the negative second, fourth and sixth power conversion IGBTs (5,7,9) are simultaneously turned on / off for each pair. Since it can be controlled, the classification circuit (36, 37, 38) shown in FIG. 8 is unnecessary, and the on / off control signal V G1 given to each gate terminal of the first to sixth power conversion IGBTs (4 to 9) is eliminated. It is possible to simplify the configuration of the control circuit (21) by halving the number of V G6 . Along with this, the switching circuit from the three-phase AC power supply (1) through the filter circuit (2).
AC input current I U0 , I V0 , I W0 flowing in each phase arm of (3)
Can be controlled in a sinusoidal manner to increase the input power factor to approximately 1.0, and a smooth DC output voltage V from the smoothing capacitor (18).
DC can be taken out. Also a switching circuit
By the zero voltage circuit (49) provided on the output side of (3),
6th power conversion IGBT (4,5; 6,7; 8,9) collector
By switching the first to sixth power conversion IGBTs (4,5; 6,7; 8,9) to the ON state after the voltage between the emitter terminals has dropped to approximately 0 V, each power conversion IGBT (4 9-9), the zero voltage switching is performed, so that the switching loss of each power conversion IGBT (4-9) can be reduced to achieve high efficiency and low noise.

【0026】本実施の形態は変更が可能である。例え
ば、制御回路(21)内の三角波信号VTを発生する三角波
発振回路(26)の代わりに、出力周波数が同一で且つ最小
値から最大値に向かって比例直線的に上昇した後に最大
値から最小値に向かって急激に降下する鋸波信号を発生
する鋸波発振回路を設け、鋸波発振回路の鋸波信号の立
ち下がりに同期してスイッチング回路(3)の第1〜第6
の電力変換用IGBT(4,5;6,7;8,9)を全て同時にオフ
状態からオン状態にしてもよい。即ち、図6(A)に示す
三相交流電源(1)のU相、V相及びW相の交流入力電圧
U,VV,VWの微小期間T1において、図6(B)〜(G)の
スイッチング回路(3)内の第1〜第6の電力変換用IG
BT(4〜9)のスイッチング波形S1〜S6にそれぞれ示す
ように全ての電力変換用IGBT(4〜9)を同時にオフ状
態からオン状態にする場合、スイッチング回路(3)内の
U相アームの第1の逆流防止用ダイオード(10)のアノー
ド端子に最も高い電圧が印加されて導通状態となると共
に、第2〜第6の逆流防止用ダイオード(11〜15)が非導
通状態となる。このとき、スイッチング回路(3)内のW
相アームの第6の逆流防止用ダイオード(15)のカソード
端子に最も低い電圧が印加されるので、図6(B)及び
(G)の斜線ハッチング部に示すように第1の電力変換用
IGBT(4)及び第6の電力変換用IGBT(9)に電流が
流れる。このため、三相交流電源(1)から印加電圧の高
いU相アームの第1の電力変換用IGBT(4)から電流
が流れ、時刻t1で第1の電力変換用IGBT(4)がオフ
状態となった後に印加電圧の低いW相アームの第6の電
力変換用IGBT(9)のオン状態を保持すれば、三相交
流電源(1)からフィルタ回路(2)を介してスイッチング回
路(3)に供給される電流は図6(B)及び(F)の斜線ハッ
チング部に示すようにU相アームの第1の電力変換用I
GBT(4)からW相アームの第5の電力変換用IGBT
(8)に自然に転流する。また、図6(A)に示す微小期間
2においても前記と同様に、三相交流電源(1)から印加
電圧の高いU相アームの第2の電力変換用IGBT(5)
から電流が流れ、時刻t2で第2の電力変換用IGBT
(5)がオフ状態となった後に印加電圧の低いW相アーム
の第5の電力変換用IGBT(8)のオン状態を保持すれ
ば、三相交流電源(1)からフィルタ回路(2)を介してスイ
ッチング回路(3)に供給される電流は図6(C)及び(G)
の斜線ハッチング部に示すようにU相アームの第2の電
力変換用IGBT(5)からW相アームの第6の電力変換
用IGBT(9)に自然に転流する。したがって、図8に
示す符号判別回路(33,34,35)が不要となるので、制御回
路(21)の構成を更に簡素化することが可能となる。
The present embodiment can be modified. For example, instead of the triangular wave oscillating circuit (26) that generates the triangular wave signal V T in the control circuit (21), the output frequency is the same and proportionally increases linearly from the minimum value to the maximum value, and then from the maximum value. A sawtooth wave oscillation circuit that generates a sawtooth wave signal that sharply drops toward a minimum value is provided, and the first to sixth switching circuits (3) are synchronized with the falling edge of the sawtooth wave signal of the sawtooth wave oscillation circuit.
All the power conversion IGBTs (4,5; 6,7; 8,9) may be switched from the off state to the on state at the same time. That is, in the minute period T 1 of the U-phase, V-phase, and W-phase AC input voltages V U , V V , and V W of the three-phase AC power supply (1) shown in FIG. First to sixth power conversion IGs in the switching circuit (3) of (G)
As shown in the switching waveforms S 1 to S 6 of BT (4 to 9), when all the power conversion IGBTs (4 to 9) are turned from the off state to the on state at the same time, the U phase in the switching circuit (3) The highest voltage is applied to the anode terminal of the first backflow prevention diode (10) of the arm to make it conductive, and the second to sixth backflow prevention diodes (11 to 15) become non-conductive. . At this time, W in the switching circuit (3)
Since the lowest voltage is applied to the cathode terminal of the sixth backflow prevention diode (15) of the phase arm, as shown in FIG.
A current flows through the first power conversion IGBT (4) and the sixth power conversion IGBT (9) as shown by the hatched portion (G). Therefore, a current flows from the first power conversion IGBT (4) of the U-phase arm having a high applied voltage from the three-phase AC power supply (1), and the first power conversion IGBT (4) is turned off at time t 1 . If the sixth power conversion IGBT (9) of the W-phase arm having a low applied voltage is kept in the ON state after the state becomes the state, the switching circuit (from the three-phase AC power supply (1) through the filter circuit (2) ( The current supplied to 3) is the first power conversion I of the U-phase arm as shown by the hatched portions in FIGS. 6 (B) and (F).
Fifth IGBT for power conversion from GBT (4) to W-phase arm
Commute to (8) naturally. In the minute period T 2 shown in FIG. 6 (A), the second power conversion IGBT (5) of the U-phase arm having a high applied voltage from the three-phase AC power supply (1) is also used, as described above.
Current flows from the second IGBT for power conversion at time t 2 .
If the fifth power conversion IGBT (8) of the W-phase arm having a low applied voltage is held in the ON state after (5) is turned off, the filter circuit (2) is removed from the three-phase AC power supply (1). The current supplied to the switching circuit (3) via the
As indicated by the hatched area in FIG. 5, the power is naturally commutated from the second power conversion IGBT (5) of the U-phase arm to the sixth power conversion IGBT (9) of the W-phase arm. Therefore, the code discriminating circuit (33, 34, 35) shown in FIG. 8 is unnecessary, and the configuration of the control circuit (21) can be further simplified.

【0027】また、図6に示す実施の形態で三相交流電
源(1)から高い電圧が印加されるU相アームの第1及び
第2の電力変換用IGBT(4,5)と低い電圧が印加され
るW相アームの第5及び第6の電力変換用IGBT(8,
9)との電圧差が小さいときは、ゼロ電圧回路(49)により
全ての電力変換用IGBT(4〜9)のコレクタ−エミッタ
端子間の電圧を略0Vにした後、印加電圧の低いW相ア
ームの第5及び第6の電力変換用IGBT(8,9)を印加
電圧の高いU相アームの第1及び第2の電力変換用IG
BT(4,5)のオン期間だけ遅延させてオン状態に切り換
えることにより、三相交流電源(1)からフィルタ回路(2)
を介してスイッチング回路(3)に供給される電流をU相
アームの第1の電力変換用IGBT(4)からW相アーム
の第5の電力変換用IGBT(8)に確実に転流させるこ
とができる。
Further, in the embodiment shown in FIG. 6, the low voltage is applied to the first and second power conversion IGBTs (4,5) of the U-phase arm to which a high voltage is applied from the three-phase AC power source (1). The fifth and sixth power conversion IGBTs (8,
When the voltage difference with 9) is small, the voltage between collector-emitter terminals of all power conversion IGBTs (4-9) is set to approximately 0V by the zero voltage circuit (49), and then the W-phase with a low applied voltage is applied. The fifth and sixth power conversion IGBTs (8, 9) of the arm are connected to the first and second power conversion IGs of the U-phase arm having a high applied voltage.
By switching to the ON state by delaying the ON period of BT (4,5), the three-phase AC power supply (1) to the filter circuit (2)
To surely commutate the current supplied to the switching circuit (3) from the first power conversion IGBT (4) of the U-phase arm to the fifth power conversion IGBT (8) of the W-phase arm. You can

【0028】本発明の実施態様は前記の各実施の形態に
限定されず、更に種々の変更が可能である。例えば、上
記の実施の形態ではスイッチング回路(3)を構成するス
イッチング素子として電力変換用IGBT(絶縁ゲート
型バイポーラトランジスタ)を使用した形態を示した
が、MOS-FET(MOS型電界効果トランジス
タ)、接合型バイポーラトランジスタ又はJ-FET
(接合型電界効果トランジスタ)等も使用可能である。
また、上記の実施の形態では三相交流電源(1)にフィル
タ回路(2)を介して三相ブリッジ構成のスイッチング回
路(3)を接続した形態を示したが、スイッチング回路
(3)、還流用ダイオード(16)及び直流リアクトル(17)を
一組としてフィルタ回路(2)と平滑コンデンサ(18)との
間に3組並列に接続してもよい。この場合は、3つのス
イッチング回路(3)を単相ブリッジ構成にして、それぞ
れのスイッチング回路(3)を三相交流電源(1)の相毎にオ
ン・オフ制御できるので、スイッチング回路(3)及び制
御回路(21)の構成を簡素化できると共に、大容量の直流
出力を得ることが可能である。更に、三相交流電源の場
合に限らず単相交流電源又は三相以上の多相交流電源の
場合についても本発明を適用できることは容易に理解で
きよう。
The embodiment of the present invention is not limited to the above-mentioned embodiments, and various modifications can be made. For example, in the above-described embodiment, a mode in which a power conversion IGBT (insulated gate type bipolar transistor) is used as a switching element forming the switching circuit (3) is shown, but a MOS-FET (MOS type field effect transistor), Junction type bipolar transistor or J-FET
(Junction type field effect transistor) or the like can also be used.
In the above embodiment, the three-phase AC power supply (1) is connected to the switching circuit (3) having a three-phase bridge configuration via the filter circuit (2).
(3) The freewheeling diode (16) and the DC reactor (17) may be connected in parallel between the filter circuit (2) and the smoothing capacitor (18) as one set. In this case, the three switching circuits (3) have a single-phase bridge configuration, and each switching circuit (3) can be turned on / off for each phase of the three-phase AC power supply (1). Also, the structure of the control circuit (21) can be simplified, and a large capacity DC output can be obtained. Further, it can be easily understood that the present invention can be applied not only to the case of the three-phase AC power supply but also to the case of the single-phase AC power supply or the multi-phase AC power supply having three or more phases.

【0029】[0029]

【発明の効果】本発明によれば、スイッチング回路内の
正側のスイッチング素子と負側のスイッチング素子を各
対毎に同時にオン・オフ制御するので、各スイッチング
素子のスイッチング動作の制御シーケンスが簡略化さ
れ、制御回路の構成を簡素化できる。また、スイッチン
グ回路の出力側にゼロ電圧回路を設けた場合は、ゼロ電
圧回路により複数対のスイッチング素子の両主端子間の
電圧を低レベルに低下させた後に複数対のスイッチング
素子をオン状態に切り換えることにより、各スイッチン
グ素子のオン時にゼロ電圧スイッチングとなるので、各
スイッチング素子のスイッチング損失を低減してAC−
DCコンバータの変換効率を向上できると共に、スイッ
チングノイズの発生を抑制することが可能となる。
According to the present invention, since the positive side switching element and the negative side switching element in the switching circuit are simultaneously turned on / off for each pair, the control sequence of the switching operation of each switching element is simplified. And the configuration of the control circuit can be simplified. If a zero-voltage circuit is provided on the output side of the switching circuit, the zero-voltage circuit reduces the voltage between the main terminals of the multiple pairs of switching elements to a low level and then turns on the multiple pairs of switching elements. By switching, zero voltage switching is performed when each switching element is turned on, so that switching loss of each switching element is reduced and AC-
It is possible to improve the conversion efficiency of the DC converter and suppress the generation of switching noise.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明によるAC−DCコンバータの一実施
の形態を示す電気回路図
FIG. 1 is an electric circuit diagram showing an embodiment of an AC-DC converter according to the present invention.

【図2】 図1における制御回路の内部構成を示す回路
ブロック図
FIG. 2 is a circuit block diagram showing an internal configuration of a control circuit in FIG.

【図3】 図1における三相交流電源の各相の電圧及び
各電力変換用IGBTのスイッチング動作を示す波形図
FIG. 3 is a waveform diagram showing the voltage of each phase of the three-phase AC power supply in FIG. 1 and the switching operation of each power conversion IGBT.

【図4】 図2の制御回路の各部の信号を示すタイムチ
ャート
FIG. 4 is a time chart showing signals of respective parts of the control circuit of FIG.

【図5】 図1に示すゼロ電圧回路の各部の電圧及び電
流を示す波形図
5 is a waveform diagram showing the voltage and current of each part of the zero-voltage circuit shown in FIG.

【図6】 本発明の変更実施の形態における三相交流電
源の各相の電圧及び各電力変換用IGBTのスイッチン
グ動作を示す波形図
FIG. 6 is a waveform diagram showing a voltage of each phase of a three-phase AC power supply and a switching operation of each power conversion IGBT according to a modified embodiment of the present invention.

【図7】 従来のAC−DCコンバータを示す電気回路
FIG. 7 is an electric circuit diagram showing a conventional AC-DC converter.

【図8】 図7における制御回路の内部構成を示す回路
ブロック図
8 is a circuit block diagram showing an internal configuration of a control circuit in FIG.

【図9】 図7のAC−DCコンバータの主回路の各部
の電流を示す波形図
9 is a waveform diagram showing currents in respective parts of the main circuit of the AC-DC converter shown in FIG.

【図10】 図7における三相交流電源の各相の電圧及
び各電力変換用IGBTのスイッチング動作を示す波形
10 is a waveform diagram showing the voltage of each phase of the three-phase AC power supply in FIG. 7 and the switching operation of each power conversion IGBT.

【図11】 図8の制御回路の各部の信号を示すタイム
チャート
FIG. 11 is a time chart showing signals of respective parts of the control circuit of FIG.

【符号の説明】[Explanation of symbols]

(1)・・三相交流電源(交流電源)、 (2)・・フィルタ
回路、 (3)・・スイッチング回路、 (4〜9)・・第1
〜第6のIGBT(スイッチング素子)、 (10〜15)・
・第1〜第6の逆流防止用ダイオード(逆流防止用整流
素子)、 (16)・・還流用ダイオード(還流用整流素
子)、 (17)・・直流リアクトル、 (18)・・平滑コン
デンサ、 (19)・・電流検出器、 (20)・・相電圧検出
用トランス、 (21)・・制御回路、 (22)・・基準電
源、 (23)・・第1の誤差増幅器、(24)・・第2の誤差
増幅器、 (25)・・相電流基準信号発生回路、 (26)・
・三角波発振回路、 (27,28,29)・・PWMコンパレー
タ、 (30,31,32)・・線電流パルス変換用コンパレー
タ、 (33,34,35)・・符号判別回路、 (36,37,38)・・
分別回路、 (39)・・負荷、 (40,41,42)・・絶対値検
出回路、 (43〜48)・・第1〜第6のスナバ用コンデン
サ、 (49)・・ゼロ電圧回路、 (50〜57)・・ダイオー
ド、 (58)・・トランス、 (58a,58b)・・1次巻線、
(58c)・・2次巻線、 (59,60)・・転流用IGBT、
(61)・・共振用コンデンサ、 (62)・・転流制御回路
(1) ・ ・ Three-phase AC power supply (AC power supply), (2) ・ ・ Filter circuit, (3) ・ ・ Switching circuit, (4-9) ・ ・ First
~ 6th IGBT (switching element), (10 ~ 15)
・ First to sixth backflow prevention diodes (backflow prevention rectifiers), (16) ・ ・ Recirculation diodes (recirculation rectifiers), (17) ・ DC reactors, (18) ・ ・ Smoothing capacitors, (19) ・ ・ Current detector, (20) ・ ・ Phase voltage detection transformer, (21) ・ ・ Control circuit, (22) ・ ・ Reference power supply, (23) ・ ・ First error amplifier, (24) ..Second error amplifier, (25) .. Phase current reference signal generation circuit, (26).
・ Triangular wave oscillation circuit, (27,28,29) ・ ・ PWM comparator, (30,31,32) ・ ・ Line current pulse conversion comparator, (33,34,35) ・ ・ Sign discrimination circuit, (36,37) , 38) ...
Classification circuit, (39) ・ ・ Load, (40,41,42) ・ ・ Absolute value detection circuit, (43〜48) ・ ・ First to sixth snubber capacitors, (49) ・ ・ Zero voltage circuit, (50 to 57) ・ ・ Diode, (58) ・ ・ Transformer, (58a, 58b) ・ ・ Primary winding,
(58c) ・ ・ Secondary winding, (59,60) ・ ・ IGBT for commutation,
(61) ・ ・ Resonant capacitors, (62) ・ ・ Commutation control circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−205585(JP,A) 特開 平8−19261(JP,A) 特開 平5−83928(JP,A) 特表 平10−505218(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/12 H02M 7/219 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-6-205585 (JP, A) JP-A-8-19261 (JP, A) JP-A-5-83928 (JP, A) Special table 10- 505218 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H02M 7/12 H02M 7/219

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 交流電源に接続されるスイッチング回路
と、該スイッチング回路に直流リアクトルを介して接続
される平滑コンデンサとを備え、該平滑コンデンサから
直流出力を取り出すAC−DCコンバータにおいて、 前記スイッチング回路は、橋絡接続された複数対のスイ
ッチング素子と、該複数対のスイッチング素子の各々と
直列に接続された逆流防止用整流素子とを有し、 前記スイッチング回路と平滑コンデンサとの間に還流用
整流素子を接続し、 前記複数対のスイッチング素子の両主端子間の電圧を低
レベルにするゼロ電圧回路を前記スイッチング回路と前
記還流用整流素子との間に接続し、 前記複数対のスイッチング素子の相対する2つのスイッ
チング素子を同時にオン・オフ制御すると共に、前記ゼ
ロ電圧回路により前記複数対のスイッチング素子の両主
端子間の電圧を低レベルにした後に前記複数対のスイッ
チング素子をターンオン制御して、前記交流電源から前
記スイッチング回路に流れる交流入力電流を正弦波状に
制御すると共に前記平滑コンデンサから定電圧の直流出
力を取り出すことを特徴とするAC−DCコンバータ。
1. An AC-DC converter, comprising: a switching circuit connected to an AC power supply; and a smoothing capacitor connected to the switching circuit via a DC reactor, wherein a DC output is extracted from the smoothing capacitor. Has a plurality of pairs of switching elements connected in a bridge and a backflow preventing rectifier element connected in series with each of the plurality of pairs of switching elements, and is provided between the switching circuit and the smoothing capacitor for return. A rectifying element is connected, and a zero-voltage circuit for setting the voltage between both main terminals of the plurality of pairs of switching elements to a low level is connected between the switching circuit and the return rectifying element, and the plurality of pairs of switching elements. The two switching elements facing each other are simultaneously turned on / off, and the zero voltage circuit causes the switching After the voltage between both main terminals of the pair of switching elements is set to a low level, the plurality of pairs of switching elements are turned on to control an AC input current flowing from the AC power source to the switching circuit in a sine wave shape and smoothed. An AC-DC converter characterized by extracting a constant voltage DC output from a capacitor.
【請求項2】 前記複数対のスイッチング素子を全て同
時にターンオンする請求項1に記載のAC−DCコンバ
ータ。
2. The AC-DC converter according to claim 1, wherein all the plurality of pairs of switching elements are turned on at the same time.
【請求項3】 前記ゼロ電圧回路により前記複数対のス
イッチング素子の両主端子間の電圧を低レベルにした
後、前記複数対のスイッチング素子のうちのいずれか1
対を遅れてターンオンさせる請求項1又は2に記載のA
C−DCコンバータ。
3. The zero voltage circuit reduces the voltage between both main terminals of the plurality of pairs of switching elements to a low level, and then the one of the plurality of pairs of switching elements.
3. The A according to claim 1, wherein the pair is turned on with a delay.
C-DC converter.
【請求項4】 前記交流電源の相数に相当する数の前記
スイッチング回路と、該スイッチング回路と同数の前記
直流リアクトルとを前記フィルタ回路と前記平滑コンデ
ンサとの間に並列接続した請求項1〜3のいずれか1項
に記載のAC−DCコンバータ。
4. The number of the switching circuits corresponding to the number of phases of the AC power supply, and the same number of the DC reactors as the switching circuits are connected in parallel between the filter circuit and the smoothing capacitor. The AC-DC converter according to any one of 3 above.
【請求項5】 前記複数対のスイッチング素子の相対す
る2つの前記スイッチング素子を同時にオン・オフ制御
する制御回路は、前記複数対のスイッチング素子に出力
信号を発生する絶対値検出回路と、該絶対値検出回路に
出力を付与する線電流パルス変換用コンパレータと、電
流基準信号を発生して前記線電流パルス変換用コンパレ
ータに付与する相電流基準信号発生回路とを備えた請求
項1〜4のいずれか1項に記載のAC−DCコンバー
タ。
5. A control circuit for simultaneously ON / OFF controlling two switching elements facing each other of the plurality of pairs of switching elements, an absolute value detection circuit for generating an output signal to the plurality of pairs of switching elements, and the absolute value detection circuit. 5. A line current pulse conversion comparator for giving an output to a value detection circuit, and a phase current reference signal generation circuit for generating a current reference signal and giving it to the line current pulse conversion comparator. The AC-DC converter according to item 1.
JP32139199A 1999-11-11 1999-11-11 AC-DC converter Expired - Fee Related JP3367100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32139199A JP3367100B2 (en) 1999-11-11 1999-11-11 AC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32139199A JP3367100B2 (en) 1999-11-11 1999-11-11 AC-DC converter

Publications (2)

Publication Number Publication Date
JP2001145356A JP2001145356A (en) 2001-05-25
JP3367100B2 true JP3367100B2 (en) 2003-01-14

Family

ID=18132037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32139199A Expired - Fee Related JP3367100B2 (en) 1999-11-11 1999-11-11 AC-DC converter

Country Status (1)

Country Link
JP (1) JP3367100B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4406909B2 (en) * 2000-04-28 2010-02-03 サンケン電気株式会社 AC-DC converter
JP4952331B2 (en) * 2007-03-28 2012-06-13 サンケン電気株式会社 AC-DC converter
JP5125607B2 (en) * 2008-02-28 2013-01-23 富士電機株式会社 Power converter
FR3007226B1 (en) * 2013-06-18 2017-04-28 Renault Sas METHOD FOR CONTROLLING A POWER CONVERTER AND ASSOCIATED DEVICE

Also Published As

Publication number Publication date
JP2001145356A (en) 2001-05-25

Similar Documents

Publication Publication Date Title
JP5446539B2 (en) Resonant inverter device
Mezaroba et al. A ZVS PWM half-bridge voltage source inverter with active clamping
US5444594A (en) Snubber energy recovery circuit for protecting switching devices from voltage and current
Pal et al. A pwm zvs high-frequency-link three-phase inverter with t-type npc unfolder
US5892675A (en) AC current source circuit for converting DC voltage into AC current
JP3324645B2 (en) AC-DC converter
Klumpner et al. Using reverse blocking IGBTs in power converters for adjustable speed drives
Maswood et al. A novel suppressed-link rectifier-inverter topology with near unity power factor
Pal et al. A three-phase three-level isolated DC–AC converter with line frequency unfolding
JP3367100B2 (en) AC-DC converter
JP4501144B2 (en) AC-DC converter
Deng et al. Analysis and design of zero-voltage-switching multiphase AC/DC converters
Cheriti et al. A rugged soft commutated PWM inverter for AC drives
Lin et al. A new ZVS DC/DC converter with three APWM circuits
GB2337643A (en) Power converter
Yuan et al. Evaluation of soft switching techniques for the neutral-point-clamped (NPC) inverter
JP4406909B2 (en) AC-DC converter
JP3326790B2 (en) Control device for power converter
JP3367101B2 (en) AC-DC converter
JP4561945B2 (en) AC-DC converter
JP4488130B2 (en) Power converter
JP3298625B2 (en) Power converter
JP3063413B2 (en) Converter circuit
Liu et al. A modified single-phase transformerless Z-source photovoltaic grid-connected inverter
JP3296424B2 (en) Power converter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071108

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131108

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees