JP4552421B2 - 電気光学装置、電子機器及び電気光学装置の駆動方法 - Google Patents

電気光学装置、電子機器及び電気光学装置の駆動方法 Download PDF

Info

Publication number
JP4552421B2
JP4552421B2 JP2003384069A JP2003384069A JP4552421B2 JP 4552421 B2 JP4552421 B2 JP 4552421B2 JP 2003384069 A JP2003384069 A JP 2003384069A JP 2003384069 A JP2003384069 A JP 2003384069A JP 4552421 B2 JP4552421 B2 JP 4552421B2
Authority
JP
Japan
Prior art keywords
gradation
light emitting
light emission
current
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003384069A
Other languages
English (en)
Other versions
JP2005148306A (ja
Inventor
武史 野澤
大輔 佐藤
宏明 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003384069A priority Critical patent/JP4552421B2/ja
Publication of JP2005148306A publication Critical patent/JP2005148306A/ja
Application granted granted Critical
Publication of JP4552421B2 publication Critical patent/JP4552421B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、電気光学装置において階調表示を行うための技術に関する。
電気光学装置における階調表示方式の1つに電流プログラム方式がある(例えば特許文
献1参照)。この電流プログラム方式においては、第1に、発光階調レベルに対応した値
の電流を、データ線を介し保持キャパシタの一端および駆動トランジスタのゲートに供給
して、駆動トランジスタのゲート電圧を保持させ(プログラミングステージ)、第2に、
保持されたゲート電圧にしたがった電流を駆動トランジスタが発光素子に電流を供給する
(リプロダクションステージ)。この方式では、プログラミングステージにおけるプログ
ラミング電流とほぼ同じ大きさの電流が、リプロダクションステージにおいて発光素子に
供給されるので、駆動トランジスタの移動度や閾値電圧のバラツキを補償することができ
るという利点がある。
しかし、電流プログラム方式では、次のような問題が指摘されている。すなわち、光学
表示パネルが大型化してデータ線の寄生容量が大きくなった場合であって、データ線に流
す電流が小さいとき、当該寄生容量の充電に時間を要してしまうので、プログラミング期
間終了時に、駆動トランジスタのゲートが目標電圧よりも低めに保持されてしまう、とい
った問題が指摘されている。同様な問題は、光学表示パネルを高精細化して、プログラミ
ング期間が短くなった場合にも発生する。ここで、データ線に流す電流が小さいときとは
、発光素子を暗い状態とさせる場合、すなわち低階調表示とする場合に相当する。例えば
Pチャネル型の駆動トランジスタのゲートが目標電圧よりも低めに保持されてしまうと、
リプロダクションステージにおいて、発光素子には目標値よりも多めに電流が流れる。こ
のため、電流プログラミング方式では、低階調表示とする場合に、輝度が明るくなるとい
う、いわゆる黒浮きと呼ばれる現象が発生する。
また、別の階調表示方式として面積階調方式がある(例えば特許文献2参照)。この面
積階調方式では、1つ画素回路を発光面積が2進数で重み付けされた複数の発光素子によ
って構成し、階調レベルに応じて選択された発光素子のみを発光させることで階調表示を
行うというものである。この方式によれば、デジタルデータをそのまま用いて階調表示処
理を行うので、DAC(Digital Analog Converter)をデータ線駆動回路に実装する必要
がないという利点がある。また、電圧駆動方式の1種であるので、ドレイン・ソース電圧
DS−ドレイン・ソース電流IDS特性(TFT静特性)における非飽和領域が駆動トラン
ジスタの動作点となり、ドレイン・ソース電圧VDSを低減できるというメリットもある。
しかし、この面積階調方式では、画素回路内に複数の発光素子を設けなければならず、
1画素あたりの回路が占める面積が大きくなってしまう。よって、高精細な画像を表示す
ることが難しい。そこで、各々の発光素子自身が幾つかの階調レベルで発光することがで
きるように改良した面積階調方式もあるが(例えば特許文献3参照)、これも面積階調方
式である以上は高精細な画像を表示するには限界があり、例えばγカーブなどの階調特性
に対する輝度の変化を調整するには不向きである。
特開2003−22049号公報 特開平10−68931号公報 特開2002−229505号公報
本発明は、これらの事情に鑑みてなされたものであり、疑似輪郭や黒浮きなどの不都合
を抑制しつつ、良好な階調特性を実現することを目的としている。
この課題を解決するため、本発明は、走査線及びデータ線に接続され、マトリクス状に
配置された複数の画素回路であって、供給される電流の値に応じて発光量が異なる電流駆
動用発光素子と、該電流駆動用発光素子に対して発光階調レベルに応じた値の電流を供給
するための電流駆動用画素回路と、所定電圧が印加されることによって発光する複数の面
積階調用発光素子と、これら複数の面積階調用発光素子のうち発光階調レベルに応じた特
定の面積階調用発光素子に前記所定電圧を印加するための面積階調用画素回路とをそれぞ
れ有した複数の画素回路と、複数の走査線の各々を順次に選択して走査線信号を供給する
走査線駆動回路と、複数のデータ線の各々に対し、該データ線に接続された各々の画素回
路が発光する際の発光階調レベルを表すデータ信号を供給するデータ線駆動回路と、予め
決められた階調レベル以下の低階調領域においては、前記データ線駆動回路から前記デー
タ線を介して前記面積階調用画素回路に前記発光階調レベルを表すデータ信号を供給させ
る一方、予め決められた階調レベルよりも高い高階調領域においては、前記データ線駆動
回路から前記データ線を介して前記電流駆動用画素回路に前記発光階調レベルを表すデー
タ信号を供給させる制御回路とを備えた電気光学装置を提供する。
本発明によれば、低階調領域においては面積階調方式で発光し、高階調領域においては
電流プログラム方式で発光する。このように、全階調領域を低階調領域と高階調領域とい
う2つの領域に区分し、これらの各々の領域に対して電流プログラム方式と面積階調方式
をそれぞれ適切に割り当てているので、主に低階調領域で発生していた電流プログラム方
式に特有の問題を抑制しつつ、従来の面積階調方式よりも高精細な画像を表示することが
できる。
本発明の好ましい態様においては、前記データ線駆動回路は、前記電流駆動用画素回路
に第1のデータ線を介して接続された電流駆動回路と、前記面積階調用画素回路に第2の
データ線を介して接続された面積階調駆動回路とを備えており、前記制御回路は、前記低
階調領域においては、前記面積階調駆動回路から前記第2のデータ線を介して前記面積階
調用画素回路に前記発光階調レベルを表すデータ信号を供給させつつ、前記電流駆動回路
から前記第1のデータ線を介して前記電流駆動用画素回路に非発光を表すデータ信号を供
給させる一方、前記高階調領域においては、前記電流駆動回路から前記第1のデータ線を
介して前記電流駆動用画素回路に前記発光階調レベルを表すデータ信号を供給させつつ、
前記面積階調駆動回路から前記第2のデータ線を介して前記面積階調用画素回路に非発光
を表すデータ信号を供給させる。
なお、「非発光を表すデータ信号を供給させる」という用語の意味には、データ信号を
一切供給させないことによって画素回路に非発光を指示する、という内容も含まれるもの
とする。
また、前記画素回路の各々において、前記複数の面積階調用発光素子と前記電流駆動用
発光素子とは、これらの素子の各々が発光した時の発光重心が偏らないような位置に配置
されていることが望ましい。例えば、前記画素回路の各々において、前記複数の面積階調
用発光素子のうちのいずれか2つの素子の間に挟まれるような位置に前記電流駆動用発光
素子を配置すればよい。
このようにすれば、画素回路内において発光重心があまり偏らないので、疑似輪郭など
の画質低下の問題を起こしにくくなる。
また、前記画素回路の各々において、前記電流駆動用発光素子に対して最高の発光階調
レベルに応じた値の電流が供給されることよって当該素子が発光したときの単位発光面積
あたりの輝度と、前記複数の面積階調用発光素子の各々に対し前記所定の電圧が印加され
ることによって当該素子の各々が発光したときの単位発光面積あたりの輝度とが同一であ
ることが望ましい。
電流駆動用発光素子と面積階調用発光素子の発光頻度がほぼ同じような場合、上記のよ
うに単位発光面積あたりの輝度を同一にしていると、電流駆動用発光素子と面積階調用発
光素子の寿命が均等になるので設計上好ましい。
なお、以上述べた電気光学装置は各種の電子機器に備えることが可能である。
また、本発明は、走査線及びデータ線に接続されてマトリクス状に配置された複数の画
素回路であって、供給される電流の値に応じて発光量が異なる電流駆動用発光素子と、該
電流駆動用発光素子に対して発光階調レベルに応じた値の電流を供給するための電流駆動
用画素回路と、所定電圧が印加されることによって発光する複数の面積階調用発光素子と
、これら複数の面積階調用発光素子のうち発光階調レベルに応じた特定の面積階調用発光
素子に所定電圧を印加するための面積階調用画素回路とをそれぞれ有した複数の画素回路
を備えた電気光学装置に用いられる駆動方法であって、それぞれの画素回路において発光
すべき発光階調レベルと予め決められた所定の階調レベルとを比較するステップと、前記
比較の結果、前記画素回路における発光階調レベルが前記所定の階調レベル以下の場合に
は、当該発光階調レベルを表すデータ信号を前記データ線を介して該画素回路が備える前
記面積階調用画素回路に供給しつつ、該画素回路が接続されている走査線に走査線信号を
供給する一方、前記画素回路における発光階調レベルが前記所定の階調レベルよりも高い
場合には、当該発光階調レベルを表すデータ信号を前記データ線を介して該画素回路が備
える前記電流駆動用画素回路に供給しつつ、該画素回路が接続されている走査線に走査線
信号を供給するステップとを有する駆動方法を提供する。
以下、図面を参照しながら、本発明の実施の形態について説明する。
図1は、本発明の一実施形態に係る電子機器10の構成を示すブロック図である。この
電子機器10は、例えばモバイル型のパーソナルコンピュータや携帯電話機やディジタル
カメラなどである。電子機器10は、CPUや各種メモリからなる演算装置110と、演
算装置110によって供給されてくる画像データに基づいて画像を表示する電気光学装置
100とを備えている。電気光学装置100は、データ線及び走査線に沿って複数の画素
回路がマトリクス状に配置された表示パネル部101と、表示パネル部101のデータ線
にデータ信号を供給するデータ線駆動回路102と、表示パネル部101の走査線に走査
信号を供給する走査線駆動回路103と、演算装置110から供給される画像データを記
憶するメモリ104と、基準クロック信号を生成する発振回路106と、電源回路107
と、電気光学装置100内の各構成要素を制御するための制御回路105とを備えている
。制御回路105は、演算装置110によって供給される画像データをいったんメモリ1
04に格納した後、これを表示パネル部101の各画素回路における発光の階調レベルを
表すマトリクスデータに変換する。制御回路105は、このマトリクスデータに基づいて
走査線信号とデータ信号を走査線駆動回路103とデータ線駆動回路102にそれぞれ供
給するとともに、走査線とデータ線の駆動タイミングのタイミング制御を行う。
次に、図2は、表示パネル部101とデータ線駆動回路102と走査線駆動回路103
の構成をより詳細に示した図である。表示パネル部101には、列方向に沿って伸びる複
数のデータ線Xn,xn(nは1〜mの整数)と、行方向に沿って伸びる複数の走査線Yn(n
=1〜lの整数)とが設けられている。走査線Ynとデータ線Xn、xnとがそれぞれ交差す
る位置には画素回路200が1つずつ設けられている。これらの各画素回路200は、電
流プログラム方式で駆動される電流駆動部210と、面積階調方式で駆動される面積階調
部220という2種類の画素回路を備えている。1つのデータ線Xnは、3本のサブデー
タ線Xn-1,Xn-2,Xn-3によって構成されている。詳しくは後述するが、面積階調部2
20は3つのサブ発光素子を備えており、上記サブデータ線Xn-1,Xn-2,Xn-3は各面
積階調部220の3つのサブ発光素子をそれぞれ駆動するためのものである。
前述したように、電流プログラム方式においては、特に低階調領域で微少なプログラミ
ング電流を保持キャパシタに正確に蓄積することができないという問題がある。そこで、
本実施形態では、データ信号の書込特性に優れた面積階調方式を低階調領域に採用するこ
とでこの問題を解決している。一方、面積階調方式には高精細な画像を表示しづらいとい
う問題があるが、この問題に対しては、高精細な画像を表示するのに適した電流プログラ
ム方式を高階調領域で採用することで対処している。即ち、本実施形態では、図3に示す
ように、予め決められた所定の階調レベルR以下の低階調領域A1においては面積階調部
220のみを駆動する一方、所定の階調レベルRよりも高い高階調領域においては電流駆
動部210のみを駆動する。面積階調方式(低階調領域A1)においてはデジタル的な階
調表示となるので、図3では発光輝度が段階的に増加していく様子が表されている。一方
、電流プログラム方式(高階調領域A2)においてはアナログ的な階調表示が可能である
ので、図3では発光輝度が連続的に増加していく様子が表されている。
このように電流プログラム方式と面積階調方式の双方を利用して画素回路200を駆動
するため、データ線駆動回路102は、図2に示すように、電流駆動部210を駆動する
ための電流駆動回路121と、面積階調部220を駆動するための面積階調駆動回路12
2という、2種類の駆動回路を備えている。各画素回路200の電流駆動部210はデー
タ線xnを介して電流駆動回路121に接続されており、面積階調部220はデータ線Xn
を介して面積階調駆動回路122に接続されている。なお、図2において図示は省略して
いるが、電流駆動部210の発光期間を制御するための発光制御信号を供給するための発
光制御線が走査線Ynと同数だけ走査線Ynに並行して設けられている。また、電源回路1
07の高電位側電圧VELが印加された電源線も設けられており、全ての画素回路200が
この電源線に接続されている。
ここで、図4は、1つの画素回路200を表示パネル部101のパネル正面側から見た
場合の構成図である。図4に示すように、電流駆動部210は、電流駆動用発光素子21
1と、電流駆動用TFT回路212とを備えている。電流駆動用発光素子211は、供給
される電流の値に応じて発光量が異なる素子であり、電流駆動用TFT回路212は、電
流駆動回路121からデータ線xnを介してデータ信号が供給されてくると、そのデータ
信号に応じた大きさの電流を電流駆動用発光素子211に供給する。
一方、面積階調部220は、面積階調用発光素子221と、面積階調用TFT回路22
2とを備えている。面積階調用発光素子221は、所定の電圧が印加されることによって
発光する素子であり、2進数で重み付けされた発光面積を持つ3つのサブ発光素子221
−1〜221−3を備えている。ここで、2進数で重み付けされた発光面積とは、サブ発
光素子221−1,221−2,221−3の各々発光面積の比率が1:2:4(即ち2
0:21:22)であるという意味である。面積階調用TFT回路222は、これらサブ発
光素子221−1〜221−3にそれぞれ対応したサブTFT回路222−1〜222−
3を備えている。サブTFT回路222−1にはデータ線Xn-1が接続されており、サブ
TFT回路222−2にはデータ線Xn-2が接続されており、サブTFT回路222−3
にはデータ線Xn-3が接続されている。サブTFT回路222−1は、電流駆動回路12
1からデータ線Xn-1を介して供給されてくるデータ信号に応じて、対応するサブ素子2
21−1に電圧を印加する或いは印加しないことにより、サブ素子221−1の発光・非
発光を制御する。同様に、サブTFT回路222−2は、電流駆動回路121からデータ
線Xn-2を介して供給されてくるデータ信号に応じてサブ素子221−2の発光・非発光
を制御し、サブTFT回路222−3は、電流駆動回路121からデータ線Xn-3を介し
て供給されてくるデータ信号に応じてサブ素子221−3の発光・非発光を制御する。
ここで、画素回路200内で電流駆動用発光素子211と面積階調用発光素子221と
をどのようにレイアウトするかは設計者の任意であり、図4に例示したものに限らない。
例えば図5に示すように、発光面積比「1」、「2」に相当するサブ発光素子221−1
,221−2と、発光面積比「4」に相当するサブ発光素子221−3との間に、電流駆
動用発光素子211を配置するようにしてもよい。このように、電流駆動用発光素子21
1の左右両側で、面積階調用発光素子221の発光面積ができる限り均等になるように配
置すれば、画素回路200内の発光重心があまり偏らないので、疑似輪郭の問題がさらに
発生しにくくなる。
次に、図6の回路図を参照しながら、画素回路200の電気的構成を説明する。
なお、図6において、VELは、電源線300に印加される電源回路107の高電位側電
圧を意味しており、VGELは発光制御線400に供給される発光制御信号を意味しており
、VWRTは走査線Ynに供給される走査線信号を意味しており、IDATAは、データ線xn
供給されるデータ信号を意味しており、VDATA1はデータ線Xn-1に供給されるデータ信号
を意味しており、VDATA2はデータ線Xn-2に供給されるデータ信号を意味しており、VDA
TA3はデータ線Xn-3に供給されるデータ信号を意味している。
電流駆動部210の電流駆動用TFT回路212は、スイッチングトランジスタ213
〜215と、駆動トランジスタ216と、保持キャパシタ217とを備えている。スイッ
チングトランジスタ213〜215はスイッチング素子として機能するnチャンネル型F
ETである。更に具体的に言えば、スイッチングトランジスタ213,214は、保持キ
ャパシタ217に電荷を蓄積する際に使用されるスイッチング素子であり、スイッチング
トランジスタ215は、発光素子211の発光期間においてオン状態に保たれるスイッチ
ング素子である。また、駆動トランジスタ216は、発光素子211に供給する電流の値
を制御し、発光素子211の発光階調を調節するためのpチャンネル型FETである。保
持キャパシタ217は、データ線xnを介して供給されたデータ信号に応じた電荷を保持
する。駆動トランジスタ216によって発光素子211に供給される電流の値は、保持キ
ャパシタ217に保持されている電荷の量によって決まる。
スイッチングトランジスタ213のソースは、スイッチングトランジスタ214のドレ
インと、スイッチングトランジスタ215のドレインと、駆動トランジスタ216のドレ
インとにそれぞれ接続されている。スイッチングトランジスタ213のドレインは、駆動
トランジスタ216のゲートに接続されている。保持キャパシタ217は、駆動トランジ
スタ216のゲートと電源線300との間に接続されている。また、駆動トランジスタ2
16のソースは、電源線300に接続されている。
スイッチングトランジスタ214のソースは、データ線xnを介して電流駆動回路12
1に接続されている。発光素子211は、スイッチングトランジスタ215のソースと電
源回路107の低電位側電位(例えば接地電位)との間に接続されている。スイッチング
トランジスタ213,214のゲートはともに、走査線Ynを介して走査線駆動回路10
3に接続されている。また、スイッチングトランジスタ215のゲートは発光制御線40
0に接続されている。なお、前述した黒浮きの問題は、図7の回路図に示すように、デー
タ線Xnに疑似的なキャパシタC(寄生容量)が発生してしまうことによって引き起こさ
れる。
再び図6に戻り、面積階調部220の面積階調用TFT回路222について説明する。
面積階調用TFT回路222は、前述したように、3つのサブTFT回路222−1〜
222−3を備えている。これらサブTFT回路222−1〜222−3の各々は、電荷
を保持するための保持キャパシタ223−1〜223−3と、保持キャパシタ223−1
〜223−3に電荷を蓄積する際に使用されるスイッチングトランジスタ(nチャンネル
型FET)224−1〜224−3と、各面積階調用発光素子221−1〜221−3に
電圧を印加するための駆動トランジスタ(pチャンネル型FET)225−1〜225−
3とを備えている。
各保持キャパシタ223−1〜223−3は、各駆動トランジスタ225−1〜225
−3のソースとゲートとの間に接続されている。各スイッチングトランジスタ224−1
〜224−3のドレインは、各駆動トランジスタ225−1〜225−3のゲートに接続
されており、ソースはそれぞれデータ線Xn-1〜Xn-3を介して電流駆動回路121に接続
されており、ゲートはともに走査線Ynを介して走査線駆動回路103に接続されている
。面積階調用発光素子221−1〜221−3は、駆動トランジスタ225−1〜225
−3のドレインと電源回路107の低電位側電位(例えば接地電位)との間にそれぞれ接
続されている。
次に、図8のタイミングチャートを参照しながら、画素回路200の動作について説明
する。この図8は、走査線Ynとデータ線xn,Xn3とに接続された画素回路200におい
て、駆動周期Tc1で高階調レベルの発光が行われ、続く駆動周期Tc2で低階調レベルの発
光が行われている例を示している。
駆動周期Tc1のプログラミング期間Tpr1においては、まず、発光制御回路がLレベル
の発光制御信号VGELを発光制御線400に供給して、電流駆動用TFT回路212のス
イッチングトランジスタ215をオフ状態(閉状態)に保つ。
次に、電流駆動回路121がデータ線xnに対して、階調レベルに応じた値の電流(デ
ータ信号IDATA)を供給し、面積階調駆動回路122が、Lレベルのデータ信号VDATA1
〜VDATA3をデータ線Xn-1〜Xn-3に供給する。このとき、走査線駆動回路103がHレ
ベルの走査線信号VWRTを走査線Ynに供給して、電流駆動用TFT回路212のスイッチ
ングトランジスタ213,214と、面積階調用TFT回路221−1〜221−3のス
イッチングトランジスタ224−1〜224−3をオン状態(開状態)にさせる。
これによって、電流駆動用TFT回路212の保持キャパシタ217にはデータ信号I
DATAの電流値に対応した電荷が保持される。この結果、駆動トランジスタ216のソース
・ゲート間には、保持キャパシタ217に保持された電荷に対応した電圧が印加されるこ
とになる。一方、面積階調駆動回路122がデータ線Xnに供給するのはLレベルのデー
タ信号であるので、面積階調用TFT回路222−1〜222−3の保持キャパシタ22
3−1〜223−3にはそれぞれLレベルに対応した電荷しか保持されない。
このようにしてデータ書込が終了すると、走査線駆動回路103がLレベルの走査線信
号VWRTを走査線Ynに供給して、電流駆動用TFT回路212のスイッチングトランジス
タ213,214と、面積階調用TFT回路222−1〜222−3のスイッチングトラ
ンジスタ224−1〜224−3をオフ状態とする。また、データ線駆動回路102はデ
ータ信号IDATAの供給を停止する。
続く発光期間Tel1では、発光制御回路が発光制御信号VGELをHレベルに設定してスイ
ッチングトランジスタ215をオン状態に設定する。電流駆動用TFT回路212の保持
キャパシタ217には、データ信号IDATAの電流値に対応した電圧が保持されているので
、駆動トランジスタ214にはデータ信号IDATAの電流値とほぼ同じ大きさの電流が流れ
る。この結果、電流駆動用発光素子211にもデータ信号IDATAの電流値とほぼ同じ大き
さの電流Iが流れて、電流駆動用発光素子211は上記電流値に応じた階調レベルで発光
する。一方、面積階調用発光素子221−1〜221−3には発光に必要な電圧が印加さ
れないので発光しない。
そして次の駆動周期Tc2のプログラミング期間Tpr2においては、上記と同じようにし
て、走査線駆動回路103がHレベルの走査線信号VWRTを走査線Ynに供給して電流駆動
用TFT回路212のスイッチングトランジスタ213,214と、面積階調用TFT回
路222−1〜222−3のスイッチングトランジスタ224−1〜224−3をオン状
態にさせる。このとき、面積階調駆動回路122はHレベルのデータ信号VDATA1,VDAT
A3をデータ線Xn-1及びXn-3に供給するが、電流駆動回路121はデータ線xnにデータ
信号IDATAを供給しない。従って、面積階調用TFT回路222−1〜222−3の保持
キャパシタのうち、保持キャパシタ223−1、223−2には電荷が保持されるが、保
持キャパシタ223−2には電荷が保持されない。また、電流駆動用TFT回路212の
保持キャパシタ217にも電荷は保持されない。この結果、面積階調用発光素子221−
1及び221−3は、保持キャパシタ223−1、223−3のそれぞれに保持された電
荷に対応した電圧が印加されて発光することになる。
次に、図9に示すフローを参照しながら、制御回路105の動作について説明する。
図9の説明においては、全64段階の階調とし、各階調レベルを6ビットのビット列で
表すものとする。即ち、表示可能な階調レベルの上限は63階調レベル(ビット列「11
1111」)であり、下限は0階調レベル(ビット列「000000」)である。また、
予め決められた所定の階調レベルR(図3参照、以下、「閾値階調レベル」という)を7
階調レベル(ビット列「000111」)とする。
制御回路105は、各々の画素回路200について図9に示すフローを繰り返し実行す
る。制御回路105は、ある画素回路200(画素回路200Aとする)において発光す
べき階調レベルが例えば5階調レベル(ビット列「000101」)であった場合、まず
、これを閾値階調レベル(7階調レベル)と比較して(ステップS1)、閾値階調レベル
よりも小さいと判断する(ステップS2;No)。閾値階調レベルよりも小さい場合は面
積階調方式による発光を行うべきであるから、制御回路105は、面積階調駆動回路12
2に対し画素回路200Aを5階調レベル(「000101」)で発光させるように指示
するとともに、電流駆動回路121に対しては画素回路200Aを0階調レベル(「00
0000」)で発光(つまり非発光)させるように指示する(ステップS3)。
面積階調方式においては、上記ビット列のうち先頭から4つ目のビットが発光面積比4
である面積階調用発光素子221−3に対応し、5つ目のビットが発光面積比2である面
積階調用発光素子221−2に対応し、6つ目のビットが発光面積比1である面積階調用
発光素子221−1に対応している。そして、ビット値「1」が発光を指示するものであ
り、ビット値「0」が非発光を指示するものである。従って、プログラミング期間Tprに
おける面積階調駆動回路122は、ビット列「000110」の先頭から4つ目のビット
値が「1」であるから、Hレベルのデータ信号VDATA3をデータ線Xn-3を介して面積階調
用TFT回路222−3に供給する。また、面積階調駆動回路122は、5つ目のビット
値が「0」であるから、Lレベルのデータ信号VDATA2をデータ線Xn-2を介して面積階調
用TFT回路222−2に供給する。また、面積階調駆動回路122は、6つ目のビット
値が「1」であるから、Hレベルのデータ信号VDATA1をデータ線Xn-1を介して面積階調
用発光素子221−1に供給する。一方、電流駆動回路121は、制御回路105から指
示された階調が0階調レベル(「000000」)であるから、データ信号IDATAをデー
タ線xnに供給しない。この結果、図8の駆動周期Tc2で示したように、画素回路200
Aにおいては発光面積比「4」と「1」に相当する面積階調用発光素子221−3,22
1−1のみが発光して、画素回路200A全体で5階調レベルで発光することになる。
そして、制御回路105の処理は再びステップS1に戻る。ここで、次の画素回路20
0(画素回路200Bとする)において発光すべき階調レベルが20階調レベル(ビット
列「010100」)であった場合には、閾値階調レベルよりも大きいので(ステップS
2;Yes)、制御回路105は、電流駆動回路121に対し20階調レベル(「010
100」)での発光を指示するとともに、面積階調駆動回路122に対しては0階調レベ
ル(「000000」)での発光(つまり非発光)を指示する(ステップS4)。
そして、電流駆動回路121は、制御回路105から指示された20階調レベルに応じ
た電流値のデータ信号IDATAをデータ線xnを介して電流駆動用TFT回路212に供給
する。一方、面積階調駆動回路122は、いずれもLレベルのデータ信号VDATA1,VDAT
A2,VDATA3をそれぞれデータ線Xn-1,Xn-2,Xn-3を介して面積階調用TFT回路22
2−1〜222−3に供給する。この結果、図8の駆動周期Tc1で示したように、画素回
路200Bにおいては電流駆動用発光素子211のみが指定された階調レベル(20階調
レベル)で発光することになる。
さらに発明の理解を容易にするため、図10にそれぞれの電流駆動用発光素子211と
面積階調用発光素子221−1〜221−3とが発光している様子を模式的に示す。図1
0において、黒で塗りつぶした発光素子は発光していないことを意味しており、ドット模
様で示した発光素子は比較的低い輝度で発光していることを意味しており、模様がない白
色の発光素子は比較的高い輝度で発光していることを意味している。図10(a)は、非
発光(0階調レベル)の状態を示しており、図10(b)は1階調レベルで発光している
状態を示しており、図10(c)は2階調レベルで発光している状態を示しており、図1
0(d)は3階調レベルで発光している状態を示しており、図10(e)は4階調レベル
で発光している状態を示しており、図10(f)は5階調レベルで発光している状態を示
しており、図10(g)は6階調レベルで発光している状態を示しており、図10(h)
は7階調レベルで発光している状態を示しており、図10(i)は8階調レベルで発光し
ている状態を示しており、図10(j)は9階調以上の階調レベルで発光している状態を
示している。
以上説明したように、本実施形態では、全階調領域を低階調領域と高階調領域という2
つの領域に区分し、電流プログラム方式と面積階調方式の双方の長所・短所を考慮に入れ
つつ、これら両方式を各領域に対して適切に割り当てている.これによって、主に低階調
領域で発生していた電流プログラム方式に特有の問題を抑制しつつ、従来の面積階調方式
よりも高精細な画像を表示することができる。
なお、実施形態は上述したものに限らず、以下のような変形が可能である。
(1)画素回路200が備える電流駆動部210と面積階調部220については、それぞ
れ周知の回路を用いることができる。例えば図6に示した電流駆動部210に代えて、図
11に示すような電流駆動部210Aを用いてもよい。この電流駆動部210Aにおいて
、トランジスタ501Aは、発光素子502Aに流れる駆動電流を制御する駆動用トラン
ジスタである。このトランジスタ501Aとトランジスタ503Aによってカレントミラ
ー回路部が構成されている。トランジスタ504Aは、第1の走査線Yn1を介して供給さ
れる走査線信号VWRT1に応じてオンオフするスイッチングトランジスタである。トランジ
スタ505Aは、第2の走査線Yn2を介して供給される走査線信号VWRT2に応じて、プロ
グラミング期間中にトランジスタ503Aのゲート・ドレインを短絡するスイッチングト
ランジスタである。保持キャパシタ506Aは、プログラミング期間においてデータ線x
nを介して供給されるデータ信号IDATAの電流値に応じた電荷を蓄積する。
また、面積階調部220に関しても、図6とは異なる回路を用いることができる。例え
ば、図6に示した電流駆動部210と同じように、発光期間を制御するための回路部を備
えるようにしてもよい。
(2)電流駆動用発光素子211と面積階調用発光素子221のレイアウトや形状につい
ては、疑似輪郭の問題を回避することを最も重視するのであれば、発光重心が偏らないよ
うに設計すればよい。レイアウトに関しては、例えば、図5に例示したように、複数の面
積階調用発光素子221のうちのいずれか2つの素子の間に挟まれるような位置に電流駆
動用発光素子211を配置して、電流駆動用発光素子211を挟んで面積階調用発光素子
221の発光面積ができる限り均等になるようにすればよい。また、電流駆動用発光素子
211の、紙面に向かって左右両側にのみ面積階調用発光素子221を配置するのではな
く、その上下方向にも配置することも可能である。また、面積階調用発光素子221の発
光面積の重み付けは2進数に限らないし、素子数も3つに限らない。
また、表示パネル部101において、電流駆動用発光素子211と面積階調用発光素子
221による発光の頻度がほぼ同じような場合、これらの電流駆動用発光素子211と面
積階調用発光素子221との単位発光面積あたりの輝度が同一になるように設計しておく
ことが望ましい。なぜなら、両素子において最高輝度での発光回数ないし発光頻度がほぼ
同等となり、これらの素子の寿命がほぼ均等になることが期待できるからである。具体的
には、画素回路200の各々において、電流駆動用発光素子211に対して最高の発光階
調レベルに応じた値の電流が供給されることよって当該素子211が発光したときの単位
発光面積あたりの輝度と、面積階調用発光素子221の各々に対し駆動電圧が印加される
ことによって当該素子221の各々が発光したときの単位発光面積あたりの輝度とが同一
であればよい。例えば画素回路200で全64階調レベルにわたって発光する場合には、
図12に示すように、面積階調用発光素子221−1,221−2,221−3及び電流
駆動用発光素子211の発光面積の比率を1:2:4:63というように、各々の素子の
発光面積を対応する階調レベル数に応じた比率とすればよい。このようにすれば、各々の
発光素子の単位発光面積あたりの輝度を同じにしつつ、64階調という全階調領域で発光
することができる。
(3)本発明に係る電子機器は、特に限定されるものではないが、本発明に係る電気光学
装置を表示部として含んで構成される装置一般をいう。従って、先の説明で例示したもの
に限らず、テレビや、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、
カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステー
ション、テレビ電話、POS端末、タッチパネルを備えた機器などが挙げられる。
(4)図1に示した各構成要素101〜107は、それぞれが例えば1チップの半導体集
積回路装置といった独立した部品によって構成されていてもよいし、あるいは、各構成要
素101〜107の全部もしくは一部が一体の部品として構成されていてもよい。例えば
、表示パネル部101に、データ線駆動回路102と走査線駆動回路103とが一体的に
構成されていてもよい。また、構成要素102〜106の全部もしくは一部がプログラマ
ブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソ
フトウエア的に実現されていてもよい。
本発明の一実施形態に係る電子機器の構成を示すブロック図である。 表示パネル部とデータ線駆動回路と走査線駆動回路の構成を示した図である。 低階調領域と高階調領域とを説明する図である。 画素回路を表示パネル部のパネル正面側から見た場合の構成を示す図である。 画素回路を表示パネル部のパネル正面側から見た場合の構成を示す図である。 画素回路200の電気的構成を示す回路図である。 従来の問題を補足的に説明するための回路図である。 画素回路の動作を示すタイミングチャートである。 制御回路の動作を示すフローチャートである。 画素回路において各階調レベルで発光しているときの様子を模式的に表す図である。 変形例の電流駆動部の電気的構成を示す回路図である。 変形例の画素回路を表示パネル部のパネル正面側から見た場合の構成を示す図である。
符号の説明
10......電子機器、100……電気光学装置、101……表示パネル部、102……
データ線駆動回路、103……走査線駆動回路、105......制御回路、121......電
流駆動回路、122......面積階調駆動回路、210......電流駆動部、211......電
流駆動用発光素子、212......電流駆動用TFT回路、220......面積階調部、22
1......面積階調用発光素子、222......面積階調用TFT回路。

Claims (7)

  1. 走査線及びデータ線に接続されマトリクス状に配置された複数の画素回路であって、供給される電流の値に応じて発光量が異なる電流駆動用発光素子と、該電流駆動用発光素子に対して発光階調レベルに応じた値の電流を供給するための電流駆動用画素回路と、所定電圧が印加されることによって発光する複数の面積階調用発光素子と、これら複数の面積階調用発光素子のうち発光階調レベルに応じた特定の面積階調用発光素子に前記所定電圧を印加するための面積階調用画素回路とをそれぞれ有した複数の画素回路と、
    複数の走査線の各々を順次に選択して走査線信号を供給する走査線駆動回路と、
    複数のデータ線の各々に対し、該データ線に接続された各々の画素回路が発光する際の発光階調レベルを表すデータ信号を供給するデータ線駆動回路と、
    予め決められた階調レベル以下の低階調領域においては、前記データ線駆動回路から前記データ線を介して前記面積階調用画素回路に前記発光階調レベルを表すデータ信号を供給させる一方、予め決められた階調レベルよりも高い高階調領域においては、前記データ線駆動回路から前記データ線を介して前記電流駆動用画素回路に前記発光階調レベルを表すデータ信号を供給させる制御回路と
    を備えた電気光学装置。
  2. 前記データ線駆動回路は、
    前記電流駆動用画素回路に第1のデータ線を介して接続された電流駆動回路と、
    前記面積階調用画素回路に第2のデータ線を介して接続された面積階調駆動回路とを備えており、
    前記制御回路は、
    前記低階調領域においては、前記面積階調駆動回路から前記第2のデータ線を介して前記面積階調用画素回路に前記発光階調レベルを表すデータ信号を供給させつつ、前記電流駆動回路から前記第1のデータ線を介して前記電流駆動用画素回路に非発光を表すデータ信号を供給させる一方、
    前記高階調領域においては、前記電流駆動回路から前記第1のデータ線を介して前記電流駆動用画素回路に前記発光階調レベルを表すデータ信号を供給させつつ、前記面積階調駆動回路から前記第2のデータ線を介して前記面積階調用画素回路に非発光を表すデータ信号を供給させる請求項1記載の電気光学装置。
  3. 前記画素回路の各々において、前記複数の面積階調用発光素子と前記電流駆動用発光素子とは、前記複数の面積階調用発光素子のうち全発光素子が発光した時の発光重心と、前記電流駆動用発光素子が発光した時の発光重心が偏らないような位置に配置されている請求項1記載の電気光学装置。
  4. 前記画素回路の各々において、前記複数の面積階調用発光素子のうちのいずれか2つの素子の間に挟まれるような位置に前記電流駆動用発光素子が配置されている請求項3記載の電気光学装置。
  5. 前記画素回路の各々において、前記電流駆動用発光素子に対して最高の発光階調レベルに応じた値の電流が供給されることよって当該素子が発光したときの単位発光面積あたりの輝度と、前記複数の面積階調用発光素子の各々に対し前記所定の電圧が印加されることによって当該素子の各々が発光したときの単位発光面積あたりの輝度とが同一である請求項1記載の電気光学装置。
  6. 請求項1から5のいずれか1に記載の電気光学装置を具備する電子機器。
  7. 走査線及びデータ線に接続されてマトリクス状に配置された複数の画素回路であって、
    供給される電流の値に応じて発光量が異なる電流駆動用発光素子と、該電流駆動用発光素子に対して発光階調レベルに応じた値の電流を供給するための電流駆動用画素回路と、所定電圧が印加されることによって発光する複数の面積階調用発光素子と、これら複数の面積階調用発光素子のうち発光階調レベルに応じた特定の面積階調用発光素子に所定電圧を印加するための面積階調用画素回路とをそれぞれ有した複数の画素回路を備えた電気光学装置に用いられる駆動方法であって、
    それぞれの画素回路において発光すべき発光階調レベルと予め決められた所定の階調レベルとを比較するステップと、
    前記比較の結果、前記画素回路における発光階調レベルが前記所定の階調レベル以下の場合には、当該発光階調レベルを表すデータ信号を前記データ線を介して該画素回路が備える前記面積階調用画素回路に供給しつつ、該画素回路が接続されている走査線に走査線信号を供給する一方、前記画素回路における発光階調レベルが前記所定の階調レベルよりも高い場合には、当該発光階調レベルを表すデータ信号を前記データ線を介して該画素回路が備える前記電流駆動用画素回路に供給しつつ、該画素回路が接続されている走査線に走査線信号を供給するステップと
    を有する駆動方法。
JP2003384069A 2003-11-13 2003-11-13 電気光学装置、電子機器及び電気光学装置の駆動方法 Expired - Fee Related JP4552421B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003384069A JP4552421B2 (ja) 2003-11-13 2003-11-13 電気光学装置、電子機器及び電気光学装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003384069A JP4552421B2 (ja) 2003-11-13 2003-11-13 電気光学装置、電子機器及び電気光学装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2005148306A JP2005148306A (ja) 2005-06-09
JP4552421B2 true JP4552421B2 (ja) 2010-09-29

Family

ID=34692607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003384069A Expired - Fee Related JP4552421B2 (ja) 2003-11-13 2003-11-13 電気光学装置、電子機器及び電気光学装置の駆動方法

Country Status (1)

Country Link
JP (1) JP4552421B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007011215A (ja) * 2005-07-04 2007-01-18 Sony Corp 画素回路および表示装置
JP4904756B2 (ja) * 2005-09-27 2012-03-28 株式会社デンソー 有機el駆動回路、有機el表示器およびその駆動方法
JP2007286081A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機el表示装置
JP4211800B2 (ja) 2006-04-19 2009-01-21 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP4222396B2 (ja) * 2006-09-11 2009-02-12 ソニー株式会社 アクティブマトリクス表示装置
JP5086766B2 (ja) * 2007-10-18 2012-11-28 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP6285158B2 (ja) 2013-11-26 2018-02-28 株式会社ジャパンディスプレイ 有機el表示装置
JP6799419B2 (ja) * 2016-08-25 2020-12-16 日本放送協会 画像表示装置、駆動方法及び駆動プログラム
JP7114434B2 (ja) * 2018-10-12 2022-08-08 日本放送協会 画像表示装置、駆動方法及び駆動プログラム
KR102612043B1 (ko) * 2019-06-05 2023-12-07 엘지디스플레이 주식회사 발광 표시 장치 및 그 구동 방법
CN110491338B (zh) * 2019-08-28 2021-02-02 京东方科技集团股份有限公司 像素电路及其驱动方法、发光控制电路及方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173158A (ja) * 1997-08-28 1999-03-16 Seiko Epson Corp 表示素子
JP2001184015A (ja) * 1999-12-22 2001-07-06 Seiko Epson Corp 表示装置の駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173158A (ja) * 1997-08-28 1999-03-16 Seiko Epson Corp 表示素子
JP2001184015A (ja) * 1999-12-22 2001-07-06 Seiko Epson Corp 表示装置の駆動方法

Also Published As

Publication number Publication date
JP2005148306A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
KR100924740B1 (ko) 신호선 구동회로 및 발광장치
US10733933B2 (en) Pixel driving circuit and driving method thereof, display panel and display device
US7961159B2 (en) Signal line driver circuit, light emitting device and driving method thereof
CN101354863B (zh) 信号线驱动电路、发光装置及其驱动方法
JP4642094B2 (ja) 発光装置及び電子機器
JP4917066B2 (ja) 表示装置
JP4202324B2 (ja) 表示装置及びその駆動方法
CN100433104C (zh) 驱动电路、电光学装置及其驱动方法以及电子机器
US20050243040A1 (en) Pixel circuit for light emitting element
US7489290B2 (en) Light emitting display device and driving method thereof
EP1465146A2 (en) Light emitting display apparatus with circuit for improving writing operation
US7049991B2 (en) Semiconductor device, digital-analog converter and display device thereof
US20050099412A1 (en) Pixel circuit, method of driving the same, and electronic apparatus
JP4552421B2 (ja) 電気光学装置、電子機器及び電気光学装置の駆動方法
JP5275551B2 (ja) 電流制御型駆動回路および表示装置
US7489293B2 (en) Pixel circuit driving method, pixel circuit, electro-optical device, and electronic apparatus
JP4958392B2 (ja) 表示装置
US7746299B2 (en) Display, array substrate, and method of driving display
JP4628688B2 (ja) 表示装置およびその駆動回路
JP2004004638A (ja) 発光装置の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4552421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees