JP4551343B2 - Video processing apparatus and video processing method - Google Patents

Video processing apparatus and video processing method Download PDF

Info

Publication number
JP4551343B2
JP4551343B2 JP2006051690A JP2006051690A JP4551343B2 JP 4551343 B2 JP4551343 B2 JP 4551343B2 JP 2006051690 A JP2006051690 A JP 2006051690A JP 2006051690 A JP2006051690 A JP 2006051690A JP 4551343 B2 JP4551343 B2 JP 4551343B2
Authority
JP
Japan
Prior art keywords
video
game mode
signal
video signal
detection determination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006051690A
Other languages
Japanese (ja)
Other versions
JP2007235300A (en
Inventor
訓一 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006051690A priority Critical patent/JP4551343B2/en
Publication of JP2007235300A publication Critical patent/JP2007235300A/en
Application granted granted Critical
Publication of JP4551343B2 publication Critical patent/JP4551343B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、特に映像処理装置、及び映像処理方法に関するものである。   The present invention particularly relates to a video processing apparatus and a video processing method.

近年、テレビジョン受像器(TV)のプログレッシブスキャン化と大画面化が進んでいる。これに伴い、インターレース映像信号をプログレッシブ映像信号に変換する方法、すなわちIP変換方法が各種考案されている。こうした従来のIP変換方法としては、主に動き適応型プログレッシブ変換処理と呼ばれる映像処理方法が用いられていた。これは、動き量や垂直のエッジといった映像の特徴を検出し、フィールド間演算によるフィールド間走査線変換とフィールド内演算によるフィールド内走査線変換とを適応的に切り替えるものである(例えば、特許文献1を参照)。さらに、この動き適応型プログレッシブ変換処理を改良した方法として、例えば特許文献2のような発明が提案されている。
特開平6−311488号公報 特開2005−191619号公報
In recent years, a progressive scan and a large screen of a television receiver (TV) have been advanced. Accordingly, various methods for converting an interlaced video signal into a progressive video signal, that is, an IP conversion method have been devised. As such a conventional IP conversion method, a video processing method called a motion adaptive progressive conversion process has been mainly used. This detects video features such as the amount of motion and vertical edges, and adaptively switches between inter-field scanning line conversion by inter-field arithmetic and intra-field scanning line conversion by intra-field arithmetic (for example, Patent Documents). 1). Further, for example, an invention as disclosed in Patent Document 2 has been proposed as a method of improving the motion adaptive progressive conversion processing.
Japanese Patent Laid-Open No. 6-311488 JP 2005-191619 A

近年では、TVにゲーム機器などのAV機器を接続する機会が増えている。こうしたゲーム機器などの映像やアニメ映像などにおいては、クリエーターの表現方法の一つとして、図4の[原画]に示したような1フレームごとに反転するフラッシングのような画面効果が用いられている。このような、フラッシング等に類する1フレームごとに切り替わる映像信号に対して、上記のような従来のIP変換方法を行うと、図5の[IP変換後データ]のように歯抜けのような静止画の映像信号に変換されてしまい、クリエーターの意図する原画とかけ離れた映像になってしまう。   In recent years, opportunities for connecting AV devices such as game devices to TVs are increasing. In such video images of game machines and animation images, a screen effect such as flushing that reverses every frame as shown in [Original Image] in FIG. 4 is used as one of the creator's expression methods. . When the conventional IP conversion method as described above is performed on such a video signal that is switched for each frame similar to flushing or the like, a stationary state such as missing teeth as shown in [data after IP conversion] in FIG. Is converted into a video signal of the image, resulting in a video far from the original image intended by the creator.

この問題を解決する方法の一つとしては、図6に示すようなダブリング処理を施すことが考えられる。上記フラッシングのような映像信号に対しては、ダブリング処理を施すことでクリエーターの意図する原画に沿った映像に補完することができる。しかし、このダブリング処理は、DVD(Digital Versatile Disk)やデジタルTV放送といった通常の映像ソースに対しては垂直方向の解像度が不足し、画質が劣化してしまう、という問題点があった。   One method for solving this problem is to perform a doubling process as shown in FIG. The video signal such as the flushing can be supplemented with a video along the original image intended by the creator by performing a doubling process. However, this doubling process has a problem that the normal image source such as a DVD (Digital Versatile Disk) or digital TV broadcast lacks the vertical resolution and the image quality deteriorates.

本発明は、このような問題に鑑みてなされたものであり、通常の映像ソースを高画質に表示し、かつフラッシング等に類する映像信号に対してもクリエーターの意図する原画に忠実な表示を行うようにする映像表示装置、及び映像表示方法を提供することを目的とする。   The present invention has been made in view of such a problem, and displays a normal video source with high image quality, and also displays an image faithful to the original image intended by the creator for a video signal similar to flushing or the like. An object of the present invention is to provide a video display device and a video display method.

本発明は上記課題を解決すべく、以下に掲げる構成とした。
本発明の要旨は、映像処理装置に入力される映像信号が下記a又はbのうち少なくともいずれか一方の条件に該当するか否かを、入力信号V0と、該入力信号V0がフィールドメモリによって遅延された信号である遅延信号とから検出判定し、前記条件に該当する場合には前記映像信号をGAMEモードと判定するGAMEモード検出判定手段と、検出判定の結果に応じて前記映像信号の補完演算回路での補完方法を変更し、IP変換を行う出力ライン演算回路とを備え、前記GAMEモード検出判定手段は、下記A及びBの手段を具備し、前記映像信号が前記条件に該当する場合に前記GAMEモードと判定することを特徴とする映像処理装置に存する。(a)映像データ作成時に画素を水平ライン単位で時間軸方向に分割処理していない映像信号であること。(b)1フィールド毎に表示色が切り替わる映像効果を有する映像信号であること。(A)1水平ラインの偶数ピクセル又は奇数ピクセルを基点として、2ピクセル毎の映像差分データを演算して前記条件aに該当するか判定するノンインターレース判定手段。(B)偶数フィールド間又は奇数フィールド間の少なくともいずれか一方の映像差分データを、前記入力信号V0及び前記遅延信号から演算して前記条件bに該当するか判定するフラッシング判定手段。
た本発明の要旨は、前記GAMEモード検出判定手段は、前記映像信号の種類に応じて、前記GAMEモードの検出判定のしきい値を変更することを特徴とする映像処理装置に存する。
また本発明の要旨は、前記GAMEモード検出判定手段は、下記の数式1を演算して結果が真である場合に前記GAMEモードと判定することを特徴とする映像処理装置に存する。
また本発明の要旨は、前記GAMEモード検出判定手段は、下記の数式2を演算して結果が真である場合に前記GAMEモードと判定することを特徴とする映像処理装置に存する。
また本発明の要旨は、入力される映像信号について該映像信号が下記a又はbのうち少なくともいずれか一方の条件に該当するか否かを、入力信号V0と、該入力信号V0がフィールドメモリによって遅延された信号である遅延信号とから検出判定する検出判定ステップと、前記条件に該当する場合には前記映像信号をGAMEモードと判定するGAMEモード検出判定ステップと、検出判定の結果に応じて前記映像信号の補完方法を変更してIP変換を行うIP変換ステップとを有し、前記GAMEモード検出判定ステップは、下記A及びBのステップを有し、前記映像信号が前記条件に該当する場合に前記GAMEモードと判定することを特徴とする映像処理方法に存する。(a)映像データ作成時に画素を水平ライン単位で時間軸方向に分割処理していない映像信号であること。(b)1フィールド毎に表示色が切り替わる映像効果を有する映像信号であること。(A)1水平ラインの偶数ピクセル又は奇数ピクセルを基点として、2ピクセル毎の映像差分データを演算して前記条件aに該当するか判定するノンインターレース判定ステップ。(B)偶数フィールド間又は奇数フィールド間の少なくともいずれか一方の映像差分データを、前記入力信号V0及び前記遅延信号から演算して前記条件bに該当するか判定するフラッシング判定ステップ。
た本発明の要旨は、前記GAMEモード検出判定ステップでは、前記映像信号の種類に応じて、前記GAMEモードの検出判定のしきい値が変更されることを特徴とする記載の映像処理方法に存する。
また本発明の要旨は、前記GAMEモード検出判定ステップでは、下記の数式3を演算して結果が真である場合に前記GAMEモードと判定されることを特徴とする映像処理方法に存する。
また本発明の要旨は、前記GAMEモード検出判定ステップでは、下記の数式4を演算して結果が真である場合に前記GAMEモードと判定されることを特徴とする映像処理方法に存する。
また本発明の要旨は、上記の映像処理方法をコンピュータで実行可能なプログラムに存する。
In order to solve the above problems, the present invention has the following configuration.
The gist of the present invention is that whether or not the video signal input to the video processing device satisfies at least one of the following conditions a or b, the input signal V0 and the input signal V0 are delayed by a field memory. GAME mode detection / determination means for determining and determining the video signal to be in GAME mode when the condition is met, and a complementary calculation of the video signal according to the result of the detection determination An output line arithmetic circuit that changes an interpolation method in the circuit and performs IP conversion, and the GAME mode detection determination means includes the following means A and B, and the video signal satisfies the condition: The video processing apparatus is characterized in that it is determined as the GAME mode . (A) A video signal in which pixels are not divided in the time axis direction in units of horizontal lines when creating video data. (B) A video signal having a video effect in which the display color is switched for each field. (A) Non-interlace determination means for calculating whether or not the condition a is satisfied by calculating video difference data for every two pixels using an even pixel or an odd pixel of one horizontal line as a base point. (B) Flushing determination means for calculating at least one of the video difference data between even fields or odd fields from the input signal V0 and the delayed signal and determining whether the condition b is satisfied.
Gist of the present invention or, the GAME mode detection judging means, depending on the type of the video signal, consists in video processing apparatus and changing the threshold for detection determination of the GAME mode.
Further, the gist of the present invention resides in a video processing apparatus in which the GAME mode detection / determination means determines the GAME mode when the following formula 1 is calculated and the result is true.
The gist of the present invention resides in a video processing apparatus in which the GAME mode detection / determination means determines the GAME mode when the following Formula 2 is calculated and the result is true.
Also, the gist of the present invention is to determine whether or not the video signal satisfies at least one of the following conditions a or b for the input video signal, and whether the input signal V0 is a field memory. A detection determination step for determining detection from a delayed signal that is a delayed signal, a GAME mode detection determination step for determining the video signal as a GAME mode when the condition is satisfied, and the detection determination step according to a result of the detection determination possess the IP conversion step of performing an IP conversion by changing the complement method of the video signal, the GAME mode detection determining step comprises the following steps a and B, when the video signal corresponds to the condition The video processing method is characterized in that it is determined as the GAME mode . (A) A video signal in which pixels are not divided in the time axis direction in units of horizontal lines when creating video data. (B) A video signal having a video effect in which the display color is switched for each field. (A) A non-interlace determination step for determining whether or not the condition a is satisfied by calculating video difference data for every two pixels using an even pixel or an odd pixel of one horizontal line as a base point. (B) A flushing determination step of calculating whether at least one of the video difference data between the even fields or the odd fields is calculated from the input signal V0 and the delay signal and meets the condition b.
Also subject of the present invention, in the GAME mode detection determining step, depending on the type of the video signal, the video processing method, wherein the detection threshold determination of the GAME mode is changed Exist.
The gist of the present invention resides in the video processing method characterized in that, in the GAME mode detection determination step, the following mathematical expression 3 is calculated and the result is determined to be the GAME mode.
The gist of the present invention resides in the video processing method characterized in that, in the GAME mode detection determination step, the following equation 4 is calculated and the result is determined to be the GAME mode.
The gist of the present invention resides in a program capable of executing the above-described video processing method by a computer .

本発明の映像表示装置及び映像表示方法は、映像データ作成時に画素を水平ライン単位で時間軸方向に分割処理していない映像信号やフラッシング等に類する映像信号などを自動検出してGAMEモードと判別し、その結果によってIP変換の補完方法を適応処理することによって、通常の映像ソースは高画質に表示し、GAMEモードにおいてはクリエーターの意図する原画に忠実な表示を行うことができるという利点がある。   The video display apparatus and video display method according to the present invention automatically discriminates from the GAME mode by automatically detecting a video signal in which pixels are not divided in the time axis direction in units of horizontal lines or a video signal similar to flushing at the time of creating video data. However, by adaptively processing the IP conversion complementing method according to the result, there is an advantage that a normal video source can be displayed with high image quality and in the GAME mode, the original image intended by the creator can be displayed faithfully. .

以下、本発明の実施の形態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail.

まず、本実施形態の映像表示装置9は、図1に示すように映像処理装置8を含んで構成され、ゲーム機器10と接続されて使用される。この映像処理装置8は図2に示すような要素から構成される。即ち、映像信号Vが入力される映像入力I、Vをフィールド単位で遅延させる手段であるフィールドメモリ1と、IP変換の補完演算をする手段である補完演算回路3と、時系列の複数のフィールドの映像信号より動き検出判定をする手段である動き検出判定部4と、映像信号よりGAMEモード検出判定をするゲームモード検出判定手段たるGAMEモード検出判定部5と、このGAMEモード検出判定部の結果を補完演算回路3に伝えるCPU7と、補完演算回路3によって補完された映像信号Vと入力信号Vをあわせてプログレッシブ映像信号Vとして出力させる出力ライン演算回路6と、動き判定結果保存用、GAMEモード判定作業用、およびGAMEモード判定結果保存用の各履歴を格納するメモリ2とを具備して構成される。さらに、GAMEモード検出判定部5には、水平方向の解像度が映像表示装置の水平解像度の半分以下であるような映像信号を判定する手段であるノンインターレース判定手段51と、フラッシングなどの画面効果を有する映像信号を判定するフラッシング判定手段52とが具備されていても良い。 First, the video display device 9 of the present embodiment is configured to include a video processing device 8 as shown in FIG. The video processing device 8 is composed of elements as shown in FIG. That is, a field memory 1 that is a means for delaying the video inputs I V and V 0 to which the video signal V 0 is inputted, in a field unit, a complementary operation circuit 3 that is a means for performing an IP conversion complementary operation, A motion detection determination unit 4 which is a means for performing motion detection determination from video signals of a plurality of fields, a GAME mode detection determination unit 5 which is a game mode detection determination unit for performing GAME mode detection determination from video signals, and this GAME mode detection determination and CPU7 to convey the results of the parts to complement arithmetic circuit 3, the output line calculation circuit 6 for outputting the video signal V C and the input signal V 0, which is complemented by the complementary operation circuit 3 as a progressive video signal V M together, motion determination A memory 2 for storing each history for saving results, GAME mode determination work, and GAME mode determination result storage Constructed. Further, the GAME mode detection / determination unit 5 has a non-interlace determination unit 51 that is a unit for determining a video signal whose horizontal resolution is less than half the horizontal resolution of the video display device, and a screen effect such as flushing. Flushing determination means 52 for determining the video signal that it has may be provided.

まず、図4にゲーム機器の代表的な二つの出力フォーマットを記載する。 この二つの出力フォーマットのうちの一方であるノンインターレースモードは比較的古いゲーム機器の出力フォーマットであり、一般的に垂直230ライン水平360ピクセルを1フレームとして毎秒60フレームの映像データがゲーム機器によって作成される。そして出力される映像信号は、水平方向のピクセルをダブリングして(擬似)インターレース信号としてゲーム機器から出力されている。
そして上記の二つの出力フォーマットのうちのもう一方であるインターレースモードは比較的新しいゲーム機器の出力フォーマットであり、一般的に垂直460ライン水平720ピクセルを1フレームとして毎秒約60フレームの映像データを仮想的に作成する。そしてゲーム機器のVRAMに格納される実映像データは、VRAMの容量の問題等で奇数フィールドは1フレームの奇数ラインのみ、偶数フィールドは1フレームの偶数ラインのみが実映像データとして処理される。その結果として垂直230ライン水平720ピクセルを1フィールドとした毎秒約60フィールドの映像信号がインターレース信号としてゲーム機器から出力されている。
First, FIG. 4 shows two typical output formats of the game machine. The non-interlace mode, one of these two output formats, is a relatively old game device output format. In general, video data of 60 frames per second is created by a game device with a vertical 230 lines and horizontal 360 pixels as one frame. Is done. The output video signal is output from the game device as a (pseudo) interlaced signal by doubling the pixels in the horizontal direction.
The interlace mode, which is the other of the above two output formats, is a relatively new game device output format. In general, the video data of about 60 frames per second is assumed to be virtual with 460 pixels in the vertical direction and 720 pixels in the horizontal direction. Create it automatically. The actual video data stored in the VRAM of the game device is processed as actual video data only for odd lines of one frame in the odd field and only even lines of one frame in the even field due to the VRAM capacity problem. As a result, a video signal of about 60 fields per second with vertical 230 lines and horizontal 720 pixels as one field is output as an interlace signal from the game device.

次に本実施形態による画像処理装置の処理ステップを、図2及び図3を参照しつつ以下に説明する。
まず、入力信号Vと、フィールドメモリ1によって1フィールド遅延された信号Vと、フィールドメモリ1によって更に1フィールド遅延された信号Vとは、補完演算回路3、動き検出判定部4、及びGAMEモード検出判定部5に入力される(映像信号入力S1)。このフィールドメモリ1は、より多く設けられていても良く、この場合には更に1フィールド遅延された信号V、V…が、上記の補完演算回路3、動き検出判定部4、及びGAMEモード検出判定部5に入力される。
Next, processing steps of the image processing apparatus according to the present embodiment will be described below with reference to FIGS.
First, an input signal V 0 , a signal V 1 delayed by one field by the field memory 1, and a signal V 2 further delayed by one field by the field memory 1 are used as a complementary arithmetic circuit 3, a motion detection determination unit 4, and The signal is input to the GAME mode detection determination unit 5 (video signal input S1). More field memories 1 may be provided. In this case, the signals V 3 , V 4 ... Delayed by one field are used as the complementary arithmetic circuit 3, the motion detection determination unit 4, and the GAME mode. Input to the detection determination unit 5.

ところで、ゲーム機器の映像出力フォーマットは主に図4に示された二つのモードであるノンインターレースモードとインターレースモードとに分類される。また、映像データ作成時に画素を水平ライン単位で時間軸方向に分割処理していない映像信号も、ノンインターレースモードと同様に映像信号処理されることが好適である。従って、ゲームモード検出判定部は、二つのフォーマットに相等する映像信号入力に対して適した映像処理を行うため、映像フォーマットの検出を行う。   By the way, the video output format of the game device is mainly classified into a non-interlace mode and an interlace mode which are the two modes shown in FIG. In addition, it is preferable that a video signal in which pixels are not divided in the time axis direction in units of horizontal lines when the video data is created is also processed in the same manner as in the non-interlace mode. Therefore, the game mode detection determination unit detects the video format in order to perform video processing suitable for the video signal input equivalent to the two formats.

まずノンインターレースモードの映像信号については、ゲーム機器より出力される時点で通常ダブリング処理がなされている。また、映像データ作成時に画素を水平ライン単位で時間軸方向に分割処理していない映像信号についても、映像信号入力前にダブリング処理やスケーリング処理が施されているのが通常である。この、映像データ作成時に画素を水平ライン単位で時間軸方向に分割処理していない映像信号とは、以下のような映像信号を言う。すなわち、インターレース表示においては、映像ソースをプログレッシブ表示で表示した際の表示に近づけるためにインターレース表示の異なるフレーム、つまり時間軸方向に画素を分割して、IP変換後の映像が元の映像ソースと近くなるような処理を施すことができるが、こうした処理を行っていない映像信号のことを言う。ここで、図7は1水平ラインの画素列の例である。ところがゲーム機器などから入力された映像信号がアナログ信号の場合、映像信号は既にダブリング処理をされているが、伝送系の位相曲がりや、ゲーム機器出力或いはテレビ等受信機器内部のLPF(ローパスフィルター)などによる群遅延特性/通過帯域特性などの影響によって、サンプリングされた映像データは完全にダブリングしたデータとはならない。また、アナログ映像信号をサンプリングした場合、映像信号出力機器によるばらつきやゲーム機器類の全てがITUなどの映像フォーマットの規格に完全に準拠している訳ではない現状から、ゲーム機器等においてダブリング処理をされた際の基準ピクセルの基準位置を明確に決定することは不可能である。従って、アナログ入力信号に対しての場合を考慮し、ダブリング処理の有無の検知は、ノンインターレース判定手段51においてサンプリングした映像データの奇数画素ピクセルと偶数画素ピクセルを基準とした二つの演算を行うことで対処する。その具体的な検出方法は図8に詳細に示す。つまり、ある奇数ピクセルtを基準として隣り合う二つのピクセルの差分データΔVotの総和平均と、ピクセルtの隣の偶数ピクセルt+1を基準とした隣り合う二つのピクセルの差分データΔVetの総和平均との二つの総和平均のうち小さい値が、ある任意のしきい値Snonint以下であるとき、ノンインターレース判定手段51はこの入力信号をGAMEモードであると判定する(ノンインターレース判定S2)。この具体的な判定式を数式5に示す。   First, the non-interlaced mode video signal is normally subjected to doubling processing when it is output from the game device. In addition, a video signal in which pixels are not divided in the time axis direction in units of horizontal lines when creating video data is usually subjected to doubling processing and scaling processing before video signal input. The video signal in which pixels are not divided in the time axis direction in units of horizontal lines when creating video data refers to the following video signals. In other words, in interlaced display, pixels are divided in different frames of interlaced display, that is, in the time axis direction in order to approximate the display when the video source is displayed in progressive display. This refers to a video signal that can be processed in a similar manner, but has not been subjected to such processing. Here, FIG. 7 is an example of a pixel row of one horizontal line. However, if the video signal input from a game device is an analog signal, the video signal has already been doubled, but the phase distortion of the transmission system, the output of the game device, or the LPF (low pass filter) inside the receiving device such as a television The sampled video data is not completely doubled due to the effects of group delay characteristics / passband characteristics due to the above. In addition, when analog video signals are sampled, doubling processing is performed on game devices, etc., since the variation due to video signal output devices and not all game devices are completely compliant with video format standards such as ITU. It is impossible to clearly determine the reference position of the reference pixel when it is done. Therefore, in consideration of the case of an analog input signal, the presence / absence of doubling processing is detected by performing two operations based on the odd pixel pixels and even pixel pixels of the video data sampled by the non-interlace determination means 51. To deal with. The specific detection method is shown in detail in FIG. That is, the total average of the difference data ΔVot of two adjacent pixels based on an odd pixel t, and the total average of the difference data ΔVet of two adjacent pixels based on the even pixel t + 1 adjacent to the pixel t When the smaller value of the two total averages is equal to or less than an arbitrary threshold value Snonint, the non-interlace determination means 51 determines that this input signal is in the GAME mode (non-interlace determination S2). This specific determination formula is shown in Formula 5.

ここでピクセルの差分データ計算に用いるピクセルのデータは、輝度情報や色相情報や色差情報、またこれらを組み合わせたものが適宜用いられても良い。この判定式が成り立つ場合、すなわち真である場合に、このノンインターレース判定手段51が入力信号をGAMEモードであると判定し(S4)、GAMEモード検出判定部5は制御信号RGを補完演算回路3に対して出力する(S5)。数式1で用いられているしきい値Snonintは、入力映像信号の種類に応じて適宜変更できるようになっていることが好ましい。例えば、ゲーム機器からのノンインターレース入力信号など、単純にダブリング処理された入力映像信号に対しては、このしきい値Snonintを小さくしてノンインターレース判定基準を厳しくし、一方で単にソースの解像度が低い映像信号など、スケーリング処理の行われている入力映像信号に対してはしきい値Snonintを大きくしてノンインターレース判定基準を緩める等の適応例が挙げられる。また、このノンインターレース判定結果の履歴は、GAMEモード検出判定部5がメモリ2に逐次記憶する。   Here, as pixel data used for pixel difference data calculation, luminance information, hue information, color difference information, or a combination thereof may be used as appropriate. When this determination formula holds, that is, when the determination result is true, the non-interlace determination means 51 determines that the input signal is in the GAME mode (S4), and the GAME mode detection determination unit 5 uses the control signal RG as the complementary arithmetic circuit 3. (S5). It is preferable that the threshold value Snonint used in Formula 1 can be appropriately changed according to the type of the input video signal. For example, for input video signals that are simply doubled, such as non-interlaced input signals from game devices, this threshold Snonint is reduced to make non-interlace criteria stricter, while the source resolution is simply For input video signals that have undergone scaling processing, such as low video signals, examples of adaptation include increasing the threshold value Snonint to loosen the non-interlace criteria. Further, the history of the non-interlace determination result is sequentially stored in the memory 2 by the GAME mode detection determination unit 5.

一方、インターレースモードの映像信号については通常のDVDなどの映像フォーマットと差異はなく、ゲーム機器等から入力される映像信号からゲーム機器等のインターレースモードなのか通常のDVD映像などのフォーマットなのかを検出することは不可能であるため、入力映像信号からの検知を行う。
ここで、ゲーム機器等から映像出力される信号であって、従来技術の動き適応型プログレッシブ変換によってクリエーターの意図する原画と異なる補完がされてしまう入力信号とは、主に1フィールドごとに急激に変化するフラッシングのような画面効果を有する映像信号である。この画面効果を検出するステップでは、フラッシング判定手段52において入力信号からこうしたフラッシングを検出して最適な補完方法を適応できるように入力映像信号のフォーマット判定を行う(フラッシング判定S3)。
まず図9に示すのはインターレースモード時の映像信号フォーマットである。この図において、Y軸方向は水平ラインの画素を表しており"_a"から"_P"までのライン数があることを示している。またX軸方向は時間軸方向のフィールドを現しており"1_"から"Q_"までのフィールドがあることを示している。
ここで、1フィールド毎に切り替わるフラッシングに類する映像の信号は、主に偶数フィールド同士或いは奇数フィールド同士は同一の信号で、偶数フィールドと奇数フィールドの映像信号が反転のような輝度差や色相差の大きな信号に設定されている。そして図10は図9の一部を拡大した図である。
この図10に示される、ある奇数フィールドに存在する画素"1_a"と時間軸的に次の偶数フィールドに存在する画素"2_a"の映像信号データの差分△Vg1と、画素"2_a"と時間軸的に次の奇数フィールドに存在する画素"3_a"の映像信号データの差分△Vh1とを演算する。この二つの差分データ△Vg1、△Vh1の差分の絶対値が小さければ小さいほど1フィールド毎に反転等の切り替わりがあるフラッシングのような映像信号と認定することができる。そして同様の演算処理を任意のフィールド数Qと任意のライン数Pの領域で行うことでフラッシング判定手段52が判定する。この判定に用いる領域については、入力映像信号の種類によって適宜任意に設定して良い。例えば、領域を広く設定することでゲーム機器からの入力映像信号などの画面全体がフラッシングする画面効果を有する入力映像信号に限定してダブリング処理を行うようにしても良いし、また一方でこの判定領域を任意の位置に狭く設定することで、アニメなどに見られる部分的な画面効果や、字幕などの画面効果の除外部分を考慮したフラッシング判定をフラッシング判定手段52が行うことが可能となる。ここで、任意のフィールド数Q、任意のライン数Pの領域について、△Vg1と△Vh1との差分の絶対値の総和平均があるしきい値Sint以下であるとき、フラッシング判定手段52は入力映像信号をゲームモードであると判定し(S4)、GAMEモード検出判定部5は制御信号RGを補完演算回路3に対して出力する(S5)。この具体的な判定式を数式6に示す。
On the other hand, the video signal in interlace mode is not different from the video format of normal DVD, etc., and it is detected from the video signal input from game devices etc. whether it is in interlace mode of game devices or normal DVD video format. Since it is impossible to do this, detection is performed from the input video signal.
Here, a signal output from a game device or the like, which is an input signal that is complemented differently from the original image intended by the creator by the motion adaptive progressive conversion of the prior art, mainly abruptly for each field. It is a video signal having a screen effect such as changing flashing. In the step of detecting the screen effect, the flushing determination means 52 detects the flushing from the input signal and determines the format of the input video signal so that the optimum complementing method can be applied (flushing determination S3).
First, FIG. 9 shows a video signal format in the interlace mode. In this figure, the Y-axis direction represents the pixels of the horizontal line, indicating that there are the number of lines from “_a” to “_P”. The X axis direction represents a field in the time axis direction, indicating that there are fields from "1_" to "Q_".
Here, the video signal similar to flushing that is switched for each field is mainly the same signal between even-numbered fields or odd-numbered fields. A large signal is set. FIG. 10 is an enlarged view of a part of FIG.
The difference ΔVg1 between the video signal data of the pixel “1_a” existing in a certain odd field and the pixel “2_a” present in the next even field in time axis, the pixel “2_a”, and the time axis shown in FIG. Therefore, the difference ΔVh1 of the video signal data of the pixel “3_a” existing in the next odd field is calculated. As the absolute value of the difference between the two difference data ΔVg1 and ΔVh1 is smaller, it can be recognized as a video signal like flushing in which switching such as inversion is performed for each field. Then, the flushing determination means 52 determines by performing the same arithmetic processing in an area having an arbitrary number of fields Q and an arbitrary number of lines P. The region used for this determination may be arbitrarily set according to the type of input video signal. For example, by setting a wide area, the doubling process may be performed only for an input video signal having a screen effect that the entire screen such as an input video signal from a game device is flushed. By setting the area narrowly at an arbitrary position, it is possible for the flushing determination means 52 to perform the flushing determination in consideration of a partial screen effect seen in an animation or the like and an excluded portion of a screen effect such as a caption. Here, for an area having an arbitrary number of fields Q and an arbitrary number of lines P, when the sum of the absolute values of the differences between ΔVg1 and ΔVh1 is equal to or less than a certain threshold value Sint, the flushing determination means 52 The signal is determined to be in the game mode (S4), and the GAME mode detection / determination unit 5 outputs the control signal RG to the complementary arithmetic circuit 3 (S5). This specific determination formula is shown in Formula 6.

この数式2にあるピクセルの映像信号データの差分計算に用いるピクセルのデータは、輝度情報や色相情報や色差情報、またこれらを組み合わせたものが適宜用いられても良い。この判定式が成り立つ場合、すなわち真である場合に、このフラッシング判定手段52が入力信号をゲームモードであると判定する。ここで、しきい値Sintは、入力映像信号の種類に応じて適宜変更できるようになっていることが好ましい。また、このフラッシング判定結果の履歴は、メモリ2が逐次記憶する。上述したように、フラッシング判定に用いる画面領域は任意に設定できる。従って、画面を複数の領域に分割して判定を行い、フラッシング判定に該当する領域のみをダブリング処理し、他の領域については別の補完方法を採用するようにしても良い。   As the pixel data used for the difference calculation of the video signal data of the pixel in Equation 2, luminance information, hue information, color difference information, or a combination thereof may be used as appropriate. When this determination formula is satisfied, that is, when it is true, the flushing determination unit 52 determines that the input signal is in the game mode. Here, it is preferable that the threshold value Sint can be appropriately changed according to the type of the input video signal. The history of the flushing determination result is sequentially stored in the memory 2. As described above, the screen area used for the flushing determination can be arbitrarily set. Therefore, the screen may be divided into a plurality of regions, the determination may be performed, only the region corresponding to the flushing determination may be doubled, and another supplement method may be employed for the other regions.

次に、上記のノンインターレース判定、フラッシング判定とは別に、入力映像信号については動き検出判定部4において動き検出判定を行う(S6)。この判定は、従来技術である動き適応型プログレッシブ変換処理において検出されているものと同様である。すなわち、入力映像信号から動き量や垂直のエッジといった映像の特徴を検出し、入力映像信号が動画寄りであるか静止画寄りであるかを動き検出判定部4が判定する。この判定は、上記のゲームモード判定であるノンインターレース判定及びフラッシング判定の後に行われても、また並行して別途に行われても良く、この動き検出判定においてはフィールドメモリ1によって入力信号Vが遅延された映像信号であるV、V、…が用いられる。ここでの入力映像信号が動画寄りか静止画寄りかの判定結果は、動き検出判定部4が制御信号RMを補完演算回路3に対して出力されることによって伝達され、補完演算回路3での補完方法が決定される。この動き判定結果の履歴は、動き検出判定部4がメモリ2に逐次記憶する。 Next, apart from the above non-interlace determination and flushing determination, the motion detection determination unit 4 performs motion detection determination on the input video signal (S6). This determination is the same as that detected in the conventional motion adaptive progressive conversion process. In other words, the video feature such as the amount of motion and the vertical edge is detected from the input video signal, and the motion detection determination unit 4 determines whether the input video signal is close to a moving image or a still image. This determination may be performed after the non-interlace determination and the flushing determination, which are the above game mode determinations, or may be performed separately in parallel. In this motion detection determination, the input signal V 0 is input by the field memory 1. V 1 , V 2 ,..., Which are delayed video signals. Here, the determination result whether the input video signal is closer to the moving image or the still image is transmitted when the motion detection determination unit 4 outputs the control signal RM to the complementary arithmetic circuit 3. A complement method is determined. The history of the motion determination result is sequentially stored in the memory 2 by the motion detection determination unit 4.

上記の各検出方法によって、代表的な二つのゲーム機器の映像出力フォーマットであるインターレースモード、ノンインターレースモードの検出をGAMEモード検出判定部5が行い、入力映像信号が補完演算回路3においてダブリング処理を行うことが好適であるGAMEモードであるか否かの判定を行う。この補完演算回路3では、GAMEモード検出判定結果である制御信号RGと、動き検出判定結果である制御信号RMとに応じて補完ラインの演算方法を変化させる。
ここでGAMEモード検出判定部5によってGAMEモードであると判定された場合は、補完演算回路3は制御信号RMの検出結果によらずダブリング処理を行う(S7)。このことによって、入力される前に映像信号がダブリング処理されているような映像データ作成時に画素を水平ライン単位で時間軸方向に分割処理していない入力映像信号や、1フィールドごとに輝度が激しく変化するような画面効果を持つ入力映像信号がクリエーターの意図通りに映像表示装置に表示できることとなる。また入力映像信号がGAMEモードでないと判定された場合で制御信号RMが静止画寄りと判定された場合は、補完演算回路3はフィールド間補完を行う(S8)。そしてGAMEモードでないと判定された場合で制御信号RMが動画寄りと判定された場合は、補完演算回路3はフィールド内補完を行う(S9)。これらの検出結果毎の補完処理を下記の表1に示す。
こうして、上述した補完演算回路3で上記の選択された方法での補完処理によって作成された映像ラインVが生成され(S10)、出力ライン演算回路6によって現有ラインである元の映像信号Vと統合されてプログレッシブ映像信号Vとして出力される。
このように、ゲーム機器等から出力された映像信号が本実施形態の各回路によってIP変換される。そのため、出力されるプログレッシブ映像信号は、例として図5に示すような原画に忠実な映像信号に補完される。また、本実施形態の映像処理装置を用いることで、VGAの映像ソースを携帯電話などのQVGA画面に表示したり、D5規格の映像である1920×1080画素の映像ソースをより解像度の低い映像表示装置に表示する際にも、元の映像ソースの意図する映像に忠実な表示を行うことができるようになる。
The GAME mode detection / determination unit 5 detects the interlace mode and the non-interlace mode, which are video output formats of two typical game devices, by the above detection methods, and the input video signal is subjected to doubling processing in the complementary arithmetic circuit 3. It is determined whether or not the GAME mode is preferable. In this complementary arithmetic circuit 3, the complementary line arithmetic method is changed according to the control signal RG that is the GAME mode detection determination result and the control signal RM that is the motion detection determination result.
If the GAME mode detection determination unit 5 determines that the mode is the GAME mode, the complementary arithmetic circuit 3 performs a doubling process regardless of the detection result of the control signal RM (S7). As a result, when the video data is created such that the video signal has been doubled before being input, the input video signal in which the pixels are not divided in the time axis direction in units of horizontal lines or the luminance of each field is intense. An input video signal having a changing screen effect can be displayed on the video display device as intended by the creator. If it is determined that the input video signal is not in the GAME mode and the control signal RM is determined to be closer to the still image, the complementary calculation circuit 3 performs inter-field interpolation (S8). When it is determined that the mode is not the GAME mode, and the control signal RM is determined to be closer to the moving image, the complement calculation circuit 3 performs in-field complement (S9). The complementary processing for each detection result is shown in Table 1 below.
Thus, image line V C created by complement arithmetic circuit 3 described above by complementing the above selected method is generated (S10), the original video signal V 0 is existing line by the output line calculation circuit 6 It is integrated to be output as a progressive video signal V M.
In this way, the video signal output from the game device or the like is IP-converted by each circuit of the present embodiment. Therefore, the progressive video signal to be output is complemented with a video signal faithful to the original picture as shown in FIG. In addition, by using the video processing apparatus of the present embodiment, a VGA video source is displayed on a QVGA screen of a mobile phone or the like, or a 1920 × 1080 pixel video source that is a D5 standard video is displayed at a lower resolution. Also when displaying on the apparatus, it becomes possible to perform display faithful to the video intended by the original video source.

なお、本発明の映像表示装置及び映像表示方法は、上記の実施形態に限定されることはなく、当業者の想到し得る技術範囲内において適宜改良、変形、変更することが可能である。   Note that the video display device and video display method of the present invention are not limited to the above-described embodiments, and can be appropriately improved, modified, and changed within the technical scope conceivable by those skilled in the art.

本発明の実施形態における映像表示装置の構成図1 is a configuration diagram of a video display device according to an embodiment of the present invention. 本発明の実施形態における映像処理装置の構成図1 is a configuration diagram of a video processing apparatus according to an embodiment of the present invention. 本発明の実施形態における映像フォーマット検出手段による判別処理と対応する補完方法のフローFlow of Complementation Method Corresponding to Discrimination Processing by Video Format Detection Means in Embodiment 本発明の実施形態において入力される映像信号の例であるノンインターレースモードとインターレースモードについての説明図Explanatory drawing about the non-interlace mode and the interlace mode which are examples of the video signal input in embodiment of this invention 従来の動き適応型プログレッシブ変換処理をした出力データ図Output data diagram after conventional motion adaptive progressive conversion processing ダブリング処理IP変換をした出力データ図Output data after doubling IP conversion ノンインターレースモードの画素ピクセル配列図Non-interlaced pixel array ノンインターレースモードのGAMEモード検出方法の例示図Illustration of GAME mode detection method in non-interlace mode インターレースモードの画素ピクセル配列図Pixel pixel array diagram in interlaced mode フラッシング判定の検出における演算方法の例示図Illustration of calculation method in detection of flushing determination

符号の説明Explanation of symbols

1 フィールドメモリ
2 メモリ
3 補完演算回路
4 動き検出判定部
5 GAMEモード検出判定部
51 ノンインターレース判定手段
52 フラッシング判定手段
6 出力ライン演算回路
7 CPU
8 映像処理装置
9 映像表示装置
10 ゲーム機器
DESCRIPTION OF SYMBOLS 1 Field memory 2 Memory 3 Complementary arithmetic circuit 4 Motion detection determination part 5 GAME mode detection determination part 51 Non-interlace determination means 52 Flushing determination means 6 Output line arithmetic circuit 7 CPU
8 Video processing device 9 Video display device 10 Game equipment

Claims (9)

映像処理装置に入力される映像信号が下記a又はbのうち少なくともいずれか一方の条件に該当するか否かを、入力信号V0と、該入力信号V0がフィールドメモリによって遅延された信号である遅延信号とから検出判定し、前記条件に該当する場合には前記映像信号をGAMEモードと判定するGAMEモード検出判定手段と、
検出判定の結果に応じて前記映像信号の補完演算回路での補完方法を変更し、IP変換を行う出力ライン演算回路と
を備え、前記GAMEモード検出判定手段は、下記A及びBの手段を具備し、前記映像信号が前記条件に該当する場合に前記GAMEモードと判定することを特徴とする映像処理装置。
(a)映像データ作成時に画素を水平ライン単位で時間軸方向に分割処理していない映像信号であること。
(b)1フィールド毎に表示色が切り替わる映像効果を有する映像信号であること。
(A)1水平ラインの偶数ピクセル又は奇数ピクセルを基点として、2ピクセル毎の映像差分データを演算して前記条件aに該当するか判定するノンインターレース判定手段。
(B)偶数フィールド間又は奇数フィールド間の少なくともいずれか一方の映像差分データを、前記入力信号V0及び前記遅延信号から演算して前記条件bに該当するか判定するフラッシング判定手段。
Whether or not the video signal input to the video processing device satisfies at least one of the following conditions a or b is determined based on an input signal V0 and a delay obtained by delaying the input signal V0 by a field memory. GAME mode detection determination means for detecting and determining from the signal, and determining that the video signal is in the GAME mode when the condition is met,
And an output line arithmetic circuit that performs IP conversion by changing a complementing method in the complementary arithmetic circuit of the video signal in accordance with a result of the detection judgment, and the GAME mode detection judgment means comprises the following means A and B: The video processing apparatus is characterized in that the game mode is determined when the video signal satisfies the condition .
(A) A video signal in which pixels are not divided in the time axis direction in units of horizontal lines when creating video data.
(B) A video signal having a video effect in which the display color is switched for each field.
(A) Non-interlace determination means for calculating whether or not the condition a is satisfied by calculating video difference data for every two pixels using an even pixel or an odd pixel of one horizontal line as a base point.
(B) Flushing determination means for calculating at least one of the video difference data between even fields or odd fields from the input signal V0 and the delayed signal and determining whether the condition b is satisfied.
前記GAMEモード検出判定手段は、前記映像信号の種類に応じて、前記GAMEモードの検出判定のしきい値を変更することを特徴とする請求項1に記載の映像処理装置。 The video processing apparatus according to claim 1 , wherein the GAME mode detection determination unit changes a threshold value of the GAME mode detection determination according to a type of the video signal. 前記GAMEモード検出判定手段は、下記の数式1を演算して結果が真である場合に前記GAMEモードと判定することを特徴とする請求項1又は2に記載の映像処理装置。
The video processing apparatus according to claim 1, wherein the GAME mode detection determination unit determines the GAME mode when the following mathematical formula 1 is calculated and the result is true.
前記GAMEモード検出判定手段は、下記の数式2を演算して結果が真である場合に前記GAMEモードと判定することを特徴とする請求項1乃至3のいずれかに記載の映像処理装置。
The video processing apparatus according to claim 1, wherein the GAME mode detection determination unit determines the GAME mode when the following Formula 2 is calculated and the result is true.
入力される映像信号について該映像信号が下記a又はbのうち少なくともいずれか一方の条件に該当するか否かを、入力信号V0と、該入力信号V0がフィールドメモリによって遅延された信号である遅延信号とから検出判定する検出判定ステップと、
前記条件に該当する場合には前記映像信号をGAMEモードと判定するGAMEモード検出判定ステップと、
検出判定の結果に応じて前記映像信号の補完方法を変更してIP変換を行うIP変換ステップと
を有し、前記GAMEモード検出判定ステップは、下記A及びBのステップを有し、前記映像信号が前記条件に該当する場合に前記GAMEモードと判定することを特徴とする映像処理方法。
(a)映像データ作成時に画素を水平ライン単位で時間軸方向に分割処理していない映像信号であること。
(b)1フィールド毎に表示色が切り替わる映像効果を有する映像信号であること。
(A)1水平ラインの偶数ピクセル又は奇数ピクセルを基点として、2ピクセル毎の映像差分データを演算して前記条件aに該当するか判定するノンインターレース判定ステップ。
(B)偶数フィールド間又は奇数フィールド間の少なくともいずれか一方の映像差分データを、前記入力信号V0及び前記遅延信号から演算して前記条件bに該当するか判定するフラッシング判定ステップ。
For an input video signal, whether or not the video signal satisfies at least one of the following conditions a or b is determined based on an input signal V0 and a delay obtained by delaying the input signal V0 by a field memory. A detection determination step for detecting from the signal;
GAME mode detection determination step for determining the video signal as a GAME mode when the condition is satisfied;
Change the complement method of the video signal have a an IP conversion step of performing an IP conversion in accordance with the result of the detection determination, the GAME mode detection determining step comprises the following steps A and B, the video signal The video processing method is characterized in that the game mode is determined when the above condition is satisfied .
(A) A video signal in which pixels are not divided in the time axis direction in units of horizontal lines when creating video data.
(B) A video signal having a video effect in which the display color is switched for each field.
(A) A non-interlace determination step for determining whether or not the condition a is satisfied by calculating video difference data for every two pixels using an even pixel or an odd pixel of one horizontal line as a base point.
(B) A flushing determination step of calculating whether at least one of the video difference data between the even fields or the odd fields is calculated from the input signal V0 and the delay signal and meets the condition b.
前記GAMEモード検出判定ステップでは、前記映像信号の種類に応じて、前記GAMEモードの検出判定のしきい値が変更されることを特徴とする請求項5に記載の映像処理方法。 6. The video processing method according to claim 5 , wherein, in the GAME mode detection determination step, a threshold for detection determination in the GAME mode is changed according to a type of the video signal. 前記GAMEモード検出判定ステップでは、下記の数式3を演算して結果が真である場合に前記GAMEモードと判定されることを特徴とする請求項5又は6に記載の映像処理方法。
The video processing method according to claim 5 or 6 , wherein, in the GAME mode detection determination step, the GAME mode is determined when the following Formula 3 is calculated and the result is true.
前記GAMEモード検出判定ステップでは、下記の数式4を演算して結果が真である場合に前記GAMEモードと判定されることを特徴とする請求項5乃至7のいずれかに記載の映像処理方法。
8. The video processing method according to claim 5, wherein, in the GAME mode detection determination step, the GAME mode is determined when the following expression 4 is calculated and the result is true.
請求項5乃至8のいずれかに記載の映像処理方法をコンピュータで実行可能なプログラム。 A program capable of executing the video processing method according to any one of claims 5 to 8 by a computer .
JP2006051690A 2006-02-28 2006-02-28 Video processing apparatus and video processing method Expired - Fee Related JP4551343B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006051690A JP4551343B2 (en) 2006-02-28 2006-02-28 Video processing apparatus and video processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006051690A JP4551343B2 (en) 2006-02-28 2006-02-28 Video processing apparatus and video processing method

Publications (2)

Publication Number Publication Date
JP2007235300A JP2007235300A (en) 2007-09-13
JP4551343B2 true JP4551343B2 (en) 2010-09-29

Family

ID=38555478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006051690A Expired - Fee Related JP4551343B2 (en) 2006-02-28 2006-02-28 Video processing apparatus and video processing method

Country Status (1)

Country Link
JP (1) JP4551343B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836859B2 (en) 2011-07-27 2014-09-16 Sony Corporation Image processing apparatus, image processing method and image display apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8990446B2 (en) * 2012-10-04 2015-03-24 Sony Computer Entertainment America, LLC Method and apparatus for decreasing presentation latency

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000189669A (en) * 1998-12-28 2000-07-11 Square Co Ltd Game device, character action control method in game device and machine-readable recording medium
JP2001346168A (en) * 2000-06-01 2001-12-14 Sony Corp Image signal conversion system and method, recording medium, and television receiver
JP2005040348A (en) * 2003-07-22 2005-02-17 Nintendo Co Ltd Game system and game program

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259628B2 (en) * 1996-03-07 2002-02-25 松下電器産業株式会社 Scanning line converter
JPH1020825A (en) * 1996-07-04 1998-01-23 Waka Seisakusho:Kk Video signal converter for television game machine
JP3284080B2 (en) * 1997-05-16 2002-05-20 株式会社東芝 Computer system and video decoder used in the system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000189669A (en) * 1998-12-28 2000-07-11 Square Co Ltd Game device, character action control method in game device and machine-readable recording medium
JP2001346168A (en) * 2000-06-01 2001-12-14 Sony Corp Image signal conversion system and method, recording medium, and television receiver
JP2005040348A (en) * 2003-07-22 2005-02-17 Nintendo Co Ltd Game system and game program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836859B2 (en) 2011-07-27 2014-09-16 Sony Corporation Image processing apparatus, image processing method and image display apparatus

Also Published As

Publication number Publication date
JP2007235300A (en) 2007-09-13

Similar Documents

Publication Publication Date Title
KR100272582B1 (en) Scan converter
US7477319B2 (en) Systems and methods for deinterlacing video signals
US7961253B2 (en) Method of processing fields of images and related device for data lines similarity detection
JP2004064788A (en) Deinterlacing apparatus and method
EP2723066B1 (en) Spatio-temporal adaptive video de-interlacing
US8115867B2 (en) Image processing device
TW200534214A (en) Adaptive display controller
US7218354B2 (en) Image processing device and method, video display device, and recorded information reproduction device
CN101521785A (en) Video signal processing apparatus and method
KR100422575B1 (en) An Efficient Spatial and Temporal Interpolation system for De-interlacing and its method
EP1432242A2 (en) Image format conversion apparatus and method
US7978265B2 (en) Method and apparatus of deinterlacing
JP4551343B2 (en) Video processing apparatus and video processing method
US20060033839A1 (en) De-interlacing method
JP4339237B2 (en) Sequential scan converter
JP2000152191A (en) Non-interlace image display processor and display processing method
JP2003289511A (en) Image scan converting method and apparatus
JPH1098692A (en) Image display
US8233085B1 (en) Method and system for interpolating a pixel value of a pixel located at an on-screen display
US7495706B2 (en) Video signal setting device for performing output setting to a display device
US8170370B2 (en) Method and apparatus of processing interlaced video data to generate output frame by blending deinterlaced frames
JP2011097339A (en) Video processing apparatus, and controlling method therein
KR100594799B1 (en) The distinction enhancing appartus of the image signal and method thereof
JP4356468B2 (en) Video signal processing device
JP2010213181A (en) Telecine video signal detector, video processor, method of detecting telecine video signal, and computer program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100709

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees