JP4548314B2 - はんだ付け状態検査方法及びはんだ付け状態検査装置 - Google Patents

はんだ付け状態検査方法及びはんだ付け状態検査装置 Download PDF

Info

Publication number
JP4548314B2
JP4548314B2 JP2005327617A JP2005327617A JP4548314B2 JP 4548314 B2 JP4548314 B2 JP 4548314B2 JP 2005327617 A JP2005327617 A JP 2005327617A JP 2005327617 A JP2005327617 A JP 2005327617A JP 4548314 B2 JP4548314 B2 JP 4548314B2
Authority
JP
Japan
Prior art keywords
terminal
light
reflected
solder fillet
soldering state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005327617A
Other languages
English (en)
Other versions
JP2007134582A (ja
Inventor
博 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005327617A priority Critical patent/JP4548314B2/ja
Publication of JP2007134582A publication Critical patent/JP2007134582A/ja
Application granted granted Critical
Publication of JP4548314B2 publication Critical patent/JP4548314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、プリント基板に実装された端子挿入実装型の電子部品の、はんだ付け状態を検査するはんだ付け状態検査方法及びはんだ付け状態検査装置に関するものである。
従来、プリント基板に実装された端子挿入実装型の電子部品の、はんだ付け状態を検査するはんだ付け状態検査方法として、例えば特許文献1が開示されている。
特許文献1においては、スルーホール内のリード周りのはんだを全方向照射により照明して、真上からはんだ面を撮像する。そして、画像データを2値化処理して暗画素数の計数から暗部の面積を計算し、暗部の面積と判定基準の面積との大小比較からブローホール(はんだ付け部分にできた空間)のはんだ欠陥を検出するようにしている。
特開平6−117828号公報
しかしながら、特許文献1に示す方法によれば、はんだ付け部分(所謂はんだフィレット)のはんだ上がりが不十分であっても、ブローホールを伴わない限り、その不十分な状態を検出することは困難である。
本発明は上記問題点に鑑み、はんだ付け部分のはんだ上がり状態を検査することができるはんだ付け状態検査方法及びはんだ付け状態検査装置を提供することを目的とする。
上記目的を達成する為に請求項1に記載の発明は、プリント基板に実装された端子挿入実装型の電子部品の、はんだ付け状態を検査するはんだ付け状態検査方法であって、はんだフィレットが形成される部位及びその周囲を光源によって照らした状態で、はんだフィレット形成部位、はんだフィレットから露出する電子部品の端子、及びプリント基板の表面を撮像エリア内に含むように撮像手段によって撮像するものであり、光源と撮像手段とは、はんだフィレットが形成された状態で、撮像手段にて受光される、光源から照射された光のはんだフィレットによる第1の反射光の光量が、端子による第2の反射光及びプリント基板の表面による第3の反射光の光量よりも小さくなるように、互いの位置関係が設定され第3の反射光は、光源から照射された光の端子による反射光がプリント基板の表面にて反射し、撮像手段にて受光されるものであり、撮像エリアに含まれるプリント基板の表面に、端子の長手方向に沿って端子の延長上に端子が映りこんだ反射像が形成され、各反射光の光量差に基づいて、はんだ付け状態の良否を判定することを特徴とする。
このように本発明によると、はんだフィレットと、当該はんだフィレットを間に挟む端子及び基板表面とで、光源による反射光の光量が異なるので、各反射光の光量差に基づいて、はんだフィレット(はんだ付け部分)のはんだ上がり状態を検査することができる。
また、はんだフィレットのはんだ上がり状態を判定する要素として、第1の反射光を生ずるはんだフィレットとともに、その両端に配置された第2の反射光を生ずる端子と第3の反射光を生ずる基板表面を含むようにしている。すなわち、はんだフィレットによる反射光、或いは、はんだフィレット及び端子による反射光に基づいてはんだフィレットのはんだ上がり状態を検査する場合と比べて、はんだフィレットの位置を規定しやすい構成としている。従って、例えばプリント基板、撮像手段等の位置ずれによる生じる誤判定を低減することができる。尚、上記検査方法は、プリント基板のいずれの表面に形成されるはんだフィレットに対しても適用することができる。
また、第1の反射光の光量が第2の反射光及び第3の反射光の光量よりも小さくなるように、光源と撮像手段の互いの位置関係が設定される場合、第3の反射光は、光源から照射された光の端子による反射光がプリント基板の表面にて反射し、撮像手段にて受光されるものであり、撮像エリアに含まれるプリント基板の表面に、端子の長手方向に沿って端子の延長上に端子が映りこんだ反射像が形成されることとなる。この場合、基板表面に形成される反射像が、端子の長手方向に沿って端子の延長上に形成されるので、例えばはんだフィレットが存在しない場合には、明部である端子と反射像がほぼ一本の直線となる。すなわち、ほぼ一本の直線となるか、直線がはんだフィレットの暗部によって分割された状態となっているかで、はんだフィレットの有無を判定することができる。従って、はんだフィレットの有無によってはんだ上がり状態の良否を判定する場合には、特に判定を容易とすることができる。
ここで、はんだ付け時において、溶融はんだが基板の一面(溶融はんだと直接接触する面)側に接触してスルーホールを濡れ上がり、上記一面の裏面側に所謂上がり側のはんだフィレットを形成することが、基板のスルーホール壁面及び基板表面のスルーホール周囲に設けられたランドと電子部品の端子との間の、電気的・機械的な接続状態を確保するために重要である。従って、請求項2に記載のように、はんだフィレットは、プリント基板の、はんだ付け時に溶融はんだと直接接触する面の裏面側に形成されるものであり、このはんだフィレットについてはんだ上がり状態を検査すれば良い。
尚、判定処理としては、公知の技術を採用することができる。例えば請求項3に記載のように、2値化処理を採用することができる。この場合、端子及び基板表面が明部(暗部)の場合、はんだフィレットは逆の暗部(明部)となるので、例えば暗画素数(明画素数)によって、はんだフィレットのはんだ上がり状態を判定することができる。尚、明暗(白黒)による2値化処理以外にもグレー処理や各画素のRGBデータを利用したカラー処理を適用することもできる。また、画素数以外にも位置(座標)や平均輝度(濃度)等を判定要素として採用することが可能である。
次に、請求項4に記載の発明は、プリント基板に実装された端子挿入実装型の電子部品の、はんだ付け状態を検査するはんだ付け状態検査装置であって、はんだフィレットが形成される部位及びその周囲を照らす光源と、はんだフィレット形成部位、はんだフィレットから露出する電子部品の端子、及びプリント基板の表面を撮像エリア内に含むように撮像する撮像手段と、撮像により得られた画像を所定処理し、はんだ付け状態の良否を判定する制御手段とを備え、光源と撮像手段とは、はんだフィレットが形成された状態で、撮像手段にて受光される、光源から照射された光のはんだフィレットによる第1の反射光の光量が、端子による第2の反射光及びプリント基板の表面による第3の反射光の光量よりも小さくなるように、互いの位置関係が設定され、第3の反射光は、光源から照射された光の端子による反射光がプリント基板の表面にて反射し、撮像手段にて受光されるものであり、撮像エリアに含まれるプリント基板の表面に、端子の長手方向に沿って端子の延長上に端子が映りこんだ反射像が形成され、制御手段は、各反射光の光量差に基づいて、はんだ付け状態の良否を判定することを特徴とする。本発明の作用効果は、請求項1に記載の発明の作用効果と同様であるので、その記載を省略する。
請求項5に記載のように、光源及び撮像手段は、プリント基板の、はんだ付け時に溶融はんだと直接接触する面の裏面側に配置されることが好ましい。本発明の作用効果は、請求項2に記載の発明の作用効果と同様であるので、その記載を省略する。
請求項6に記載の発明は、その作用効果が請求項3に記載の発明の作用効果と同様であるので、その記載を省略する。
以下、本発明の実施の形態を図に基づいて説明する。図1は、本発明の一実施形態に係るはんだ付け状態検査装置の概略構成を示す図である。図1に示すように、本実施形態に係るはんだ付け状態検査装置100は、プリント基板10に実装された端子挿入型電子部品20(以下電子部品と示す)の、はんだ付け状態を検査するものである。すなわち、プリント基板10を構成する基板11に形成されたスルーホール12に、電子部品の端子20が挿通された状態で、基板表面のランド13a上に良好なはんだフィレット30が形成されているか否かを検査するものである。基板11の構成材料としては、表面が光沢を有するものであれば特に限定されるものではない。本実施形態においては、合成樹脂から構成されている。
尚、図1においては、端子挿入型電子部品の端子のみを図示し、当該端子に符号20を付与している。また、符号11aは、はんだ付け時に溶融はんだと直接接触する面(以下基板表面11aと示す)、符号11bは基板表面11aの裏面(以下基板裏面11bと示す)、符号13bは、ランド13のうち、スルーホール壁面のランドを示す。
はんだ付け状態検査装置100は、光源としての照明装置110、撮像手段としてのカメラ120、制御手段としての画像処理ユニット130、及び報知手段としての報知部140を備えている。
照明装置110は、はんだフィレット30が形成される部位(言い換えれば形成されるべき部位)及びその周囲を照らすものである。光源の種類、形状等は特に限定されるものではない。本実施形態においてはLED光源を採用し、はんだフィレット30が形成される部位(以下はんだフィレット形成部位と示す)のうち、基板裏面11b側の部位及びその周囲を照らすように配置されている。
カメラ120は、はんだフィレット形成部位、はんだフィレット30から露出する電子部品の端子20、及びプリント基板10の表面(本実施形態においては基板裏面11b)を撮像エリア内に含むように撮像するものである。本実施形態においては、撮像素子としてCCDを備えたCCDカメラを採用している。
また、照明装置110とカメラ120とは、はんだフィレット30が形成された状態(言い換えれば形成されている状態)で、カメラ120にて受光される、照明装置110から照射された光のはんだフィレット30による第1の反射光111(図1中の実線矢印)の光量が、電子部品の端子20による第2の反射光112(図1中の破線矢印)及び基板裏面11bによる第3の反射光113(図1中の2点鎖線矢印)の光量と比べて、小さくなるように互いの位置関係が設定されている。
言い換えれば、照明装置110から照射された光の、端子20による反射光が基板裏面11bにて反射され、第3の反射光としてカメラ120にて受光されるように設定されている。すなわち、図2(a)に示すように、基板裏面11bにおいて、端子20の長手方向に沿って、端子20の延長上に端子20が映りこんだ反射像21の形成部位を撮像エリアに含むように設定されている。尚、例えばスルーホール12内におけるはんだ上がりが不十分で、図2(b)に示すようにはんだフィレット30が形成されない場合には、基板裏面11bのスルーホール周囲から端子20の反射像21が形成される。すなわち、基板裏面11bに露出する端子20と反射像21とが、あたかも連結したような構成となる。尚、図2は基板裏面11bに形成される反射像21を説明するための図であり、(a)ははんだフィレット30あり、(b)ははんだフィレット30なしの状態を示している。
画像処理ユニット130は、カメラ120による画像データを所定処理し、はんだ付け状態の良否を判定するものである。本実施形態においては、上記した第1〜第3の反射光111〜113の光量差に基づいて、はんだ付け状態の良否を判定する。具体的には、通常のコンピュータとして構成されており、内部には周知のCPU、ROM、RAM、I/O、及びこれらの構成を接続するためのバスラインが備えられている。ROMには、画像処理ユニット130が実行するためのプログラムが書き込まれており、このプログラムに従ってCPU等が所定の演算処理を実行する。本実施形態に係る画像処理ユニット130は、機能部として、2値化処理部131、面積算出部132、判定部133、及び報知出力制御部134を備えている。
2値化処理部131は、カメラ120からの画像信号を読み込み、例えば予め記憶部(図示略)に記憶された所定の閾値を基準として、閾値よりも高い(明るい)部分は白、低い(暗い)部分は黒のいずれかの値をとるように、画像信号を2値化処理する部位である。これにより、画像信号は、アナログ信号からデジタル信号に変換される。
面積算出部132は、予め設定された検査領域内の白及び黒の少なくとも一方の画素数をカウントし、面積を算出する部位である。本実施形態においては、検査領域内における黒部分の画素数をカウントし、その面積を算出する。尚、上記検査領域は、撮像エリア全体であっても良いし、撮像エリアのうち、所謂検査ウインドウによって規定された所定領域内であっても良い。本実施形態に係るはんだ付け状態検査装置100は、報知部140としてのモニタ画面上の検査したい部分に任意の検査ウインドウを設定することが可能であり、検査ウインドウが設定された場合には、面積算出部132は検査ウインドウが設定された領域内の白及び黒の少なくとも一方の画素数をカウントし、面積を算出する。
判定部133は、例えば予め記憶部に記憶された所定の閾値を基準として、面積算出部132により算出された面積が閾値以上であるかどうかを比較判定する部位である。そして、この判定結果に基づいて、報知出力制御部134は報知部140の出力を制御する。
報知部140は、判定部133からの判定信号に基づいて判定結果を外部に出力するものであり、例えばモニタ等の表示装置、警報音等を出力する音声出力装置(例えば、電子ブザー、ホーン等)、及びパトライト(登録商標)等を採用することができる。本実施形態においては、撮像された画像、2値化処理された画像、及び判定結果を表示するモニタと、はんだ付け不良の場合には警報音を出力する音声出力装置とを採用している。
次に、上記構成のはんだ付け状態検査装置100によるはんだ付け状態の検査方法について、図3〜図5を用いて説明する。図3は、画像処理ユニット130による制御内容の要部を示すフローチャートである。図4は、2値化画像データを示す図であり、(a)ははんだフィレット30あり、(b)ははんだフィレット30なしの状態を示す。図4において、符号135の枠部は検査ウインドウを示している。図5は、はんだ付け状態を説明するための断面図であり、(a)は基板裏面11bにはんだフィレット30があり、(b)は基板裏面11bにはんだフィレット30がない状態を示している。
先ず、上記したように、良好なはんだフィレット30が形成されている状態で、カメラ120にて受光される、照明装置110から照射された光のはんだフィレット30による第1の反射光111の光量が、電子部品の端子20による第2の反射光112及び基板裏面11bによる第3の反射光113の光量と比べて、小さくなるように、プリント基板10に対する照明装置110とカメラ120の位置関係を設定する(図1,2参照)。この位置関係が保たれた状態で、照明装置110により照らされた基板裏面11bにおけるはんだフィレット形成部位及びその周囲を、カメラ120により撮像する。
この撮像により得られた画像信号が画像処理ユニット130に入力されると、2値化処理部131は、画像信号を予め記憶部に記憶された所定の閾値を基準として、閾値よりも高い(明るい)部分は白、低い(暗い)部分は黒のいずれかの値をとるように2値化処理する(S100)。これにより、画像信号は、アナログ信号からデジタル信号に変換される。尚、上記閾値は、例えば第1の反射光111の光量よりも大きく、第2、3の反射光112,113の光量よりも小さな値に設定されている。
次に、面積算出部132は、2値化処理された画像信号において、予め設定された検査領域(検査ウインドウ)内における黒部分の画素数をカウントし、その面積を算出する(S200)。本実施形態においては、検査ウインドウ内に、はんだフィレット形成部位、基板裏面11bに露出する端子20、及び基板裏面11bに映りこんだ端子20の反射像21を含むように設定されている。はんだフィレット30が形成されている場合、図4(a)に示すように、端子20と基板裏面11bの反射像21形成部位は白部分となり、はんだフィレット30は黒部分となる。また、はんだフィレット30が形成されていない場合、図4(b)に示すように、端子20と基板裏面11bの反射像21形成部位との間にはんだフィレット30による黒部分が存在せず、端子20と反射像21の形成部位の白部分同士が、1本の繋がった略直線となる。このように本実施形態においては、白部分である端子20と反射像21形成部位の間に配置される、黒部分のはんだフィレット30の状態を検査する。従って、はんだフィレット30の位置を規定しやすい。例えばプリント基板10の位置ずれ、照明装置110やカメラ120の光軸ずれ等が生じても、白部分の画素の総数は殆ど変化しないので、誤判定を低減することができる。
判定部133は、算出された黒色面積と予め記憶部に記憶された閾値とを比較し、黒色面積が閾値よりも大きい場合には、はんだ付け状態が良好であると判定し、黒色面積が閾値以下の場合には、はんだ付け状態が良好でない(すなわち不良である)と判定する(S300)。この判定結果は、判定部133から報知出力制御部134に出力される。尚、上記閾値は、端子20と反射像21による白部分の間に黒部分が配置されていれば、図5(a)に示すように、基板裏面11bに少なからずはんだフィレット30が形成されており、はんだ付け状態が良好であると判定するように設定されている。尚、はんだフィレット30のない(すなわちはんだ付け状態が良好でない)状態とは、図5(b)に示すように、基板裏面11bにおいて、スルーホール12の肩部及び肩部に相当する端子20の部位の少なくとも一方まではんだが上がっていない状態を示す。
そして、報知出力制御部134は報知部140の出力を制御し、報知部140は、はんだ付け状態が良好の場合には良品報知(S400)を、はんだ付け状態が不良の場合には不良品報知(S500)をする。以上の各ステップは、画像処理ユニット130の電源がONの状態で、画像信号が画像処理ユニット130に入力される毎に繰り返される。
このように本実施形態に係るはんだ付け状態検査装置100及びはんだ付け状態検査方法によれば、はんだフィレット30の形成状態、すなわちはんだ上がり状態を検査することができる。
尚、本実施形態においては、黒部分の画素数(面積)によって、はんだ付け状態を判定する例を示した。しかしながら、上記実施形態において示したように、基板裏面11bに形成される反射像21は、端子20の長手方向に沿って端子20の延長上に形成される。すなわち、例えばはんだフィレット30が存在しない場合には、白部分である端子20と反射像21がほぼ一本の直線となる。従って、2値化処理された画像データにおいて、白部分がほぼ一本の直線となるか、はんだフィレット30の黒部分によって分割された状態となっている(白部分の間に黒部分がある)かで、はんだフィレット30の有無(言い換えればはんだ付け状態)を判定することも可能である。この場合、判定処理を簡素化することができる。
以上本発明の好ましい実施形態について説明したが、本発明は上述の実施形態のみに限定されず、種々変更して実施することができる。
本実施形態において、画像処理ユニット130が、画像データを白か黒かの2値化処理し、所定の検査領域の黒部分の画素数を算出し、閾値と比較して判定する例を示した。しかしながら、白部分の画素数を算出し、閾値と比較することではんだ付け状態を判定するようにしても良い。また、画素数(面積)以外にも、寸法、位置(座標)、平均輝度(濃度)等を判定要素として採用することもできる。また、白黒2値化処理以外にもグレー処理や各画素のRGBデータを利用したカラー処理を採用することもできる。各反射光1111〜113の光量差に基づいて、はんだ付け状態の良否を判定するものであれば良い。
本実施形態においては、プリント基板10の、はんだ付け時に溶融はんだと直接接触する面の裏面11bに形成される所謂上がり側のはんだフィレット30についてはんだ上がり状態を検査する例を示した。しかしながら、本発明は、プリント基板10のいずれの表面に形成されるはんだフィレット30に対しても適用することができる。
本実施形態において、照明装置110とカメラ120とは、はんだフィレット30が形成された状態で、カメラ120にて受光される、照明装置110から照射された光のはんだフィレット30による第1の反射光111の光量が、端子20による第2の反射光112及び基板裏面11bによる第3の反射光113の光量と比べて、小さくなるように互いの位置関係が設定される例を示した。しかしながら、第1の反射光の光量111が、第2の反射光112及び第3の反射光113の光量と比べて、大きくなるように互いの位置関係が設定されても良い。この場合も、光量差に基づいて、はんだ付け状態を判定することができる。
本実施形態においては、はんだフィレット30の有無によって、はんだ付け状態が良好であるか不良であるかを判定する例を示した。しかしながら、判定部133による判定に適用される閾値を適宜設定することで、はんだフィレット30が形成される場合であっても、その形成状態(例えばランド13a上に形成されている範囲)によってはんだ付け状態が良好であるか不良であるかを判定するようにしても良い。
本発明の一実施形態に係るはんだ付け状態検査装置の概略構成を示す図である。 基板裏面に形成される反射像を説明するための図であり、(a)ははんだフィレットあり、(b)ははんだフィレットなしの状態を示している。 画像処理ユニットによる制御内容の要部を示すフローチャートである。 2値化画像データを示す図であり、(a)ははんだフィレットあり、(b)ははんだフィレットなしの状態を示す。 はんだ付け状態を説明するための断面図であり、(a)は基板裏面にはんだフィレットがあり、(b)は基板裏面にはんだフィレットがない状態を示している。
符号の説明
10・・・プリント基板
11・・・基板
11b・・・基板裏面
12・・・スルーホール
13・・・ランド
20・・・端子(電子部品)
21・・・反射像
30・・・はんだフィレット
100・・・はんだ付け状態検査装置
110・・・照明装置(光源)
111・・・第1の反射光
112・・・第2の反射光
113・・・第3の反射光
120・・・カメラ(撮像手段)
130・・・画像処理ユニット(制御手段)

Claims (6)

  1. プリント基板に実装された端子挿入実装型の電子部品の、はんだ付け状態を検査するはんだ付け状態検査方法であって、
    はんだフィレットが形成される部位及びその周囲を光源によって照らした状態で、前記はんだフィレット形成部位、前記はんだフィレットから露出する前記電子部品の端子、及び前記プリント基板の表面を撮像エリア内に含むように撮像手段によって撮像するものであり、
    前記光源と前記撮像手段とは、前記はんだフィレットが形成された状態で、前記撮像手段にて受光される、前記光源から照射された光の前記はんだフィレットによる第1の反射光の光量が、前記端子による第2の反射光及び前記プリント基板の表面による第3の反射光の光量よりも小さくなるように、互いの位置関係が設定され
    前記第3の反射光は、前記光源から照射された光の前記端子による反射光が前記プリント基板の表面にて反射し、前記撮像手段にて受光されるものであり、前記撮像エリアに含まれる前記プリント基板の表面に、前記端子の長手方向に沿って前記端子の延長上に前記端子が映りこんだ反射像が形成され、
    前記各反射光の光量差に基づいて、はんだ付け状態の良否を判定することを特徴とするはんだ付け状態検査方法。
  2. 前記はんだフィレットは、前記プリント基板の、はんだ付け時に溶融はんだと直接接触する面の裏面側に形成されるものであることを特徴とする請求項1に記載のはんだ付け状態検査方法。
  3. 前記各反射光の光量差に基づいて、2値化処理することを特徴とする請求項1又は請求項2に記載のはんだ付け状態検査方法。
  4. プリント基板に実装された端子挿入実装型の電子部品の、はんだ付け状態を検査するはんだ付け状態検査装置であって、
    はんだフィレットが形成される部位及びその周囲を照らす光源と、
    前記はんだフィレット形成部位、前記はんだフィレットから露出する前記電子部品の端子、及び前記プリント基板の表面を撮像エリア内に含むように撮像する撮像手段と、
    前記撮像により得られた画像を所定処理し、はんだ付け状態の良否を判定する制御手段とを備え、
    前記光源と前記撮像手段とは、前記はんだフィレットが形成された状態で、前記撮像手段にて受光される、前記光源から照射された光の前記はんだフィレットによる第1の反射光の光量が、前記端子による第2の反射光及び前記プリント基板の表面による第3の反射光の光量よりも小さくなるように、互いの位置関係が設定され、
    前記第3の反射光は、前記光源から照射された光の前記端子による反射光が前記プリント基板の表面にて反射し、前記撮像手段にて受光されるものであり、前記撮像エリアに含まれる前記プリント基板の表面に、前記端子の長手方向に沿って前記端子の延長上に前記端子が映りこんだ反射像が形成され、
    前記制御手段は、各反射光の光量差に基づいて、はんだ付け状態の良否を判定することを特徴とするはんだ付け状態検査装置。
  5. 前記光源及び前記撮像手段は、前記プリント基板の、はんだ付け時に溶融はんだと直接接触する面の裏面側に配置されることを特徴とする請求項4に記載のはんだ付け状態検査装置。
  6. 前記制御手段は、前記各反射光の光量差に基づいて、2値化処理することを特徴とする請求項4又は請求項5に記載のはんだ付け状態検査装置。
JP2005327617A 2005-11-11 2005-11-11 はんだ付け状態検査方法及びはんだ付け状態検査装置 Expired - Fee Related JP4548314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005327617A JP4548314B2 (ja) 2005-11-11 2005-11-11 はんだ付け状態検査方法及びはんだ付け状態検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005327617A JP4548314B2 (ja) 2005-11-11 2005-11-11 はんだ付け状態検査方法及びはんだ付け状態検査装置

Publications (2)

Publication Number Publication Date
JP2007134582A JP2007134582A (ja) 2007-05-31
JP4548314B2 true JP4548314B2 (ja) 2010-09-22

Family

ID=38155980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005327617A Expired - Fee Related JP4548314B2 (ja) 2005-11-11 2005-11-11 はんだ付け状態検査方法及びはんだ付け状態検査装置

Country Status (1)

Country Link
JP (1) JP4548314B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6225222B1 (ja) * 2016-06-14 2017-11-01 Ckd株式会社 半田印刷検査装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61293657A (ja) * 1985-06-21 1986-12-24 Matsushita Electric Works Ltd 半田付け外観検査方法
JPH02183104A (ja) * 1989-01-09 1990-07-17 Oki Electric Ind Co Ltd 半田付け外観検査方法及びその装置
JPH1090191A (ja) * 1996-09-13 1998-04-10 Toyota Central Res & Dev Lab Inc 半田付け検査装置
JPH11248639A (ja) * 1998-02-26 1999-09-17 Toyota Central Res & Dev Lab Inc 半田付け検査装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61293657A (ja) * 1985-06-21 1986-12-24 Matsushita Electric Works Ltd 半田付け外観検査方法
JPH02183104A (ja) * 1989-01-09 1990-07-17 Oki Electric Ind Co Ltd 半田付け外観検査方法及びその装置
JPH1090191A (ja) * 1996-09-13 1998-04-10 Toyota Central Res & Dev Lab Inc 半田付け検査装置
JPH11248639A (ja) * 1998-02-26 1999-09-17 Toyota Central Res & Dev Lab Inc 半田付け検査装置

Also Published As

Publication number Publication date
JP2007134582A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
KR101501914B1 (ko) 솔더 조인트 검사방법
US7664311B2 (en) Component mounting board inspecting apparatus
US8428338B1 (en) Method of determining solder paste height and device for determining solder paste height
KR101892099B1 (ko) 기판 상에 형성된 부품의 터미널 검사방법 및 기판 검사장치
JP6615835B2 (ja) 画像検査における二値化処理プログラム及び二値化処理方法
JP4454428B2 (ja) 部品エッジ検出方法、部品エッジ検出プログラム及び検査装置
JP4548314B2 (ja) はんだ付け状態検査方法及びはんだ付け状態検査装置
JP4131804B2 (ja) 実装部品検査方法
JP2016070723A (ja) 半田検査装置および方法
JP5250304B2 (ja) 実装基板の外観検査方法
JP2010122228A (ja) 外観検査装置
JP2000266514A (ja) 金属板の検査方法及び装置
JPH0996611A (ja) はんだ付外観検査装置および外観検査方法
JP3038107B2 (ja) はんだ付け検査方法
JPS63196980A (ja) プリント基板の半田付外観検査装置
JP2001343337A (ja) 基板欠陥検出装置
JP2010091529A (ja) プリント基板の検査方法および検査装置
JP2005223006A (ja) クリーム半田印刷検査方法
JP3038718B2 (ja) リード部品の半田ブリッジ検査方法およびその装置
JP2003224354A (ja) 半田付け外観検査方法および半田付け外観検査装置
JP2006177723A (ja) 半田付け検査方法及び半田付け検査装置
JP2003215061A (ja) ピン検査装置およびピン検査方法およびピン製品およびピン製品の製造方法
JPH02278105A (ja) 半田付検査装置
JPH0619252B2 (ja) 印刷配線基板のはんだ付検査装置
JP2981510B2 (ja) リード部品検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100628

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees