JP4548110B2 - Manufacturing method of chip parts - Google Patents
Manufacturing method of chip parts Download PDFInfo
- Publication number
- JP4548110B2 JP4548110B2 JP2004359411A JP2004359411A JP4548110B2 JP 4548110 B2 JP4548110 B2 JP 4548110B2 JP 2004359411 A JP2004359411 A JP 2004359411A JP 2004359411 A JP2004359411 A JP 2004359411A JP 4548110 B2 JP4548110 B2 JP 4548110B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- gap
- chip
- manufacturing
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は各種電子機器等に用いるチップ部品に関するものである。 The present invention relates to a chip component used for various electronic devices and the like.
以下、従来のチップ部品について図面を参照しながら説明する。 A conventional chip component will be described below with reference to the drawings.
図5は従来のチップ部品の製造工程を示す工程図、図6は図5のA部の分解斜視図である。 FIG. 5 is a process diagram showing a manufacturing process of a conventional chip component, and FIG. 6 is an exploded perspective view of part A of FIG.
図5に示すように、チップ部品の製造工程は、シート形成工程(A)と、コイル部形成工程(B)と、素体分離工程(C)と、電極形成工程(D)とを備えている。 As shown in FIG. 5, the chip component manufacturing process includes a sheet forming process (A), a coil part forming process (B), an element body separating process (C), and an electrode forming process (D). Yes.
まず、図5(A)に示すように、グリーンシート1を複数形成する(シート形成工程(A))。
First, as shown in FIG. 5A, a plurality of
次に、図5(B)および図6に示すように、複数のグリーンシート1上にAgペーストからなる弧状導体2を印刷し、これらのグリーンシート1を積層して、螺旋状導体からなるコイル部3を形成する(コイル部形成工程(B))。このとき、上下に隣接するグリーンシート1に印刷された弧状導体2は、互いにグリーンシート1に形成したスルーホール4を介して電気的に接続され、コイル部3を形成する。
Next, as shown in FIGS. 5B and 6, an arc-
次に、図5(C)に示すように、ダイシング切断法やトムソン切断法等を用いて、隣接する素体5を切断機6で切断し、チップ部品7を複数形成する(素体分離工程(C))。 Next, as shown in FIG. 5C, using a dicing cutting method, a Thomson cutting method, or the like, adjacent element bodies 5 are cut by a cutting machine 6 to form a plurality of chip parts 7 (element body separation step). (C)).
そして、このチップ部品7に電極等を形成するとともに、焼成して完成品を製造する(電極形成工程(D))。
And while forming an electrode etc. in this
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
上記従来の構成では、素体分離工程(C)において、ダイシング切断法やトムソン切断法等を用いて、隣接する素体5を切断機6で切断するので、切断機6の刃の厚み分だけ切断幅が必要となる。 In the conventional configuration, since the adjacent element body 5 is cut by the cutting machine 6 using a dicing cutting method, a Thomson cutting method, or the like in the element body separating step (C), only the thickness of the blade of the cutting machine 6 is used. Cutting width is required.
すなわち、グリーンシート1の単位面積に対するチップ部品の取り数を多くするために、切断機6の切断幅を小さくすると、切断機6による切断応力がチップ部品7に加わりやすくなり、チップ部品7の変形を生ずるという問題点を有していた。
That is, if the cutting width of the cutting machine 6 is reduced in order to increase the number of chip parts to be taken per unit area of the
本発明は上記問題点を解決するもので、チップ部品の変形が抑制された分離工程を有するチップ部品の製造方法を提供することを目的としている。 The present invention solves the above-described problems, and an object of the present invention is to provide a chip component manufacturing method having a separation step in which deformation of the chip component is suppressed.
上記目的を達成するために本発明は以下の構成を有する。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1記載の発明は、少なくとも連結部で互いに連結された複数のチップ部品を分離する工程を有し、前記連結部は、複数の枠状空隙部と前記枠状空隙部の内側に配置した電極を形成するための電極用空隙部とを有する絶縁樹脂層を形成する第1の工程と、前記枠状空隙部、前記電極用空隙部および前記絶縁樹脂層を覆うように同一の前記金属層を同時に形成する第2の工程と、前記絶縁樹脂層の少なくとも上面まで前記金属層を研磨する第3の工程を有し、前記第1〜3の工程を複数回繰返して積層することにより、前記枠状空隙部に金属層が埋め込まれた前記連結部が形成され、前記連結部のみをエッチング剤により溶融して除去することにより前記連結部で互いに連結された複数の前記チップ部品を個片に分離する構成である。
The invention according to
上記構成により、複数のチップ部品は金属からなる連結部で予め互いに連結されており、この金属をエッチング剤により溶融して除去し、連結部で互いに連結された複数のチップ部品を分離するので、チップ部品に切断応力が発生しにくい。 With the above configuration, the plurality of chip components are connected to each other in advance by a connecting portion made of metal, and the metal is melted and removed by an etching agent, so that the plurality of chip components connected to each other at the connecting portion is separated. Cutting stress is unlikely to occur in chip parts.
すなわち、チップ部品の変形が抑制されたチップ部品の製造方法を提供することができる。 That is, it is possible to provide a chip component manufacturing method in which deformation of the chip component is suppressed.
以下、本発明の全請求項に記載の発明について図面を参照しながら説明する。 Hereinafter, the invention described in all claims of the present invention will be described with reference to the drawings.
図1は本発明の一実施の形態におけるチップ部品の透視斜視図、図2は複数連結された同チップ部品の平面図、図3は図2のA部の拡大平面図、図4は同チップ部品の製造工程を示す工程図である。 FIG. 1 is a perspective view of a chip component according to an embodiment of the present invention, FIG. 2 is a plan view of the chip components connected together, FIG. 3 is an enlarged plan view of part A in FIG. 2, and FIG. It is process drawing which shows the manufacturing process of components.
図1において、本発明の一実施の形態におけるチップ部品は、チップコイル部品であって、方形状の透明な素体12と、この素体12の下面に配置した電極14と、素体12に埋設した螺旋状金属16からなるコイル部18を備えており、素体12は感光性樹脂を硬化させた感光性樹脂硬化物からなる絶縁樹脂層20で積層して形成している。
In FIG. 1, a chip component according to an embodiment of the present invention is a chip coil component, and includes a rectangular
また、実装面に対して垂直な面が互いに隣接して形成される第1角部22を略弧状にするとともに、実装面に対して垂直な面と平行な面が互いに隣接して形成される第2角部24を略直角状に形成しており、第1角部22を素体12に形成するとともに、第2角部24を電極14に形成している。素体12の側面にも電極14を配置した場合は、第1角部22および第2角部24を電極14に形成することとなる。
Further, the
さらに、コイル部18の最外周の螺旋状金属16と素体12の側面との最小距離(端面マージン(W))は5μm以上で50μm以下とし、コイル部18の最大径は5μm〜150μmとし、複数の積層した絶縁樹脂層20からなる素体の高さは50μm〜1mmとしている。
Further, the minimum distance (end surface margin (W)) between the outermost
次に、上記のチップ部品26の製造工程を説明する。
Next, the manufacturing process of the
上記のチップ部品26は、図2、図3に示すように、複数のチップ部品26を互いに連結した状態で、一度に複数個形成し、最終的に、枠状連結部28で連結された複数のチップ部品26を分離し個片化して製造する。
As shown in FIGS. 2 and 3, a plurality of the
図4において、チップ部品26の製造工程は次の通りである。
In FIG. 4, the manufacturing process of the
第1に、素体12の下面に配置する電極14を形成する(電極形成工程(A))。
First, the
剥離層が形成された基板30に、フォトリソグラフィ工法により、所定の空隙部を有する絶縁樹脂層20を形成する。この空隙部は、互いに隣接する複数の枠状空隙部32と、この枠状空隙部32の内側に配置した電極用空隙部34とからなり、この枠状空隙部32の内側にチップ部品26を形成し、この枠状空隙部32に複数のチップ部品26を連結するための枠状連結部28を形成する。
An
この枠状空隙部32および電極用空隙部34および絶縁樹脂層20上には金属層36を形成する。この金属層36は、無電解めっき工法またはスパッタまたは蒸着工法等により形成した下地導体層38を有し、この下地導体層38上に電解めっき工法により形成している。
A
この金属層36は、絶縁樹脂層20の少なくとも上面まで研磨して、電極用空隙部34に金属からなる電極14を形成するとともに、枠状空隙部32に金属からなる枠状連結部28を形成し、かつ、電極14と枠状連結部28との絶縁を図っている。
The
第2に、さらに、フォトリソグラフィ工法により、所定の空隙部を有する絶縁樹脂層20を形成する(絶縁樹脂層形成工程(B))。
Second, an
この空隙部は、互いに隣接する複数の枠状空隙部32と、この枠状空隙部32の内側に配置した螺旋状空隙部40と、スルーホール用空隙部42とからなり、この枠状空隙部32は、電極形成工程(A)で形成した枠状空隙部32に重なるように形成している。
This void portion is composed of a plurality of frame-
第3に、枠状空隙部32、螺旋状空隙部40、スルーホール用空隙部42、絶縁樹脂層20上に金属層36を形成する(金属層形成工程(C))。
Third, the
この金属層36は、無電解めっき工法、スパッタまたは蒸着工法等により形成した下地導体層38を有し、この下地導体層38上に電解めっき工法により形成している。
The
第4に、螺旋状金属16からなる2層のコイル部18を形成する(コイル部形成工程(D))。
Fourth, a two-
金属層形成工程(C)で形成した金属層36は、絶縁樹脂層20の少なくとも上面まで研磨して、螺旋状空隙部40に螺旋状金属16からなるコイル部18を形成し、枠状空隙部32に金属からなる枠状連結部28を形成し、スルーホール用空隙部42に金属からなるスルーホール44を形成し、かつ、コイル部18と枠状連結部28との絶縁を図る。
The
さらに、絶縁樹脂層形成工程(B)、金属層形成工程(C)を繰り返し、2層のコイル部18を形成する。2層のコイル部18、電極14とコイル部18とは、スルーホール44により導通させている。
Further, the insulating resin layer forming step (B) and the metal layer forming step (C) are repeated to form the two-
第5に、さらに、絶縁樹脂層20を形成するとともに、フォトリソグラフィ工法により、所定の空隙部を有する絶縁樹脂層20を形成して保護層とする(保護層形成工程(E))。
Fifth, the
この空隙部は、互いに隣接する複数の枠状空隙部32からなり、この枠状空隙部32は、絶縁樹脂層形成工程(B)で形成した枠状空隙部32に重なるように形成している。
This void portion is composed of a plurality of frame-
第6に、枠状空隙部32に形成した金属をエッチング剤により溶融して除去し、枠状連結部28により互いに連結された複数のチップ部品26を分離するとともに、基板30の剥離層からチップ部品26を剥離して(溶剤やアルカリ等で溶融して)個片化する(分離工程(F))。
Sixth, the metal formed in the frame-
このようにして、素体12は、電極形成工程(A)、絶縁樹脂層形成工程(B)、保護層形成工程(E)による積層された絶縁樹脂層20で形成され、この素体12の下面または側面には電極14が配置され、素体12にはコイル部18が埋設されることとなる。
Thus, the
この製造方法において、金属層36はCu、Al、Ag、Au、Niあるいは金属の合金等の良導電性金属が好ましい。また、その下地導体層38としてCu、Al、Ag、Au、Ni、Cr、Ti等の絶縁樹脂層20との密着性の高い金属が好ましく、無電解めっき工法、スパッタまたは蒸着工法等で形成することが好ましい。
In this manufacturing method, the
この製造方法において、絶縁樹脂層20は、感光性樹脂を硬化させた透明な感光性樹脂硬化物からなる。この絶縁樹脂層20は、エポキシ系、フェノール系、ポリイミド系等の樹脂を用いて、フォトリソグラフィ工法により所定形状に加工するが、一般的なフォトリソグラフィ工法で用いるレジストとは異なり、最終的なチップ部品26の素体12を構成する樹脂であるため、一般的には静電気が発生しやすいので、静電気の発生を抑制した樹脂を選択したり、静電気を発散する構成を付加したりしてもよい。
In this manufacturing method, the insulating
研磨方法は、CMPスラリーを用いたCMP(ケミカルメカニカルポリッシング)研磨を用いるとよい。金属層36をCMP研磨によりエッチングしながら、金属のみを選択的に研磨するので、精度が向上する。その他の研磨方法としては、ダイヤモンドスラリー、アルミナスラリーを用いた機械的研磨を用いてもよいが、精度の点でCMP研磨よりも不利である。金属層36として、エッチングに適さないものを用いた場合は、その部分の研磨を機械的研磨で行ってもよい。
As a polishing method, CMP (chemical mechanical polishing) polishing using a CMP slurry may be used. Since only the metal is selectively polished while etching the
上記構成により、複数のチップ部品26は金属からなる枠状連結部28で予め互いに連結されており、この金属をエッチング剤により溶融して除去し、枠状連結部28で互いに連結された複数のチップ部品26を分離するので、チップ部品26に切断応力が発生しにくい。すなわち、チップ部品26の変形を抑制して、チップ部品26を製造することができる。
With the above configuration, the plurality of
また、フォトリソグラフィ工程で枠状連結部28、螺旋状金属16を形成し、応力が発生しにくい個片化工程を行うため、チップ部品26の端面からの端面マージン(W)を極小化でき、チップ部品26のサイズを最大限に生かした導体位置精度の良い設計が可能である。そのため、チップ部品26のサイズが、例えば1005、0603等の小型になればなるほど端面からの端面マージン(W)の影響が大きくなり、チップ特性、例えばチップインダクタの場合はインダクタンス値およびQ値を、従来工法に比べより高特性にできる。
In addition, since the frame-like connecting
特に、枠状空隙部32および絶縁樹脂層20上に金属層36を形成し、この金属層36を絶縁樹脂層20の少なくとも上面まで研磨して、枠状空隙部32にチップ部品26を連結する金属からなる枠状連結部28を形成するので容易に枠状連結部28を形成できる。
In particular, the
枠状空隙部32は、略方形状にするとともに内周角部を弧状にしているので、チップ部品26は、実装面に対して垂直な面が互いに隣接して形成される第1角部22を略弧状にすることができる。これにより、パーツフィーダ等で複数のチップ部品26を実装機に供給する際、互いのチップ部品26が接触し合っても、チップ部品26の第1角部22が略弧状なので、滑らかに供給可動させ、チップ部品26の割れや欠けを抑制できる。一方、実装面に対して垂直な面と平行な面が互いに隣接して形成される第2角部24は略直角状に形成しているので、実装時には、チップ立ちを抑制できる。なお、枠状空隙部32の内周角部を面取り形状やその他の形状にすることも上記方法によれば容易である。
Since the frame-shaped
また、絶縁樹脂層20は、フォトリソグラフィ工法により形成するので、導体位置精度、チップ寸法精度等が容易に高精度に形成できる。また、絶縁樹脂層20に、透明な感光性樹脂を用いることにより素体12は透明となり、一層ごとに導体の外観検査が容易となるとともに、アスペクト比を大きくし、コイル部18の厚みを容易に厚くすることができる。
Further, since the insulating
さらに、金属層36は、無電解めっき工法またはスパッタまたは蒸着工法等により形成した下地導体層38を有し、この下地導体層38上に電解めっき工法により形成することにより、密度を大きくしたコイル部18を容易に形成できる。
Further, the
以上のように本発明にかかるチップ部品の製造方法は、チップ部品の変形を抑制して製造できるので、各種電子機器に適用できる。 As described above, since the chip component manufacturing method according to the present invention can be manufactured while suppressing deformation of the chip component, it can be applied to various electronic devices.
12 素体
14 電極
16 螺旋状金属
18 コイル部
20 絶縁樹脂層
22 第1角部
24 第2角部
26 チップ部品
28 枠状連結部
30 基板
32 枠状空隙部
34 電極用空隙部
36 金属層
38 下地導体層
40 螺旋状空隙部
42 スルーホール用空隙部
44 スルーホール
DESCRIPTION OF
Claims (7)
前記連結部は、
複数の枠状空隙部と前記枠状空隙部の内側に配置した電極を形成するための電極用空隙部とを有する絶縁樹脂層を形成する第1の工程と、
前記枠状空隙部、前記電極用空隙部および前記絶縁樹脂層を覆うように同一の金属層を同時に形成する第2の工程と、
前記絶縁樹脂層の少なくとも上面まで前記金属層を研磨する第3の工程を有し、
前記第1〜3の工程を複数回繰返して積層することにより、前記枠状空隙部に前記金属層が埋め込まれた前記連結部が形成され、前記連結部のみをエッチング剤により溶融して除去することにより前記連結部で互いに連結された複数の前記チップ部品を個片に分離するチップ部品の製造方法。 Having a step of separating a plurality of chip parts connected to each other at least by a connecting part;
The connecting portion is
A first step of forming an insulating resin layer having a plurality of frame-shaped voids and an electrode void for forming an electrode disposed inside the frame-shaped void;
A second step of simultaneously forming the same metal layer so as to cover the frame-shaped gap, the electrode gap and the insulating resin layer;
A third step of polishing the metal layer to at least the upper surface of the insulating resin layer;
By stacking repeatedly a plurality of times said first to third step, the said connection portion in which the metal layer is embedded in the frame-like gap portion is formed, to remove only the connecting portion is melted by an etchant method of manufacturing a chip component that separates a plurality of the chip components which are connected to each other by the connecting portions into individual pieces by.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004359411A JP4548110B2 (en) | 2004-12-13 | 2004-12-13 | Manufacturing method of chip parts |
CN 200510134262 CN1801415B (en) | 2004-12-13 | 2005-12-13 | Chip part manufacturing method and chip parts |
US11/301,097 US20060091534A1 (en) | 2002-12-13 | 2005-12-13 | Chip part manufacturing method and chip parts |
US12/815,784 US8426249B2 (en) | 2004-12-13 | 2010-06-15 | Chip part manufacturing method and chip parts |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004359411A JP4548110B2 (en) | 2004-12-13 | 2004-12-13 | Manufacturing method of chip parts |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173159A JP2006173159A (en) | 2006-06-29 |
JP4548110B2 true JP4548110B2 (en) | 2010-09-22 |
Family
ID=36673605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004359411A Expired - Fee Related JP4548110B2 (en) | 2002-12-13 | 2004-12-13 | Manufacturing method of chip parts |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4548110B2 (en) |
CN (1) | CN1801415B (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4682609B2 (en) * | 2004-12-13 | 2011-05-11 | パナソニック株式会社 | Manufacturing method of chip parts |
JP4682608B2 (en) * | 2004-12-13 | 2011-05-11 | パナソニック株式会社 | Manufacturing method of chip parts |
JP2006173162A (en) * | 2004-12-13 | 2006-06-29 | Matsushita Electric Ind Co Ltd | Chip component |
JP5665371B2 (en) * | 2010-05-31 | 2015-02-04 | 新科實業有限公司SAE Magnetics(H.K.)Ltd. | Manufacturing method of electronic parts |
EP2661757A1 (en) * | 2011-01-04 | 2013-11-13 | ÅAC Microtec AB | Coil assembly comprising planar coil |
DE102011109007A1 (en) * | 2011-07-29 | 2013-01-31 | Epcos Ag | Method for producing an electrical component and an electrical component |
KR101627134B1 (en) * | 2014-09-23 | 2016-06-03 | 삼성전기주식회사 | Common Mode Filter |
US10049808B2 (en) * | 2014-10-31 | 2018-08-14 | Samsung Electro-Mechanics Co., Ltd. | Coil component assembly for mass production of coil components and coil components made from coil component assembly |
JP6500635B2 (en) * | 2015-06-24 | 2019-04-17 | 株式会社村田製作所 | Method of manufacturing coil component and coil component |
CN107705971A (en) * | 2017-08-30 | 2018-02-16 | 歌尔股份有限公司 | A kind of manufacture method of coil, coil, electronic equipment |
JP6777698B2 (en) * | 2018-09-11 | 2020-10-28 | 株式会社村田製作所 | Coil parts |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187115A (en) * | 1997-09-05 | 1999-03-30 | Taiyo Yuden Co Ltd | Manufacture of chip component |
JP2002270459A (en) * | 2001-03-06 | 2002-09-20 | Taiyo Yuden Co Ltd | Manufacturing method for laminated ceramic electronic component |
JP2005123507A (en) * | 2003-10-20 | 2005-05-12 | Tdk Corp | Method of manufacturing laminated electronic component |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6004705A (en) * | 1992-07-07 | 1999-12-21 | Toray Industries, Inc. | Photosensitive ceramics green sheet |
US5867891A (en) * | 1996-12-30 | 1999-02-09 | Ericsson Inc. | Continuous method of manufacturing wire wound inductors and wire wound inductors thereby |
-
2004
- 2004-12-13 JP JP2004359411A patent/JP4548110B2/en not_active Expired - Fee Related
-
2005
- 2005-12-13 CN CN 200510134262 patent/CN1801415B/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187115A (en) * | 1997-09-05 | 1999-03-30 | Taiyo Yuden Co Ltd | Manufacture of chip component |
JP2002270459A (en) * | 2001-03-06 | 2002-09-20 | Taiyo Yuden Co Ltd | Manufacturing method for laminated ceramic electronic component |
JP2005123507A (en) * | 2003-10-20 | 2005-05-12 | Tdk Corp | Method of manufacturing laminated electronic component |
Also Published As
Publication number | Publication date |
---|---|
CN1801415A (en) | 2006-07-12 |
JP2006173159A (en) | 2006-06-29 |
CN1801415B (en) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4636160B2 (en) | Electronic component manufacturing method and parent substrate | |
CN109390138B (en) | Inductor component | |
JP4548110B2 (en) | Manufacturing method of chip parts | |
JP6501423B2 (en) | Method of manufacturing inductor and inductor | |
US8426249B2 (en) | Chip part manufacturing method and chip parts | |
US10181378B2 (en) | Magnetic core inductor chip and method of making the same | |
JP4924163B2 (en) | Electronic parts and manufacturing method thereof | |
JP2006173163A (en) | Chip coil | |
JP4682608B2 (en) | Manufacturing method of chip parts | |
JP4682609B2 (en) | Manufacturing method of chip parts | |
JP2006324460A (en) | Manufacturing method of chip component | |
JP2006324566A (en) | Chip | |
JP2008251590A (en) | Method of manufacturing inductance part | |
JP2006173162A (en) | Chip component | |
US10020114B2 (en) | Method of making a high frequency inductor chip | |
JP2006324462A (en) | Chip component | |
US20160379745A1 (en) | Magnetic Patterned Wafer Used for Production of Magnetic-Core-Inductor Chip Bodies and Methods of Making the Same | |
JP2008172048A (en) | Method for manufacturing chip component | |
JP2007096097A (en) | Electronic component element, method of manufacturing the same and aggregate substrate thereof | |
JP2006324461A (en) | Process for manufacturing chip component | |
JP2008172049A (en) | Method for manufacturing chip component | |
JP7435528B2 (en) | inductor parts | |
JP6750603B2 (en) | Winding core manufacturing method and winding core assembly | |
US20160379969A1 (en) | Patterned Wafer and Method of Making the Same | |
WO2024047926A1 (en) | Coil component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071206 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080115 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |