JP4538273B2 - 半導体装置及びそれを備えたスイッチングレギュレータ - Google Patents

Description

この発明は、半導体装置とそれを備えたスイッチングレギュレータとに関し、特に、昇圧型、降圧型、反転型のスイッチングレギュレータに用いられる半導体装置及びそれを備えたスイッチングレギュレータに関するものである。

従来から、入力電圧を高速にスイッチングして安定化した直流電圧を出力する電源安定装置としてスイッチングレギュレータが多く用いられている（例えば、特許文献１参照。）。
スイッチングレギュレータとしては、昇圧型スイッチングレギュレータ、降圧型スイッチングレギュレータ、反転型スイッチングレギュレータの３種類のものが特に多く用いられる。

一方、特許文献１等には、スイッチングレギュレータ全体の構成を昇圧型と降圧型との２種類で兼用したものが開示されている。詳しくは、スイッチングレギュレータの昇圧型コンバータと降圧型コンバータとを共用する。そして、２種類の入力端子のうち、一方に入力電源を接続した場合には昇圧型スイッチングレギュレータとして機能して、他方に入力電源を接続した場合には降圧型スイッチングレギュレータとして機能する。

実開平５−１１７８９号公報

上述した従来のスイッチングレギュレータは、その種類ごとに別々の制御回路を備えているために、設計上、製造上の無駄が多かった。

すなわち、昇圧型、降圧型、反転型の３種類のスイッチングレギュレータは、類似した回路構成からなる制御回路（半導体装置）を搭載している。しかし、それらの制御回路は、回路を構成する素子に要求される特性やそれらの素子の接続状態が異なるために、実際にはスイッチングレギュレータの種類ごとに専用の制御回路を搭載している。

このように、昇圧型スイッチングレギュレータ用の半導体装置と、降圧型スイッチングレギュレータ用の半導体装置と、反転型スイッチングレギュレータ用の半導体装置と、が、別々に存在すると、設計・開発上の労力や、製造上の工程数や、在庫・流通管理上の負荷が増すことになる。

ここで、昇圧型、降圧型、反転型の３種類のスイッチングレギュレータの制御回路において、昇圧型の制御回路から降圧型の制御回路への変更は電圧の極性を反対にすることで比較的容易に切り替えることができる。なお、特許文献１等の技術は、スイッチングレギュレータの昇圧型コンバータと降圧型コンバータとを共用するものである。

ところが、昇圧型又は降圧型の制御回路を反転型の制御回路に変更する場合には、制御回路内の誤差電圧増幅器への帰還入力電圧の位相を反転するだけでは不具合が生じる。特に、低電圧を入力する場合に、出力電圧の精度が悪化してしまう。

この発明は、上述のような課題を解決するためになされたもので、複数種類のスイッチングレギュレータに対して、設計上、製造上の無駄が軽減される半導体装置及びそれを備えたスイッチングレギュレータを提供することにある。

この発明に係る半導体装置は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータに用いられる半導体装置において、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して誤差電圧として出力する誤差増幅回路部と、
複数の所定の電圧の内、前記スイッチングレギュレータのタイプに応じて１つの電圧を選択し、前記基準電圧として出力する基準電圧切替回路部と、
前記誤差増幅回路部からの出力信号を、所定の方法で変調してパルス信号を生成し出力するパルス信号生成回路部と、
前記スイッチングレギュレータのタイプに応じて、該パルス信号生成回路部の出力信号の信号レベルを反転させて出力する信号レベル反転回路部と、
を備え、
前記誤差増幅回路部は、
低同相電圧入力段と、
該低同相電圧入力段に電流を供給する第１基準電流源と、
高同相電圧入力段と、
該高同相電圧入力段に電流を供給する第２基準電流源と、
前記低同相電圧入力段及び前記高同相電圧入力段の各出力電流を合成する出力電流合成部と、
を備えるものである。

更に、前記誤差増幅回路部は、
前記出力電流合成部の出力信号を増幅して前記誤差電圧を生成する増幅部と、
誤差増幅を行う際の位相補償を行う位相補償時定数部と、
を備えるようにした。

また、この発明に係るスイッチングレギュレータは、前記のような半導体装置を備えるものである。

本発明は、複数種類のスイッチングレギュレータに対して共通して使用される複数の共通構成部と、スイッチングレギュレータの種類に応じて共通構成部間の接続状態を可変する可変手段と、を備えている。これによって、複数種類のスイッチングレギュレータに対して、設計上、製造上の無駄が軽減される半導体装置及びそれを備えたスイッチングレギュレータを提供することができる。

以下、この発明を実施するための最良の形態について、図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。

実施の形態１．
図１〜図４にて、この発明の実施の形態１について詳細に説明する。
図１は、実施の形態１における半導体装置１を示す回路図である。また、図２は図１の半導体装置１を搭載した昇圧型スイッチングレギュレータ３０Ａを示す全体回路図であり、図３は図１の半導体装置１を搭載した降圧型スイッチングレギュレータ３０Ｂを示す全体回路図であり、図４は図１の半導体装置１を搭載した反転型スイッチングレギュレータ３０Ｃを示す全体回路図である。なお、本実施の形態１におけるスイッチングレギュレータ３０Ａ〜３０Ｃは、ＰＷＭ（パルス幅変調）方式を用いたものである。

図１において、１は半導体装置（制御回路）、２は半導体装置１の第１共通構成部、３は半導体装置１の第２共通構成部、４は半導体装置１の第３共通構成部、６は半導体装置１の第１可変手段、７は半導体装置１の第２可変手段を示す。
図２〜図４を参照して、第１共通構成部２、第２共通構成部３、第３共通構成部４は、３種類（昇圧型、降圧型、反転型）のスイッチングレギュレータ３０Ａ〜３０Ｃに対して、共通して使用される。これに対して、第１可変手段６及び第２可変手段７は、スイッチングレギュレータ３０Ａ〜３０Ｃの種類ごとにその形態が可変される（矢印２１〜２３で示す接続状態が可変される）。

第１共通構成部２は、主として、内部基準電圧（Ｖｒｅｆ）を発生する基準電圧発生器１２からなる。第２共通構成部３は、主として、誤差電圧増幅器１３、三角波発生器（ＯＳＣ）１４、電圧比較器（ＰＷＭコンパレータ）１５からなる。第３共通構成部４は、主として、インバータ素子を有する出力回路（出力ドライバ回路）１６からなる。

第１可変手段６は、第１共通構成部２と第２共通構成部３との接続状態を可変できるように構成されている。詳しくは、第１共通構成部２及び第２共通構成部３が形成された層上にメタル層を形成して、第１共通構成部２と第２共通構成部３との配線をおこなう。具体的には、図２〜図４における第１可変手段６内の矢印２１、２２（メタル層の配線を示す。）に示すように、第２共通構成部３の誤差電圧増幅器１３に入力される電圧の入力位相を、スイッチングレギュレータ３０Ａ〜３０Ｃの種類に応じて可変する。

第２可変手段７は、第２共通構成部３と第３共通構成部４との接続状態を可変できるように構成されている。詳しくは、第２共通構成部３及び第３共通構成部４が形成された層上にメタル層を形成して、第２共通構成部３と第３共通構成部４との配線をおこなう。具体的には、図２〜図４における第２可変手段７内の矢印２３（メタル層の配線を示す。）に示すように、ＰＷＭ出力部１７から出力される電圧の極性を、スイッチングレギュレータ３０Ａ〜３０Ｃの種類に応じて可変する。

以上のように構成された半導体装置１の動作について、図１及び図２を用いて説明する。
昇圧型スイッチングレギュレータ３０Ａの出力電圧は、抵抗分割されて帰還電圧（ＶＦＢ）として、帰還電圧入力部１１を介して誤差電圧増幅器１３に入力される。他方、基準電圧発生器１２から出力された内部基準電圧（Ｖｒｅｆ）も、誤差電圧増幅器１３に入力される。
帰還電圧と内部基準電圧とが入力された誤差電圧増幅器１３は、双方の電圧差に応じた電圧を出力する。誤差電圧増幅器１３から出力された電圧は、電圧比較器１５に入力される。

他方、三角波発生器１４から出力された三角波（ノコギリ波）は、電圧比較器１５に入力される。誤差電圧増幅器１３の出力電圧と三角波とが入力された電圧比較器１５では、双方の電圧の比較がおこなわれる。その結果、帰還電圧（ＶＦＢ）が内部基準電圧（Ｖｒｅｆ）よりも低い場合には、スイッチングトランジスタ３２（ＭＯＳＦＥＴ）のオン時間が長くなる（デューティー比が大きくなる）ようなＰＷＭ波形を、ＰＷＭ出力部１７を介して出力する（Ｖｏｕｔの出力である。）。

なお、降圧型スイッチングレギュレータ３０Ｂの場合（図３を参照できる。）にも、昇圧型スイッチングレギュレータ３０Ａと同様に、帰還電圧が内部基準電圧よりも低い場合にスイッチングトランジスタ３３のオン時間が長くなるようなＰＷＭ波形を出力する。

また、反転型スイッチングレギュレータ３０Ｃの場合（図４を参照できる。）には、昇圧型スイッチングレギュレータ３０Ａ及び降圧型スイッチングレギュレータ３０Ｂとは異なり、帰還電圧が内部基準電圧よりも高い場合にスイッチングトランジスタ３３のオン時間が長くなるようなＰＷＭ波形を出力する。すなわち、反転型スイッチングレギュレータ３０Ｃの場合には、制御方向が反対になる。

ここで、スイッチングトランジスタは、昇圧型スイッチングレギュレータ３０Ａの場合にはＮＭＯＳ３２が用いられ、降圧型スイッチングレギュレータ３０Ｂ及び反転型スイッチングレギュレータ３０Ｃの場合にはＰＭＯＳ３３が用いられる。そのために、ＰＷＭ出力の極性（Ｈ／Ｌのどちらでオンになるかである。）がそれぞれ異なることになる。

以上説明したように、本実施の形態１における半導体装置１は、複数種類のスイッチングレギュレータ３０Ａ〜３０Ｃに対して共通して使用される複数の共通構成部２〜４と、スイッチングレギュレータ３０Ａ〜３０Ｃの種類に応じて共通構成部２〜４間の接続状態を可変する可変手段６、７と、を備えている。これによって、半導体装置を使用する者にとっては、回路構成の自由度が高まり、取扱いが容易になる。また、半導体装置を設計又は製造する者にとっては、品種数が軽減されて、開発、製造、在庫、流通の各段階におけるコストが大幅に削減される。

なお、本実施の形態１では、共通構成部２〜４の接続状態を可変する可変手段として、スイッチングレギュレータ３０Ａ〜３０Ｃの種類に応じて配線が異なるメタル層２１〜２３を用いた。
これに対して、可変手段として、スイッチングレギュレータ３０Ａ〜３０Ｃの種類に応じて切り替えられる電気的スイッチを用いることもできる。詳しくは、共通構成部２〜４の接続状態を複数選択できるように電気的スイッチを配線内に設置する。そして、選択されたスイッチングレギュレータ３０Ａ〜３０Ｃの種類に応じて、メモリや外部制御信号等によって所望の接続状態となるように電気スイッチを動作させる。
また、可変手段として、スイッチングレギュレータ３０Ａ〜３０Ｃの種類に応じて切断されるヒューズを用いることもできる。詳しくは、共通構成部２〜４の接続状態を複数選択できるようにヒューズを配線内に設置する。そして、選択されたスイッチングレギュレータ３０Ａ〜３０Ｃの種類に応じて、所望の接続状態となるように不要なヒューズを切断する。
このような場合には、配線が形成された状態の半導体装置の形態を共通化することができる。すなわち、スイッチングレギュレータ３０Ａ〜３０Ｃの種類を特定した後に、半導体装置における配線上の電気的スイッチ又はヒューズを設定制御することができる。

実施の形態２．
図５にて、この発明の実施の形態２について詳細に説明する。
図５は、実施の形態２における半導体装置１の誤差電圧増幅器４０を示す回路図である。本実施の形態２の誤差電圧増幅器４０は、スイッチングレギュレータの種類によって異なる同位相入力電圧に応じた位相特性を有する点が、前記実施の形態１のものとは相違する。

本実施の形態２における半導体装置１の第２共通構成部３には、図５に示す誤差電圧増幅器４０が設置される。本実施の形態２の誤差電圧増幅器４０は、前記実施の形態１の誤差電圧増幅器１３における位相補償値の違いと、反転型スイッチングレギュレータ３０Ｃにおける帰還電圧の違いと、を解消する差動増幅器として機能するものである。

詳しくは、次の通りである。
通常、誤差電圧増幅器の位相補償値は、スイッチングレギュレータの出力電圧が安定して（振動しないで）、負荷や入力電圧の変動に対して変化しないように、回路を構成する系の各部の時定数に合わせて設定される。したがって、厳密には、同じ昇圧型スイッチングレギュレータであっても、設定電圧や外部のインダクタンスや容量等の定数によって位相補償の定数が変わってくる。実際には、外部部品等をある程度限定することで、位相補償の定数を内部で固定することが多い。
このような位相補償は、昇圧型スイッチングレギュレータ３０Ａの場合と降圧型スイッチングレギュレータ３０Ｂの場合とは比較的容易に共通化して固定化することができるが、反転型スイッチングレギュレータ３０Ｃの場合にはそのままでは他のものと共通化することが難しい。

一方、帰還電圧については、半導体装置としての性質上、負電圧でない（接地電圧を含む正の電圧である。）ことが望ましい。
したがって、通常、反転型スイッチングレギュレータ３０Ｃにおいては、出力電圧を抵抗分圧する正の安定化電圧（Ｖｒｅｇ）が必要になる。図４に示す反転型スイッチングレギュレータ３０Ｃは、その点を考慮してＶｒｅｇが入力される電圧入力部１９を半導体装置１に設置している。ここで、Ｖｒｅｇを内部で発生するためには、その電圧値が電源電圧Ｖｉｎより低くなければならない。したがって、特にバッテリー電源等の低電圧動作が必要な装置では、必然的に１〜２Vといった低い電圧しか使用できないことになる。スイッチングレギュレータの出力電圧精度を高くするには、ＶＦＢ／ＶｒｅｆとＶｒｅｇとの電圧差が大きいほど良いために、誤差電圧増幅器の帰還電圧及び内部基準電圧は接地電圧（０Ｖ）であることが好ましいことになる。

他方、昇圧型スイッチングレギュレータ３０Ａ及び降圧型スイッチングレギュレータ３０Ｂにおいては、負の安定化電圧を用いない限り、出力と接地電圧との間で抵抗分圧をすることになる。したがって、出力電圧精度を考慮すると、誤差電圧増幅器に入力する帰還電圧及び内部基準電圧は高いほうが好ましい。電源電圧Ｖｉｎ等の条件によっては、帰還電圧及び内部基準電圧を電源電圧に近い電圧に設定する必要が生じる可能性がある。

以上のことから、３種類（昇圧型、降圧型、反転型）のスイッチングレギュレータ３０Ａ〜３０Ｃに対して、誤差電圧増幅器を不具合なく共用するためには、同相入力電圧範囲を接地電圧から電源電圧付近までに広げる必要がある。一般的に、このような特性をもつ増幅器は、同相入力電圧の低い範囲と高い範囲とをそれぞれ受け持つ２つの差動入力段を持っていて、その出力を後段で合成させる構造をとるものが多い。そのような増幅器を用いた場合には、それぞれの差動入力段の特性が異なるために、同相入力電圧の違いによって（昇圧型・降圧型であるか反転型であるかによって）、誤差電圧増幅器の特性が違ったものになることが考えられる。

本実施の形態２の誤差電圧増幅器４０は、同相入力電圧の違いによる誤差電圧増幅器の特性の違いを、昇圧型・降圧型と反転型とにそれぞれ要求される位相補償特性の違いを実現するために利用している。
具体的には、誤差電圧増幅器４０は、図５に示すように、差動入力端子４１、低同相電圧入力段４３に電流を供給する第１基準電流源４２、低同相電圧入力段４３、高同相電圧入力段４５に電流を供給する第２基準電流源４４、高同相電圧入力段４５、双方の同相電圧入力段４３、４５の出力電流を合成する出力電流合成部４６、位相補償における定数を定める位相補償時定数部４７、誤差電圧増幅器４０からの電圧が出力される誤差電圧増幅器出力部４８等で構成される。

そして、この誤差電圧増幅器４０を有する半導体装置１が反転型スイッチングレギュレータ３０Ｃに用いられた場合には、誤差電圧増幅器４０の同相入力電圧は接地電圧付近となって低入力電圧用の低同相電圧入力段４３のみが動作することになる。
これに対して、誤差電圧増幅器４０を有する半導体装置１が昇圧型スイッチングレギュレータ３０Ａ又は降圧型スイッチングレギュレータ３０Ｂに用いられた場合には、高入力電圧用の高同相電圧入力段４５又は高同相電圧入力段４５及び低同相電圧入力段４３が動作することになる。

ここで、高同相電圧入力段４５及び低同相電圧入力段４３の電流や各素子の大きさ・形状は、スイッチングレギュレーションの種類に応じて最適な位相特性が得られるように調整される。これによって、異なる種類のスイッチングレギュレータに対して、半導体装置１の主要な素子を不具合なく共用することができる。

以上説明したように、本実施の形態２における半導体装置１は、複数種類のスイッチングレギュレータ３０Ａ〜３０Ｃに対して共通して使用される複数の共通構成部２〜４と、スイッチングレギュレータの種類に応じて共通構成部２〜４間の接続状態を可変する可変手段６、７と、を備えている。これによって、複数種類のスイッチングレギュレータ３０Ａ〜３０Ｃに対して、設計上、製造上の無駄が軽減される。

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、上記各実施の形態の中で示唆した以外にも、上記各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記各実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。

この発明の実施の形態１における半導体装置を示す回路図である。 図１の半導体装置を搭載した昇圧型スイッチングレギュレータを示す全体回路図である。 図１の半導体装置を搭載した降圧型スイッチングレギュレータを示す全体回路図である。 図１の半導体装置を搭載した反転型スイッチングレギュレータを示す全体回路図である。 この発明の実施の形態２における半導体装置における誤差電圧増幅器を示す回路図である。

符号の説明

１ 半導体装置、 ２ 第１共通構成部、
３ 第２共通構成部、 ４ 第３共通構成部、
６ 第１可変手段、 ７ 第２可変手段、 １１ 帰還電圧入力部、
１２ 基準電圧発生器、 １３ 誤差電圧増幅器、 １４ 三角波発生器、
１５ 電圧比較器、 １６ 出力回路、 １７ ＰＷＭ出力部、
１９ 電圧入力部、 ２１、２２、２３ メタル配線、
３０Ａ 昇圧型スイッチングレギュレータ、
３０Ｂ 降圧型スイッチングレギュレータ、
３０Ｃ 反転型スイッチングレギュレータ、
３２ ＮＭＯＳ、 ３３ ＰＭＯＳ、 ４０ 誤差電圧増幅器（差動増幅器）、
４１ 差動入力端子、 ４２ 第１基準電流源、 ４３ 低同相電圧入力部、
４４ 第２基準電流源、 ４５ 高同相電圧入力部、
４６ 出力電流合成部、 ４７ 位相補償時定数部、
４８ 誤差電圧増幅器出力部。

Claims (3)

1. 入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータに用いられる半導体装置において、
   前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して誤差電圧として出力する誤差増幅回路部と、
   複数の所定の電圧の内、前記スイッチングレギュレータのタイプに応じて１つの電圧を選択し、前記基準電圧として出力する基準電圧切替回路部と、
   前記誤差増幅回路部からの出力信号を、所定の方法で変調してパルス信号を生成し出力するパルス信号生成回路部と、
   前記スイッチングレギュレータのタイプに応じて、該パルス信号生成回路部の出力信号の信号レベルを反転させて出力する信号レベル反転回路部と、
   を備え、
   前記誤差増幅回路部は、
   低同相電圧入力段と、
   該低同相電圧入力段に電流を供給する第１基準電流源と、
   高同相電圧入力段と、
   該高同相電圧入力段に電流を供給する第２基準電流源と、
   前記低同相電圧入力段及び前記高同相電圧入力段の各出力電流を合成する出力電流合成部と、
   を備えることを特徴とする半導体装置。
2. 前記誤差増幅回路部は、
   前記出力電流合成部の出力信号を増幅して前記誤差電圧を生成する増幅部と、
   誤差増幅を行う際の位相補償を行う位相補償時定数部と、
   を備えることを特徴とする請求項１記載の半導体装置。
3. 請求項１又は２に記載の半導体装置を備えることを特徴とするスイッチングレギュレータ。

Images