JP4535464B2 - 電子機器の製造方法 - Google Patents
電子機器の製造方法 Download PDFInfo
- Publication number
- JP4535464B2 JP4535464B2 JP2007278307A JP2007278307A JP4535464B2 JP 4535464 B2 JP4535464 B2 JP 4535464B2 JP 2007278307 A JP2007278307 A JP 2007278307A JP 2007278307 A JP2007278307 A JP 2007278307A JP 4535464 B2 JP4535464 B2 JP 4535464B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- lead
- alloy
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/858—Bonding techniques
- H01L2224/85801—Soldering or alloying
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
て適するように接続するPbフリーはんだ接続構造体およびこれを用いた電子機器に関す
るものである。
には、Sn−Pb共晶はんだ、及びこのSn−Pb共晶はんだ近傍で、融点も類似なSn
−Pbはんだ、或いは、これらに少量のBiやAgを添加したはんだ合金が用いられてい
る。これらのはんだには、Pbが約40重量%含まれている。いずれのこれらのはんだ合
金も、融点はほぼ183℃であり、220〜240℃でのはんだ付けが可能である。
、Fe−Ni系合金である42アロイ表面に90重量%Sn−10重量%Pb(以下Sn
−10Pbと略す)層をめっき等で施した電極が一般的に用いられている。これは、はん
だぬれ性が良好であり、且つ保存性が良く、ウィスカーの発生の問題がないためである。
、Pbを含む製品を廃棄することによる地球環境の汚染、生物への悪影響が問題となって
いる。この電気製品による地球環境の汚染は、野ざらしに放置されたPbを含む電気製品
から、雨等によってPbが溶出することによって起こる。Pbの溶出は、最近の酸性雨に
よって加速される傾向にある。従って、環境汚染を低減するためには、大量に使用されて
いる上記のSn−Pb共晶系はんだの代替としてPbを含まない低毒性のPbフリーはん
だ材料、及び部品電極上で使用されているSn−10Pb層の代替材料としてPbを含ま
ない部品電極構造が必要である。Pbフリーはんだ材料としては低毒性、材料供給性、コ
スト、ぬれ性、機械的性質、接続信頼性等と観点からSn−Ag−Bi系はんだが有力候
補となっている。また、はんだ付けにおいては、通常、220〜240℃付近に加熱し、
部品、基板の電極とはんだとの間に化合物を生成させることによって、接続を行っている
。従って、形成される界面は、はんだ材料と部品側の電極材料の組み合わせによって異な
るため、安定な接続界面を得るためには、そのはんだに適する電極材料が必要である。
Pbフリーはんだ合金を用いて十分な接続強度を有し、且つ安定な接続界面が得られるよ
うにしたPbフリーはんだ接続構造体を提供することにある。 また、本発明の他の目的
は、毒性の少ないSn−Ag−Bi系のPbフリーはんだ合金を用いて、電子部品、基板
間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロービングテスト時の基板の
反り、ハンドリング等によってはんだ接続部に発生する応力に耐え得る十分な接続強度を
有し、且つ経時的にも安定な界面を得ることができるようにした電子機器を提供すること
にある。
を用いて、十分なぬれ性を確保して十分な接続強度を有し、また耐ウィスカー性等も確保
できるようにしたPbフリーはんだ接続構造体および電子機器を提供することにある。
−Bi系層を介して電極に接続したことを特徴とするPbフリーはんだ接続構造体である
。
は、1〜20重量%であることを特徴とする。
記電極との間にCu層を有することを特徴とする。
されていることを特徴とする。
またはCu系のリードであることを特徴とする。
フリーはんだは、Snを主成分として、Biが5〜25重量%、Agが1.5〜3重量%
、Cuが0〜1重量%を含有することを特徴とする。
極とを電気的に接続する電子機器であって、前記第1の電極にSn−Bi系層を施し、該
Sn−Bi系層を施した第1の電極と前記第2の電極とをSn−Ag−Bi系のPbフリ
ーはんだで接続したことを特徴とする電子機器である。
であることを特徴とする。
u層を有することを特徴とする。
であることを特徴とする。
のリードであることを特徴とする。
nを主成分として、Biが5〜25重量%、Agが1.5〜3重量%、Cuが0〜1重量
%を含有することを特徴とする。
iが5〜25重量%、Agが1.5〜3重量%、Cuが0〜1重量%を含有するSn−A
g−Bi系であることを特徴とするPbフリーはんだ接続構造体である。
いSn−Ag−Bi系のPbフリーはんだ合金を用いて十分な接続強度を有し、且つ安定
な接続界面を得ることができる。
用いて、電子部品、基板間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロー
ビングテスト時の基板の反り、ハンドリング等によってはんだ接続部に発生する応力に耐
え得る十分な接続強度を有し、且つ経時的にも安定な界面を得ることができる。
用いて、例えば220〜240℃での十分なぬれ性を確保して十分なフィレットを形成し
て十分な接続強度を有し、また耐ウィスカー性等も確保することができる。
構造を実現することができる効果を奏する。
i系のPbフリーはんだ合金を用いて十分な接続強度を有し、且つ安定な接続界面を得る
ことができるPbフリーはんだ接続構造体を実現することができる効果を奏する。
いて、電子部品、基板間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロービ
ングテスト時の基板の反り、ハンドリング等によってはんだ接続部に発生する応力に耐え
得る十分な接続強度を有し、且つ経時的にも安定な界面を得ることができるPbフリーは
んだ接続構造体を備えた電子機器を実現することができる効果を奏する。
いて、例えば220〜240℃での十分なぬれ性を確保して十分なフィレットを形成して
十分な接続強度を有し、また耐ウィスカー性等も確保することができる。
より、十分な接続強度を有する界面が得られ、且つ、実用上十分なぬれ性も確保すること
ができる。またウィスカー性についても問題無い。従って、環境にやさしいPbフリーの
電気製品を従来と同じ設備、プロセスを使用して実現することができる効果を奏する。
形リードやTSOP形リード等で形成された第1の電極と回路基板に形成された第2の電
極との間を毒性の少ないPbフリーはんだ材料を用いて接続することによって電子機器を
構成するものである。Pbフリーはんだ接続構造体としては、例えば、上記第1の電極、
または上記第2の電極に、毒性の少ないPbフリーはんだ材料を用いて接続する構造体が
ある。
。
品、回路基板間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロービングテス
ト時の基板の反り、ハンドリング等によってはんだ接続部に発生する応力に耐え得る十分
な接続強度を有し、且つ経時的にも安定な界面を得ることが必要となる。
電子部品の耐熱性から適切なはんだ付け温度である220〜240℃での十分なぬれ性を
確保して十分なフィレット形状を形成して十分な接続強度を有するようにする必要がある
。もし、ぬれ性が悪いと十分なフィレット形状が形成されずに十分な接続強度が得られな
かったり、強いフラックスが必要となって絶縁信頼性に悪影響を及ぼすことになる。
ショートが起きることからして、耐ウィスカー性等も確保することが必要となる。
すように、リードからなる電極1の表面にSn−Bi系層2を施すようにした。そして、
次に、本発明に係る電極構造の選定について説明する。この選定は、上記要求に基づいて
、主に接続強度、ぬれ性、ウィスカー性の評価により行った。
3に測定方法の概略を示したが、従来のSn−10Pb層の代替材料としてPbのない系
で可能性があると考えられる材料(Sn、Sn−Bi、Sn−Zn、Sn−Agめっき)
を、Fe−Ni系合金(42アロイ)で形成された電極であるリード上に施したモデルリ
ード4を作成した。この他に、従来のSn−10Pbめっきとの組み合わせについても評
価を行った。モデルリード4の形状は、幅3mm、長さ38mmであり、はんだ付け部の
長さが22mmになるように直角に折り曲げてある。めっき厚みは各組成ともに約10μ
mとした。このモデルリード4を82.2重量%Snー2.8重量%Agー15重量%B
i(以下Sn−2.8Ag−15Biと略す)のPbフリーはんだ5を用いて、回路基板
であるガラスエポキシ基板6上のCuパッド(Cu電極)7にはんだ付けした。ガラスエ
ポキシ基板6のCuパッド(Cu電極)7の大きさは3.5mm×25mmであり、はん
だ5は0.1mm×25mm×3.5mmのはんだ箔で供給した。即ち、ガラスエポキシ
基板6上のCuパッド7へ、上記のはんだ箔5を載せ、この上に上記の直角に折り曲げた
モデルリード4を載せた。はんだ付けは大気中で、予熱を140℃60秒、最高温度22
0℃の条件で行った。また、フラックスは、ロジン系で、塩素を含有したフラックスを用
いた。はんだ付け後は、有機溶剤で洗浄した。引っ張り試験は、はんだ付け直後と、経時
変化による接続部強度劣化を考慮して125℃168時間の高温放置を行ってからと、リ
ードのぬれ性が劣化した場合の界面強度を調べるためにモデルリードを150℃168時
間放置してからはんだ付けした場合と3種類行った。引っ張り試験は、基板を固定し、モ
デルリードの先端をつかんで垂直方向に5mm/分の速度で引っ張った。このときの、最
大強度、及び一定となる引張強度を、それぞれフィレット部強度、フラット部強度として
各組成のモデルリードについて評価した。この試験は各条件につき10回行い、平均をと
った。
SI等のプラスチックパッケージ部品ではプリント基板の熱膨張係数の差を考慮すると、
フィレット部強度は5kgf程度以上必要である。これから、Sn、及び、Biを23重
量%含有しているSn−23Bi以外のSn−Bi系層をFe−Ni系合金(42アロイ
)上に施したモデルリードでは、5kgf以上のフィレット部強度が得られたが、Sn−
Zn,Sn−Ag,Sn−Pb層の場合では十分な接続界面が得られないことがわかった
。この他にも42アロイ上に約2μmのNiめっきを施し、これに、Auめっき、Pdめ
っき、Pdめっきの上に更にAuめっきを施した3種類のモデルリードを作成し、同様に
はんだ付けし、界面強度を調べたが、図4に示したように十分なフィレット部強度が得ら
れなかった。従って、電極であるリード上にSn−Bi系層を施すことが必要であること
がわかった。
Sn−Bi系めっきを施したリードについて、Sn−2.8Ag−15Biはんだに対す
るぬれ性をメニスコグラフ法によって検討した。フラックスは、ぬれ性を調べるため、活
性の弱いものを用いた。試験片は上記モデルリードを1cmの長さに切って用いた。ぬれ
性の試験条件は、はんだ浴温度が220℃、浸漬速度は1mm/分、浸漬深さは2mm、
浸漬時間は20秒とし、荷重が0に回復するまでの時間をぬれ時間、浸漬20秒後の荷重
をぬれ荷重とした。また、ぬれ性はめっき直後のリードと、150℃168時間放置した
リードについて2種類行った。また、各条件について10回ずつ測定し、平均をとった。
、めっき初期のSn−Bi系めっきリードでは、Bi濃度が高い方がぬれ性が良いが、1
50℃168時間の高温放置を行った場合では、Biが1重量%未満、及び23重量%で
ぬれ性が劣化することがわかった。Biが1重量%未満の場合は、図6に示したように、
ぬれ荷重は確保されていたが、ぬれ時間が劣化していたことから、ぬれにくくなっている
といえる。従って、Sn−Bi系層のなかでも、十分なぬれ性を得るためには、Bi量は
1〜20重量%であることが望ましいことがわかった。
は、界面に発生する応力が大きくなるため、十分な信頼性を確保するためには界面の接続
強度は10kgf程度以上でなければならない。従って、図4を見てみると、Fe−Ni
系合金(42アロイ)に直接Sn−Bi系層を施したのでは、10kgf以上のフィレッ
ト部強度が得られないことがわかった。これは、界面での化合物層が十分形成されていな
いためと考えられる。そこで、界面でのはんだとの反応性を高めるために、Fe−Ni系
合金(42アロイ)上に平均7μm程度のCuめっき層、この上にSn−Bi系めっき層
を施し界面強度の測定を行った。この時のフィレット部強度の結果をCu層がない場合も
合わせて図7に示したが、Bi量が23重量%の場合を除けば、10kgf以上の接続強
度が得られ、下地のCu層の効果が確認できた。また、この電極構造を取ることにより、
図7に一緒に示したように、Sn−Pb共晶はんだを42アロイリード上に直接Sn−1
0Pb層を施したリードにはんだ付けした従来の場合に得られるはんだ付け直後の界面強
度、12.1kgfと同程度以上の界面強度を得ることができた。また、図8に示したよ
うに、Sn−Bi層の下にCu層を施すことによりフラット部強度も向上させることがで
きた。ここで、このCu層は42アロイのリードフレームを用いた場合には、上記のよう
に42アロイ上にCu層を施せばよいが、Cu系リードフレームを用いた場合は、これを
このままCu層としても良いし、また、剛性を向上させるために他の元素をリードフレー
ム材料中に添加することもあるので、この影響をなくすために、更にCu層を形成しても
よい。また、このCu層を施したモデルリードのぬれ性については、図5、6に一緒に示
したが、Cu層の影響はほとんど無く、やはりBiが1重量%以下では、高温放置を行っ
た場合にぬれ性が劣化していたが、1〜20重量%では、十分なぬれ性を得ることができ
た。尚、図7、図8の例はSn−2.8Ag−15Biを用いたが、Bi量が少ない系、
例えばSn−2Ag−7.5Bi−0.5Cu系でも、下地にCu層を入れることにより
、界面強度向上の効果がある。
、金属粉末による塗布によって形成することができる。
界面の様子を調べた。また、引っ張り試験を行った試料の剥離面をSEMで観察した。こ
の代表的な組み合わせについての結果を説明する。
まず、従来使用されているFe−Ni系合金(42アロイ)に直接Sn−10Pbめっ
きが施されているリードをSn−Ag−Bi系はんだで接合した場合の観察結果を図9に
示したが、この組み合わせでは界面にはPbとBiが化合物を作って集まっていて、剥離
は42アロイとはんだとの界面で起こっていた。また、剥離したリードの42アロイ表面
には、薄くSnが検出され、はんだ中のSnがリードの42アロイと化合物を形成してい
たと考えられる。従って、上記のPbとBiの化合物が界面に集まることによって、Sn
と42アロイとの接続面積が小さくなり、接続強度が非常に弱くなったと考えられる。
次に、Sn−10PbめっきをSn−4Biめっきに変えた場合の観察結果を図10に
示したが、界面に形成される化合物層は薄く、剥離は同様に42アロイとはんだとの界面
で起こっていた。しかし、Biは粒状の結晶のままで、Snと42アロイとの接続面積の
低下をSn−10Pbの場合ほど起こさないため、5kgf以上の接続強度を得ることが
できたと考えられる。この時の化合物層はオージェ分析から、約70nmのSn−Fe層
であった。
更にSn−4Bi層の下にCu層を施した場合の観察結果を図11に示したが、界面に
は、厚いCuとSnの化合物層が形成されることがわかった。剥離は、この化合物層とは
んだとの界面、または化合物層中で起こっていた。剥離面は、図10の42アロイリード
に直接Sn−Bi層を形成したリードの場合はほとんど平らであったのに比べて、Cu層
が存在する場合にはでこぼこしていた。このため、このような剥離面の違いが界面強度の
向上につながったと考えられる。
尚、以上の検討結果はSn−Ag−Bi系はんだの別の組成でも同様の結果が得られた。
上記の各組成のモデルリードについて、ウィスカーの発生を調べたが、Sn−Znめっ
きを施したモデルリードでは表面にウィスカーの発生が見られた。また、Snめっきにつ
いては従来からウィスカー性に問題があると言われている。しかし、Sn−Bi系層につ
いてはウィスカーの発生は見られず、耐ウィスカー性も問題なかった。
従って、本発明の電極構造であれば、Sn−Ag−Bi系はんだに対して、接続強度、
ぬれ性、耐イスカー性に優れる接続部を得ることができる。
%、Cuが0〜1重量%含有するSn−Ag−Bi系はんだを選んだのは、この範囲内の
組成のはんだは、220〜240℃ではんだ付けが可能であり、Cuに対して従来実績の
あるSn−Ag共晶とほぼ同等のぬれ性を有し、且つ、高温で十分な信頼性を有している
からである。即ち、Sn−Ag−Bi系はんだではBiが約10重量%以上で138℃付
近で溶融する部分(3元共晶)を有し高温での信頼性に影響を及ぼすことが心配されるが
、この3元共晶析出量を実用上問題のないレベルに抑え、且つ125℃での高温強度も確
保している。従って、この組成のはんだを用いて、上記の電極をはんだ付けすることによ
って、実用的であり、高信頼な電子機器を得ることができる。
る一部分を示したものであるが、Fe−Ni系合金(42アロイ)の電極であるリード1
上にSn−Bi系層2が形成されている。このSn−Bi系層2はめっきによって形成し
、厚みは10μm程度とした。また、Sn−Biめっき層中のBi濃度は8重量%とした
。この電極構造を持つ上記のQFP−LSIをSn−2.8Ag−15Biー0.5Cu
はんだを用いて回路基板であるガラスエポキシ基板にはんだ付けした。はんだ付けは最高
温度を220℃として、窒素リフロー炉を用いて行った。これにより、十分な接続強度を
有する接続部を得ることができた。また、同様にSn−2Ag−7.5Biー0.5Cu
はんだを用いてガラスエポキシ基板に240℃で大気中でリフローした。リフローした継
手は特に高温での信頼性が高い。
分を示したものであるが、Fe−Ni系合金(42アロイ)の電極であるリード1上にC
u層3、その上にSn−Bi系層2が形成されている。このCu層3、Sn−Bi系層2
はめっきによって形成した。Cu層3の厚みは8μm程度であり、Sn−Bi系めっき層
2の厚みは10μm程度とした。また、Sn−Biめっき層中のBi量は5重量%である
。TSOPはリードの剛性が大きいため、実稼働時の部品自身の発熱、また、高温で使用
される場合、界面に発生する応力がQFP−LSIと比較して大きくなる。このような場
合には、この界面応力に耐えられるように十分な界面強度を有する界面を形成させる必要
があり、Sn−Bi系層2の下にCu層3が効果的である。
このTSOPをプリント基板にSn−Ag−Bi系はんだを用いてベーパーリフロー炉
ではんだ付けし、温度サイクル試験を行った。試験条件はー55℃30分、125℃30
分の1時間/1サイクル、及び、0℃30分、90℃30分の1時間/1サイクルの2条
件であり、500サイクル、1000サイクル後に断面観察を行ってクラックの発生状況
を調べた。これを、42アロイリード上に直接Sn-10Pb層が形成されているリードを有す
る同じ大きさのTSOPをSn−Pb共晶はんだではんだ付けした場合と比較したが、ー
55℃/125℃の温度サイクルではクラックの発生が早かったが、0℃/90℃の温度
サイクルでは、特に問題とはならず、実用上十分な接続界面が得られた。
け性を向上させるためにはんだコートが効果的であるが、従来はSn−Pbはんだ、特に
Sn−Pb共晶はんだ等のPbを含んだはんだを使用している。このため、コート用はん
だのPbフリー化として、本発明のSn−Bi層を用いることができる。また、通常、基
板の電極はCuで形成されているため、Sn−Ag−Bi系はんだを使用した場合に十分
な接続強度を得ることができる。この構成を適用した例を示すが、回路基板であるガラス
エポキシ基板上のCuパッド(Cu電極)に約5μm程度のSn−8Bi層をローラーコ
ートで作成した。このはんだ層を形成したために基板に対するぬれ性が向上し、且つ、接
続強度も向上させることができた。
リード、5…はんだ、6…ガラスエポキシ基板、7…Cuパッド(Cu電極)
Claims (6)
- 基板と、表面層となるSn−(1〜20)重量%(ただし、4重量%以上15重量%以下の範囲を除く)Bi系層をCu系リード上に直接形成した半導体装置とを、鉛フリーはんだ材料を用いてはんだ接続することを特徴とする電子機器の製造方法。
- 基板と、他のめっき層を介在させずに表面層となるSn−(1〜20)重量%(ただし、4重量%以上15重量%以下の範囲を除く)Bi系のめっき層をCu系リード上に形成した半導体装置とを、鉛フリーはんだ材料を用いてはんだ接続することを特徴とする電子機器の製造方法。
- 請求項1または2に記載の電子機器の製造方法であって、前記鉛フリーはんだ材料はBiを有することを特徴とする電子機器の製造方法。
- 請求項3に記載の電子機器の製造方法であって、前記Biを有する鉛フリーはんだ材料がSn−Ag−Bi系のフリーはんだ材料であることを特徴とする電子機器の製造方法。
- 請求項1から4のいずれか1項に記載の電子機器の製造方法であって、前記半導体装置がTSOPタイプの半導体装置であることを特徴とする電子機器の製造方法。
- 請求項1から5のいずれか1項に記載の電子機器の製造方法であって、前記Sn−(1〜20)重量%Bi系層はディップによって形成された層であることを特徴とする電子機器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278307A JP4535464B2 (ja) | 2007-10-26 | 2007-10-26 | 電子機器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278307A JP4535464B2 (ja) | 2007-10-26 | 2007-10-26 | 電子機器の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004158626A Division JP4535429B2 (ja) | 2004-05-28 | 2004-05-28 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009215153A Division JP5061168B2 (ja) | 2009-09-17 | 2009-09-17 | 電子機器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008113003A JP2008113003A (ja) | 2008-05-15 |
JP4535464B2 true JP4535464B2 (ja) | 2010-09-01 |
Family
ID=39445321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007278307A Expired - Lifetime JP4535464B2 (ja) | 2007-10-26 | 2007-10-26 | 電子機器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4535464B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041621A (ja) * | 1996-07-18 | 1998-02-13 | Fujitsu Ltd | 錫−ビスマスはんだの接合方法 |
JPH1093004A (ja) * | 1996-09-11 | 1998-04-10 | Matsushita Electron Corp | 電子部品およびその製造方法 |
JPH111793A (ja) * | 1997-01-28 | 1999-01-06 | Furukawa Electric Co Ltd:The | リフロー半田めっき材およびその製造方法 |
-
2007
- 2007-10-26 JP JP2007278307A patent/JP4535464B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041621A (ja) * | 1996-07-18 | 1998-02-13 | Fujitsu Ltd | 錫−ビスマスはんだの接合方法 |
JPH1093004A (ja) * | 1996-09-11 | 1998-04-10 | Matsushita Electron Corp | 電子部品およびその製造方法 |
JPH111793A (ja) * | 1997-01-28 | 1999-01-06 | Furukawa Electric Co Ltd:The | リフロー半田めっき材およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008113003A (ja) | 2008-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3622462B2 (ja) | 半導体装置 | |
JP3446517B2 (ja) | Pbフリーはんだ材料及びそれを用いた電子機器 | |
JP4396162B2 (ja) | 鉛フリーソルダペースト | |
US20020009610A1 (en) | Technical field | |
JP4535429B2 (ja) | 半導体装置の製造方法 | |
JP4535464B2 (ja) | 電子機器の製造方法 | |
JP3551168B2 (ja) | Pbフリーはんだ接続構造体および電子機器 | |
JP5061168B2 (ja) | 電子機器の製造方法 | |
JP3551167B2 (ja) | 半導体装置 | |
JP3551169B2 (ja) | 電子機器およびその製造方法 | |
CA2493351C (en) | Pb-free solder-connected structure and electronic device | |
JP3460442B2 (ja) | 鉛フリーはんだ及びそれを用いた実装品 | |
JP2003200288A (ja) | Pbフリーはんだ材料及びそれを用いた電子機器 | |
Sorokina et al. | Influence of No-Clean Flux on the Corrosivity of Various Surface Finishes After Reflow |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |