JP4533152B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4533152B2
JP4533152B2 JP2005001101A JP2005001101A JP4533152B2 JP 4533152 B2 JP4533152 B2 JP 4533152B2 JP 2005001101 A JP2005001101 A JP 2005001101A JP 2005001101 A JP2005001101 A JP 2005001101A JP 4533152 B2 JP4533152 B2 JP 4533152B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
heat
resin package
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005001101A
Other languages
Japanese (ja)
Other versions
JP2006190798A (en
Inventor
正起 西山
護 瀬尾
周作 中瀬
浩公 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005001101A priority Critical patent/JP4533152B2/en
Publication of JP2006190798A publication Critical patent/JP2006190798A/en
Application granted granted Critical
Publication of JP4533152B2 publication Critical patent/JP4533152B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、とりわけ発熱素子および制御素子を内蔵するトランスファモールド型半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a transfer mold type semiconductor device incorporating a heating element and a control element.

近年、モータやヒータなどの電子機器に流れる大電流を信頼性よく制御する電力用半導体装置(インテリジェント・パワーモジュール(以下、単に「IPM」という。))に対する需要がますます増大している。こうしたIPMは、概略、駆動時に大量の熱を発する発熱素子(例えば、絶縁ゲート型バイポーラトランジスタ(IGBT))と、発熱素子に過電流が流れた場合に、その駆動を安全に停止するように制御する制御素子(例えば、相補型金属酸化膜半導体(CMOS)チップ)とを有する。   In recent years, there is an increasing demand for power semiconductor devices (intelligent power modules (hereinafter simply referred to as “IPMs”)) that reliably control large currents flowing in electronic devices such as motors and heaters. Such an IPM is generally controlled so as to safely stop driving when an overcurrent flows through a heating element (eg, an insulated gate bipolar transistor (IGBT)) that generates a large amount of heat during driving. And a control element (for example, a complementary metal oxide semiconductor (CMOS) chip).

一般に、制御素子のスイッチング時間は、その温度により変動し、とりわけ制御素子の温度が上昇すると増大する。したがって、発熱素子から生じた熱が同一の樹脂パッケージ内に内蔵された制御素子に伝わり、制御素子の温度が上昇すると、IPMのスイッチング損失が増大してしまう。   In general, the switching time of a control element varies with its temperature, and in particular increases as the temperature of the control element increases. Therefore, when the heat generated from the heat generating element is transferred to the control element incorporated in the same resin package and the temperature of the control element rises, the switching loss of the IPM increases.

制御素子の放熱性を改善することにより、制御素子の温度上昇を抑える手法が、これまでにも提案されている。例えば、特開平8−255868号の図1に示す半導体装置によれば、アナログICチップとディジタルICチップをそれぞれ絶縁されたダイパッド金属板に載置固定することにより、ディジタルICチップ自身から生じる熱を外部に効率よく放熱することが開示されている。
特開平8−255868号公報
Techniques for suppressing the temperature rise of the control element by improving the heat dissipation of the control element have been proposed. For example, according to the semiconductor device shown in FIG. 1 of JP-A-8-255868, the heat generated from the digital IC chip itself is obtained by mounting and fixing the analog IC chip and the digital IC chip on the insulated die pad metal plates. It is disclosed that heat is efficiently radiated to the outside.
JP-A-8-255868

しかしながら、一般に、IGBTなどのアナログICチップから生じる熱は、CMOSなどのディジタルICチップから生じる熱よりもはるかに大きく、IGBTが搭載された金属板上にさらに放熱フィンを設けて、アナログICチップからの熱をよりいっそう効率よく放熱することが求められるが、従来技術を示す前記特許文献1の図2において、一対の金属板上に放熱フィンを配設すると、アナログICチップからの熱が放熱フィンを介してディジタルICチップに伝播し、ディジタルICチップの放熱性は、むしろ悪くなってしまう。換言すると、この従来技術による半導体装置によれば、より莫大な熱を生じるアナログICチップをより効率よく冷却するために、放熱フィンを金属板上に設けることができない。   However, in general, the heat generated from an analog IC chip such as an IGBT is much larger than the heat generated from a digital IC chip such as a CMOS, and a heat radiating fin is further provided on a metal plate on which the IGBT is mounted. However, in FIG. 2 of the above-mentioned Patent Document 1 showing the prior art, if the heat dissipating fins are arranged on a pair of metal plates, the heat from the analog IC chip is dissipated. The heat dissipation of the digital IC chip is rather deteriorated. In other words, according to the semiconductor device according to this prior art, the radiating fins cannot be provided on the metal plate in order to more efficiently cool the analog IC chip that generates enormous heat.

そこで本発明は、発熱素子から生じる熱を効率よく放熱する放熱フィンを取り付けることができ、しかも発熱素子からの熱が制御素子に伝播することを抑制することができる半導体装置を提供することを目的とする。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device that can be attached with a radiation fin that efficiently dissipates heat generated from a heating element, and that can suppress propagation of heat from the heating element to a control element. And

本発明の1つの態様による半導体装置は、表面および裏面を含む少なくとも1組の第1および第2のリードフレームと、前記第1のリードフレームの前記表面上に搭載された発熱素子と、前記第2のリードフレームの前記表面上に搭載された、前記発熱素子より発熱量の少ない制御素子と、前記第1のリードフレームの前記裏面に対向または当接し、前記第2のリードフレームの前記裏面に対向しない放熱ブロックと、前記発熱素子、前記制御素子、および前記放熱ブロックを封止する樹脂パッケージとを備え、前記樹脂パッケージは、前記第1および第2のリードフレームの前記表面に対向する上面と、前記第1のリードフレームの裏面に対向する第1の下面と、前記第2のリードフレームの裏面に対向する第2の下面とを有し、前記第2のリードフレームの前記裏面と、該第1の下面を含む平面との間おいて形成された空隙を有する


A semiconductor device according to an aspect of the present invention includes at least one set of first and second lead frames including a front surface and a back surface, a heating element mounted on the front surface of the first lead frame, and the first A control element mounted on the front surface of the second lead frame and generating less heat than the heat generating element; and facing or abutting against the back surface of the first lead frame; and on the back surface of the second lead frame A heat dissipating block that does not oppose, and a heat generating element, the control element, and a resin package that seals the heat dissipating block, the resin package having an upper surface that opposes the surface of the first and second lead frames; A first lower surface facing the back surface of the first lead frame, and a second lower surface facing the back surface of the second lead frame, Having a back surface and a void formed in advance between the plane containing the lower surface of the first lead frame.


本発明の1つの態様によれば、発熱素子により加熱された放熱ブロックからの熱が制御素子を搭載した第2リードフレームに伝播することを抑制し、制御素子の温度上昇を最小限に抑えることにより、スイッチング損失の少ない半導体装置を実現することができる。   According to one aspect of the present invention, the heat from the heat dissipation block heated by the heating element is prevented from propagating to the second lead frame on which the control element is mounted, and the temperature rise of the control element is minimized. Thus, a semiconductor device with little switching loss can be realized.

以下、添付図面を参照して本発明に係る半導体装置の実施の形態を説明する。各実施の形態の説明において、理解を容易にするために方向を表す用語(例えば、「X方向」、「Y方向」、「Z方向」、「上方」、および「下方」など)を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。   Embodiments of a semiconductor device according to the present invention will be described below with reference to the accompanying drawings. In the description of each embodiment, a term indicating a direction (for example, “X direction”, “Y direction”, “Z direction”, “upward”, “downward”, etc.) is used as appropriate for easy understanding. However, this is for explanation and these terms do not limit the present invention.

実施の形態1.
ここで図1〜図4を参照しながら、本発明に係るトランスファモールド型半導体装置の実施の形態1について以下に説明する。図1に示す実施の形態1の半導体装置1は、概略、複数の第1リードフレーム10と、複数の第2リードフレーム20と、これらのリードフレーム10,20の全体を封止する樹脂パッケージ30とを有する。
Embodiment 1 FIG.
A first embodiment of a transfer mold type semiconductor device according to the present invention will be described below with reference to FIGS. The semiconductor device 1 according to the first embodiment shown in FIG. 1 schematically includes a plurality of first lead frames 10, a plurality of second lead frames 20, and a resin package 30 that seals the entire lead frames 10 and 20. And have.

また、図2に示す断面図において、樹脂パッケージ30は、第1リードフレーム10の表面11および第2リードフレーム20の表面21に対向する上面31と、第1リードフレーム10の裏面13および第2リードフレーム20の裏面23に対向する下面33とを有する。また、第1リードフレーム10の表面11上には、例えば、フリーホィールダイオードチップ(FWDチップ)12aおよび絶縁ゲート型バイポーラトランジスタチップ(IGBTチップ)12bなどのスイッチング駆動時に極めて大きな熱を生じる少なくとも1つ発熱素子12が半田などの導電性接着剤(図示せず)を用いて搭載されている。同様に、第2リードフレーム20の表面21上には、例えば、IGBTチップ12bに過電流が流れた場合に、そのスイッチング駆動を安全に停止するように制御する相補型金属酸化膜半導体(CMOS)チップなどの制御素子22が導電性接着剤(図示せず)を用いて搭載されている。本願においては、発熱素子12としてFWDチップ12aおよびIGBTチップ12bを例示し、制御素子22の一例としてCMOSチップ22を開示したが、発熱素子12は大量の熱を生じる任意の回路素子であり、同様に制御素子22は発熱素子12よりも発熱量の少ない任意の回路素子であって、発熱素子12および制御素子22の具体的機能は本発明を限定するものではない。   In the cross-sectional view shown in FIG. 2, the resin package 30 includes an upper surface 31 that opposes the surface 11 of the first lead frame 10 and the surface 21 of the second lead frame 20, the back surface 13 of the first lead frame 10, and the second surface. A lower surface 33 facing the back surface 23 of the lead frame 20 is provided. Further, on the surface 11 of the first lead frame 10, at least one that generates extremely large heat during switching driving of, for example, a free wheel diode chip (FWD chip) 12a and an insulated gate bipolar transistor chip (IGBT chip) 12b. The heating element 12 is mounted using a conductive adhesive (not shown) such as solder. Similarly, on the surface 21 of the second lead frame 20, for example, when an overcurrent flows through the IGBT chip 12 b, a complementary metal oxide semiconductor (CMOS) that controls the switching drive to be stopped safely is used. A control element 22 such as a chip is mounted using a conductive adhesive (not shown). In the present application, the FWD chip 12a and the IGBT chip 12b are exemplified as the heating element 12, and the CMOS chip 22 is disclosed as an example of the control element 22. However, the heating element 12 is an arbitrary circuit element that generates a large amount of heat. The control element 22 is an arbitrary circuit element that generates less heat than the heating element 12, and the specific functions of the heating element 12 and the control element 22 do not limit the present invention.

本発明に係る実施の形態1の半導体装置1によれば、図3に示す断面図において、図中の最も左側にある第1リードフレーム10aの表面11上には、3つの発熱素子12が搭載され、その他の第1リードフレーム10b,10c,10dには、それぞれ1つずつの発熱素子12が搭載されるように図示されている。また、この半導体装置1は、第1リードフレーム10の裏面13(図2)に当接して固定される複数のヒートシンク40a〜40f(図3)を有する。これらのヒートシンク40は、銅またはアルミニウムなどの良好な熱導電性を有する金属ブロック(放熱ブロック)で構成されており、それぞれの発熱素子12から生じる熱を効率よく下方に伝達することができる。そして上述のように、発熱素子12、制御素子22、およびヒートシンク40は、樹脂パッケージ30により全体が包囲されるように封止されている。このように、実施の形態1による半導体装置1は、分割ヒートシンク構造を有するトランスファモールド型IPMである。   According to the semiconductor device 1 of the first embodiment of the present invention, in the cross-sectional view shown in FIG. 3, the three heating elements 12 are mounted on the surface 11 of the first lead frame 10a on the leftmost side in the drawing. The other first lead frames 10b, 10c, and 10d are illustrated as having one heating element 12 mounted thereon. In addition, the semiconductor device 1 includes a plurality of heat sinks 40a to 40f (FIG. 3) fixed in contact with the back surface 13 (FIG. 2) of the first lead frame 10. These heat sinks 40 are constituted by metal blocks (heat radiating blocks) having good thermal conductivity such as copper or aluminum, and can efficiently transmit heat generated from the respective heat generating elements 12 downward. As described above, the heating element 12, the control element 22, and the heat sink 40 are sealed so as to be entirely surrounded by the resin package 30. Thus, the semiconductor device 1 according to the first embodiment is a transfer mold type IPM having a divided heat sink structure.

さらに本発明の実施の形態1によれば、各ヒートシンク40は、図2に示すように、第1リードフレーム10を超えて第2リードフレーム20に向かってX方向に延びることなく、第2リードフレーム20の裏面23は、ヒートシンク40に対向しない。   Furthermore, according to the first embodiment of the present invention, each heat sink 40 does not extend in the X direction beyond the first lead frame 10 toward the second lead frame 20 as shown in FIG. The back surface 23 of the frame 20 does not face the heat sink 40.

こうして構成された半導体装置1において、発熱素子12で生じた熱は、ヒートシンク40に伝播し、ヒートシンク40を介して直ちに樹脂パッケージ30の下面33から効率よく放熱される。また、図2および図3に示すように、好適には、放熱フィン50が樹脂パッケージ30の下面33に当接するように取り付けられ、樹脂パッケージ30の下面33からの熱がよりいっそう効果的に放熱される。上述のように、ヒートシンク40は、第2リードフレーム20の下方まで延伸することなく、第2リードフレーム20の裏面23に対向しない(図2)。したがって、実施の形態1によれば、発熱素子12により昇温したヒートシンク40から第2リードフレーム20に熱が伝播することを抑制し、制御素子22の温度上昇を最小限に抑えることができ、スイッチング損失の少ない半導体装置1を実現することができる。   In the semiconductor device 1 configured in this manner, the heat generated by the heating element 12 propagates to the heat sink 40 and is efficiently radiated from the lower surface 33 of the resin package 30 through the heat sink 40 immediately. Further, as shown in FIGS. 2 and 3, preferably, the radiation fins 50 are attached so as to contact the lower surface 33 of the resin package 30, and the heat from the lower surface 33 of the resin package 30 is more effectively radiated. Is done. As described above, the heat sink 40 does not extend below the second lead frame 20 and does not face the back surface 23 of the second lead frame 20 (FIG. 2). Therefore, according to the first embodiment, it is possible to suppress the heat from being transmitted from the heat sink 40 heated by the heating element 12 to the second lead frame 20, and to suppress the temperature rise of the control element 22 to a minimum. The semiconductor device 1 with little switching loss can be realized.

ところで、独立した各ヒートシンク40は、対応するそれぞれの第1リードフレーム10の裏面13に当接して固定されるので、図3に示すように、各ヒートシンク40a〜40fはそれぞれの第1リードフレーム10a〜10dにぶら下がった状態で、樹脂パッケージ30がトランスファモールド成形される。このとき、ヒートシンク40が第1リードフレーム10に固定されると、第1リードフレーム10は、一般に、ヒートシンク40の重みにより下方に沈降する傾向があるが、第1リードフレーム10a〜10dのそれぞれは、ヒートシンク40の同一重量に対して、強度または沈降の度合いにおいて互いに差異(ばらつき)を有する。したがって、図4に示すように、各ヒートシンク40a〜40fと樹脂パッケージ30の下面33の間の距離(厚み)にも互いに差異(ばらつき)が生じ、最も大きく沈降するヒートシンク(例えば40d)と樹脂パッケージ30の下面33の間の距離が、必要最小限度の絶縁耐圧を担保するように設計しなければならない。   By the way, each independent heat sink 40 is fixed in contact with the back surface 13 of each corresponding first lead frame 10, so that each heat sink 40a to 40f is each first lead frame 10a as shown in FIG. The resin package 30 is transfer-molded in a state of being hung from 10 to 10d. At this time, when the heat sink 40 is fixed to the first lead frame 10, the first lead frame 10 generally tends to sink downward due to the weight of the heat sink 40, but each of the first lead frames 10a to 10d is The heat sink 40 has a difference (variation) in strength or degree of settling with respect to the same weight. Therefore, as shown in FIG. 4, the distance (thickness) between the heat sinks 40a to 40f and the lower surface 33 of the resin package 30 also has a difference (variation) from each other, and the heat sink (for example, 40d) and the resin package sink most greatly. The distance between the 30 lower surfaces 33 must be designed so as to ensure the required minimum withstand voltage.

しかしながら、本発明に係る実施の形態1によれば、各ヒートシンク40a〜40fは第1リードフレーム10を超えて第2リードフレーム20に向かってX方向に延びることなく、各ヒートシンク40a〜40fの重量を従来のものより実質的に軽量化することができるので、各第1リードフレーム10が沈降する度合いのばらつきを低減することができ、ひいては各ヒートシンク40と樹脂パッケージ30の下面33の間の厚みを薄くすることができる。したがって、実施の形態1によれば、半導体装置1のZ方向の厚みを薄く形成できるとともに、必要最小限度の絶縁耐圧を確保しながら、各ヒートシンク40からの放熱効果を改善することができる。   However, according to the first embodiment of the present invention, each of the heat sinks 40a to 40f does not extend in the X direction beyond the first lead frame 10 toward the second lead frame 20, and the weight of each of the heat sinks 40a to 40f. Can be made substantially lighter than conventional ones, so that variations in the degree to which each first lead frame 10 sinks can be reduced, and as a result, the thickness between each heat sink 40 and the lower surface 33 of the resin package 30 can be reduced. Can be made thinner. Therefore, according to the first embodiment, the thickness of the semiconductor device 1 in the Z direction can be reduced, and the heat dissipation effect from each heat sink 40 can be improved while ensuring the required minimum withstand voltage.

変形例1〜4.
図5を参照しながら、本発明に係る実施の形態1の変形例1〜4について以下に説明する。変形例1〜4による半導体装置1は、概略、樹脂パッケージ30が第2リードフレーム20と放熱フィン50の間において形成された空隙を有する点を除いて、実施の形態1の半導体装置1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
Modifications 1-4.
Modifications 1 to 4 of the first embodiment according to the present invention will be described below with reference to FIG. The semiconductor device 1 according to the first to fourth modifications is roughly the same as the semiconductor device 1 according to the first embodiment except that the resin package 30 has a gap formed between the second lead frame 20 and the radiation fin 50. Therefore, a detailed description of the overlapping parts is omitted.

変形例1.
図5および図6に示す変形例1の半導体装置1において、第2リードフレーム20の下方にある樹脂パッケージ30の一部を切除することにより、第2リードフレーム20と放熱フィン50(または樹脂パッケージ30の下面33を含むX−Y平面)との間に切り欠き部(空隙)51を形成する。すなわち、樹脂パッケージ30は、第2リードフレーム20の裏面23と放熱フィン50の間において形成された切り欠き部51を有する。この切り欠き部51は、大気と連通し、樹脂パッケージ30よりさらに低い熱伝導性を有するので、発熱素子12、ヒートシンク40、そして放熱フィン50に伝播した熱が、逆に、樹脂パッケージ30を介して制御素子22に伝わることを防止することができる。したがって、変形例1の半導体装置1によれば、放熱フィン50から制御素子22に逆に伝播する熱を抑制することができ、実施の形態1よりさらにスイッチング損失の少ない半導体装置1を実現することができる。
Modification 1
In the semiconductor device 1 of Modification 1 shown in FIGS. 5 and 6, the second lead frame 20 and the radiating fin 50 (or the resin package) are removed by cutting off a part of the resin package 30 below the second lead frame 20. A notch (gap) 51 is formed between the lower surface 33 and the XY plane including the lower surface 33. That is, the resin package 30 has a notch 51 formed between the back surface 23 of the second lead frame 20 and the heat radiation fin 50. The notch 51 communicates with the atmosphere and has a lower thermal conductivity than the resin package 30, so that the heat transmitted to the heat generating element 12, the heat sink 40, and the heat radiating fin 50 conversely passes through the resin package 30. Thus, transmission to the control element 22 can be prevented. Therefore, according to the semiconductor device 1 of the first modification, it is possible to suppress the heat propagating from the radiating fins 50 to the control element 22, and to realize the semiconductor device 1 with further less switching loss than the first embodiment. Can do.

変形例2.
択一的には、変形例2の半導体装置1は、図7および図8に示すように、第2リードフレーム20の下方にある樹脂パッケージ30の下面33にY方向に延びる通路部(空隙)52を形成してもよい。この通路部52は、変形例1の切り欠き部51と同様、第2リードフレーム20と放熱フィン50(または樹脂パッケージ30の下面33a,33bを含むX−Y平面)の間に空隙を形成する。したがって、変形例2の半導体装置1によれば、変形例1と同様に、放熱フィン50から制御素子22に逆に伝播する熱を抑制することができ、実施の形態1よりさらにスイッチング損失の少ない半導体装置1を実現することができる。
Modification 2
Alternatively, as shown in FIGS. 7 and 8, the semiconductor device 1 of Modification 2 includes a passage portion (gap) extending in the Y direction on the lower surface 33 of the resin package 30 below the second lead frame 20. 52 may be formed. The passage portion 52 forms a gap between the second lead frame 20 and the heat radiating fin 50 (or an XY plane including the lower surfaces 33a and 33b of the resin package 30), similarly to the cutout portion 51 of the first modification. . Therefore, according to the semiconductor device 1 of the second modification, similarly to the first modification, it is possible to suppress the heat propagating from the radiating fins 50 to the control element 22, and the switching loss is smaller than that of the first embodiment. The semiconductor device 1 can be realized.

変形例2の半導体装置1のさらなる効果として、とりわけ図7に示すように、通路部52の両側にある樹脂パッケージ30の下面33a,33bが同一平面上にあるので、半導体装置1を放熱フィン50上に安定的に載置できる。すなわち、変形例1に比して、半導体装置1を放熱フィン50に固定する際の作業性を格段に向上することができる。   As a further effect of the semiconductor device 1 according to the modified example 2, as shown in FIG. 7 in particular, the lower surfaces 33a and 33b of the resin package 30 on both sides of the passage portion 52 are on the same plane. It can be placed stably on top. That is, the workability when fixing the semiconductor device 1 to the heat radiation fin 50 can be significantly improved as compared with the first modification.

変形例3.
さらに別の変形例3において、半導体装置1は、図9および図10に示すように、樹脂パッケージ30の下面33から制御素子22に向かって上方向(Z方向)に延びる複数の縦孔部(空隙)53を有していてもよい。各縦孔部53は、図10においては、個々の制御素子22の周辺部を含むX−Y平面領域の下方にZ方向に延びるように図示されているが、一連の制御素子22全体の周辺部を含むX−Y平面領域の下方に、単一の縦孔部(図示せず)を設けてもよい。このように構成された縦孔部53は、変形例1の切り欠き部51および変形例2の通路部52と同様、第2リードフレーム20と放熱フィン50(または樹脂パッケージ30の下面33を含むX−Y平面)の間に空隙を形成する。したがって、変形例3の半導体装置1によれば、変形例1および2と同様に、発熱素子12により加熱された放熱フィン50から制御素子22に逆に伝播する熱を抑制することができ、実施の形態1よりさらにスイッチング損失の少ない半導体装置1を実現することができる。また、変形例1の半導体装置1のように、樹脂パッケージ30の下面33に実質的な段差を生じることなく、半導体装置1を容易に、かつ安定的に放熱フィン50に固定することができる。
Modification 3
In still another modified example 3, as shown in FIGS. 9 and 10, the semiconductor device 1 includes a plurality of vertical hole portions (upward in the Z direction) extending from the lower surface 33 of the resin package 30 toward the control element 22 (Z direction). (Void) 53 may be provided. In FIG. 10, each vertical hole portion 53 is illustrated so as to extend in the Z direction below the XY plane region including the peripheral portion of each control element 22. A single vertical hole (not shown) may be provided below the XY plane region including the portion. The vertical hole portion 53 configured as described above includes the second lead frame 20 and the heat radiation fin 50 (or the lower surface 33 of the resin package 30), similarly to the cutout portion 51 of the first modification and the passage portion 52 of the second modification. An air gap is formed between (XY plane). Therefore, according to the semiconductor device 1 of the modified example 3, similarly to the modified examples 1 and 2, it is possible to suppress the heat propagating from the radiating fin 50 heated by the heating element 12 to the control element 22 in reverse. Thus, it is possible to realize the semiconductor device 1 with less switching loss than the first embodiment. Further, unlike the semiconductor device 1 of the first modification, the semiconductor device 1 can be easily and stably fixed to the radiating fin 50 without causing a substantial step on the lower surface 33 of the resin package 30.

変形例4.
さらに別の変形例4によれば、半導体装置1は、図11に示すように、X−Y平面に実質的に平行に延びるスリット(空隙)54を有していてもよい。このスリット54は、上記変形例1〜3と同様、第2リードフレーム20と放熱フィン50の間に空隙を形成する。したがって、変形例4の半導体装置1によれば、変形例1〜3と同様に、発熱素子12により加熱された放熱フィン50から制御素子22に逆に伝播する熱を抑制することができ、実施の形態1よりさらにスイッチング損失の少ない半導体装置1を実現することができる。また、変形例4の半導体装置1は、容易にかつ安定的に放熱フィン50に固定することができる。
Modification 4
According to yet another modification 4, the semiconductor device 1 may have a slit (gap) 54 that extends substantially parallel to the XY plane, as shown in FIG. The slit 54 forms a gap between the second lead frame 20 and the heat radiating fin 50 as in the first to third modifications. Therefore, according to the semiconductor device 1 of the modified example 4, similarly to the modified examples 1 to 3, it is possible to suppress the heat propagating back to the control element 22 from the radiating fin 50 heated by the heat generating element 12. Thus, it is possible to realize the semiconductor device 1 with less switching loss than the first embodiment. In addition, the semiconductor device 1 of Modification 4 can be easily and stably fixed to the radiating fin 50.

実施の形態2.
次に、図12および図13を参照しながら、本発明に係るトランスファモールド型半導体装置の実施の形態2について以下に説明する。なお、実施の形態1と同様の構成部品については、同様の符号を用いて説明する。実施の形態2の半導体装置2は、実施の形態1の半導体装置1と同様、複数の第1リードフレーム10および第2リードフレーム20を有する。また、実施の形態2の半導体装置2は、図12および図13に示すように、第1リードフレーム10の表面11上に搭載された発熱素子12a,12bと、第2リードフレーム20の表面上に搭載された制御素子22と、第1リードフレーム10の裏面11と対向する単一のヒートシンク(放熱ブロック)42とを有する。さらに、実施の形態2によれば、図13の底面図に示すように、ヒートシンク42の下面43が露出するように、発熱素子12、制御素子22、およびヒートシンク42を封止する樹脂パッケージ30が設けられている。樹脂パッケージ30は、上面31および下面33を有する。ヒートシンク42は、銅またはアルミニウムなどの良好な熱導電性を有する金属ブロック(放熱ブロック)で構成されている。すなわち、実施の形態2による半導体装置2は、一体型ヒートシンク構造を有するトランスファモールド型IPMである。
Embodiment 2. FIG.
Next, a second embodiment of the transfer mold type semiconductor device according to the present invention will be described below with reference to FIGS. Components similar to those in the first embodiment will be described using the same reference numerals. Similar to the semiconductor device 1 of the first embodiment, the semiconductor device 2 of the second embodiment has a plurality of first lead frames 10 and second lead frames 20. Further, as shown in FIGS. 12 and 13, the semiconductor device 2 according to the second embodiment includes the heating elements 12 a and 12 b mounted on the surface 11 of the first lead frame 10 and the surface of the second lead frame 20. And a single heat sink (heat radiation block) 42 facing the back surface 11 of the first lead frame 10. Furthermore, according to the second embodiment, as shown in the bottom view of FIG. 13, the heat generating element 12, the control element 22, and the resin package 30 that seals the heat sink 42 are provided so that the lower surface 43 of the heat sink 42 is exposed. Is provided. The resin package 30 has an upper surface 31 and a lower surface 33. The heat sink 42 is composed of a metal block (heat dissipation block) having good thermal conductivity such as copper or aluminum. That is, the semiconductor device 2 according to the second embodiment is a transfer mold type IPM having an integral heat sink structure.

本発明に係る実施の形態2のヒートシンク42は、第1リードフレーム10を超えてY方向に延びることなく、第2リードフレーム20の裏面23と対向せず、第1リードフレーム10の裏面13にのみ対向する。   The heat sink 42 according to the second embodiment of the present invention does not extend in the Y direction beyond the first lead frame 10, does not face the back surface 23 of the second lead frame 20, and does not face the back surface 13 of the first lead frame 10. Only oppose.

こうして構成された半導体装置2によれば、実施の形態1と同様、発熱素子12で生じた熱は、ヒートシンク42に伝播して、その下面43から外部に効率よく放熱される。また、図12に示すように、好適には、放熱フィン50がヒートシンク42の下面43に当接するように取り付けられ、ヒートシンク42の下面43からの熱がよりいっそう効果的に放熱される。このとき、ヒートシンク42は、第2リードフレーム20の下方まで延伸することなく、第2リードフレーム20の裏面23に対向しないため(図12)、ヒートシンク42から第2リードフレーム20に熱が伝播しにくくなり、制御素子22の温度上昇をできるだけ小さく抑えることができる。こうして、本発明の実施の形態2によれば、スイッチング損失の少ない半導体装置2を実現することができる。   According to the semiconductor device 2 configured in this manner, as in the first embodiment, the heat generated in the heating element 12 propagates to the heat sink 42 and is efficiently radiated to the outside from the lower surface 43 thereof. Also, as shown in FIG. 12, the heat radiation fin 50 is preferably attached so as to contact the lower surface 43 of the heat sink 42, and the heat from the lower surface 43 of the heat sink 42 is radiated more effectively. At this time, since the heat sink 42 does not extend below the second lead frame 20 and does not face the back surface 23 of the second lead frame 20 (FIG. 12), heat propagates from the heat sink 42 to the second lead frame 20. The temperature rise of the control element 22 can be suppressed as small as possible. Thus, according to the second embodiment of the present invention, the semiconductor device 2 with less switching loss can be realized.

なお、当業者ならば容易に理解されるように、実施の形態1に対する変形例1〜4は、実施の形態2の半導体装置2に対しても同様に適用することができる。すなわち、第2リードフレーム20と放熱フィン50の間における樹脂パッケージ30に空隙を設けることにより、発熱素子12により加熱された放熱フィン50から制御素子22に逆に伝播する熱を抑制し、実施の形態2よりさらにスイッチング損失の少ない半導体装置2を実現することができる。第2リードフレーム20と放熱フィン50(または樹脂パッケージ30の下面33を含むX−Y平面)の間において形成された樹脂パッケージ30の空隙とは、具体的には、樹脂パッケージ30と放熱フィン50の間の切り欠き部51(図5および図6)、樹脂パッケージ30の下面33にY方向に延びる通路部52(図7および図8)、個々の制御素子22または一連の制御素子22全体の周辺部を含むX−Y平面領域の下方に形成された複数または単一の縦孔部53(図9および図10)、およびX−Y平面に実質的に平行に延びるスリット(図11)のうちのいずれかであってもよい。   As will be readily understood by those skilled in the art, the first to fourth modifications to the first embodiment can be similarly applied to the semiconductor device 2 of the second embodiment. That is, by providing a gap in the resin package 30 between the second lead frame 20 and the heat radiating fins 50, the heat propagated back to the control element 22 from the heat radiating fins 50 heated by the heat generating elements 12 is suppressed. The semiconductor device 2 with a smaller switching loss than that of the mode 2 can be realized. Specifically, the gap of the resin package 30 formed between the second lead frame 20 and the radiating fin 50 (or the XY plane including the lower surface 33 of the resin package 30) is specifically the resin package 30 and the radiating fin 50. Notches 51 (FIGS. 5 and 6) between them, passage portions 52 (FIGS. 7 and 8) extending in the Y direction on the lower surface 33 of the resin package 30, individual control elements 22 or a series of control elements 22 as a whole A plurality of or single longitudinal hole portions 53 (FIGS. 9 and 10) formed below the XY plane region including the peripheral portion, and slits (FIG. 11) extending substantially parallel to the XY plane Any of them may be used.

実施の形態3.
次に、図14および図15を参照しながら、本発明に係るトランスファモールド型半導体装置の実施の形態3について以下に説明する。なお、実施の形態1および2と同様の構成部品については、同様の符号を用いて説明する。本発明に係る実施の形態3の半導体装置3は、上記説明した実施の形態の半導体装置と同様、複数の第1リードフレーム10および第2リードフレーム20を有する。また、実施の形態3の半導体装置3は、概略、図14および図15に示すように、第1リードフレーム10の表面11上に搭載された発熱素子12a,12bと、第2リードフレーム20の表面21上に搭載された制御素子22と、貫通孔付きヒートシンク(放熱ブロック)44とを有する。実施の形態3によれば、図15の底面図に示すように、貫通孔付きヒートシンク44の下面45が露出するように、発熱素子12、制御素子22、およびヒートシンク42を封止する樹脂パッケージ30が設けられている。樹脂パッケージ30は、上面31および下面33を有する。このように、実施の形態3による半導体装置3は、実施の形態2と同様、一体型ヒートシンク構造を有するトランスファモールド型IPMである。
Embodiment 3 FIG.
Next, a third embodiment of the transfer mold type semiconductor device according to the present invention will be described below with reference to FIGS. Components similar to those in Embodiments 1 and 2 will be described using the same reference numerals. The semiconductor device 3 according to the third embodiment of the present invention includes a plurality of first lead frames 10 and second lead frames 20 like the semiconductor device according to the above-described embodiment. Further, in the semiconductor device 3 of the third embodiment, as schematically shown in FIGS. 14 and 15, the heating elements 12 a and 12 b mounted on the surface 11 of the first lead frame 10, and the second lead frame 20. It has a control element 22 mounted on the surface 21 and a heat sink (heat radiation block) 44 with a through hole. According to the third embodiment, as shown in the bottom view of FIG. 15, the resin package 30 that seals the heating element 12, the control element 22, and the heat sink 42 so that the lower surface 45 of the heat sink 44 with a through hole is exposed. Is provided. The resin package 30 has an upper surface 31 and a lower surface 33. As described above, the semiconductor device 3 according to the third embodiment is a transfer mold type IPM having an integrated heat sink structure as in the second embodiment.

実施の形態3による貫通孔付きヒートシンク44は、銅またはアルミニウムなどの良好な熱導電性を有する金属ブロック(放熱ブロック)からなり、とりわけ図15に示すように、第1および第2ブロック部44a,44bと、これらを連結して支持する一対のブリッジ部44c,44dとから構成される。図14に示すように、第1ブロック部44aは、第1リードフレーム10の裏面13に対向し、第1リードフレーム10を実質的に超えてX方向に延びることがない。同様に、第2ブロック部44bは、第2リードフレーム20の裏面23に対向し、第2リードフレーム20を実質的に超えて第1リードフレーム10に向かって延伸しない。こうして、実施の形態3の貫通孔付きヒートシンク44は、第1および第2リードフレーム10,20の間においてZ方向に延びる貫通孔46が形成される。この貫通孔46は、トランスファモールド成形されると、その内部にモールド樹脂が充填される。   The heat sink 44 with a through hole according to the third embodiment is made of a metal block (heat radiating block) having good thermal conductivity such as copper or aluminum, and as shown in FIG. 15, in particular, the first and second block portions 44a, 44b and a pair of bridge portions 44c and 44d that connect and support them. As shown in FIG. 14, the first block portion 44 a faces the back surface 13 of the first lead frame 10 and does not extend substantially in the X direction beyond the first lead frame 10. Similarly, the second block portion 44 b faces the back surface 23 of the second lead frame 20 and does not extend toward the first lead frame 10 substantially beyond the second lead frame 20. Thus, in the heat sink 44 with a through hole of the third embodiment, a through hole 46 extending in the Z direction is formed between the first and second lead frames 10 and 20. When the through hole 46 is transfer molded, the inside thereof is filled with a mold resin.

このように構成された半導体装置3によれば、ヒートシンク44より熱伝導性の低いモールド樹脂が貫通孔46内に充填されるので、発熱素子12で生じ第1ブロック部44aに伝わった熱が第2ブロック部44bに伝播することを抑制することができる。その結果、第2リードフレーム20上の制御素子22の温度上昇を極力抑えることができる。したがって、本発明の実施の形態3によれば、スイッチング損失の少ない半導体装置3を実現することができる。   According to the semiconductor device 3 configured as described above, since the mold resin having lower thermal conductivity than the heat sink 44 is filled in the through hole 46, the heat generated in the heating element 12 and transmitted to the first block portion 44a is the first. Propagation to the two block portions 44b can be suppressed. As a result, the temperature rise of the control element 22 on the second lead frame 20 can be suppressed as much as possible. Therefore, according to the third embodiment of the present invention, it is possible to realize the semiconductor device 3 with little switching loss.

実施の形態4.
次に、図16〜図19を参照しながら、本発明に係るトランスファモールド型半導体装置の実施の形態4について以下に説明する。なお、実施の形態1〜3と同様の構成部品については、同様の符号を用いて説明する。実施の形態4の半導体装置4は、上記説明した実施の形態の半導体装置と同様、複数の第1リードフレーム10および第2リードフレーム20を有する。また、この半導体装置4は、概略、図16に示すように、第1リードフレーム10の表面11上に搭載された発熱素子12a,12bと、第2リードフレーム20の表面21上に搭載された制御素子22と、第1および第2リードフレーム10,20に対向するヒートシンク(放熱ブロック)47と、ヒートシンク47の下面48が露出するように、発熱素子12、制御素子22、およびヒートシンク47を封止する樹脂パッケージ30とを備える。すなわち、実施の形態4による半導体装置4は、実施の形態2および3と同様、一体型ヒートシンク構造を有するトランスファモールド型IPMである。
Embodiment 4 FIG.
Next, a fourth embodiment of a transfer mold type semiconductor device according to the present invention will be described below with reference to FIGS. In addition, about the component similar to Embodiment 1-3, it demonstrates using the same code | symbol. The semiconductor device 4 of the fourth embodiment has a plurality of first lead frames 10 and second lead frames 20 as in the semiconductor device of the above-described embodiment. Further, the semiconductor device 4 is mounted on the surface 21 of the second lead frame 20 and the heat generating elements 12a and 12b mounted on the surface 11 of the first lead frame 10, as schematically shown in FIG. The heat generating element 12, the control element 22, and the heat sink 47 are sealed so that the control element 22, the heat sink (heat radiating block) 47 facing the first and second lead frames 10 and 20, and the lower surface 48 of the heat sink 47 are exposed. And a resin package 30 to be stopped. That is, the semiconductor device 4 according to the fourth embodiment is a transfer mold type IPM having an integrated heat sink structure as in the second and third embodiments.

図16および図17に示す実施の形態4の半導体装置4において、樹脂パッケージ30は、上面31および下面33を有し、上面31から下面33に向かって下方(−Z方向)に延びる複数の断熱孔35を有する。これらの各断熱孔35は、発熱素子12と制御素子22の間に設けられ、樹脂よりさらに熱伝導率の低い大気と連通しているので、発熱素子12から制御素子22に直接的に伝播する熱を遮断することができる。こうして、本発明の実施の形態4によれば、制御素子22の温度上昇を極力抑え、スイッチング損失の少ない半導体装置4を実現することができる。   In the semiconductor device 4 of the fourth embodiment shown in FIGS. 16 and 17, the resin package 30 has an upper surface 31 and a lower surface 33, and a plurality of heat insulations extending downward (−Z direction) from the upper surface 31 toward the lower surface 33. A hole 35 is provided. Each of these heat insulating holes 35 is provided between the heating element 12 and the control element 22 and communicates with the atmosphere having a lower thermal conductivity than that of the resin, so that it directly propagates from the heating element 12 to the control element 22. Heat can be cut off. Thus, according to the fourth embodiment of the present invention, it is possible to realize the semiconductor device 4 that suppresses the temperature rise of the control element 22 as much as possible and has a small switching loss.

なお、実施の形態4で上記説明した断熱孔35は、例えば図18に示すように(半導体装置2)、実施の形態1〜3の半導体装置1〜3にも適用することができる。さらに、例えば図19に示すように(半導体装置3)、樹脂パッケージ30の下面33から上面31に向かって上方に延びるように断熱孔35を形成することができる。これらの断熱孔35は、発熱素子12と制御素子22の間に配置されるので、発熱素子12から制御素子22に直接的に伝播する熱を遮断することができる。したがって、同様に、制御素子22の温度上昇を極力抑え、スイッチング損失の少ない半導体装置4を実現することができる。   In addition, the heat insulation hole 35 demonstrated above in Embodiment 4 is applicable also to the semiconductor devices 1-3 of Embodiment 1-3, for example, as shown in FIG. 18 (semiconductor device 2). Further, for example, as shown in FIG. 19 (semiconductor device 3), the heat insulating hole 35 can be formed so as to extend upward from the lower surface 33 of the resin package 30 toward the upper surface 31. Since these heat insulating holes 35 are disposed between the heating element 12 and the control element 22, it is possible to block the heat directly transmitted from the heating element 12 to the control element 22. Therefore, similarly, the temperature rise of the control element 22 can be suppressed as much as possible, and the semiconductor device 4 with less switching loss can be realized.

実施の形態5.
次に、図20を参照しながら、本発明に係るトランスファモールド型半導体装置の実施の形態5について以下に説明する。なお、実施の形態1〜4と同様の構成部品については、同様の符号を用いて説明する。実施の形態5の半導体装置5は、上記説明した実施の形態の半導体装置と同様、複数の第1リードフレーム10および第2リードフレーム20を有する。また半導体装置5は、図20に示すように、第1リードフレーム10の表面11上に搭載された発熱素子12a,12bと、第2リードフレーム20の表面21上に搭載された制御素子22と、第1および第2リードフレーム20に対向するヒートシンク(放熱ブロック)60と、ヒートシンク60の下面61が露出するように、発熱素子12、制御素子22、およびヒートシンク60を封止する樹脂パッケージ30とを備える。樹脂パッケージ30は、上面31および下面33を有する。このように、実施の形態5による半導体装置5は、実施の形態2〜4と同様、一体型ヒートシンク構造を有するトランスファモールド型IPMである。
Embodiment 5 FIG.
Next, a fifth embodiment of the transfer mold type semiconductor device according to the present invention will be described with reference to FIG. In addition, about the component similar to Embodiment 1-4, it demonstrates using the same code | symbol. The semiconductor device 5 of the fifth embodiment has a plurality of first lead frames 10 and second lead frames 20 as in the semiconductor device of the above-described embodiment. In addition, as shown in FIG. 20, the semiconductor device 5 includes heating elements 12 a and 12 b mounted on the surface 11 of the first lead frame 10, and a control element 22 mounted on the surface 21 of the second lead frame 20. A heat sink (heat radiating block) 60 facing the first and second lead frames 20, and the heat generating element 12, the control element 22, and the resin package 30 for sealing the heat sink 60 so that the lower surface 61 of the heat sink 60 is exposed. Is provided. The resin package 30 has an upper surface 31 and a lower surface 33. As described above, the semiconductor device 5 according to the fifth embodiment is a transfer mold type IPM having an integrated heat sink structure as in the second to fourth embodiments.

図20に示す本発明に係る実施の形態5の半導体装置5は、ヒートシンク60が第1リードフレーム10の裏面13と対向する第1の対向領域62と、第2リードフレーム20の裏面23と対向するX−Y平面と実質的に平行な第2の対向領域64とを有する。第1および第2の対向領域62,64はX−Y平面と実質的に平行である。また、図20に示す半導体装置5において、第1リードフレーム10の裏面13と第1の対向領域62とのZ方向の距離hが第2リードフレーム20の裏面23と第2の対向領域64とのZ方向の距離hより小さく(h>h)なるように構成されている。このように、実施の形態5の半導体装置5によれば、第2リードフレーム20の裏面23の下方にあるヒートシンク60の一部が切除され、第1リードフレーム10と第1の対向領域62の間よりも、第2リードフレーム20と第2の対向領域64の間の方が、厚く樹脂モールドされる。したがって、モールド樹脂の熱伝導率はヒートシンク60を構成する金属材料よりも低いので、ヒートシンク60から第2リードフレーム20に伝わる熱を抑制することができる。こうして、制御素子22の温度上昇を極力抑え、スイッチング損失の少ない半導体装置5を実現することができる。 In the semiconductor device 5 of the fifth embodiment according to the present invention shown in FIG. 20, the heat sink 60 faces the first facing region 62 facing the back surface 13 of the first lead frame 10 and the back surface 23 of the second lead frame 20. And a second facing region 64 substantially parallel to the XY plane. The first and second opposing regions 62 and 64 are substantially parallel to the XY plane. In the semiconductor device 5 shown in FIG. 20, the distance h 1 in the Z direction between the back surface 13 of the first lead frame 10 and the first facing region 62 is equal to the back surface 23 of the second lead frame 20 and the second facing region 64. Is smaller than the distance h 2 in the Z direction (h 2 > h 1 ). As described above, according to the semiconductor device 5 of the fifth embodiment, a part of the heat sink 60 below the back surface 23 of the second lead frame 20 is cut away, and the first lead frame 10 and the first opposing region 62 are separated. The resin mold is thicker between the second lead frame 20 and the second facing region 64 than between the two. Therefore, since the thermal conductivity of the mold resin is lower than that of the metal material constituting the heat sink 60, heat transmitted from the heat sink 60 to the second lead frame 20 can be suppressed. In this way, it is possible to realize the semiconductor device 5 in which the temperature rise of the control element 22 is suppressed as much as possible and the switching loss is small.

実施の形態6.
次に、図21を参照しながら、本発明に係るトランスファモールド型半導体装置の実施の形態6について以下に説明する。なお、実施の形態1と同様の構成部品については、同様の符号を用いて説明する。実施の形態6の半導体装置6は、上記説明した実施の形態の半導体装置と同様、複数の第1リードフレーム10および第2リードフレーム20を有する。また半導体装置6は、図21に示すように、第1リードフレーム10の表面11上に搭載された発熱素子12a,12bと、第2リードフレーム20の表面21上に搭載された制御素子22と、第1リードフレーム10に当接し、第2リードフレーム20に対向するヒートシンク(放熱ブロック)40と、発熱素子12、制御素子22、およびヒートシンク40を全体的に封止する樹脂パッケージ30とを備える。すなわち、実施の形態6による半導体装置6は、実施の形態1と同様、分割型ヒートシンク構造を有するトランスファモールド型インテリジェント・パワーモジュールである。
Embodiment 6 FIG.
Next, a sixth embodiment of the transfer mold type semiconductor device according to the present invention will be described below with reference to FIG. Components similar to those in the first embodiment will be described using the same reference numerals. The semiconductor device 6 of the sixth embodiment has a plurality of first lead frames 10 and second lead frames 20 as in the semiconductor device of the above-described embodiment. Further, as shown in FIG. 21, the semiconductor device 6 includes heating elements 12 a and 12 b mounted on the surface 11 of the first lead frame 10, and a control element 22 mounted on the surface 21 of the second lead frame 20. A heat sink (heat radiating block) 40 that contacts the first lead frame 10 and faces the second lead frame 20, and a heat generating element 12, a control element 22, and a resin package 30 that totally seals the heat sink 40. . That is, the semiconductor device 6 according to the sixth embodiment is a transfer mold type intelligent power module having a divided heat sink structure, as in the first embodiment.

本発明に係る実施の形態6の半導体装置6において、図21に示すように、樹脂パッケージ30は、上面31および下面33を有し、樹脂パッケージ30の上面31上に一連の凹部36および凸部37を有する。すなわち、制御基板70に取り付けられた際の樹脂パッケージ30の制御基板70側の上面31上に複数の凹部36および凸部37を有する。こうして、発熱素子12から生じた熱が、樹脂パッケージ30の制御基板70側の上面31から効率よく放熱され、制御素子22に伝播する熱を低減することができる。   In the semiconductor device 6 according to the sixth embodiment of the present invention, as shown in FIG. 21, the resin package 30 has an upper surface 31 and a lower surface 33, and a series of concave portions 36 and convex portions on the upper surface 31 of the resin package 30. 37. That is, a plurality of concave portions 36 and convex portions 37 are provided on the upper surface 31 on the control board 70 side of the resin package 30 when attached to the control board 70. Thus, the heat generated from the heating element 12 is efficiently radiated from the upper surface 31 of the resin package 30 on the control board 70 side, and the heat transmitted to the control element 22 can be reduced.

また、樹脂パッケージ30の上面31と発熱素子12の間に別のヒートシンクを設けることなく、発熱素子12を十分に放熱することができるので、樹脂パッケージ30全体の厚みを低減し、半導体装置6を薄厚化することができる。
さらに、図21において、樹脂パッケージ30の上面31と制御基板70が距離dだけ離間するように、第1および第2リードフレーム10,20は、樹脂パッケージ30の上面31を超えて上方に延びている。このように構成された半導体装置6は、樹脂パッケージ30の上面31からの放熱性を確保しつつ、制御基板70への実装性を確保することができる。
Further, since the heat generating element 12 can be sufficiently radiated without providing another heat sink between the upper surface 31 of the resin package 30 and the heat generating element 12, the thickness of the entire resin package 30 can be reduced, and the semiconductor device 6 can be reduced. It can be thinned.
Furthermore, in FIG. 21, the first and second lead frames 10 and 20 extend upward beyond the upper surface 31 of the resin package 30 so that the upper surface 31 of the resin package 30 and the control board 70 are separated by a distance d. Yes. The semiconductor device 6 configured in this way can secure the mountability to the control board 70 while ensuring the heat dissipation from the upper surface 31 of the resin package 30.

好適には、凹部36および凸部37は、図21に示すように、発熱素子12の上方に形成され、発熱素子12の真上に凹部36が形成される。こうして、発熱素子12からの熱をさらに効果的に放熱することができる。したがって、実施の形態6によれば、制御素子22の温度上昇を極力抑え、スイッチング損失の少ない半導体装置6を実現することができる。   Preferably, the concave portion 36 and the convex portion 37 are formed above the heat generating element 12 as shown in FIG. 21, and the concave portion 36 is formed directly above the heat generating element 12. Thus, the heat from the heating element 12 can be radiated more effectively. Therefore, according to the sixth embodiment, the temperature rise of the control element 22 can be suppressed as much as possible, and the semiconductor device 6 with little switching loss can be realized.

なお、この実施の形態で説明した制御基板70側の上面31上の一連の凹部36および凸部37は、分割型ヒートシンク構造を有するトランスファモールド型インテリジェント・パワーモジュールのみならず、一体型ヒートシンク構造を有するトランスファモールド型インテリジェント・パワーモジュールにも同様に形成して、発熱素子12からの効果的な放熱を実現することができる。   The series of recesses 36 and protrusions 37 on the upper surface 31 on the control board 70 side described in this embodiment is not limited to a transfer mold type intelligent power module having a split type heat sink structure, but also an integrated heat sink structure. The transfer mold type intelligent power module having the same structure can be formed in the same manner to realize effective heat dissipation from the heating element 12.

本発明に係る実施の形態1の半導体装置の斜視図である。1 is a perspective view of a semiconductor device according to a first embodiment of the present invention. 図1のII−II線から見た断面図である。It is sectional drawing seen from the II-II line of FIG. 図1のIII−III線から見た断面図である。It is sectional drawing seen from the III-III line of FIG. 図4と同様の断面図である。It is sectional drawing similar to FIG. 実施の形態1の変形例1を示す図2と同様の断面図である。FIG. 5 is a cross-sectional view similar to FIG. 2 illustrating a first modification of the first embodiment. 変形例1を示す概略的な側面図である。FIG. 6 is a schematic side view showing a first modification. 実施の形態1の変形例2を示す図2と同様の断面図である。FIG. 6 is a cross-sectional view similar to FIG. 2 showing a second modification of the first embodiment. 変形例2を示す概略的な側面図である。FIG. 10 is a schematic side view showing a second modification. 実施の形態1の変形例3を示す図2と同様の断面図である。FIG. 10 is a cross-sectional view similar to FIG. 2 illustrating a third modification of the first embodiment. 下から見た変形例3の底面図である。It is a bottom view of the modification 3 seen from the bottom. 実施の形態1の変形例4を示す図2と同様の断面図である。FIG. 6 is a cross-sectional view similar to FIG. 2 illustrating a fourth modification of the first embodiment. 本発明に係る実施の形態2の半導体装置の断面図である。It is sectional drawing of the semiconductor device of Embodiment 2 which concerns on this invention. 下から見た実施の形態2の底面図である。It is a bottom view of Embodiment 2 seen from the bottom. 本発明に係る実施の形態3の半導体装置の断面図である。It is sectional drawing of the semiconductor device of Embodiment 3 which concerns on this invention. 下から見た実施の形態3の底面図である。It is a bottom view of Embodiment 3 seen from the bottom. 本発明に係る実施の形態4の半導体装置の断面図である。It is sectional drawing of the semiconductor device of Embodiment 4 which concerns on this invention. 上から見た実施の形態4の平面図である。It is a top view of Embodiment 4 seen from the top. 実施の形態4の変形例を示す図16と同様の断面図である。It is sectional drawing similar to FIG. 16 which shows the modification of Embodiment 4. FIG. 実施の形態4の別の変形例を示す図16と同様の断面図である。FIG. 17 is a cross-sectional view similar to FIG. 16, illustrating another modification of the fourth embodiment. 本発明に係る実施の形態5の半導体装置の断面図である。It is sectional drawing of the semiconductor device of Embodiment 5 which concerns on this invention. 本発明に係る実施の形態6の半導体装置の断面図である。It is sectional drawing of the semiconductor device of Embodiment 6 which concerns on this invention.

符号の説明Explanation of symbols

1〜6 半導体装置、10 第1リードフレーム、12 発熱素子、20 第2リードフレーム、22 制御素子、30 樹脂パッケージ、31 上面、33 下面、40,42,44,47,60 ヒートシンク、46 貫通孔、50 放熱フィン、51 切り欠き部、52 通路部、53 縦孔部、54 スリット、70 制御基板。

1-6 Semiconductor device, 10 1st lead frame, 12 Heating element, 20 2nd lead frame, 22 Control element, 30 Resin package, 31 Upper surface, 33 Lower surface, 40, 42, 44, 47, 60 Heat sink, 46 Through hole , 50 Radiation fin, 51 Notch, 52 Passage, 53 Vertical hole, 54 Slit, 70 Control board.

Claims (1)

表面および裏面を含む少なくとも1組の第1および第2のリードフレームと、
前記第1のリードフレームの前記表面上に搭載された発熱素子と、
前記第2のリードフレームの前記表面上に搭載された、前記発熱素子より発熱量の少ない制御素子と、
前記第1のリードフレームの前記裏面に対向または当接し、前記第2のリードフレームの前記裏面に対向しない放熱ブロックと、
前記発熱素子、前記制御素子、および前記放熱ブロックを封止する樹脂パッケージとを備え
前記樹脂パッケージは、前記第1および第2のリードフレームの前記表面に対向する上面と、前記第1のリードフレームの裏面に対向する第1の下面と、前記第2のリードフレームの裏面に対向する第2の下面とを有し、前記第2のリードフレームの前記裏面と、該第1の下面を含む平面との間おいて形成された空隙を有することを特徴とする半導体装置。
At least one set of first and second lead frames including a front surface and a back surface;
A heating element mounted on the surface of the first lead frame;
A control element mounted on the surface of the second lead frame and generating less heat than the heating element;
A heat dissipating block facing or abutting against the back surface of the first lead frame and not facing the back surface of the second lead frame;
A resin package for sealing the heat generating element, the control element, and the heat dissipation block ;
The resin package faces an upper surface facing the front surface of the first and second lead frames, a first lower surface facing the back surface of the first lead frame, and a back surface of the second lead frame. And a second lower surface, and a gap formed between the rear surface of the second lead frame and a plane including the first lower surface .
JP2005001101A 2005-01-06 2005-01-06 Semiconductor device Active JP4533152B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005001101A JP4533152B2 (en) 2005-01-06 2005-01-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005001101A JP4533152B2 (en) 2005-01-06 2005-01-06 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010116364A Division JP5301497B2 (en) 2010-05-20 2010-05-20 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2006190798A JP2006190798A (en) 2006-07-20
JP4533152B2 true JP4533152B2 (en) 2010-09-01

Family

ID=36797728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001101A Active JP4533152B2 (en) 2005-01-06 2005-01-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4533152B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5390064B2 (en) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 Semiconductor device
JP4615506B2 (en) * 2006-12-18 2011-01-19 三菱電機株式会社 Resin-sealed semiconductor device
JP2009224707A (en) * 2008-03-18 2009-10-01 Hitachi Ltd Heat dissipation structure of heat generating component, control unit of electric power steering device, and manufacturing method of heat generating component assembly
JP5159744B2 (en) * 2009-10-27 2013-03-13 三菱電機株式会社 Semiconductor device
JP5083294B2 (en) * 2009-11-06 2012-11-28 三菱電機株式会社 Power semiconductor device
JP5106519B2 (en) * 2009-11-19 2012-12-26 Necアクセステクニカ株式会社 Thermally conductive substrate and electronic component mounting method thereof
JP4985809B2 (en) * 2010-03-23 2012-07-25 サンケン電気株式会社 Semiconductor device
JP2011243839A (en) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp Power semiconductor device
JP5564367B2 (en) * 2010-08-26 2014-07-30 新電元工業株式会社 Semiconductor device and lead frame
JP5564369B2 (en) * 2010-08-31 2014-07-30 新電元工業株式会社 Lead frame, semiconductor device and manufacturing method thereof
JP5906910B2 (en) * 2012-04-09 2016-04-20 株式会社デンソー Electronic equipment
JP5482919B2 (en) * 2013-02-12 2014-05-07 ダイキン工業株式会社 Semiconductor circuit
JP6171841B2 (en) * 2013-10-24 2017-08-02 トヨタ自動車株式会社 Semiconductor device
DE112014006397B4 (en) * 2014-02-24 2022-11-17 Mitsubishi Electric Corporation Power semiconductor module and power unit
WO2021191946A1 (en) * 2020-03-23 2021-09-30 太陽誘電株式会社 Power module
WO2023112577A1 (en) * 2021-12-14 2023-06-22 株式会社村田製作所 High-frequency module and communication device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139461A (en) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp Semiconductor power module
JPH11204724A (en) * 1997-11-13 1999-07-30 Mitsubishi Electric Corp Power module
JP2003115505A (en) * 2001-10-04 2003-04-18 Mitsubishi Electric Corp Method for manufacturing resin-sealed semiconductor device
JP2003124437A (en) * 2001-10-19 2003-04-25 Mitsubishi Electric Corp Semiconductor device
JP2003289085A (en) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp Resin-sealed device and its manufacturing apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139461A (en) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp Semiconductor power module
JPH11204724A (en) * 1997-11-13 1999-07-30 Mitsubishi Electric Corp Power module
JP2003115505A (en) * 2001-10-04 2003-04-18 Mitsubishi Electric Corp Method for manufacturing resin-sealed semiconductor device
JP2003124437A (en) * 2001-10-19 2003-04-25 Mitsubishi Electric Corp Semiconductor device
JP2003289085A (en) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp Resin-sealed device and its manufacturing apparatus

Also Published As

Publication number Publication date
JP2006190798A (en) 2006-07-20

Similar Documents

Publication Publication Date Title
JP4533152B2 (en) Semiconductor device
JP4007304B2 (en) Semiconductor device cooling structure
JP5301497B2 (en) Semiconductor device
JP4899481B2 (en) Manufacturing method of resin-encapsulated semiconductor device having a heat radiator exposed outside
JP2005244166A (en) Semiconductor device
JP2006303290A (en) Semiconductor device
JP2009111154A (en) Power semiconductor module
JP2016051878A (en) Power semiconductor device
WO2013172183A1 (en) Power module
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP7136355B2 (en) Circuit structure of semiconductor module
WO2013118275A1 (en) Semiconductor device
JP5217015B2 (en) Power converter and manufacturing method thereof
US11735557B2 (en) Power module of double-faced cooling
JP2012248700A (en) Semiconductor device
JP2017195677A (en) Semiconductor device
JP4046623B2 (en) Power semiconductor module and fixing method thereof
JP4375299B2 (en) Power semiconductor device
JP2004228352A (en) Power semiconductor device
JP2005005519A (en) Cooling mechanism for semiconductor device
JP2005116963A (en) Semiconductor device
JP7196761B2 (en) semiconductor equipment
WO2010024343A1 (en) Semiconductor device
JP2012227337A (en) Semiconductor device
CN113140531A (en) Semiconductor device and semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100611

R150 Certificate of patent or registration of utility model

Ref document number: 4533152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250