JP4528771B2 - マイクロメカニカル素子の製造方法 - Google Patents

マイクロメカニカル素子の製造方法 Download PDF

Info

Publication number
JP4528771B2
JP4528771B2 JP2006506179A JP2006506179A JP4528771B2 JP 4528771 B2 JP4528771 B2 JP 4528771B2 JP 2006506179 A JP2006506179 A JP 2006506179A JP 2006506179 A JP2006506179 A JP 2006506179A JP 4528771 B2 JP4528771 B2 JP 4528771B2
Authority
JP
Japan
Prior art keywords
layer
sacrificial layer
conductive layer
patterned
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006506179A
Other languages
English (en)
Other versions
JP2006524581A (ja
Inventor
ロベルト・ファン・カムペン
チャールズ・ゴードン・スミス
ジャック・ルオ
アンドリュー・ジョン・ウィークス
Original Assignee
キャベンディッシュ・キネティックス・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キャベンディッシュ・キネティックス・リミテッド filed Critical キャベンディッシュ・キネティックス・リミテッド
Publication of JP2006524581A publication Critical patent/JP2006524581A/ja
Application granted granted Critical
Publication of JP4528771B2 publication Critical patent/JP4528771B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015Cantilevers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102Surface micromachining
    • B81C2201/0105Sacrificial layer
    • B81C2201/0109Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00Electrostatic relays; Electro-adhesion relays
    • H01H59/0009Electrostatic relays; Electro-adhesion relays making use of micromechanics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は一般にマイクロメカニカル(微小機械)構造を製作するための技術に関し、特に、例えば、スイッチ、リレー、可融性のリンク、論理素子または記憶素子等として使用されるマイクロエレクトロメカニカル(微小電子機械)素子を製造するための犠牲層の技術に関するものである。
シリコンを基材とする処理技術を用いて作成されるマイクロ(エレクトロ)メカニカルデバイス及び構造に対する要望が益々増大している。関心の一つの分野は電流を切り換えるためにこのようなデバイスを使用する技術であり、例えば、日本国特許公開2002−170470号公報、日本国特許公開2002−23073号公報、欧州特許公開EP1146533号公報、欧州特許公開EP1089261号公報、国際特許公開WO99/10907号公報、欧州特許公開EP1156499号公報、米国特許公開2002/0027487号公報または国際特許公開WO99/63559号公報等に開示されている。マイクロ(エレクトロ)メカニカル構造を製作する技術は、シリコンのバルク・マイクロ機械加工、または犠牲層の技術を用いた表面マイクロ機械加工を含む。犠牲層の技術は、フリースタンディングまたはリフトオフ構造を作成するために一般に使用され、例えば、ドイツ特許10108663号公報、国際特許公開WO02/44078号公報、国際特許公開WO99/35305号公報、国際特許公開WO01/44822号公報、米国特許6251699号公報、または国際特許公開WO01/19723号公報等に開示されている。
基板は例えばシリコン、シリコン酸化膜、ガラス、またはセラミックを含むことができる。犠牲的及び構造的層は、例えば、ニッケル、銅、クロム、コバルト、亜鉛、鉄等の金属、または合金、またはシリコン、ポリシリコン、シリコン酸化膜、窒化シリコン等の半導体材料、または亜燐酸珪酸塩[エステル]ガラス等のガラス、ポリマー、セラミック、フォトレジスト、金属箔、又は精密な機械加工のできるその他の任意の材料を含むことができる。標準的なリリース技術では犠牲層のドライ(プラズマ)またはウェットエッチングを用いる。国際特許公開WO02/064495号公報と国際特許公開WO98/29720号公報では犠牲層の電気化学エッチングについて記載されている。
バルクまたは表面のマイクロマシニング(微小機械加工)で使用される多くの材料と処理工程はマイクロエレクトロニック回路(超小型電子回路)構成とは互換性がなく、従って半導体製作設備では使用できない。この「非互換性」の問題の普通の解決策は、マイクロエレクトロニック回路部品とマイクロ(エレクトロ)メカニカル部品とを別々に作成し、例えば、フリップチップ処理等を用いて後でそれらを合体することである。しかしながら、特に、非常に精密なアライメントが通常要求されるので、別々の部品を取り付けることは一般に複雑な構成となる。このため、製作費が高くなる。
従って、マイクロエレクトロニック、特に、CMOS(相補型金属酸化膜半導体)の回路構成を備えた基板上にマイクロ(エレクトロ)メカニカル構造及び素子を形成する工程を有し、これにより、半導体工業で一般に使用され、マイクロエレクトロニック回路構成とその動作に悪影響を及ぼさない材料および処理技術を排他的に適用することが望ましい。本発明はこのような処理技術を提供することを目的とする。
上記目的を達成するために、本発明は、
基材(ベースマテリアル)層を設ける工程と、
エッチング可能な材料の少なくとも1つの犠牲層を、少なくとも部分的に塗布する工程と、
例えば、リソグラフィーとエッチングにより前記少なくとも部分的な犠牲層をパターン処理し、少なくとも前記素子の形状部分を規定する工程と、
機構材料の少なくとも1つの構造層を塗布する工程と、
例えば、リソグラフィーとエッチングにより前記構造層をパターン処理し、少なくとも前記素子の一部を形成する工程と、
前記パターン処理された少なくとも部分的犠牲層を少なくとも部分的に除去することで、前記素子を少なくとも部分的に自由状態とし、これにより前記機構材料を前記導電材料の一団から選択する工程と、
を備えたことを特徴とするマイクロメカニカル素子の製造方法を提供する。
前記基材層は、内部または上部にマイクロエレクトロニック回路構成が形成されているシリコン基板上のシリコン酸化膜または他の材料の層であってもよいが、ガリウム砒素またはセラミック基板などの他の材料の基板も使用可能である。基材層をパターン処理してもよい。機構材料は導電性であり、前記素子は導電路及び・又は電極などの電気素子であると同様に、機械的素子としても機能できる。
本発明による方法の好ましい実施の形態では、機構材料はチタン、好ましくは、窒化チタン、更に好ましくは、窒素含有率の高い窒化チタンを含む。これらの材料は半導体工業で一般に用いられている。また、代替として、機構材料は白金を含んでもよく、これもまたマイクロエレクトロニック回路構成と互換性があるが、窒化チタンのように広く利用できるものではない。マイクロエレクトロニック回路構成と互換性があることのほかに、更に機構の導電材料が容易に変色またはその表面に絶縁酸化物を形成しないことが重要である。窒化チタンと白金は両要件を満たす2つの非常に希少な材料である。しかしながら、窒化タンタルなどのこれらの要件を満たす他の任意の材料も好適である。
エッチング材は、好ましくは、窒化ケイ素、非晶質シリコン、シリコン酸化膜、SOG(塗布ガラス)などのガラス等のシリコン母材グループから選択される。これらの材料もまた半導体製造施設で一般に使用される。さらに、窒化チタンに関して選択的にこれらの材料をエッチングできるエッチング処理が存在する。前記パターン処理された少なくとも一部の犠牲層を少なくとも一部除去する工程は、エッチング処理、好ましくはRFプラズマエッチング処理において、フッ素原材料ガス、好ましくは、三フッ化窒素または六フッ化硫黄を使用することを含んでもよい。
犠牲層が窒化ケイ素である場合には、高水素含有の層を生成するために、デポジット条件を制御することにより、エッチング速度を上昇させることができる。高水素含有の窒化ケイ素層は、例えば、三フッ化窒素または六フッ化硫黄ガス中よりも迅速にエッチング処理が可能である。これは、基板材料や他の層がエッチング処理を受ける時間を低減するのに利用される。
また、その代替として、エッチング材料は、マイクロエレクトロニック回路構成と互換性のあるポリイミドなどのポリマー(重合体)を含んでもよい。その場合、前記パターン処理された少なくとも一部の犠牲層を少なくとも一部除去する工程は、プラズマエッチング処理において酸素ガスを使用することを含んでもよい。純粋な酸素または四フッ化炭素、三フッ化窒素または六フッ化硫黄などのフッ素原材料ガスを含む酸素を使用できる。
本発明による方法の好ましい実施の形態では、該方法は、更に、
導電材より成る少なくとも1つの導電層を塗布する工程と、
例えば、リソグラフィーとエッチングにより前記導電層をパターン処理し、少なくとも1つの第1電極の少なくとも一部分を形成する工程と、を含む。
前記導電性材料はチタン、好ましくは窒化チタン、更に好ましくは高窒素含有の窒化チタンを含んでもよい。また、代替としては、前記材料は白金を含んでもよい。前述のように、これらの材料は多かれ少なかれ半導体工業で一般に使用されており、マイクロエレクトロニック回路構成と互換性があり、容易にさびて機能低下すること、即ち、その表面に絶縁酸化膜を形成することはない。しかし、これらの要件を満たす他の任意の材料、例えば、窒化タンタルが好適である。
前記パターン処理された少なくとも部分的犠牲層を少なくとも部分的に除去する処理工程中に、前記少なくとも部分的に自由となった素子及び第1電極の表面の少なくとも一部から、制御された量の材料を除去してもよい。これにより、リリースした素子の湾曲を、完成した素子の電極表面の導電性とともに、正確に制御することができる。
本発明は、添付の図1a乃至図1gに関する下記の詳細な説明を参照することで更に充分に理解されるであろう。ここで、図1a乃至図1gは、本発明による方法の、限定するものではないが、好ましい実施の形態の例に係るマイクロエレクトロメカニカル素子を製造するための各製作処理工程を示す。
図1aに示すように、第1の工程では、窒素含有の高い窒化チタンの導電層2が基板1上にデポジットされる。窒化チタンは、一般に多くの(CMOS)半導体製造施設において、バリヤ層またはARC(反射防止膜コーティング)として使用されている。更に、熟練した受信人は、CMOS金属の各層は、底部のバリヤとして窒化チタンを有し、頭部のARC層として第2の窒化チタンを有してもよいことを認識するであろう。窒化チタン層は、比較的低温でのアルゴンと窒素の大気において、チタン目標物を反応性スパッタリングによりデポジットできる。この技術により、デポジットされた窒化チタン層の特性に対して、好適に制御することが可能となる。バイアス・スパッタリングもまた、導電層2の特性をより良く制御するために使用することができる。特に、窒素高含有の窒化チタンは、容易にさびて機能低下すること、即ち、その表面に容易に絶縁酸化膜を形成することはない。
図1bに示すように、第2の工程では、殆どの半導体製造施設で一般に利用可能な処理装置を用いたマイクロエレクトロニクス工業では通常の技術により、導電層2をパターン処理及びエッチング処理する。これにより、非移動性(固定型)の下部電極部11が形成される。パターン処理された導電層2’の正確な形状は、特に、次の層と後続の層の特性を強化し、完成された素子10の信頼性と歩どまりを改善するように制御される。特別な処理技術を使用して、次の層による工程の適用範囲を改善し、パターン処理された導電層2’の上面の粗い部分と導電性を調整し、第1電極11の電気接触特性を改善することも可能である。
図1cに示すように、第3の工程では、シリコン基材の犠牲層3を、パターン処理された導電層2’上に、あるいは導電層2またはパターン処理された導電層2’を特別な表面処理を施した後で、デポジットする。非晶質シリコン又は窒化ケイ素を使用してもよく、または、適当な特性を有し、特に、スパッタリングされた非晶質シリコン、PECVD(プラズマ促進化学蒸着)非晶質シリコン、及びPECVD窒化ケイ素を含む他の任意のシリコン基材を使用してもよい。非晶質シリコンまたは窒化ケイ素を使用することは、これらの材料はマイクロエレクトロニック回路構成の製造で一般的に使用されるとともに、大抵の半導体製造施設で利用でき、また、これら材料はスパッタリング、反応性スパッタリング、または、現にある又は基板1内のマイクロエレクトロニック回路構成と互コンパチブルである(換性がある)比較的低い温度でのPEVCDによりデポジットできるので、有利である。更に、これらの材料を、制限及び制御された量のエッチングを窒化チタン材料内に施して、窒化チタンに関して選択的に、等方的または近似等方的にエッチングできるエッチング処理が存在する。犠牲層3のデポジット処理は、材料特性、即ち、犠牲層3と他の層との間の幾何学的関係性、工程の適用範囲、犠牲層3と他の層との間の相互作用を制御する特別な特徴を含んでもよい。
図1dに示すように、第4の工程では、殆どの半導体製造施設で一般に利用可能な処理装置を用いたマイクロエレクトロニクス工業では通常の技術により、犠牲層3をパターン処理及びエッチング処理する。特別な処理技術を用いて、パターン処理された犠牲層3’の正確な形状を制御して次の層による工程の適用範囲の改善を得るようにしてもよい。
図1eに示すように、第5の工程では、窒素高含有の窒化チタンの構造層4を、パターン処理された犠牲層3’とパターン処理された下地導電層2’の上にデポジットする。この処理は前記第1の工程における導電層2のデポジット処理と同一または同様である。前述の利点と異なって、窒化チタンは比較的高い機械強度を示し、素子10の機構材料として好適である。構造層4の特性をよりよく制御するためのバイアス・スパッタリングの可能な使用を含む、デポジット処理パラメータの特別な制御手段により、完成した素子10の自由部分の湾曲が、下地層での工程を超える層4の工程適用範囲とともに制御され、完成された素子10内において充分な機械的及び電気的連続性を有している。更に、連続したデポジット処理は、スパッタエッチングを含んでもよく、パターン処理された導電層2’とパターン処理された構造層4’との間の良好な電気接触をもたらすような方法で行われる。ここで該2つの層の電気接触は完成したマイクロエレクトロメカニカル素子10において行われる。
図1fに示すように、第6の工程では、前記工程2の導電層2をパターン処理及びエッチング処理することと同等又は同様の処理により、構造層4をパターン処理及びエッチング処理する。構造層4は導電材で構成されているので、完成した素子10のリリースされた部分は電気的に導電性であり、導電路及び移動性の上部電極12として機能することができる。
図1gに示すように、第7の工程では、フッ化窒素又は六フッ化硫黄などのフッ素原材料ガスを用いて、プラズマエッチングシステムにおいてパターン処理済み犠牲層3’をエッチング除去することで、素子10を部分的にリリースする。上記プラズマシステムは単一または2つのRF電源を備え、プラズマ密度と、素子10が配置されている基板表面に衝撃を与えるイオンの平均エネルギーとを別々に制御可能としてもよい。プラズマ状態は特別に制御されて、パターン処理された犠牲層3’がエッチング除去されるものの、パターン処理された窒化チタン層2’と4’は除去されないで僅かに変化または変化されずにそのまま残存するように、制御されている。更に、プラズマ状態は、制御された量の材料だけ電極11と12の表面から除去され、完成素子10のリリースされた部分の曲面が補正動作に必要な値の範囲内にとどまるように制御してもよい。
ここで、リリース処理の間、素子10のリリース部内の差応力がリリース部を曲げて他の面に接触させるときがないことが重要である。もしこのような接触が起こると、突き出しが生じてしまう。適用分野によっては、このようなことが発生しないことは重要である。リリース・エッチング・プラズマの特別な制御は、基板1の温度、1つ又は2つのRF電極に供給されるRF電力、及び処理ガス圧とガス流を精密に制御することにより行われる。これにより、窒化チタン層2’と4’の露出表面のエッチングと、素子10のリリース部の曲率の精確な制御が、窒化チタン電極11と12の表面の導電性の制御とともに可能となる。リリース・エッチングの後で、特別な後処理を施して、電極11と12が互いに接触するときに、両電極間の接触抵抗を低減するように、両電極11と12の表面を改変してもよい。
犠牲層3が窒化ケイ素である場合には、デポジット条件を制御することでエッチング速度を調整し、水素含有量の高い層を生成することもできる。水素含有量の高い窒化ケイ素層は、例えば、三フッ化窒素または六フッ化硫黄などのガス中において、更に迅速にエッチング処理することができる。これは、基板材料と窒化チタンをエッチング処理する時間を低減するのに利用できる。
マイクロエレクトロメカニカル素子10を製造するのに使用される全ての材料は、これら材料のデポジット、パターニング、エッチング及び他の全ての処理を実行するための全ての処理とともに、(導電層2と構造層4などの)永続的な部分であるか、または(犠牲層3のような)一時的な部分であるかにかかわらず、マイクロエレクトロニック、特に、CMOS、回路構成と、材料特性に関して、充分に互換性がある。
特に、マイクロエレクトロメカニカル素子10を製造するのに必要な全ての処理工程は、マイクロエレクトロニック、特に、CMOS回路構成にいかなる重大な悪影響も与えないで実行することができ、もし、マイクロエレクトロメカニカル素子の製造工程がマイクロエレクトロニック回路構成に変化を引き起こした場合は、これらの変化は僅かな変更によってマイクロエレクトロニック回路構成の製造に使用される通常の製造工程に修正または補正が施され、マイクロエレクトロニック回路構成はその通常の仕様内で動作することができる。
従って、従来のような手作業、別々のマイクロ部品の配列及び取付作業の労力のいる面倒な処理工程を施す必要性がなく、さらに高いスループット、更に小さな回線幅及びデバイスサイズ、更に大きなウェハ面積、現存するCMOS等の半導体製造施設に固有の製造コストの低減等により、充分な利点が得られるものである。
本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。 本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。 本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。 本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。 本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。 本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。 本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。
符号の説明
1 基板、 2,2’ 導電層、 3,3’ 犠牲層3、 4,4’ 構造層、 10 素子、 11,12 電極

Claims (20)

  1. マイクロメカニカル素子の製造方法であって、
    第1の導電層と、前記第1の導電層から分離した電極と、前記電極及び前記第1の導電層の間に位置する基材との上に少なくとも1つの犠牲層を塗布する工程と、
    前記第1の導電層の一部が露出するように前記犠牲層をパターン処理し、前記パターン処理された犠牲層が前記マイクロメカニカル素子の形状の少なくとも一部分を規定する工程と、
    前記露出した第1の導電層と、前記電極及び前記基材の上に残存する前記犠牲層との上に、前記マイクロメカニカル素子の機構材料の少なくとも1つの構造層を塗布する工程と、
    前記第1の導電層の上に前記構造層の一部が残存するように前記構造層をパターン処理し、前記パターン処理された構造層が前記マイクロメカニカル素子の少なくとも一部を形成する工程と、
    前記パターン処理された犠牲層を除去することで、前記マイクロメカニカル素子の少なくとも1つの構造層を部分的に自由状態とする工程とを含み
    前記マイクロメカニカル素子を窒化チタンより成る機構材料で構成することを特徴とする方法。
  2. 前記犠牲層は、シリコン母材グループから選択されることを特徴とする請求項1に記載の方法。
  3. 前記犠牲層は、窒化ケイ素を含むことを特徴とする請求項2に記載の方法。
  4. 前記窒化ケイ素のエッチング速度は、水素含有量を大きくすることにより、上昇することを特徴とする請求項3に記載の方法。
  5. 前記犠牲層は、非晶質シリコンを含むことを特徴とする請求項2に記載の方法。
  6. 前記犠牲層は、シリコン酸化膜を含むことを特徴とする請求項2に記載の方法。
  7. 前記犠牲層は、塗布ガラス材を含むことを特徴とする請求項2に記載の方法。
  8. 前記犠牲層は、ポリマー材を含むことを特徴とする請求項1に記載の方法。
  9. 前記パターン処理された犠牲層を除去する工程は、エッチング処理において、フッ素原材料ガスを使用することを含むことを特徴とする請求項2に記載の方法。
  10. 前記パターン処理された犠牲層を除去する工程は、プラズマエッチング処理において、酸素ガスを使用することを含むことを特徴とする請求項8に記載の方法。
  11. 更に、
    導電材より成る少なくとも1つの導電層を塗布する工程と、
    前記導電層をパターン処理し、少なくとも1つの第1の電極の少なくとも一部分を形成する工程、を含むことを特徴とする請求項1に記載の方法。
  12. 前記導電材はチタンを含むことを特徴とする請求項11に記載の方法。
  13. 前記導電材は窒化チタンを含むことを特徴とする請求項12に記載の方法。
  14. 前記導電材は白金を含むことを特徴とする請求項11に記載の方法。
  15. 前記パターン処理された犠牲層を除去する工程中において、制御された量の材料を前記第1の電極の表面の少なくとも一部から除去することを特徴とする請求項11に記載の方法。
  16. 前記パターン処理された犠牲層を除去する工程中において、制御された量の材料を前記素子の自由部分表面の少なくとも一部から除去することを特徴とする請求項1に記載の方法。
  17. マイクロメカニカル素子の製造方法であって、
    基板上に第1の導電層をデポット処理で形成する工程と、
    前記第1の導電層をパターン処理して、前記基板を露出させ、パターン化された第1の導電層と第1の電極との両方を形成る工程と、
    前記パターン化された第1の導電層、第1の電極及び前記露出された基板上に犠牲層をデポット処理で形成する工程と、
    前記犠牲層をパターン処理して、前記パターン化された第1の導電層を露出させる工程と、
    前記露出しパターン化された第1の導電層と前記パターン化された犠牲層上に第2の導電層をデポジット処理で形成する工程と、
    前記第2の導電層をパターン処理して、前記パターン化された第1の導電層及び前記パターン化された犠牲層と接触した窒化チタン材より成るマイクロメカニカル素子を形成する工程と、
    前記マイクロメカニカル素子の一部が前記第1の電極から離間するように、前記パターン化された犠牲層を除去する工程と、
    を含むことを特徴とする方法。
  18. 前記第1の導電層は窒化チタンを含む材料で構成された請求項17に記載の方法。
  19. 前記犠牲層は塗布ガラスを含む材料で構成された請求項17に記載の方法。
  20. マイクロメカニカル素子の製造方法であって、
    基板と、第1の導電層と、電極との上に構造層を配置する工程と、
    前記構造層をパターン処理し、マイクロメカニカル素子を形成する工程とを含み、
    前記マイクロメカニカル素子の第1の端部は第1の導電層と接触し、第2の端部は前記第1の端部から延在し、前記第2の端部は前記電極と接触した第1の位置と前記電極から離間した第2の位置から移動可能であるように構成し、前記マイクロメカニカル素子は窒化チタンより成る材料で構成することを特徴とする方法。
JP2006506179A 2003-04-25 2004-04-26 マイクロメカニカル素子の製造方法 Expired - Lifetime JP4528771B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL1023275A NL1023275C2 (nl) 2003-04-25 2003-04-25 Werkwijze voor het vervaardigen van een micro-mechanisch element.
PCT/GB2004/001773 WO2004096696A1 (en) 2003-04-25 2004-04-26 Method of manufacturing a micro-mechanical element

Publications (2)

Publication Number Publication Date
JP2006524581A JP2006524581A (ja) 2006-11-02
JP4528771B2 true JP4528771B2 (ja) 2010-08-18

Family

ID=33411888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006506179A Expired - Lifetime JP4528771B2 (ja) 2003-04-25 2004-04-26 マイクロメカニカル素子の製造方法

Country Status (6)

Country Link
US (1) US7772024B2 (ja)
EP (1) EP1618064B1 (ja)
JP (1) JP4528771B2 (ja)
CN (1) CN1798696B (ja)
NL (1) NL1023275C2 (ja)
WO (1) WO2004096696A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0330010D0 (en) 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
US20080229835A1 (en) * 2005-06-07 2008-09-25 Koninklijke Philips Electronics, N.V. Mullticomponent Backing Block for Ultrasound Sensor Assemblies
FR2892409B1 (fr) * 2005-10-25 2007-12-14 Saint Gobain Procede de traitement d'un substrat
US7588883B2 (en) * 2006-05-09 2009-09-15 United Microelectronics Corp. Method for forming a gate and etching a conductive layer
KR20100016195A (ko) 2007-04-04 2010-02-12 퀄컴 엠이엠스 테크놀로지스, 인크. 희생층의 계면 변형에 의한 해제 에칭 공격의 제거방법
US7570415B2 (en) * 2007-08-07 2009-08-04 Qualcomm Mems Technologies, Inc. MEMS device and interconnects for same
US7989262B2 (en) 2008-02-22 2011-08-02 Cavendish Kinetics, Ltd. Method of sealing a cavity
DE102008001422A1 (de) * 2008-04-28 2009-10-29 Robert Bosch Gmbh Mikromechanisches Bauteil und Verfahren zu dessen Herstellung
US7993950B2 (en) 2008-04-30 2011-08-09 Cavendish Kinetics, Ltd. System and method of encapsulation
JP2010123840A (ja) * 2008-11-21 2010-06-03 Fuji Electric Holdings Co Ltd 可動ゲート型電界効果トランジスタの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9309327D0 (en) * 1993-05-06 1993-06-23 Smith Charles G Bi-stable memory element
JP3391141B2 (ja) * 1994-03-24 2003-03-31 住友電気工業株式会社 微小機械部品及びその製造方法
US5578976A (en) * 1995-06-22 1996-11-26 Rockwell International Corporation Micro electromechanical RF switch
US5696662A (en) * 1995-08-21 1997-12-09 Honeywell Inc. Electrostatically operated micromechanical capacitor
JPH09213191A (ja) * 1996-02-06 1997-08-15 Nippon Telegr & Teleph Corp <Ntt> 静電型可動接点素子および静電型可動接点集積回路
JPH10149951A (ja) * 1996-11-15 1998-06-02 Murata Mfg Co Ltd 可変容量コンデンサ
US5980349A (en) * 1997-05-14 1999-11-09 Micron Technology, Inc. Anodically-bonded elements for flat panel displays
KR20070087060A (ko) * 1998-12-02 2007-08-27 폼팩터, 인크. 전기 접촉 구조체의 제조 방법
AU2565800A (en) * 1999-03-18 2000-10-04 Cavendish Kinetics Limited Flash memory cell having a flexible element
US7071520B2 (en) * 2000-08-23 2006-07-04 Reflectivity, Inc MEMS with flexible portions made of novel materials
US20010040675A1 (en) * 2000-01-28 2001-11-15 True Randall J. Method for forming a micromechanical device
US6439693B1 (en) * 2000-05-04 2002-08-27 Silverbrook Research Pty Ltd. Thermal bend actuator
WO2002016150A1 (en) * 2000-08-23 2002-02-28 Reflectivity, Inc. Transition metal dielectric alloy materials for mems
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
US6958123B2 (en) * 2001-06-15 2005-10-25 Reflectivity, Inc Method for removing a sacrificial material with a compressed fluid
CN1341546A (zh) * 2001-09-07 2002-03-27 清华大学 带有厚层结构的晶片上金属层的图形化方法
WO2003028059A1 (en) * 2001-09-21 2003-04-03 Hrl Laboratories, Llc Mems switches and methods of making same
AU2002363529A1 (en) * 2001-11-09 2003-05-19 Coventor, Incorporated Micro-scale interconnect device with internal heat spreader and method for fabricating same
US7064637B2 (en) * 2002-07-18 2006-06-20 Wispry, Inc. Recessed electrode for electrostatically actuated structures
US6906846B2 (en) * 2002-08-14 2005-06-14 Triquint Technology Holding Co. Micro-electro-mechanical system device and method of making same
GB0523715D0 (en) 2005-11-22 2005-12-28 Cavendish Kinetics Ltd Method of minimising contact area

Also Published As

Publication number Publication date
EP1618064B1 (en) 2016-06-08
WO2004096696A1 (en) 2004-11-11
EP1618064A1 (en) 2006-01-25
JP2006524581A (ja) 2006-11-02
CN1798696A (zh) 2006-07-05
US7772024B2 (en) 2010-08-10
US20070065963A1 (en) 2007-03-22
NL1023275C2 (nl) 2004-10-27
CN1798696B (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
JP4516960B2 (ja) マイクロ電気機械的システム(mems)スイッチのスイッチ・コンタクト構造
JP4528771B2 (ja) マイクロメカニカル素子の製造方法
CN1874955B (zh) 电子器件的制造方法和电子器件
EP2751022B1 (en) Mems device anchoring
JP2009515282A (ja) 不揮発性メモリデバイス
US20040040825A1 (en) Techniques to fabricate a reliable opposing contact structure
WO2018156794A1 (en) Method for reducing lithography defects and pattern transfer
US8225472B2 (en) Methods of fabricating a membrane with improved mechanical integrity
CN102593086B (zh) 半导体装置和用于制造半导体装置的方法
EP1955346B1 (en) Contact configurations for mems relays and mems switches and method for making same
US8921953B2 (en) Method for MEMS device fabrication and device formed
JP2018527206A (ja) 電気めっきmems構造の高融点シード金属
KR20030042903A (ko) 점착방지막을 갖는 초소형 기계 구조체 및 그 제조 방법
JP5519402B2 (ja) 微細構造体の製造方法
Lai et al. Notch reduction in silicon on insulator (SOI) structures using a time division multiplex etch processes
CN116988065A (zh) 一种类光栅结构金属电极制造方法和电极
Kiyat et al. Flip-chip fabrication of nanoscale co-planar embedded electrodes with controlled exposed areas
KR20050059943A (ko) 반도체 소자의 인덕터 형성방법
JPH06351267A (ja) マイクロマシンの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100301

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100401

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4528771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term