JP4528134B2 - 集積回路診断方法、およびそのプログラム - Google Patents
集積回路診断方法、およびそのプログラム Download PDFInfo
- Publication number
- JP4528134B2 JP4528134B2 JP2004564618A JP2004564618A JP4528134B2 JP 4528134 B2 JP4528134 B2 JP 4528134B2 JP 2004564618 A JP2004564618 A JP 2004564618A JP 2004564618 A JP2004564618 A JP 2004564618A JP 4528134 B2 JP4528134 B2 JP 4528134B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- netlist
- component
- information
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002405 diagnostic procedure Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 29
- 238000010586 diagram Methods 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000003786 synthesis reaction Methods 0.000 claims description 7
- 239000006185 dispersion Substances 0.000 claims description 4
- 230000006870 function Effects 0.000 description 11
- 238000004590 computer program Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/97—Determining parameters from multiple pictures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V30/00—Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
- G06V30/40—Document-oriented image-based pattern recognition
- G06V30/42—Document-oriented image-based pattern recognition based on the type of document
- G06V30/422—Technical drawings; Geographical maps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Multimedia (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は、本発明の1実施形態による集積回路診断システム12を示す。システム12は、中央演算処理装置(CPU)14、メモリ16、入力/出力(I/O)インタフェース18、バス20、および任意選択的なデータベース24を含むことができる。図示のように、ユーザ30は、I/Oインタフェース18を介してシステム12とインタラクトする。システム12は、いずれかのタイプの汎用/特定用途コンピュータ化システム(例えばサーバ、デスクトップ・コンピュータ等)とすれば良い。ユーザ30は、システム12を用いる個人であるか、または、例えばネットワークによってシステム12にアクセスするために使用可能ないずれかのタイプのコンピュータ化システム(例えば、移動電話、ハンドヘルド・コンピュータ、パーソナル・デジタル・アシスタント、携帯(ラップトップ)コンピュータ、デスクトップ・コンピュータ、ワークステーション、メインフレーム・コンピュータ等)を含むことができる。後者の場合、ユーザ30とシステム12との間の通信は、かかる目的のための現在既知のもの、または後に開発される機構とすることができ、例えば、1つ以上の直接配線接続(例えばシリアル・ポート)、または、ワイヤラインもしくはワイヤレス伝送方法またはその双方のいずれかの組み合わせを用いることができるクライアント−サーバ(またはサーバ−サーバ)環境におけるアドレス可能接続を介したものとすれば良い。クライアント−サーバ環境では、サーバおよびクライアントは、インターネット、ワイド・エリア・ネットワーク(WAN)、ローカル・エリア・ネットワーク(LAN)、仮想プライベート・ネットワーク(VPN:Virtual Private Network)、またはその他のプライベート・ネットワークを介して接続することができる。サーバおよびクライアントは、トークン・リング(Token Ring)、イーサネット(R)(Ethernet(R))、WiFi、または他の従来の通信規格等の従来のネットワーク接続を利用することができる。クライアントが、インターネットを介してサーバと通信を行う場合、従来のTCP/IPソケット・ベースのプロトコルによって接続を提供することができる。この場合、クライアントは、インターネット・サービス・プロバイダを利用してサーバへの接続を確立する。
図2は、本発明の1実施形態による集積回路を診断する例示的な方法を示す。集積回路は、少なくとも1つの層を含み、一般的に、診断を実行する際に関連する2つ以上の層を含む。ステップS1では、2つ以上の回路層が関連する場合、現在既知のまたは後に開発されるいずれかの技法を用いて、集積回路の各関連回路層を表示する(すなわち露呈させる)。ステップS2では、捕捉システム34(図1)によって、以下で更に詳細に論じるように、各回路層の1つ以上の画像を捕捉する。ステップS3では、画像(複数の画像)からコンポーネント・ネットリストを作成する。本発明は、コンポーネント・システム36(図1)を用いて画像からコンポーネント・ネットリストを作成するために、2つの選択肢を提供する。これについては、以下で更に詳細に論じる。一方の選択肢を用いた場合、画像(複数の画像)をレイアウトに変換し、ここから、コンポーネント・ネットリストのための情報を抽出する。あるいは、コンポーネント・ネットリストのための情報を、画像の検査から直接取得することも可能である。ステップS4では、論理システム38(図1)によって、コンポーネント・ネットリストに基づいて論理ネットリストを作成する。論理ネットリストは、コンポーネント・ネットリストに階層的合成ルールを適用して、1つ以上の回路要素をそれらが実施する1つ以上の論理機能で置換することによって作成する。
ステップS2に従って、各関連回路層の1つ以上の画像を捕捉し、例えばデータベース24(図1)のようなメモリに保存することができる。各層ごとに必要な画像数は、必要な回路解像度、回路層のサイズ等に応じて異なることは理解されよう。例えば、走査型電子顕微鏡(SEM)、専門の電子ビーム・ツール(電子ビーム励起電流(EBIC:Electron Beam Induced Current)技法等)、光顕微鏡、デジタル撮像等を含めて、画像を補足するためにいずれかの手段を使用可能である。各回路層ごとに多数の画像を用いる場合、座標システムを用いて、画像を位置付けることができる。例えば、各画像の左上かどに座標値を割り当てることができる。回路層の左上かどを含む画像は、座標参照値(0、0)を有する。座標は、例えば、画像内に存在する画素数もしくは画像に含まれる物理領域またはその双方等に基づいて決定することができる。
ステップS3では、集積回路の画像(複数の画像)に基づいて、コンポーネント・ネットリストを作成する。先に簡単に説明したように、コンポーネント・ネットリストを作成するために、2つの選択肢を選択することができる。第1の選択肢は、コンポーネント・ネットリストを作成するために既存の技術にいくつかの改良を加えることであり、第2の選択肢は、もっと直接的な手法を提供する。
図3は、コンポーネント・ネットリストを作成する例示的な方法を示す。ステップS301では、集積回路の画像(複数の画像)を、コンポーネント・システム36(図1)によって、レイアウトに変換する。この場合、コンポーネント・システム36(図1)は、画像(複数の画像)をレイアウトに変換するために、Raith USA Inc.によるCHIPSCANNER(商標)等のソフトウエアを含むことができる。レイアウトは、集積回路の物理的設計の電子表現である。一般的なレイアウト記述ファイルのフォーマットは、GL1およびGDSを含む。レイアウトを読み出して、集積回路内の特定の位置で各回路要素の視覚表現を提示することができる。
図4は、1つ以上の回路画像に基づいてコンポーネント・ネットリストを作成する代替的な方法を示す。ステップS311では、各画像ごとに、「層情報」を識別する。「層情報」は、ポート、回路コンポーネント、コンポーネント・ピン、ワイヤ、および電力レール(まとめて「回路要素」と呼ぶ)を含む、集積回路の診断に関連する回路要素を含むことができる。層情報の識別は、画像内の様々な回路要素を識別および区別することができるコンピュータ・プログラム(すなわちコンポーネント・システム36(図1)の部分)によって、もしくは、ユーザが様々な回路要素を識別することによって、またはその双方によって実行可能である。
図2に戻ると、ステップS4は、論理システム38(図1)を用いてコンポーネント・ネットリストに基づいて論理ネットリストを作成することを含む。1つの実施形態では、コンポーネント・ネットリストに階層的合成ルールを適用して、1つ以上の回路要素を等価な論理コンポーネントによって置換する。「階層的合成ルール」は、1つ以上の回路コンポーネントおよびそれらの接続に基づいて論理コンポーネントを規定する。ポートおよび電力情報を含ませることによって、階層的合成ルールは、コンポーネント・ネットリストに含まれる様々なコンポーネント・ピンのコンポーネント機能およびネット接続を用いて、回路の部分の機能を決定することができる。例えば、2つのトランジスタを接続して、入力ポートの論理NOTを実施することができる。典型的に、1つのトランジスタのピンはVddに結合され、他のトランジスタのピンはVssに結合されている。論理等価を求めるため、階層的合成ルールを適用して、各トランジスタの機能および各トランジスタの様々なピンの接続を認識する。コンポーネント・ネットリストに電力情報が組み入れられているので、適切なピン接続を求めることができる。入力ポートを選択し、コンポーネント・ピンに対する様々な接続をトレースすれば良い。いったん論理NOTを実施する回路を検出すると、2つのトランジスタはNOTゲートによって置換される。いくつかの論理回路は、回路内に1つ以上のもっと単純な論理コンポーネントを含む場合があるので、最も複雑な論理コンポーネントを選択してコンポーネント・ネットリストの部分を置換するまで、このプロセスは継続することができる。
コンポーネント・ネットリストもしくは論理ネットリストまたはその双方を用いて集積回路を診断することには、多くの用途が可能である。本発明は、任意選択として、これらの用途のいくつかに1つ以上の特有の機能を与える。これについて以下で論じる。
コンポーネント・ネットリストまたは論理ネットリストは、比較システム40(図1)によって、参照回路に基づいて1つ以上の参照ネットリストと比較して、集積回路と参照回路との間の類似点/相違点を求めることができる。これが望ましい1つの例は、集積回路が予想どおりに機能しない場合である。集積回路からコンポーネント・ネットリストを作成し、参照コンポーネント・ネットリスト(すなわち集積回路を作成するために用いたコンポーネント・ネットリスト)と比較すれば良い。2つの回路間に差があれば、これは潜在的に、集積回路を製造する際のエラーを示す。
多くの場合、コンポーネント・ネットリストもしくは論理ネットリストまたはその双方に基づいた回路図が求められる。集積回路から回路図を作成することに伴う問題は、コンポーネント接続によってほぼ理解不可能な絡み合った交差線が生じるようなコンポーネント配置となっていることである。この結果、集積回路のための位置情報は用途が限定される場合があり、ユーザは大量の手作業による編集を行って、回路コンポーネントを再配置し、集積回路を表す意味のある回路図とする必要がある。
上述のように、回路図を最初に表示する場合、回路コンポーネント間の接続を表す線は互いに交差し、表示される回路を不明瞭にする場合がある。ユーザが接続経路を見分けるのに役立てるため、接続ワイヤなしで回路図を表示することができる。次いで、ユーザは、コンポーネントを特定することによって(この上にそのコンポーネントのための全ての配線接続が表示される)、またはコンポーネント上のピンを特定することによって(この上にその選択したピンのための配線接続が表示される)、配線情報を選択的に表示することができる。例えば、各コンポーネント・ピン/ポートの端部にスタブを表示することができる。ユーザはスタブを選択し、選択したスタブについての配線を表示することができる。このように、ユーザは、所望の配置が得られるまで、表示されている限られた配線情報に基づいて、回路コンポーネントを再配置することができる。トグル設定によって、配線接続全てまたは配線接続なし/一部を交互に表示して、容易に進行を決定するようにすることができる。
様々な方法を、特定のシーケンスで行われるものとして記載したが、本明細書中に記載したものと同時にまたは異なる方法で独立ステップを実行可能であることは理解されよう。更に、結果として得られるネットリスト/回路図の情報を洗練させ、精度を高めるため、ステップの1つ以上を多数回繰り返すことが必要な場合があることは理解されよう。加えて、この考察では、集積回路の全ての層上の全てのコンポーネントを識別し診断することを説明するが、必要に応じて、コンポーネントもしくは層またはその双方のサブセットを選択し分析することが可能であることは理解されよう。
Claims (3)
- 少なくとも1つの回路層を含む集積回路を診断する方法であって、
前記少なくとも1つの回路層の各々について複数の画像を捕捉するステップと、
前記少なくとも1つの回路層について層情報を規定するステップであって、
捕捉した前記複数の画像の各々について回路要素を識別するステップと、
第2の回路要素に重なる第1の回路要素を決定するステップと、
前記第1の回路要素および前記第2の回路要素を1つのネット・グループに縮小するステップとを含む、ステップと、
前記ネット・グループに基づいてコンポーネント・ネットリストを作成するステップと、
階層的合成ルールを適用することによって、前記コンポーネント・ネットリストに基づいて論理ネットリストを作成するステップと、
前記論理ネットリストに基づいて回路図を作成するステップとを有し、
前記集積回路のコンポーネントが、ポート情報、電力情報、およびコンポーネント・ピン接続情報の少なくとも1つに基づいて前記回路図内に配置される、方法。 - 前記決定するステップにおいて分散が用いられる、請求項1に記載の方法。
- 請求項1に記載の方法の各ステップをコンピュータに実行させるためのコンピュータ実行可能なプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2002/040429 WO2004061725A1 (en) | 2002-12-17 | 2002-12-17 | Integrated circuit diagnosing method, system, and program product |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006513560A JP2006513560A (ja) | 2006-04-20 |
JP4528134B2 true JP4528134B2 (ja) | 2010-08-18 |
Family
ID=32710249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004564618A Expired - Fee Related JP4528134B2 (ja) | 2002-12-17 | 2002-12-17 | 集積回路診断方法、およびそのプログラム |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4528134B2 (ja) |
CN (1) | CN100392660C (ja) |
AU (1) | AU2002357881A1 (ja) |
WO (1) | WO2004061725A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1907957A4 (en) | 2005-06-29 | 2013-03-20 | Otrsotech Ltd Liability Company | INVESTMENT METHODS AND SYSTEMS |
US7752588B2 (en) | 2005-06-29 | 2010-07-06 | Subhasis Bose | Timing driven force directed placement flow |
US20070031027A1 (en) * | 2005-08-04 | 2007-02-08 | Chipworks Inc. | Method and system for vertically aligning tile images of an area of interest of an integrated circuit |
US8332793B2 (en) | 2006-05-18 | 2012-12-11 | Otrsotech, Llc | Methods and systems for placement and routing |
US7840927B1 (en) | 2006-12-08 | 2010-11-23 | Harold Wallace Dozier | Mutable cells for use in integrated circuits |
US8390269B2 (en) * | 2010-10-07 | 2013-03-05 | Raytheon Company | Non-destructive determination of functionality of an unknown semiconductor device |
US8990675B2 (en) | 2011-10-04 | 2015-03-24 | Microsoft Technology Licensing, Llc | Automatic relationship detection for spreadsheet data items |
US9069748B2 (en) * | 2011-10-04 | 2015-06-30 | Microsoft Technology Licensing, Llc | Selective generation and display of data items associated with a spreadsheet |
CN103576040B (zh) * | 2012-07-24 | 2016-03-30 | 施耐德电器工业公司 | 现场电子产品的布线错误诊断排除系统及方法 |
US10180402B2 (en) | 2012-12-14 | 2019-01-15 | Sri International | Method and apparatus for conducting automated integrated circuit analysis |
KR102595789B1 (ko) * | 2021-11-11 | 2023-10-27 | 금오공과대학교 산학협력단 | 전자 회로도 영상의 자동인식 및 네트리스트 변환 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63291169A (ja) * | 1987-05-22 | 1988-11-29 | Matsushita Electric Ind Co Ltd | 回路図出力方法 |
US5513118A (en) * | 1993-08-25 | 1996-04-30 | Nec Usa, Inc. | High level synthesis for partial scan testing |
US5694481A (en) * | 1995-04-12 | 1997-12-02 | Semiconductor Insights Inc. | Automated design analysis system for generating circuit schematics from high magnification images of an integrated circuit |
CA2216589C (en) * | 1996-09-27 | 2001-12-04 | Semiconductor Insights Inc. | Computer-assisted design analysis method for extracting device and interconnect information |
CA2216900C (en) * | 1996-10-01 | 2001-12-04 | Semiconductor Insights Inc. | Method to extract circuit information |
JP3426919B2 (ja) * | 1997-07-28 | 2003-07-14 | シャープ株式会社 | 図形作成装置 |
JP2000266706A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | 検査装置および検査方法 |
US6536018B1 (en) * | 2000-06-05 | 2003-03-18 | The University Of Chicago | Reverse engineering of integrated circuits |
JP2002032427A (ja) * | 2000-07-19 | 2002-01-31 | Nec Microsystems Ltd | Lsiの接続検証装置、接続検証方法および接続検証プログラムを記録した媒体 |
-
2002
- 2002-12-17 WO PCT/US2002/040429 patent/WO2004061725A1/en active Application Filing
- 2002-12-17 AU AU2002357881A patent/AU2002357881A1/en not_active Abandoned
- 2002-12-17 CN CNB028300424A patent/CN100392660C/zh not_active Expired - Fee Related
- 2002-12-17 JP JP2004564618A patent/JP4528134B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1714355A (zh) | 2005-12-28 |
JP2006513560A (ja) | 2006-04-20 |
AU2002357881A1 (en) | 2004-07-29 |
CN100392660C (zh) | 2008-06-04 |
WO2004061725A1 (en) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7503021B2 (en) | Integrated circuit diagnosing method, system, and program product | |
US7315990B2 (en) | Method and system for creating, viewing, editing, and sharing output from a design checking system | |
US9984195B1 (en) | Hierarchical visualization-based analysis of integrated circuits | |
US8635582B2 (en) | Navigating analytical tools using layout software | |
JP4528134B2 (ja) | 集積回路診断方法、およびそのプログラム | |
US6907583B2 (en) | Computer aided method of circuit extraction | |
US20030193521A1 (en) | Rapid GUI refacing of a legacy application | |
US20090273597A1 (en) | User interface screen layout analysis using hierarchical geometric features | |
JP2003100826A (ja) | 検査データ解析プログラムと検査装置と検査システム | |
US7207018B2 (en) | Method and apparatus for locating short circuit faults in an integrated circuit layout | |
JP5908501B2 (ja) | ドキュメントのマルチパスシンボルおよびコンポーネントベースのビジュアルオブジェクト検索方法 | |
JP2005202928A (ja) | レイアウト処理装置、レイアウト処理方法、及びプログラム | |
CN112667517A (zh) | 自动化测试脚本的获取方法、装置、设备及存储介质 | |
US10055533B2 (en) | Visualization of analysis process parameters for layout-based checks | |
JP4082616B2 (ja) | 信号伝播経路描画装置、その描画方法及びプログラム | |
US20210278939A1 (en) | Medical image display control device, method, and program | |
US11193974B2 (en) | Failure diagnostic apparatus and failure diagnostic method | |
US6289493B1 (en) | Layout editor and its text generating method | |
JP2017146729A (ja) | 情報処理装置、操作支援方法および操作支援プログラム | |
JP2024155097A (ja) | 検査レベル設定システム及びプログラム | |
TWI815070B (zh) | 利用結合有發射顯微鏡影像的cad資料作發射間相關的方法、系統及電腦可讀取媒體 | |
KR20050094402A (ko) | 집적 회로 진단 방법, 시스템, 및 프로그램 제품 | |
JP2941033B2 (ja) | 回路情報表示装置 | |
JP2998674B2 (ja) | 設計作業における文書作成支援装置 | |
JP2004309498A (ja) | プリント回路基板の故障解析装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071211 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20090914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |