JP4515339B2 - 組電池のための異常電圧検出装置 - Google Patents

Description

本発明は、組電池のための異常検出装置に関し、特に、組電池の電圧異常を検出するための異常電圧検出装置に関する。

電気自動車（ＰＥＶ：Pure Electric Vehicle）やハイブリッド車両（ＨＥＶ：Hybrid Electric Vehicle）等の電動車両に、モータの動力源及び各種負荷の駆動源として、エネルギー密度、出力密度、サイクル寿命等の基本特性に優れている密閉型のニッケル−金属水素化物電池（以下、「ニッケル−水素電池」と言う。）が近年注目され、実用化への開発がすすんでいる。この電池を電動車両用電源として用いる場合、所定の駆動出力を得るためには１００Ｖ〜３５０Ｖ程度の総電圧が必要となる。ニッケル−水素電池は、電池を構成する最小単位である単電池（即ち、１セル）の出力電圧が１．２Ｖ程度であるため、１つのニッケル−水素電池からなるセル又は複数のセルからなる電池ブロックを、複数個直列接続した組電池によって所要の総電圧を得る。

組電池を構成するセルの温度は均一ではなく、特に自動車のような使用環境では、セル間の温度格差が生じやすい。また、製造工程やその後の使用状態によって、セル毎に残存容量及び充電効率（供給電気量に対して蓄電される電気量の比）が異なる。従って、組電池を構成するセルの実際の残存容量（ＳＯＣ：State of Charge）には、ばらつきがあり、組電池として使用できる容量の範囲が狭まっていく。即ち、組電池の寿命が見かけ上、大きく低下していく。組電池においては、組電池を構成するセル又は電池ブロック毎に電圧を検出し、その電圧に異常があるか否かを検出し、充放電制御を行うことが重要である。

特許文献１に、従来例の組電池の過電圧検出装置が開示されている。従来例の過電圧検出装置は、組電池を構成するセル（電池ブロック）毎に過電圧を検出できると共に、過電圧検出機能の正常・異常を判定できる。

特開平９−１５９７０１号公報。

電動車両においては、組電池を含む高電圧回路は危険防止のためシャーシから電気的に絶縁されている。一方、組電池の充放電を制御するマイクロコンピュータ等を含む低電圧回路は、シャーシが基準電位である。従って、組電池を構成する電池ブロック又はセルの高電圧が、直接マイクロコンピュータなどの低電圧回路に印加されない回路構成が必要となる。さらに、電動車両用の組電池では、最も電位が高いセルと最も電位が低いセルとの間の電位差が２００Ｖ以上にも達する。それ故に、各セルに対応する過電圧検出回路の入出力電圧レベル及び制御信号の全てを一緒に取り扱うことができない。従来例の過電圧検出装置は、セル毎に入力端子対と出力端子対とが互いに電気的に絶縁された入力用伝達素子及び出力用伝達素子を設け、それらの伝達素子を通じてセル毎に制御信号等の入力信号を外部から入力し、セル毎の過電圧検出信号を出力した。

しかしながら一般に、入力端子対と出力端子対とが互いに電気的に絶縁された伝達素子（例えば、フォトカプラ）は高価でサイズが大きい。従来例の過電圧検出装置はセルの数の整数倍の、入力端子対と出力端子対とが互いに電気的に絶縁された伝達素子を有する故に、高価でサイズが大きいという課題を有していた。

本発明の目的は以上の問題点を解決し、複数の電池ブロックを直列接続して構成された組電池のための異常電圧検出装置であって、従来技術に比較して小型で安価な異常電圧検出装置を提供することである。

第１の発明に係る組電池のための異常電圧検出装置は、複数の二次電池からなる電池ブロックを複数直列接続して構成された組電池の電圧異常を検出するための異常検出装置において、上記各電池ブロックに設けられ、対応する上記各電池ブロックの電圧に基づいて、その電池ブロックの電圧について、第１の所定値を超えた過充電異常及び第２の所定値を下回った過放電異常のいずれかの電圧異常であるか、又は電圧正常であるかを検出し、検出した電圧異常又は電圧正常の情報を含む異常検出信号を発生して出力する複数の信号検出部と、上記電池ブロックごとに発生された異常検出信号に基づいて、電圧異常の電池ブロックがあるか否かの情報を含む異常検出情報信号を、前記組電池の電圧よりも高い耐圧を有するトランジスタを介して発生する信号発生部と、互いに電気的に絶縁された入力端子対と出力端子対とを有し、上記異常検出情報信号を外部装置に伝達する一つの第１の伝達素子とを備え、上記信号発生部は、上記各電池ブロックの異常検出信号のうち少なくとも一つに電圧異常の情報が含まれている場合には上記第１の伝達素子をオンにする異常検出情報信号を発生し、上記複数の異常検出信号のいずれにも電圧異常の情報が含まれていない場合には上記第１の伝達素子をオフにする異常検出情報信号を発生することを特徴とする。

上記異常電圧検出装置においては、サイズが大きく高価な入力端子対と出力端子対とが互いに電気的に絶縁された伝達素子を１つしか使用しないので、従来よりも小型で、安価である。また、異常検出情報信号を入力した外部装置（例えば、マイクロコンピュータ）は、例えば電圧異常の電池ブロックが発生したことをユーザに表示する。なお、異常電圧は、電池ブロックの電圧が第１の所定値を超えた過充電異常であること、又は電池ブロックの電圧が第２の所定値を下回った過放電異常であることである。ここで、電池の故障モードとしては、寿命やセルケースの欠損による内部抵抗上昇、セル短絡等も考えられるが、いずれも正常のセルより電圧が高く若しくは低くなることから、過充電異常若しくは過放電異常と同じ電圧挙動として検出可能である。

第２の発明に係る組電池のための異常電圧検出装置は、複数の二次電池からなる電池ブロックを複数直列接続して構成された組電池の電圧異常を検出するための異常検出装置において、上記各電池ブロックに設けられ、対応する上記各電池ブロックの電圧に基づいて、その電池ブロックの電圧について、第１の所定値を超えた過充電異常及び第２の所定値を下回った過放電異常のいずれかの電圧異常であるか、又は電圧正常であるかを検出し、検出した電圧異常又は電圧正常の情報を含む異常検出信号を発生して出力する複数の信号検出部と、上記電池ブロックごとに発生された異常検出信号に基づいて、上記各異常検出信号の情報を含む異常検出情報信号を発生して出力する信号変換部と、互いに電気的に絶縁された入力端子対と出力端子対とを有し、上記異常検出情報信号を外部装置に伝達する一つの第１の伝達素子とを備え、上記電池ブロックごとの異常検出信号はパラレル信号であり、上記異常検出情報信号はシリアル信号であり、上記信号変換部はパラレル／シリアル変換器を含むものであり、該パラレル／シリアル変換器は、上記複数の異常検出信号の全てが入力されるとともに上記複数の異常検出信号を上記異常検出情報信号にパラレル／シリアル変換して上記第１の伝達素子へと出力し、上記信号変換部は、上記パラレル／シリアル変換器の前段に設けられ、上記各異常検出信号をそれぞれ各変換電圧レベルに変換して上記パラレル／シリアル変換器に出力するレベル変換部を含むことを特徴とする。

上記異常電圧検出装置において、電池ブロック毎の異常検出信号の情報を含む異常検出情報信号を出力できる。異常検出情報信号を入力した外部装置（例えば、マイクロコンピュータ）は、例えば異常が検出された電池ブロックに対して所定の制御（例えば過充電された電池ブロックを放電させること）を行うことができる。また、サイズが大きく高価な入力端子対と出力端子対とが互いに電気的に絶縁された伝達素子を２つしか使用しないので、従来技術に比較して小型で、安価である。

また、上記の異常電圧検出装置において、上記各変換電圧レベルは互いに実質的に同一であり、上記レベル変換部は、上記各異常検出信号の電圧レベルを、抵抗分圧回路によって上記各変換電圧レベルにそれぞれ変換することを特徴とする。

各信号検出部が出力する異常検出信号の電圧は個々に異なる。上記の構成により、レベル変換部は、各信号検出部が出力する異常検出信号の電圧を各変換電圧レベルに変換できる。分圧部は、典型的には複数（通常２個）の抵抗で構成される。

上記異常電圧検出装置において、上記各変換電圧レベルは互いに実質的に同一であり、上記レベル変換部は、上記各異常検出信号の電圧レベルを、トランジスタの端子間電圧差を利用したレベル変換回路によって上記各変換電圧レベルにそれぞれ変換することを特徴とする。

また、上記異常電圧検出装置において、上記各変換電圧レベルは互いに実質的に同一であり、上記レベル変換部は、上記複数の異常検出信号のうちの少なくとも１つの異常検出信号の電圧レベルを、トランジスタの端子間電圧差を利用したレベル変換回路によって上記変換電圧レベルにそれぞれ変換することを特徴とする。

さらに、上記の異常電圧検出装置において、上記レベル変換回路は、上記異常検出信号の電圧レベルを、上記電池ブロックの端子間電圧を単位電圧として、上記単位電圧ずつ段階的に降圧して上記変換電圧レベルに変換することを特徴とする。

また、上記異常電圧検出装置において、上記レベル変換回路は、上記複数の電池ブロックのうちの第１の電池ブロックに係る上記異常検出信号の電圧レベルを、上記電池ブロックの端子間電圧を単位電圧として、上記単位電圧だけ降圧して上記変換電圧レベルに変換する第１のレベル降下回路と、上記複数の電池ブロックのうちの第２の電池ブロックに係る上記異常検出信号の電圧レベルを上記複数単位電圧だけ降圧して上記変換電圧レベルに変換する第２のレベル降下回路とを含むことを特徴とする。

さらに、上記異常電圧検出装置において、上記複数の電池ブロックのうちの第３の電池ブロックに係る上記異常検出信号の電圧レベルを上記複数単位電圧だけ降圧した後、上記単位電圧だけ降圧して上記変換電圧レベルに変換する第３のレベル降下回路をさらに含むことを特徴とする。

上記異常電圧検出装置において、総電圧が１００Ｖ〜３５０Ｖ程度である組電池の各電池ブロックの電圧を、変換電圧レベルに変換するレベル変換部は、通常高価で大型の高耐圧スイッチング素子を多数有する。本発明によれば、レベル変換部が安価で小型の低耐圧のスイッチング素子のみによって構成される。従って、従来技術に比較して安価で小型の組電池のための異常電圧検出装置を実現できるという作用を有する。

上記異常電圧検出装置において、互いに電気的に絶縁された入力端子対と出力端子対とを有し、上記外部装置が発生した出力指令信号を上記パラレル／シリアル変換器に伝達する第２の伝達素子をさらに備え、上記パラレル／シリアル変換器は、上記出力指令信号に基づいて、上記異常検出情報信号の発生及び出力を開始する。

従って、本発明に係る組電池のための異常電圧検出装置によれば、組電池を構成する複数の電池ブロックの電圧異常又は電圧正常をそれぞれ検出し、各電池ブロックの電圧異常又は電圧正常の情報を含む異常検出情報信号を発生して出力する。それ故、従来技術に比較して回路規模が小さく安価な異常電圧検出装置を実現できるという有利な効果を奏する。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

実施形態１．
図１を用いて、本発明の実施形態１に係る組電池のための異常電圧検出装置１００を説明する。図１は、本発明の実施形態１に係る組電池のための異常電圧検出装置の概略構成を示すブロック図である。

図１において、１０は組電池、１００は異常電圧検出装置、１９０はマイクロコンピュータである。組電池１０、異常電圧検出装置１００及びマイクロコンピュータ１９０は全て電動車両に搭載される。組電池１０の直流電力は、インバータ（図示しない）によって交流電力に変換され、モータ（図示しない）を駆動し、電動車両を走行させる。

組電池１０は、ｎ個（ｎは２以上の正整数。図１ではｎ＝２０である。）の電池ブロックＢ１〜Ｂｎを直列接続したものである。各電池ブロックＢ１〜Ｂｎはさらに複数（１２個）の二次電池セルｂ１〜ｂｍ（ｍは２以上の正整数。図１ではｍ＝１２である。）の直列接続体により構成されている。この構成により、組電池１０は、全体として２４０セルの組電池となる。実施形態１において、各セルｂ１〜ｂｍは公称電圧１．２Ｖのニッケル−水素電池であり、各電池ブロックから１４．４Ｖ、組電池１０から総公称電圧２８８Ｖが得られる。なお、本明細書では、組電池１０の高電位側を上位、低電位側を下位と呼び、最下位の電池ブロックをＢ１、最上位の電池ブロックをＢｎとする。

異常電圧検出装置１００は、異常電圧検出回路Ｓ１〜Ｓｎ、信号発生回路１５０及びフォトカプラＰ１を有する。信号発生回路１５０は、ｐｎｐトランジスタＱ１１、Ｑ２１、Ｑ３１、…及びＱｎ１、ｎｐｎトランジスタＱ１２、Ｑ２２、Ｑ３２、…及びＱｎ２、抵抗Ｒ１〜Ｒｎ、フォトカプラＰ１、抵抗ＲＰを有する。

各異常電圧検出回路Ｓ１〜Ｓｎは電池ブロックＢ１〜Ｂｎ毎に設けられる。各異常電圧検出回路Ｓ１〜Ｓｎは、対応する電池ブロックの正負極端子間電圧が第１の所定値を超えて過充電状態になったことを検出し、第２の所定値を下回って過放電状態になったことを検出する。第１の所定値は、電池ブロックの端子間電圧（１４．４Ｖ）よりも大きい値、例えば１６．０Ｖに設定される。第２の所定値は、電池ブロックの端子間電圧よりも小さい値、例えば１４．０Ｖに設定される。異常電圧検出回路Ｓ１〜Ｓｎは、対応する電池ブロックの過充電又は過放電異常を検出すると、ローレベルの異常検出信号ｄ１〜ｄｎをそれぞれ発生して出力する。異常電圧検出回路Ｓ１〜Ｓｎは、対応する電池ブロックの電圧が正常であることを検出すると、ハイレベルの異常検出信号ｄ１〜ｄｎをそれぞれ発生して出力する。異常電圧検出回路Ｓ１〜Ｓｎは、対応する電池ブロックの電圧に基づいて、その電池ブロックの電圧異常又は電圧正常を検出し、検出した電圧異常又は電圧正常の情報を含む異常検出信号ｄ１〜ｄｎをそれぞれ発生して出力する。

実施形態１において各異常電圧検出回路Ｓ１〜Ｓｎの出力段は、ｎｐｎトランジスタＱ１〜Ｑｎでそれぞれ構成される。ｎｐｎトランジスタＱ１〜Ｑｎのエミッタ端子は対応する電池ブロックの負極端子にそれぞれ接続される。各ｎｐｎトランジスタＱ１〜Ｑｎのコレクタ端子を、それぞれ異常電圧検出回路Ｓ１〜Ｓｎの出力端子とする。異常電圧検出回路Ｓ１〜Ｓｎが対応する電池ブロックの異常電圧を検出すると、出力段であるｎｐｎトランジスタＱ１〜Ｑｎがオンする。対応する電池ブロックの電圧が正常である場合、異常電圧検出回路Ｓ１〜Ｓｎの出力段であるｎｐｎトランジスタＱ１〜Ｑｎはオフである。

ｐｎｐトランジスタＱｋ１（１≦ｋ≦ｎ）及びｎｐｎトランジスタＱｋ２のペアは、電圧レベル変換・電流増幅回路を構成する。

異常電圧検出回路Ｓ１の出力端子（ｎｐｎトランジスタＱ１のコレクタ端子）はｐｎｐトランジスタＱ１１のベース端子に接続される。ｐｎｐトランジスタＱ１１のエミッタ端子が電池ブロックＢ１の正極端子に接続され、コレクタ端子がｎｐｎトランジスタＱ１２のベース端子に接続される。ｎｐｎトランジスタＱ１２のエミッタ端子は抵抗Ｒ１を介して電池ブロックＢ１の負極端子に接続される。

異常電圧検出回路Ｓ２の出力端子（ｎｐｎトランジスタＱ２のコレクタ端子）はｐｎｐトランジスタＱ２１のベース端子に接続される。ｐｎｐトランジスタＱ２１のエミッタ端子が電池ブロックＢ２の正極端子に接続され、コレクタ端子がｎｐｎトランジスタＱ２２のベース端子に接続される。ｎｐｎトランジスタＱ２２のエミッタ端子は抵抗Ｒ２を介して電池ブロックＢ２の負極端子に接続される。

以下、異常電圧検出回路Ｓ３、Ｓ４…及びＳｎの出力端子も、ｎｐｎトランジスタ、ｐｎｐトランジスタ及び抵抗からなる回路に異常検出回路Ｓ１、Ｓ２と同様に接続される。異常電圧検出回路Ｓｎの出力端子（ｎｐｎトランジスタＱｎのコレクタ端子）はｐｎｐトランジスタＱｎ１のベース端子に接続される。ｐｎｐトランジスタＱｎ１のエミッタ端子が電池ブロックＢｎの正極端子に接続され、コレクタ端子がｎｐｎトランジスタＱｎ２のベース端子に接続される。ｎｐｎトランジスタＱｎ２のエミッタ端子は抵抗Ｒｎを介して電池ブロックＢｎの負極端子に接続される。

フォトカプラＰ１は、発光ダイオードとフォトトランジスタの対で構成される。フォトカプラＰ１は、入力端子対と出力端子対とが互いに電気的に絶縁された、第１の伝達素子を構成する。

各ｎｐｎトランジスタＱ１２、Ｑ２２、Ｑ３２、…及びＱｎ２のコレクタ端子は、１本の電気配線によって抵抗ＲＰとフォトカプラＰ１の入力ダイオードとの直列接続回路にワイヤードＯＲ接続される。即ち、いずれかのｎｐｎトランジスタＱｋ２（１≦ｋ≦ｎ）がオンすると、フォトカプラＰ１の入力発光ダイオードと抵抗ＲＰとの直列接続回路に電流が流れて、フォトカプラＰ１の入力発光ダイオードが発光する。フォトカプラＰ１は、ｎ個の異常検出信号ｄ１〜ｄｎを入力し、電圧異常の電池ブロックがあるか否かの情報を含む異常検出情報信号ｄｔを発生し、マイクロコンピュータ１９０に出力する。異常検出情報信号ｄｔは、電圧異常の電池ブロックがある場合にはローレベル、電圧異常の電池ブロックが一つもない場合にはハイレベルの信号である。

１つの電池ブロックの端子間電圧を単位電圧とする。例えば、ｎｐｎトランジスタＱｎ２がオンすると、抵抗ＲＰ、フォトカプラＰ１の入力発光ダイオード、ｎｐｎトランジスタＱｎ２、抵抗Ｒｎには１単位電圧が印加される。例えば、ｎｐｎトランジスタＱ１２がオンすると、抵抗ＲＰ、フォトカプラＰ１の入力発光ダイオード、ｎｐｎトランジスタＱ１２、抵抗Ｒ１にはｎ単位電圧が印加される。抵抗Ｒ１〜Ｒｎの値はそれぞれ異なっており、どのｎｐｎトランジスタＱｋ２（１≦ｋ≦ｎ）が導通しても、フォトカプラＰ１の入力発光ダイオードに流れる電流がほぼ一定になるように設定されている。

抵抗ＲＰは複数のｎｐｎトランジスタＱｋ２（１≦ｋ≦ｎ）が導通した場合に、フォトカプラＰ１の入力発光ダイオードに流れる電流を制限するための素子である。抵抗ＲＰに代えて、定電流回路を用いても良い。製品の品質上の問題がなければ、抵抗ＲＰはなくても良い。

マイクロコンピュータ１９０は、図示しない低電圧電源（例えば、出力電圧が１２Ｖの鉛蓄電池）によって駆動される。異常電圧検出装置１００の出力信号である異常検出情報信号ｄｔは、１つのフォトカプラＰ１のフォトトランジスタを介してマイクロコンピュータ１９０に入力される。マイクロコンピュータ１９０は、フォトカプラＰ１によって、高電圧の組電池１０から電気的に絶縁されている。

以上のように構成される異常電圧検出装置１００の動作を説明する。電池ブロックＢ１が過充電又は過放電異常である場合の、異常電圧検出装置１００の動作を説明する。異常電圧検出回路Ｓ１が電池ブロックＢ１の過充電又は過放電を検出すると、ｎｐｎトランジスタＱ１がオンする。ｐｎｐトランジスタＱ１１にベース電流が流れ、ｐｎｐトランジスタＱ１１もオンする。さらに、ｐｎｐトランジスタＱ１１のエミッタからコレクタを介してｎｐｎトランジスタＱ１２のベースにベース電流が流れる。ｎｐｎトランジスタＱ１２がオンする。この結果、抵抗ＲＰ及び抵抗Ｒ１に電流が流れ、異常電圧検出装置１００はフォトカプラＰ１を介してマイクロコンピュータ１９０に異常検出情報信号ｄｔを出力する。

以下、電池ブロックＢ１が過充電又は過放電異常である場合と同様に、異常電圧検出回路Ｓｋ（１≦ｋ≦ｎ）が対応する電池ブロックの過充電又は過放電を検出すると、対応するｎｐｎトランジスタＱｋ２がオンする。即ち、異常電圧検出回路Ｓｋはローレベルの異常検出信号ｄｋを出力する。少なくとも１つの異常電圧検出回路からローレベルの異常検出信号が出力されると、信号発生回路１５０はローレベルの異常検出情報信号ｄｔを発生する。従って、フォトカプラＰ１の入力発光ダイオードと抵抗ＲＰとの直列接続回路に電流が流れて、フォトカプラＰ１の入力発光ダイオードが発光する。発光ダイオードの光を入力して、フォトカプラＰ１の出力フォトトランジスタがオンする。フォトカプラＰ１は、電圧異常の電池ブロックがあるという情報を、マイクロコンピュータ１９０に伝達する。マイクロコンピュータ１９０はフォトカプラＰ１のフォトトランジスタがオンの状態であることを検出すると、異常電圧の電池ブロックがあることの表示、組電池１０への充電電流又は放電電流の制限等、所定の制御を行うことができる。

全ての電池ブロックＢ１〜Ｂｎが正常である（過充電異常でも過放電異常でもない）場合、ｎｐｎトランジスタＱ１〜Ｑｎ、ｐｎｐトランジスタＱ１１〜Ｑｎ１、ｎｐｎトランジスタＱ１２〜Ｑｎ２が全てオフのままである。即ち、すべての異常電圧検出回路Ｓｋがハイレベルの異常検出信号ｄｋを出力する。従って、信号発生回路１５０は、ハイレベルの異常検出情報信号ｄｔを発生し、抵抗ＲＰに電流が流れない。フォトカプラＰ１の入力発光ダイオードは発光せず、フォトカプラＰ１の出力フォトトランジスタはオフのままである。マイクロコンピュータ１９０はフォトカプラＰ１のフォトトランジスタがオフの状態であることを検出すると、すべての電池ブロックＢ１〜Ｂｎが正常であることを表示する。

なお、ｎｐｎトランジスタＱ１２〜Ｑｎ２には、対応する電池ブロックの負極端子電圧と最上位の電池ブロックＢｎの正極端子電圧の電圧差近くの電圧がかかる。従って、ｎｐｎトランジスタＱ１２〜Ｑｎ２（又は少なくともその一部）には、数百Ｖ程度の耐圧を有する高耐圧のトランジスタを使用する。ｐｎｐトランジスタＱ１１〜Ｑｎ１には、対応する電池ブロックの正負極端子間電圧程度の電圧（実施形態１においては、１４．４Ｖ）しかかからないので、数十Ｖ程度の耐圧を有する安価な低耐圧の素子を使用できる。

本発明の実施形態１に係る組電池のための異常電圧検出装置は、サイズが大きく高価な絶縁素子（フォトカプラ）を１つしか使用しない。従って、本発明の実施形態１に係る組電池のための異常電圧検出装置は、従来技術に比較して小型で、安価である。
なお、ｎｐｎトランジスタＱ１２、Ｑ２２、Ｑ３２、…及びＱｎ２はワイヤードＯＲ回路を構成した。ワイヤードＯＲ接続に代えて、例えばＯＲ論理回路を用いても良い。

ｐｎｐトランジスタＱｋ１（１≦ｋ≦ｎ）及びｎｐｎトランジスタＱｋ２のペアからなる電圧レベル変換・電流増幅回路は、異常電圧検出回路Ｓｋが電圧異常を検出するとローレベルを出力した。これに代えて、電圧レベル変換・電流増幅回路は異常電圧検出回路Ｓｋが電圧異常を検出するとハイレベルを出力しても良い。例えばｐｎｐトランジスタＱｋ１（１≦ｋ≦ｎ）を高耐圧で高い電流増幅率の素子で構成し、ｐｎｐトランジスタＱｋ１のコレクタを、フォトカプラＰ１の入力発光ダイオードのアノード側に接続しても良い。抵抗ＲＰとフォトカプラＰ１との直列接続回路の他端は、最下位の電池ブロックＢ１の負極端子に接続する。

実施形態２．
図２は、本発明の実施形態２に係る組電池のための異常電圧検出装置の概略構成を示すブロック図である。図２において、図１と共通する部分には共通の符号を使用し、その説明を省略する。

実施形態１に係る異常電圧検出装置１００は、組電池１０を構成する電池ブロックＢ１〜Ｂｎの少なくとも１つが過充電又は過放電異常である場合に、異常検出情報信号ｄｔを出力した。異常検出情報信号ｄｔには、異常な電池ブロックを特定するための情報は含まれていない。実施形態２に係る組電池のための異常電圧検出装置２００は、異常な電池ブロックがどれであるかという情報を異常検出情報信号ｄｔ２に含めて、出力できるようにしたものである。

図２を用いて、本発明の実施形態２に係る組電池のための異常電圧検出装置２００を説明する。図２において、１０は組電池、２００は異常電圧検出装置、２９０はマイクロコンピュータである。組電池１０、異常電圧検出装置２００及びマイクロコンピュータ２９０は全て電動車両に搭載される。組電池１０の直流電力は、インバータ（図示しない）によって交流電力に変換され、モータ（図示しない）を駆動し、電動車両を走行させる。

異常電圧検出装置２００は、異常電圧検出回路Ｓ１〜Ｓｎ、信号変換回路２６０、フォトカプラＰＤ及びＰＲを有する。信号変換回路２６０は、レベル変換回路２１０及びパラレル入力／シリアル出力レジスタ２５０を有する。

パラレル入力／シリアル出力レジスタ２５０は、電池ブロックＢ１〜Ｂｎの個数（ｎ個）と同数のパラレル入力端子Ｘ１〜Ｘｎ、データ出力端子ＤＡＴＡ、リセット端子（出力指令信号入力端子）ＲＳＴ、接地端子ＧＮＤ、クロック発振器２５１を有する。接地端子ＧＮＤは、最下位の電池ブロックＢ１の負極端子に接続される。電池ブロックＢ１の負極端子の電圧レベルをＶｒｅｆとする。パラレル入力／シリアル出力レジスタ２５０は、最下位の電池ブロックＢ１の正極端子電圧を図示しないＤＣ／ＤＣコンバータによって変換した直流電圧を、駆動電圧として電源電圧端子（図示しない）に入力する。

異常電圧検出回路Ｓ１〜Ｓｎが対応する電池ブロックの異常電圧を検出すると、出力段であるｎｐｎトランジスタＱ１〜Ｑｎがオンする。すなわち、各異常電圧検出回路Ｓ１〜Ｓｎは、対応する電池ブロックの過充電状態又は過放電状態を検出すると、ローレベルの各異常検出信号ｄ１〜ｄｎをそれぞれ発生して出力する。異常電圧検出回路Ｓ１〜Ｓｎの出力信号である異常検出信号ｄ１〜ｄｎの電圧レベルは、それぞれ、対応する電池ブロックの負極端子電圧程度である。最上位の異常電圧検出回路Ｓｎの出力信号である異常検出信号ｄｎと、最下位の異常電圧検出回路Ｓ１の出力信号である異常検出信号ｄ１との、電圧レベルの差は数百Ｖに達する。従って、異常電圧検出回路Ｓ１〜Ｓｎの出力信号ｄ１〜ｄｎを直接パラレル入力／シリアル出力レジスタ２５０のパラレル入力端子Ｘ１〜Ｘｎにそれぞれ入力すると、異常検出信号ｄ１〜ｄｎの電圧レベルは、パラレル入力／シリアル出力レジスタ２５０の入力端子の耐圧限度を超える。レベル変換回路２１０は、異常電圧検出回路Ｓ１〜Ｓｎの出力信号ｄ１〜ｄｎの電圧レベルを、後段のパラレル入力／シリアル出力レジスタ２５０のパラレル入力端子Ｘ１〜Ｘｎの入力電圧レベルにそれぞれ変換する。実施形態２においては、電池ブロックＢ１の負極端子の電圧Ｖｒｅｆを基準とする変換電圧レベルに、降圧する。異常検出信号ｄ１〜ｄｎの各変換電圧レベルは、互いに実質的に同一である。

レベル変換回路２１０の構成及び動作を説明する。異常電圧検出回路Ｓ１の出力端子（ｎｐｎトランジスタＱ１のコレクタ端子）はｐｎｐトランジスタＱ１３のベース端子に接続される。ｐｎｐトランジスタＱ１３のエミッタ端子は電池ブロックＢ１の正極端子に接続され、コレクタ端子は抵抗Ｒ１１及びＲ１２を介して電池ブロックＢ１の負極端子に接続される。抵抗Ｒ１１とＲ１２との接続点は、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ１に接続される。

異常電圧検出回路Ｓ１が電池ブロックＢ１の過充電又は過放電を検出すると、ｎｐｎトランジスタＱ１がオンする。異常電圧検出回路Ｓ１はローレベルの異常検出信号ｄ１を出力する。ｐｎｐトランジスタＱ１３のベース電流が流れ、ｐｎｐトランジスタＱ１３がオンする。その結果、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ１にハイレベル（５Ｖ）の信号が与えられる。なお、抵抗Ｒ１１とＲ１２の抵抗値は、異常電圧検出回路Ｓ１の出力信号ｄ１がローレベルの時に、抵抗Ｒ１１とＲ１２の接続点の電圧がパラレル入力／シリアル出力レジスタ２５０のグラウンドレベル（電池ブロックＢ１の負極端子電圧Ｖｒｅｆ）に対して５Ｖ（パラレル入力／シリアル出力レジスタ２５０の電源電圧）程度になるように選択される。

異常電圧検出回路Ｓ２〜Ｓｎの出力信号である異常検出信号ｄ２〜ｄｎも、それぞれｐｎｐトランジスタＱ２３〜Ｑｎ３のベース端子に与えられる。導通時のｐｎｐトランジスタＱ２３〜Ｑｎ３のコレクタ端子電圧は、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ２〜Ｘｎにおいて、グラウンドレベル（電池ブロックＢ１の負極端子電圧Ｖｒｅｆ）に対して５Ｖ（パラレル入力／シリアル出力レジスタ２５０の電源電圧）程度になるように、抵抗Ｒ２１とＲ２２、Ｒ３１とＲ３２、…及びＲｎ１とＲｎ２によってそれぞれ分圧され、対応する入力端子Ｘ２〜Ｘｎにそれぞれ与えられる。抵抗Ｒ１１〜Ｒｎ２の値はそれぞれ異なっている。

異常電圧検出回路Ｓ１〜Ｓｎは、対応する電池ブロックが過充電異常でも過放電異常でもない正常な状態である場合、ハイレベルの異常検出信号ｄ１〜ｄｎをそれぞれ発生して出力する。従って、対応するｐｎｐトランジスタＱ１３〜Ｑｎ３がオフのままであり、対応する入力端子Ｘ１〜Ｘｎは全てローレベルである。なお、ｐｎｐトランジスタＱ１３〜Ｑｎ３には、最大で数百Ｖの電圧が印加されるため、高耐圧のトランジスタを使用する。

マイクロコンピュータ２９０は、フォトカプラＰＲを介して、パラレル入力／シリアル出力レジスタ２５０のリセット端子ＲＳＴに、出力指令信号としてリセット信号Ｓｒｅｓを出力する。マイクロコンピュータ２９０は、フォトカプラＰＤを介して、パラレル入力／シリアル出力レジスタ２５０が出力するシリアル出力データ信号である異常検出情報信号ｄｔ２を入力する。マイクロコンピュータ２９０は、フォトカプラＰＤ及びＰＲによって、高電圧の組電池１０から電気的に絶縁されている。

マイクロコンピュータ２９０は、クロック発振器２９１を内蔵する。パラレル入力／シリアル出力レジスタ２５０は、クロック発振器２５１を内蔵する。クロック発振器２５１、２９１は、マイクロコンピュータ２９０が出力するリセット信号Ｓｒｅｓの立ち上がりエッジで自動的に同一周波数のクロックの出力を同時に開始する。

フォトカプラＰＤは、入力端子対と出力端子対とが互いに電気的に絶縁された第１の伝達素子を構成する。フォトカプラＰＤは、パラレル入力／シリアル出力レジスタ２５０の出力信号である異常検出情報信号ｄｔ２を、外部のマイクロコンピュータ２９０に伝達する。フォトカプラＰＲは、入力端子と出力端子とが互いに電気的に絶縁された第２の伝達素子を構成する。フォトカプラＰＲは、マイクロコンピュータ２９０からの出力指令信号（リセット信号Ｓｒｅｓ）をパラレル入力／シリアル出力レジスタ２５０に伝達する。

マイクロコンピュータ２９０とパラレル入力／シリアル出力レジスタ２５０との動作を説明する。マイクロコンピュータ２９０は、リセット信号Ｓｒｅｓを出力する。クロック発振器２９１は、リセット信号Ｓｒｅｓの立ち上がりエッジで自動的にクロックの出力を開始する。パラレル入力／シリアル出力レジスタ２５０のリセット端子ＲＳＴは、フォトカプラＰＲを介してリセット信号Ｓｒｅｓを入力する。クロック発振器２５１は、マイクロコンピュータ２９０が出力するリセット信号Ｓｒｅｓの立ち上がりエッジで自動的にクロックの出力を開始する。

パラレル入力端子Ｘ１〜Ｘｎにおいて、電圧異常が検出された電池ブロックに対応する入力端子はハイレベルであり、電圧異常が検出されない電池ブロックに対応する入力端子はローレベルである。パラレル入力／シリアル出力レジスタ２５０はリセット信号Ｓｒｅｓを入力すると、そのリセット信号Ｓｒｅｓの立ち上がりエッジでパラレル入力端子Ｘ１〜Ｘｎの異常検出信号ｄ１〜ｄｎを、シリアル出力データ信号である異常検出情報信号ｄｔ２に変換し（シリアル出力レジスタにロードし）、クロック発振器２５１が発生するクロック信号の立ち上がりエッジのタイミングで、異常検出情報信号ｄｔ２をデータ出力端子ＤＡＴＡからフォトカプラＰＤを介して自動的に出力する。すなわち、パラレル入力／シリアル出力レジスタ２５０は、リセット信号Ｓｒｅｓに基づいて、異常検出情報信号ｄｔ２の発生及び出力を開始する。異常検出情報信号ｄｔ２は、少なくとも電池ブロックの個数ｎと同じビット数のデータビットを有する。各データビットは、異常が検出された電池ブロックに対応するクロック信号の立ち上がりエッジのタイミングでハイレベルとなる。

データ出力端子ＤＡＴＡは、異常検出情報信号ｄｔ２を出力していない時、ローレベルである。データ出力端子ＤＡＴＡが出力する、電圧が正常な電池ブロックに対応する検出信号はローレベルである。

リセット信号の立ち上がりエッジから所定のクロック期間（例えばクロック発振器２５１の１クロックの期間）が経過した後、データ出力端子ＤＡＴＡは、クロック発振器２５１の立ち上がりエッジで異常検出情報信号ｄｔ２を出力する。

マイクロコンピュータ２９０は、図示しない低電圧電源（例えば、公称電圧が１２Ｖの鉛蓄電池）によって、１２Ｖを５Ｖに変換するＤＣ−ＤＣコンバータを介して駆動される。異常電圧検出装置２００の出力信号である異常検出情報信号ｄｔ２は、フォトカプラＰＤを介してマイクロコンピュータ２９０に入力される。マイクロコンピュータ２９０は、リセット信号Ｓｒｅｓの立ち上がりエッジから所定のクロック期間（例えばクロック発振器２５１の１クロックの期間）が経過した後、クロック発振器２９１の立ち下がりエッジで異常検出情報信号ｄｔ２を入力する。クロック発振器２５１と２９１との発振開始タイミング及び発振周波数は同一であり、パラレル入力／シリアル出力レジスタ２５０とマイクロコンピュータ２９０とは同期して動作する故、マイクロコンピュータ２９０は、正確に異常検出情報信号ｄｔ２を取り込むことができる。

異常検出情報信号ｄｔ２の前後にスタートビット及び／又はストップビットを付加することもできる。例えば異常検出情報信号ｄｔ２は、４０ビットのスタートビット、少なくとも電池ブロックの個数ｎと同じビット数のデータビット、及び４０ビットのストップビットを、この順番で有する。スタートビットは、例えば３９ビットのハイレベルビットと１ビットのローレベルビットとからなる。ストップビットは、１ビットのローレベルビットと３９ビットのハイレベルビットとからなる。スタートビットとストップビットとは、マイクロコンピュータ２９０がデータ送信の開始と終了を識別するためのものである。データビット数が３８ビット以下であれば、３９ビットハイレベルが連続した場合、マイクロコンピュータ２９０は、それがスタートビット又はストップビットであると判断できる。スタートビットのビット数とストップビットのビット数とを変えても良い。これにより、マイクロコンピュータ２９０は、スタートビットとストップビットとの識別を容易にできる。

上記のように、マイクロコンピュータ２９０は所定のタイミングでリセット信号Ｓｒｅｓを異常電圧検出装置２００に送信し、異常検出情報信号ｄｔ２を受信し、電池ブロックＢ１〜Ｂｎが過充電又は過放電状態か否かを判断する。マイクロコンピュータ２９０は過充電又は過放電状態である電池ブロックを特定できるので、特定された電池ブロックに対する制御（例えば、過充電と判断された電池ブロックだけを放電させ、及び／又は過放電と判断された電池ブロックだけを充電する等）を行うことができる。

実施形態２に係る組電池のための異常電圧検出装置は、サイズが大きく高価な絶縁素子（フォトカプラ）を２つしか使用しないので、従来技術に比較して小型で、安価である。

なお、レベル変換回路２１０の構成は図２に示した回路構成に限らない。パラレル入力／シリアル出力レジスタ２５０のグラウンドレベルを最上位の電池ブロックＢｎの負極端子電圧とし、各異常電圧検出回路の出力電圧レベルを電池ブロックＢｎの負極端子の電圧を基準とする電圧レベルに昇圧してパラレル入力端子に入力するように、レベル変換回路２１０を構成しても良い。パラレル入力／シリアル出力レジスタ２５０のグラウンドレベルを任意の電池ブロックの負極端子電圧とし、各異常電圧検出回路の出力電圧レベルを昇圧又は降圧してパラレル入力端子に入力するように、レベル変換回路２１０を構成しても良い。

各異常電圧検出回路Ｓ１〜Ｓｎからの出力の電圧レベルを抵抗分割によって行う構成としたが、抵抗を使用しない手段によって（例えば定電圧降下回路を用いて）分圧しても良い。

実施形態３．
図３は、本発明の実施形態３に係る組電池のための異常電圧検出装置の概略構成を示すブロック図である。図３において、図２と共通する部分には共通の符号を使用し、その説明を省略する。

実施形態２に係る組電池のための異常電圧検出装置２００は、レベル変換回路２１０を高耐圧のｐｎｐトランジスタＱ１３〜Ｑｎ３を使用して構成した。実施形態３に係る組電池のための異常電圧検出装置３００は、レベル変換回路を高耐圧の素子を使用せずに構成したものである。

図３を用いて、本発明の実施形態３に係る組電池のための異常電圧検出装置３００を説明する。図３において、１０は組電池、３００は異常電圧検出装置、２９０はマイクロコンピュータである。組電池１０、異常電圧検出装置３００及びマイクロコンピュータ２９０は全て電動車両に搭載される。組電池１０の直流電力は、インバータ（図示しない）によって交流電力に変換され、モータ（図示しない）を駆動し、電動車両を走行させる。

実施形態３に係る異常電圧検出装置３００は、実施形態２に係る異常電圧検出装置２００（図２）の信号変換回路２６０を信号変換回路３６０に置き換えたものである。信号変換回路３６０は、信号変換回路２６０のレベル変換回路２１０を、レベル変換回路３１０に置き換えたものである。その他の構成は、実施形態２に係る異常電圧検出装置２００と同じである。なお、実施形態３において、パラレル入力／シリアル出力レジスタ２５０のパラレル入力端子Ｘ１〜Ｘｎは、対応する電池ブロックの電圧が正常である場合ハイレベルであり、対応する電池ブロックが電圧異常である場合ローレベルである（実施形態２と逆のレベル）。

レベル変換回路３１０の構成及び動作を説明する。レベル変換回路３１０は、レベル降下回路Ｌ２、Ｌ３、…及びＬｎを有する。各レベル降下回路Ｌ２、Ｌ３、…及びＬｎは、異常電圧検出回路Ｓ２、Ｓ３、…及びＳｎの出力信号である各異常検出信号ｄ２、ｄ３、…及びｄｎを、後段のパラレル入力／シリアル出力レジスタ２５０の各パラレル入力端子Ｘ２、Ｘ３、…及びＸｎの入力電圧レベル（例えば５Ｖ）に変換する。なお、実施形態３において、最下位の異常電圧検出回路Ｓ１の出力信号は、直接、レベル変換されずに入力端子Ｘ１に入力される。図３にはレベル降下回路Ｌ２、Ｌ３、Ｌ４のみを示した。

レベル降下回路Ｌ２は、ｐｎｐトランジスタ２１とｎｐｎトランジスタ２２とを備える。ｐｎｐトランジスタ２１のベース端子は異常電圧検出回路Ｓ２の出力端子（ｎｐｎトランジスタＱ２のコレクタ端子）に接続され、レベル降下回路Ｌ２の入力端子となっている。ｐｎｐトランジスタ２１のエミッタ端子は電池ブロックＢ２の正極端子と接続され、コレクタ端子はｎｐｎトランジスタ２２のベース端子と接続される。ｎｐｎトランジスタ２２のエミッタ端子は電池ブロックＢ１の負極端子と接続される。ｎｐｎトランジスタ２２のコレクタ端子は、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ２に接続され、レベル降下回路Ｌ２の出力端子となっている。

レベル降下回路Ｌ３は、２組のｐｎｐトランジスタとｎｐｎトランジスタのペアＬ３−１とＬ３−２とを備える。以下、一つのｐｎｐトランジスタと一つのｎｐｎトランジスタとのペアを“ペア”と言う。ペアＬ３−１は、ｐｎｐトランジスタ３１とｎｐｎトランジスタ３２とを備える。ペアＬ３−２は、ｐｎｐトランジスタ２１とｎｐｎトランジスタ２２とを備える。ペアＬ３−２は、レベル降下回路Ｌ２と同様の構成を有する。ｐｎｐトランジスタ３１のベース端子は異常電圧検出回路Ｓ３の出力端子（ｎｐｎトランジスタＱ３のコレクタ端子）に接続され、レベル降下回路Ｌ３の入力端子となっている。ｐｎｐトランジスタ３１のエミッタ端子は電池ブロックＢ３の正極端子と接続され、コレクタ端子はｎｐｎトランジスタ３２のベース端子と接続される。ｎｐｎトランジスタ３２のエミッタ端子は電池ブロックＢ２の負極端子に接続され、コレクタ端子はペアＬ３−２のｐｎｐトランジスタ２１のベース端子と接続される。ペアＬ３−２のｐｎｐトランジスタ２１のエミッタ端子は電池ブロックＢ２の正極端子と接続され、コレクタ端子はペアＬ３−２のｎｐｎトランジスタ２２のベース端子と接続される。ペアＬ３−２のｎｐｎトランジスタ２２のエミッタ端子は電池ブロックＢ１の負極端子と接続される。ペアＬ３−２のｎｐｎトランジスタ２２のコレクタ端子はパラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ３に接続され、レベル降下回路Ｌ３の出力端子となっている。

レベル降下回路Ｌ４は、３組のｐｎｐトランジスタとｎｐｎトランジスタのペアＬ４−１、Ｌ４−２及びＬ４−３を備える。ペアＬ４−１は、ｐｎｐトランジスタ４１とｎｐｎトランジスタ４２とを備える。ペアＬ４−２は、ｐｎｐトランジスタ３１とｎｐｎトランジスタ３２とを備える。ペアＬ４−２は、レベル降下回路Ｌ３のペアＬ３−１と同様の構成を有する。ペアＬ４−３は、ｐｎｐトランジスタ２１とｎｐｎトランジスタ２２とを備える。ペアＬ４−３は、レベル降下回路Ｌ２及びレベル降下回路Ｌ３のペアＬ３−２と同様の構成を有する。ｐｎｐトランジスタ４１のベース端子は異常電圧検出回路Ｓ４の出力端子（ｎｐｎトランジスタＱ４のコレクタ端子）に接続され、レベル降下回路Ｌ４の入力端子となっている。ｐｎｐトランジスタ４１のエミッタ端子は電池ブロックＢ４の正極端子と接続され、コレクタ端子はｎｐｎトランジスタ４２のベース端子と接続される。ｎｐｎトランジスタ４２のエミッタ端子は電池ブロックＢ３の負極端子に接続され、コレクタ端子はペアＬ４−２のｐｎｐトランジスタ３１のベース端子と接続される。ペアＬ４−２のｐｎｐトランジスタ３１のエミッタ端子は電池ブロックＢ３の正極端子と接続され、コレクタ端子はペアＬ４−２のｎｐｎトランジスタ３２のベース端子と接続される。ペアＬ４−２のｎｐｎトランジスタ３２のエミッタ端子は電池ブロックＢ２の負極端子と接続され、コレクタ端子はペアＬ４−３のｐｎｐトランジスタ２１のベース端子と接続される。ペアＬ４−３のｐｎｐトランジスタ２１のエミッタ端子は電池ブロックＢ２の正極端子と接続され、コレクタ端子はペアＬ４−３のｎｐｎトランジスタ２２のベース端子と接続される。ペアＬ４−３のｎｐｎトランジスタ２２のエミッタ端子は電池ブロックＢ１の負極端子と接続される。ペアＬ４−３のｎｐｎトランジスタ２２のコレクタ端子はパラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ４に接続され、レベル降下回路Ｌ４の出力端子となっている。

以下レベル降下回路Ｌ２〜Ｌ４と同様に、ｋ番目のレベル降下回路Ｌｋは、ｋ−１組のｎｐｎトランジスタとｐｎｐトランジスタとのペアを備える。レベル降下回路Ｌｋの入力端子は異常電圧検出回路Ｓｋの出力端子に接続される。ｐｎｐトランジスタｋ１のベース端子は異常電圧検出回路Ｓｋの出力端子（ｎｐｎトランジスタＱｋのコレクタ端子）に接続され、レベル降下回路Ｌｋの入力端子となっている。ｐｎｐトランジスタｋ１のエミッタ端子は電池ブロックＢｋの正極端子と接続され、コレクタ端子はｎｐｎトランジスタｋ２のベース端子と接続される。ｎｐｎトランジスタｋ２のエミッタ端子は電池ブロックＢ（ｋ−１）の負極端子に接続され、コレクタ端子はｐｎｐトランジスタｋ３のベース端子と接続される。ｐｎｐトランジスタｋ３のエミッタ端子は電池ブロックＢ（ｋ−１）の正極端子と接続され、コレクタ端子はｎｐｎトランジスタｋ４のベース端子と接続される。

ｎｐｎトランジスタｋ４のエミッタ端子は電池ブロックＢ（ｋ−２）の負極端子と接続される。コレクタ端子はｐｎｐトランジスタｋ５のベース端子と接続される。ｐｎｐトランジスタｋ５のエミッタ端子は電池ブロックＢ（ｋ−２）の正極端子と接続され、コレクタ端子はｎｐｎトランジスタｋ６のベース端子と接続される。ｎｐｎトランジスタｋ６のエミッタ端子は電池ブロックＢ（ｋ−３）の負極端子と接続される。以下、これを繰り返して出力電圧を電池ブロックの端子間電圧を単位電圧として１単位電圧ずつ（又は複数単位電圧ずつでも良い。）段階的に降圧して、変換電圧レベルに変換する。

最後に、ｎｐｎトランジスタ（ｋ，２ｋ−２）のエミッタ端子は電池ブロックＢ１の負極端子と接続される。ｎｐｎトランジスタ（ｋ，２ｋ−２）のコレクタ端子はパラレル入力／シリアル出力レジスタ２５０の入力端子Ｘｋに接続され、レベル降下回路Ｌｋの出力端子となっている。

レベル降下回路Ｌ２の動作を説明する。異常電圧検出回路Ｓ２が電池ブロックＢ２の異常を検出した場合、異常検出信号ｄ２はローレベルである。レベル降下回路Ｌ２の入力端子（ｐｎｐトランジスタ２１のベース端子）にｐｎｐトランジスタ２１のベース電流が流れ、ｐｎｐトランジスタ２１がオンする。これに伴い、ｎｐｎトランジスタ２２のベース端子に電流が流れ、ｎｐｎトランジスタ２２もオンする。ｎｐｎトランジスタ２２のコレクタ端子電圧（レベル降下回路Ｌ２の出力端子電圧）は、最下位の電池ブロックＢ１負極端子電圧近くまで下降する。即ち、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ２の電圧レベルがローレベルとなる。

異常電圧検出回路Ｓ２が電池ブロックＢ２の異常を検出しない場合、異常検出信号ｄ２はハイレベルである。レベル降下回路Ｌ２の入力端子（ｐｎｐトランジスタ２１のベース端子）にｐｎｐトランジスタ２１のベース電流は流れず、ｐｎｐトランジスタ２１はオフの状態である。従って、ｎｐｎトランジスタ２２もオフの状態である。パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ２は、ハイレベルになる。

以上のように、レベル降下回路Ｌ２は入力信号である異常検出信号ｄ２がローレベルの場合、異常検出信号ｄ２の電圧レベルを、パラレル入力／シリアル出力レジスタ２５０のグラウンドレベル（最下位の電池ブロックＢ１の負極端子電圧）に変換し、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ２に出力する。レベル降下回路Ｌ２は、異常検出信号ｄ２の電圧レベルを、ｐｎｐトランジスタ２１とｎｐｎトランジスタ２２の端子間電圧差を利用して変換電圧レベルに変換する。

レベル降下回路Ｌ３の動作を説明する。異常電圧検出回路Ｓ３が電池ブロックＢ３の異常を検出した場合、異常検出信号ｄ３はローレベルである。レベル降下回路Ｌ３の入力端子（ｐｎｐトランジスタ３１のベース端子）にｐｎｐトランジスタ３１のベース電流が流れ、ｐｎｐトランジスタ３１がオンする。これに伴い、ｎｐｎトランジスタ３２にベース電流が流れ、ｎｐｎトランジスタ３２もオンする。ペアＬ３−２のｐｎｐトランジスタ２１にベース電流が流れ、ｐｎｐトランジスタ２１がオンする。これに伴い、ペアＬ３−２のｎｐｎトランジスタ２２のコレクタ端子電圧（レベル降下回路Ｌ３の出力端子電圧）は、最下位の電池ブロックＢ１の負極端子電圧近くまで下降する。即ち、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ３の電圧レベルがローレベルとなる。

異常電圧検出回路Ｓ３が電池ブロックＢ３の異常を検出しない場合、異常検出信号ｄ３はハイレベルである。レベル降下回路Ｌ３の入力端子（ｐｎｐトランジスタ３１のベース端子）にｐｎｐトランジスタ３１のベース電流は流れず、ｐｎｐトランジスタ３１はオフの状態である。従って、ｎｐｎトランジスタ３２、ペアＬ３−２のｐｎｐトランジスタ２１、ペアＬ３−２のｎｐｎトランジスタ２２もオフの状態である。パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ３は、ハイレベルになる

以上のように、レベル降下回路Ｌ３において、入力信号である異常検出信号ｄ３がローレベルの場合、異常検出信号ｄ３の電圧レベルはペアＬ３−１のｐｎｐトランジスタ３１及びｎｐｎトランジスタ３２によって電池ブロックＢ２の負極端子電圧近くの電圧レベルに変換され、さらに、ペアＬ３−２のｐｎｐトランジスタ２１及びｎｐｎトランジスタ２２によって電池ブロックＢ１の負極端子電圧近くの電圧レベルに変換され、パラレル入力／シリアル出力レジスタ２５０に出力される。即ち、レベル降下回路Ｌ３は入力信号がローレベルの場合、その電圧レベルを、パラレル入力／シリアル出力レジスタ２５０のグラウンドレベル（最下位の電池ブロックＢ１の負極端子電圧）に変換し、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ３に出力する。レベル降下回路Ｌ３は、異常検出信号ｄ３の電圧レベルを、電池ブロックの端子間電圧を単位電圧として、その単位電圧ずつ段階的に降圧して変換電圧レベルに変換する。レベル降下回路Ｌ３は、ｐｎｐトランジスタ２１、３１とｎｐｎトランジスタ２２、３２の端子間電圧差を利用して、異常検出信号ｄ３の電圧レベルを降圧する。

以下、レベル降下回路Ｌ４、…及びＬｎも、レベル降下回路Ｌ２、Ｌ３と同様の動作をする。１組のｐｎｐトランジスタとｎｐｎトランジスタによって、対応する異常電圧検出回路Ｓ１〜Ｓｎのローレベルの出力信号ｄ１〜ｄｎが電池ブロックの端子間電圧（実施形態においては、１４．４Ｖ）だけ降圧される。異常電圧検出回路Ｓ１〜Ｓｎのローレベルの出力信号ｄ１〜ｄｎの電圧レベルは、電池ブロックの端子間電圧単位で順次降圧され、最終的に最下位の電池ブロックＢ１の負極端子電圧を基準とするレベルにそれぞれ変換され、出力される。レベル降下回路Ｌｋは、入力された異常検出信号ｄｋの電圧レベルを、電池ブロックの端子間電圧を単位電圧として、単位電圧ずつ段階的に降圧して変換電圧レベルに変換する。

レベル変換回路３１０を構成する各ｐｎｐトランジスタ及び各ｎｐｎトランジスタに印加される電圧は、電池ブロックの端子間電圧（１４．４Ｖ）程度又はその２倍（２８．８Ｖ）程度である。従って、レベル変換回路３１０は、耐圧が４０Ｖ程度の既存の低耐圧の半導体素子を用いて容易にＩＣ化可能である。実施形態３によれば、安価で小型な組電池のための異常電圧検出装置を提供することができる。

実施形態４．
図４は、本発明の実施形態４に係る組電池のための異常電圧検出装置の概略構成を示すブロック図である。図４において、図３と共通する部分には共通の符号を使用し、その説明を省略する。

実施形態３に係る組電池のための異常電圧検出装置３００においては、各電池ブロックＢ１〜Ｂｎの端子間電圧を単位電圧とした。各レベル降下回路Ｌ２〜Ｌｎ(図３)は、異常検出信号ｄ２〜ｄｎの電圧レベルを、１単位電圧ずつ段階的に降圧し、各変換電圧レベルに変換した。実施形態４に係る組電池のための異常電圧検出装置４００においては、レベル変換回路４１０は、異常検出信号ｄ２〜ｄｎの電圧レベルを、複数単位電圧ずつ段階的に降圧し、各変換電圧レベルに変換するレベル降下回路を備える。

図４を用いて、本発明の実施形態４に係る組電池のための異常電圧検出装置４００を説明する。図４において、１０は組電池、４００は異常電圧検出装置、２９０はマイクロコンピュータである。組電池１０、異常電圧検出装置４００及びマイクロコンピュータ２９０は全て電動車両に搭載される。組電池１０の直流電力は、インバータ（図示しない）によって交流電力に変換され、モータ（図示しない）を駆動し、電動車両を走行させる。

実施形態４に係る異常電圧検出装置４００は、実施形態３に係る異常電圧検出装置３００（図３）の信号変換回路３６０を信号変換回路４６０に置き換えたものである。信号変換回路４６０は、信号変換回路３６０のレベル変換回路３１０を、レベル変換回路４１０に置き換えたものである。その他の構成は、実施形態３に係る異常電圧検出装置３００と同じである。

レベル変換回路４１０の構成及び動作を説明する。レベル変換回路４１０は、レベル降下回路Ｌ２、Ｌ３００、Ｌ４００、Ｌ５００…及びＬｎ００を有する。各レベル降下回路Ｌ２、Ｌ３００、Ｌ４００、Ｌ５００、…及びＬｎ００は、異常電圧検出回路Ｓ２、Ｓ３、…及びＳｎの出力信号である各異常検出信号ｄ２、ｄ３、…及びｄｎを、後段のパラレル入力／シリアル出力レジスタ２５０の各パラレル入力端子Ｘ２、Ｘ３、…及びＸｎの入力電圧レベル（例えば５Ｖ）に変換する。なお、実施形態４において、最下位の異常電圧検出回路Ｓ１の出力信号は、直接、レベル変換されずに入力端子Ｘ１に入力される。図４にはレベル降下回路Ｌ２、Ｌ３００、Ｌ４００及びＬ５００のみを示した。

レベル降下回路Ｌ２は、レベル変換回路３１０のレベル降下回路Ｌ２(図３)と同様の構成を有するので、その説明を省略する。レベル降下回路Ｌ２は第１のレベル降下回路を構成し、電池ブロックＢ２に係る異常検出信号ｄ２の電圧レベルを電池ブロックＢ２の端子間電圧だけ降圧し、変換電圧レベルに変換する。

レベル降下回路Ｌ３００は、ｐｎｐトランジスタ５１とｎｐｎトランジスタ５２とを備える。ｐｎｐトランジスタ５１のベース端子は異常電圧検出回路Ｓ３の出力端子（ｎｐｎトランジスタＱ３のコレクタ端子）に接続され、レベル降下回路Ｌ３００の入力端子となっている。ｐｎｐトランジスタ５１のエミッタ端子は電池ブロックＢ３の正極端子と接続され、コレクタ端子はｎｐｎトランジスタ５２のベース端子と接続される。ｎｐｎトランジスタ５２のエミッタ端子は電池ブロックＢ１の負極端子と接続される。ｎｐｎトランジスタ５２のコレクタ端子は、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ３に接続され、レベル降下回路Ｌ３００の出力端子となっている。

レベル降下回路Ｌ４００は、２組のｐｎｐトランジスタとｎｐｎトランジスタのペアＬ４−４とＬ４−５とを備える。ペアＬ４−４は、ｐｎｐトランジスタ６１とｎｐｎトランジスタ６２とを備える。ペアＬ４−５は、ｐｎｐトランジスタ２１とｎｐｎトランジスタ２２とを備える。ペアＬ４−５は、レベル降下回路Ｌ２と同様の構成を有する。ｐｎｐトランジスタ６１のベース端子は異常電圧検出回路Ｓ４の出力端子（ｎｐｎトランジスタＱ４のコレクタ端子）に接続され、レベル降下回路Ｌ４００の入力端子となっている。ｐｎｐトランジスタ６１のエミッタ端子は電池ブロックＢ４の正極端子と接続され、コレクタ端子はｎｐｎトランジスタ６２のベース端子と接続される。ｎｐｎトランジスタ６２のエミッタ端子は電池ブロックＢ２の負極端子に接続され、コレクタ端子はペアＬ４−５のｐｎｐトランジスタ２１のベース端子と接続される。ペアＬ４−５のｐｎｐトランジスタ２１のエミッタ端子は電池ブロックＢ２の正極端子と接続され、コレクタ端子はペアＬ４−５のｎｐｎトランジスタ２２のベース端子と接続される。ペアＬ４−５のｎｐｎトランジスタ２２のエミッタ端子は電池ブロックＢ１の負極端子と接続される。ペアＬ４−５のｎｐｎトランジスタ２２のコレクタ端子はパラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ４に接続され、レベル降下回路Ｌ４００の出力端子となっている。

レベル降下回路Ｌ５００は、２組のｐｎｐトランジスタとｎｐｎトランジスタのペアＬ５−１とＬ５−２とを備える。ペアＬ５−１は、ｐｎｐトランジスタ７１とｎｐｎトランジスタ７２とを備える。ペアＬ５−２は、ｐｎｐトランジスタ５１とｎｐｎトランジスタ５２とを備える。ペアＬ５−２は、レベル降下回路Ｌ３００と同様の構成を有する。ｐｎｐトランジスタ７１のベース端子は異常電圧検出回路Ｓ５の出力端子（ｎｐｎトランジスタＱ５のコレクタ端子）に接続され、レベル降下回路Ｌ５００の入力端子となっている。ｐｎｐトランジスタ７１のエミッタ端子は電池ブロックＢ５の正極端子と接続され、コレクタ端子はｎｐｎトランジスタ７２のベース端子と接続される。ｎｐｎトランジスタ７２のエミッタ端子は電池ブロックＢ３の負極端子に接続され、コレクタ端子はペアＬ５−２のｐｎｐトランジスタ５１のベース端子と接続される。ペアＬ５−２のｐｎｐトランジスタ５１のエミッタ端子は電池ブロックＢ３の正極端子と接続され、コレクタ端子はペアＬ５−２のｎｐｎトランジスタ５２のベース端子と接続される。ペアＬ５−２のｎｐｎトランジスタ５２のエミッタ端子は電池ブロックＢ１の負極端子と接続される。ペアＬ５−２のｎｐｎトランジスタ５２のコレクタ端子はパラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ５に接続され、レベル降下回路Ｌ５００の出力端子となっている。

レベル降下回路Ｌ３００の動作を説明する。異常電圧検出回路Ｓ３は電池ブロックＢ３の異常を検出した場合、ローレベルの異常検出信号ｄ３を発生する。レベル降下回路Ｌ３００の入力端子（ｐｎｐトランジスタ５１のベース端子）にｐｎｐトランジスタ５１のベース電流が流れ、ｐｎｐトランジスタ５１がオンする。これに伴い、ｎｐｎトランジスタ５２のベース端子に電流が流れ、ｎｐｎトランジスタ５２もオンする。ｎｐｎトランジスタ５２のコレクタ端子電圧（レベル降下回路Ｌ３００の出力端子電圧）は、最下位の電池ブロックＢ１負極端子電圧近くまで下降する。即ち、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ３の電圧レベルがローレベルとなる。

異常電圧検出回路Ｓ３が電池ブロックＢ３の異常を検出しない場合、異常検出信号ｄ３はハイレベルである。レベル降下回路Ｌ３００の入力端子（ｐｎｐトランジスタ５１のベース端子）にｐｎｐトランジスタ５１のベース電流は流れず、ｐｎｐトランジスタ５１はオフの状態である。従って、ｎｐｎトランジスタ５２もオフの状態である。パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ３は、ハイレベルになる。

以上のように、レベル降下回路Ｌ３００は入力信号ｄ３がローレベルの場合、異常検出信号ｄ３の電圧レベルを、パラレル入力／シリアル出力レジスタ２５０のグラウンドレベル（最下位の電池ブロックＢ１の負極端子電圧）に変換し、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ３に出力する。レベル降下回路Ｌ３００は、異常検出信号ｄ３の電圧レベルを、ｐｎｐトランジスタ５１とｎｐｎトランジスタ５２の端子間電圧差を利用して変換電圧レベルに変換する。レベル降下回路Ｌ３００は、第２のレベル降下回路を構成し、異常検出信号ｄ３の電圧レベルを、電池ブロックの端子間電圧の２倍だけ降圧して変換電圧レベルに変換する。

レベル降下回路Ｌ４００の動作を説明する。異常電圧検出回路Ｓ４は電池ブロックＢ４の異常を検出した場合、ローレベルの異常検出信号ｄ４を発生する。レベル降下回路Ｌ４００の入力端子（ｐｎｐトランジスタ６１のベース端子）にｐｎｐトランジスタ６１のベース電流が流れ、ｐｎｐトランジスタ６１がオンする。これに伴い、ｎｐｎトランジスタ６２にベース電流が流れ、ｎｐｎトランジスタ６２もオンする。ペアＬ４−５のｐｎｐトランジスタ２１にベース電流が流れ、ｐｎｐトランジスタ２１がオンする。これに伴い、ペアＬ４−５のｎｐｎトランジスタ２２のコレクタ端子電圧（レベル降下回路Ｌ４００の出力端子電圧）は、最下位の電池ブロックＢ１負極端子電圧近くまで下降する。即ち、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ４の電圧レベルがローレベルとなる。

異常電圧検出回路Ｓ４が電池ブロックＢ４の異常を検出しない場合、異常検出信号ｄ４はハイレベルである。レベル降下回路Ｌ４００の入力端子（ｐｎｐトランジスタ６１のベース端子）にｐｎｐトランジスタ６１のベース電流は流れず、ｐｎｐトランジスタ６１はオフの状態である。従って、ｎｐｎトランジスタ６２、ペアＬ４−５のｐｎｐトランジスタ２１、ペアＬ４−５のｎｐｎトランジスタ２２もオフの状態である。パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ４は、ハイレベルになる

以上のように、レベル降下回路Ｌ４００において、入力信号である異常検出信号ｄ４がローレベルの場合、異常検出信号ｄ４の電圧レベルはペアＬ４−４のｐｎｐトランジスタ６１及びｎｐｎトランジスタ６２によって電池ブロックＢ２の負極端子電圧近くの電圧レベルに降圧され、さらに、ペアＬ４−５のｐｎｐトランジスタ２１及びｎｐｎトランジスタ２２によって電池ブロックＢ１の負極端子電圧近くの電圧レベルに降圧され、パラレル入力／シリアル出力レジスタ２５０に出力される。即ち、レベル降下回路Ｌ４００は入力信号ｄ４がローレベルの場合、その電圧レベルを、パラレル入力／シリアル出力レジスタ２５０のグラウンドレベル（最下位の電池ブロックＢ１の負極端子電圧）に変換し、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ４に出力する。レベル降下回路Ｌ４００は、異常検出信号ｄ４の電圧レベルを、ｐｎｐトランジスタ２１、６１とｎｐｎトランジスタ２２、６２の端子間電圧差を利用して、変換電圧レベルに降圧する。レベル降下回路Ｌ４００は、第２のレベル降下回路を構成し、異常検出信号ｄ４の電圧レベルを電池ブロックの端子間電圧の２倍だけ降圧した後、さらに電池ブロックの端子間電圧だけ降圧して変換電圧レベルに変換する。

レベル降下回路Ｌ５００の動作を説明する。異常電圧検出回路Ｓ５は電池ブロックＢ５の異常を検出した場合、ローレベルの異常検出信号ｄ５を発生する。レベル降下回路Ｌ５００の入力端子（ｐｎｐトランジスタ７１のベース端子）にｐｎｐトランジスタ７１のベース電流が流れ、ｐｎｐトランジスタ７１がオンする。これに伴い、ｎｐｎトランジスタ７２にベース電流が流れ、ｎｐｎトランジスタ７２もオンする。ペアＬ５−２のｐｎｐトランジスタ５１にベース電流が流れ、ｐｎｐトランジスタ５１がオンする。これに伴い、ペアＬ５−２のｎｐｎトランジスタ５２のコレクタ端子電圧（レベル降下回路Ｌ５００の出力端子電圧）は、最下位の電池ブロックＢ１負極端子電圧近くまで下降する。即ち、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ５の電圧レベルがローレベルとなる。

異常電圧検出回路Ｓ５が電池ブロックＢ５の異常を検出しない場合、異常検出信号ｄ５はハイレベルである。レベル降下回路Ｌ５００の入力端子（ｐｎｐトランジスタ７１のベース端子）にｐｎｐトランジスタ７１のベース電流は流れず、ｐｎｐトランジスタ７１はオフの状態である。従って、ｎｐｎトランジスタ７２、ペアＬ５−２のｐｎｐトランジスタ５１、ペアＬ５−２のｎｐｎトランジスタ５２もオフの状態である。パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ５は、ハイレベルになる

以上のように、レベル降下回路Ｌ５００において、入力信号である異常検出信号ｄ５がローレベルの場合、異常検出信号ｄ５の電圧レベルはペアＬ５−１のｐｎｐトランジスタ７１及びｎｐｎトランジスタ７２によって電池ブロックＢ３の負極端子電圧近くの電圧レベルに降圧され、さらに、ペアＬ５−２のｐｎｐトランジスタ５１及びｎｐｎトランジスタ５２によって電池ブロックＢ１の負極端子電圧近くの電圧レベルにさらに降圧され、パラレル入力／シリアル出力レジスタ２５０に出力される。即ち、レベル降下回路Ｌ５００は入力信号がローレベルの場合、その電圧レベルを、パラレル入力／シリアル出力レジスタ２５０のグラウンドレベル（最下位の電池ブロックＢ１の負極端子電圧）に変換し、パラレル入力／シリアル出力レジスタ２５０の入力端子Ｘ５に出力する。レベル降下回路Ｌ５００は、異常検出信号ｄ５の電圧レベルを、ｐｎｐトランジスタ５１、７１とｎｐｎトランジスタ５２、７２の端子間電圧差を利用して、変換電圧レベルに降圧する。レベル降下回路Ｌ５００は、異常検出信号ｄ５の電圧レベルを電池ブロックの端子間電圧の２倍だけ降圧した後、さらに電池ブロックの端子間電圧の２倍だけ降圧して変換電圧レベルに変換する。

以下、レベル降下回路Ｌ６００〜Ｌｎ００も、レベル降下回路Ｌ２、Ｌ３００、Ｌ４００、Ｌ５００と同様の動作をする。ｐｎｐトランジスタとｎｐｎトランジスタのペアで構成される回路は、入力される信号の電圧レベルがローレベルの場合、その電圧レベルを電池ブロックの端子間電圧又は電池ブロックの端子間電圧の２倍だけ降圧する。例えば、レベル降下回路Ｌ２及びレベル降下回路Ｌ４００のペアＬ４−５は、入力される信号の電圧レベルを、電池ブロックの端子間電圧（実施形態においては１４．４Ｖ）だけ降圧する。レベル降下回路Ｌ３００、レベル降下回路Ｌ４００のペアＬ４−４、レベル降下回路のペアＬ５−１及びＬ５−２は、入力される信号の電圧レベルを、電池ブロックの端子間電圧の２倍（実施形態においては２８．８Ｖ）だけ降圧する。電池ブロックＢ３よりも上位の電池ブロックのうち、奇数番目の電池ブロックに係る異常検出信号は、電池ブロックの端子間電圧の２倍単位で順次降圧され、最終的に最下位の電池ブロックＢ１の負極端子電圧を基準とするレベルにそれぞれ変換され、出力される。電池ブロックＢ４よりも上位の電池ブロックのうち、偶数番目の電池ブロックに係る異常検出信号は、電池ブロックの端子間電圧の２倍単位で順次降圧され、最後に電池ブロックの端子間電圧だけ降圧され、最終的に最下位の電池ブロックＢ１の負極端子電圧を基準とするレベルにそれぞれ変換され、出力される。

レベル変換回路４１０を構成する各ｐｎｐトランジスタ及び各ｎｐｎトランジスタに印加される電圧は、電池ブロックの端子間電圧（１４．４Ｖ）程度、２倍（２８．８Ｖ）程度又は３倍程度（４３．２Ｖ）である。従って、レベル変換回路４１０は、耐圧が５０Ｖ程度の既存の半導体素子を用いて容易にＩＣ化可能である。実施形態４によれば、安価で小型な組電池のための異常電圧検出装置を提供することができる。

レベル変換回路４１０の構成は、図４に示したものに限らない。実施形態４に係るレベル降下回路Ｌｋにおいて、入力信号の電圧レベルを電池ブロックの端子間電圧（１４．４Ｖ）又はその２倍（２８．８Ｖ）ずつ下げた。これに代え、上位の電池ブロックに係るレベル降下回路では、電池ブロックの端子間電圧の３倍以上ずつ下げても良い。但し、電圧レベルの下降幅は、レベル降下回路を構成するｐｎｐトランジスタ及びｎｐｎトランジスタの耐圧レベルと電池ブロックの端子間電圧との兼ね合いで定められる。なお、レベル変換回路４１０を構成するｐｎｐトランジスタ及びｎｐｎトランジスタを、他のスイッチ素子に置き換えても良い。

実施形態２、実施形態３及び実施形態４において、異常電圧検出装置からマイクロコンピュータに送信されるシリアル出力データ信号（異常検出情報信号ｄｔ２）は、各電池ブロックに対応するデータビットを有していたが、シリアルデータ出力信号の形式はこれに限らない。シリアルデータ出力信号は、異常な（又は正常な）電池ブロックを特定できる情報を含んでいれば良い。例えば、シリアルデータ出力信号に、異常な電池ブロックの識別番号を含めても良い。

入力端子と出力端子とが互いに電気的に絶縁され外部からの出力指令信号をパラレル入力／シリアル出力レジスタに伝達する伝達素子、入力端子と出力端子とが互いに電気的に絶縁され異常電圧検出装置からの出力信号を外部に伝達する伝達素子は、フォトカプラに限らず、任意である。例えば磁気を発生する回路と磁気検知素子との組み合わせ、１次巻線と２次巻線とが互いに電気的に絶縁されたトランス（トランスは直流成分を伝達できないので、例えば本来のデータと相補データとをシリーズに送る等の方法を用いる。）等を用いることができる。本発明の異常電圧検出装置が電動車両に搭載される場合、好ましくは磁気等の外乱の影響を受けないフォトカプラを使用する。さらに好ましくは、発光ダイオードとフォトトランジスタとが別個のパッケージに収納された（一体化していない）フォトカプラを使用する。

組電池１０の各セルを、ニッケル−水素電池以外の電池としても良い。例えば、組電池１０を、鉛蓄電池、ニッケル−カドミウム蓄電池又はリチウムイオン二次電池のセルから構成しても良い。

実施形態１〜実施形態４に係る異常電圧検出装置を、電池パックシステムを構成し、組電池１０の状態を把握して出力制御を行う、電池ＥＣＵ（Electronic Control Unit）の一部として構成しても良い。実施形態１〜実施形態４に係る組電池のための異常電圧検出装置は電動車両に搭載されたが、電動車両以外の、組電池を電源として駆動する装置に搭載されても良い。本発明の組電池のための異常電圧検出装置は、組電池を構成する電池ブロックの数が多いほど、コスト及び回路規模サイズ効果が大きい。

上記の実施形態において、ｎｐｎトランジスタ、ｐｎｐトランジスタに代えて、Ｎチャネル型ＭＯＳ電界効果トランジスタ、Ｐチャネル型ＭＯＳ電界効果トランジスタを用いても良い。

本発明の組電池のための異常電圧検出装置は、電気自動車（ＰＥＶ）、ハイブリッド車両（ＨＥＶ）、燃料電池と二次電池とを有するハイブリッド車両等の電動車両等の用途に有用である。

本発明の実施形態１に係る組電池のための異常電圧検出装置の概略構成を示すブロック図である。 本発明の実施形態２に係る組電池のための異常電圧検出装置の概略構成を示すブロック図である。 本発明の実施形態３に係る組電池のための異常電圧検出装置の概略構成を示すブロック図である。 本発明の実施形態４に係る組電池のための異常電圧検出装置の概略構成を示すブロック図である。

符号の説明

１０…組電池、
１００，２００，３００，４００…異常電圧検出装置、
Ｐ１，ＰＤ，ＰＲ…フォトカプラ、
１５０…信号発生回路、
１９０，２９０…マイクロコンピュータ、
２１０，３１０，４１０…レベル変換回路、
２５０…パラレル入力／シリアル出力レジスタ、
２６０，３６０，４６０…信号変換回路、
２５１，２９１…クロック発振器、
ｂ１〜ｂｍ…二次電池セル、
Ｂ１〜Ｂｎ…電池ブロック、
ｄ１〜ｄｎ…異常検出信号、
ｄｔ，ｄｔ２…異常検出情報信号、
Ｌ２〜Ｌｎ，Ｌ３００，Ｌ４００，Ｌ５００…レベル降下回路、
Ｓ１〜Ｓｎ…異常電圧検出回路、
Ｑ１〜Ｑｎ，Ｑ１２〜Ｑｎ２…ｎｐｎトランジスタ、
Ｑ１１〜Ｑｎ１，Ｑ１３〜Ｑｎ３…ｐｎｐトランジスタ、
Ｒ１〜Ｒｎ，Ｒ１１〜Ｒｎ１，Ｒ１２〜Ｒｎ２，ＲＰ…抵抗。

Claims (9)

1. 複数の二次電池からなる電池ブロックを複数直列接続して構成された組電池の電圧異常を検出するための異常検出装置において、
   上記各電池ブロックに設けられ、対応する上記各電池ブロックの電圧に基づいて、その電池ブロックの電圧について、第１の所定値を超えた過充電異常及び第２の所定値を下回った過放電異常のいずれかの電圧異常であるか、又は電圧正常であるかを検出し、検出した電圧異常又は電圧正常の情報を含む異常検出信号を発生して出力する複数の信号検出部と、
   上記電池ブロックごとに発生された異常検出信号に基づいて、電圧異常の電池ブロックがあるか否かの情報を含む異常検出情報信号を、前記組電池の電圧よりも高い耐圧を有するトランジスタを介して発生する信号発生部と、
   互いに電気的に絶縁された入力端子対と出力端子対とを有し、上記異常検出情報信号を外部装置に伝達する一つの第１の伝達素子とを備え、
   上記信号発生部は、上記各電池ブロックの異常検出信号のうち少なくとも一つに電圧異常の情報が含まれている場合には上記第１の伝達素子をオンにする異常検出情報信号を発生し、上記複数の異常検出信号のいずれにも電圧異常の情報が含まれていない場合には上記第１の伝達素子をオフにする異常検出情報信号を発生することを特徴とする組電池のための異常電圧検出装置。
2. 複数の二次電池からなる電池ブロックを複数直列接続して構成された組電池の電圧異常を検出するための異常検出装置において、
   上記各電池ブロックに設けられ、対応する上記各電池ブロックの電圧に基づいて、その電池ブロックの電圧について、第１の所定値を超えた過充電異常及び第２の所定値を下回った過放電異常のいずれかの電圧異常であるか、又は電圧正常であるかを検出し、検出した電圧異常又は電圧正常の情報を含む異常検出信号を発生して出力する複数の信号検出部と、
   上記電池ブロックごとに発生された異常検出信号に基づいて、上記各異常検出信号の情報を含む異常検出情報信号を発生して出力する信号変換部と、
   互いに電気的に絶縁された入力端子対と出力端子対とを有し、上記異常検出情報信号を外部装置に伝達する一つの第１の伝達素子とを備え、
   上記電池ブロックごとの異常検出信号はパラレル信号であり、上記異常検出情報信号はシリアル信号であり、
   上記信号変換部はパラレル／シリアル変換器を含むものであり、該パラレル／シリアル変換器は、上記複数の異常検出信号の全てが入力されるとともに上記複数の異常検出信号を上記異常検出情報信号にパラレル／シリアル変換して上記第１の伝達素子へと出力し、
   上記信号変換部は、上記パラレル／シリアル変換器の前段に設けられ、上記各異常検出信号をそれぞれ各変換電圧レベルに変換して上記パラレル／シリアル変換器に出力するレベル変換部を含むことを特徴とする組電池のための異常電圧検出装置。
3. 上記各変換電圧レベルは互いに実質的に同一であり、
   上記レベル変換部は、上記各異常検出信号の電圧レベルを、抵抗分圧回路によって上記各変換電圧レベルにそれぞれ変換することを特徴とする請求項２記載の組電池のための異常電圧検出装置。
4. 上記各変換電圧レベルは互いに実質的に同一であり、
   上記レベル変換部は、上記各異常検出信号の電圧レベルを、トランジスタの端子間電圧差を利用したレベル変換回路によって上記各変換電圧レベルにそれぞれ変換することを特徴とする請求項２記載の組電池のための異常電圧検出装置。
5. 上記各変換電圧レベルは互いに実質的に同一であり、
   上記レベル変換部は、上記複数の異常検出信号のうちの少なくとも１つの異常検出信号の電圧レベルを、トランジスタの端子間電圧差を利用したレベル変換回路によって上記変換電圧レベルにそれぞれ変換することを特徴とする請求項２記載の組電池のための異常検出装置。
6. 上記レベル変換回路は、上記異常検出信号の電圧レベルを、上記電池ブロックの端子間電圧を単位電圧として、上記単位電圧ずつ段階的に降圧して上記変換電圧レベルに変換することを特徴とする請求項５記載の組電池のための異常検出装置。
7. 上記レベル変換回路は、
   上記複数の電池ブロックのうちの第１の電池ブロックに係る上記異常検出信号の電圧レベルを、上記電池ブロックの端子間電圧を単位電圧として、上記単位電圧だけ降圧して上記変換電圧レベルに変換する第１のレベル降下回路と、
   上記複数の電池ブロックのうちの第２の電池ブロックに係る上記異常検出信号の電圧レベルを上記複数単位電圧だけ降圧して上記変換電圧レベルに変換する第２のレベル降下回路とを含むことを特徴とする請求項５記載の組電池のための異常検出装置。
8. 上記複数の電池ブロックのうちの第３の電池ブロックに係る上記異常検出信号の電圧レベルを上記複数単位電圧だけ降圧した後、上記単位電圧だけ降圧して上記変換電圧レベルに変換する第３のレベル降下回路をさらに含むことを特徴とする請求項７記載の組電池のための異常検出装置。
9. 互いに電気的に絶縁された入力端子対と出力端子対とを有し、上記外部装置が発生した出力指令信号を上記パラレル／シリアル変換器に伝達する第２の伝達素子をさらに備え、
   上記パラレル／シリアル変換器は、上記出力指令信号に基づいて、上記異常検出情報信号の発生及び出力を開始することを特徴とする請求項２記載の組電池のための異常検出装置。

Images