JP4512639B2

JP4512639B2 - 信号伝送回路及び内視鏡装置

Info

Publication number: JP4512639B2
Application number: JP2007523415A
Authority: JP
Inventors: 和則瀬川
Original assignee: Olympus Medical Systems Corp
Current assignee: Olympus Medical Systems Corp
Priority date: 2005-07-04
Filing date: 2006-06-21
Publication date: 2010-07-28
Anticipated expiration: 2026-06-21
Also published as: JPWO2007004428A1; WO2007004428A1

Description

本発明は、差動信号を伝送する信号伝送回路、及び差動信号を伝送する信号伝送回路を具備する内視鏡装置に関する。

内視鏡装置は、医療分野、工業分野等において幅広く用いられている。一般的に、内視鏡装置は、種々の用途に応じた仕様の撮像素子を有し、照明された観察部位からの反射光を撮像信号に変換する。生成された撮像信号は、カメラコントロールユニット（以下ＣＣＵと略す）の映像処理回路に伝送され、映像信号に変換されてモニタへ出力される。例えば内視鏡装置において、観察部位が微細かつ複雑な場合、高解像かつ高画質に撮像する撮像素子及びその撮像素子に対応する映像処理回路が必要となる。従って、内視鏡装置には、観察部位、及び用途に応じた撮像素子等が要求される。

しかし、複数の異なる撮像素子に対応するためには、撮像素子を駆動するための駆動回路、アナログ撮像信号をデジタル変換するＣＤＳ（相関二重サンプリング：ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ）回路、Ａ／Ｄ変換回路、撮像信号を伝送する信号伝送回路、及び信号伝送路は、撮像素子毎に異なる駆動周波数、駆動方法に対応したものを設けなければならないといった問題がある。

そこで、例えば、特開２００３−２２４７４３号公報において、撮像素子と、撮像信号をデジタル変換する変換器と、デジタル信号をシリアル変換するシリアライザと、シリアル信号を差動信号に変換し伝送する伝送手段と、を備えるインテリジェントカメラヘッドを具備した画像システムが提案されている。

ところで、差動信号の信号規格としては、例えば、ＣＭＬ（ＣｕｒｒｅｎｔＭｏｄｅＬｏｇｉｃ）、及び、ＬＶＤＳ（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）といった、オフセット電圧、差動振幅電圧及び駆動原理等が互いに異なる複数の規格が存在する。そのため、例えば、特開２００３−２２４７４３号公報のインテリジェントカメラヘッドを具備した画像システムのように、信号規格が各々異なる複数の差動信号による通信が可能なシステムを構成する場合には、該複数の差動信号が有する各信号規格に対応可能な信号伝送回路を個別に設けなければならず、その結果、該システムの回路構成が複雑化してしまうという課題が生じている。

本発明は、上述した事情に鑑みてなされたものであり、信号規格が各々異なる複数の差動信号による通信を、従来に比べて簡易な構成により可能とする信号伝送回路及び内視鏡装置を提供することを目的とする。

本発明の信号伝送回路は、第１の差動信号を伝送する一対の第１の信号線と、第２の差動信号を伝送する一対の第２の信号線と、直列接続された第１のコイル及び第２のコイルにより構成された一次巻線と、直列接続された第３のコイル及び第４のコイルにより構成された二次巻線と、を有して構成され、上記一次巻線の両端が上記一対の第１の信号線のそれぞれ一端と接続するパルストランスと、一端が所定の電位に接続され、他端が上記第１のコイルと上記第２のコイルの接続点に接続された第１のスイッチと、一端が接地側に接続され、他端が上記第３のコイルと上記第４のコイルの接続点に接続された第２のスイッチと、上記二次巻線の両端と、上記一対の第２の信号線のそれぞれ一端と、を接続する一対のコンデンサと、を具備することを特徴とする。

本発明の実施の形態に係る、内視鏡装置の模式的概略構成図。本発明の実施の形態に係る、内視鏡装置のブロック構成図。本発明の実施の形態に係る、ツイストペアケーブル、伝送回路、並びに受信回路の回路図。本発明の実施の形態に係る、第１の差動信号がＣＭＬの場合の信号伝送回路図。本発明の実施の形態に係る、第１の差動信号がＬＶＤＳの場合の信号伝送回路図。ＣＭＬの送受信回路図。ＬＶＤＳの送受信回路図。

以下に、本発明の実施の形態に係る信号伝送回路を備えた内視鏡装置について、図を用いて説明する。なお、本発明の信号伝送回路により伝送され得る差動信号の信号規格としては、例えば、ＣＭＬ、ＬＶＤＳ及びＥＣＬ（ＥｍｉｔｔｅｒＣｏｕｐｌｅｄＬｏｇｉｃ）等があるが、本実施の形態においては、一例として、該信号伝送回路を具備する内視鏡装置が、送信側から送信される第１の差動信号としてＣＭＬもしくはＬＶＤＳを用い、受信側において受信される第２の差動信号としてＣＭＬを用いて通信を行う場合について説明する。

図１から図５は本発明の実施の形態に係るものである。図１は内視鏡装置の模式的概略構成図である。図２は内視鏡装置のブロック構成図である。図３はツイストペアケーブル、伝送回路、及び受信回路の回路図である。図４は第１の差動信号がＣＭＬの場合の信号伝送回路図である。図５は第１の差動信号がＬＶＤＳの場合の信号伝送回路図である。

まず、図１に内視鏡装置の概略構成図を示し、以下に説明する。

図１に示すように内視鏡装置１は、内視鏡１０と、カメラコントロールユニット（以下、ＣＣＵと略す）１１と、光源装置１２と、モニタ１３とを有して要部が構成される。また、内視鏡１０は、操作部１４と、挿入部１５とを有して構成される。さらに、操作部１４は、内視鏡回路部２０を有して構成される。一方、挿入部１５は、対物レンズ１６と、固体撮像素子１７と、ライトガイドファイバ１９と、ケーブル２１とを有して構成される。

上述のＣＣＵ１１及び光源装置１２は、ケーブル１８により複数の差動信号、本実施の形態においてはＣＭＬもしくはＬＶＤＳ、の送信回路を備える複数の種類の内視鏡１０が接続可能となっている。また、ＣＣＵ１１は、同軸ケーブル２２を介してモニタ１３と接続される。

上記光源装置１２において発生した照明光は、ケーブル１８内の図示しないライトガイドケーブル、及び挿入部１５内のライトガイドファイバ１９を通って被写体を照明する。照明された被写体からの反射光は、挿入部１５の先端部に設けられた対物レンズ１６によって、固体撮像素子１７の受光面に結像される。

固体撮像素子１７は、内視鏡回路部２０からケーブル２１を介して受信した駆動信号に基づいて、結像された被写体からの反射光を撮像し、撮像信号を生成する。また、固体撮像素子１７は、内視鏡回路部２０へケーブル２１を介して撮像信号を送信する。

内視鏡回路部２０は、受信した撮像信号に対して所定の処理を行う。また、内視鏡回路部２０は、処理された撮像信号を第１の差動信号のＣＭＬもしくはＬＶＤＳとして、ＣＣＵ１１へケーブル１８を介して送信する。

ＣＣＵ１１は、受信した第１の差動信号を第２の差動信号のＣＭＬとして受信する回路を有している。そして、ＣＣＵ１１は、得られた第２の差動信号に対して所定の処理を行って映像信号を生成する。この映像信号は、同軸ケーブル２２を介してモニタ１３へ伝送され、モニタ１３により表示される。なお、上述した撮像信号に対しての所定の処理の詳細と信号の伝送の詳細は後述する。

次に、内視鏡装置１の詳細な構成を以下に説明する。

図２は内視鏡装置１のブロック構成図である。

まず、ＣＣＵ１１は、同期信号生成手段としての水晶発振器３０と、同期信号発生回路３１と、伝送回路４１と、受信回路４２と、デジタル撮像信号生成手段としてのシリアルパラレル変換回路（以下、Ｓ／Ｐ変換回路と略す）４３と、記憶手段及びデジタル撮像信号生成手段としてのクロック位相変換器（以下、ラインメモリと記す）４４と、映像処理回路４５と、デジタルアナログ変換回路（以下、Ｄ／Ａ変換回路と略す）４６と、操作パネル４７と、を有して構成されている。

また、内視鏡１０は、駆動回路３３と、同軸ケーブル３４と、撮像手段としての固体撮像素子１７と、同軸ケーブル３５と、アンプ回路３６と、ＣＤＳ回路が付加されたアナログデジタル変換回路（以下、ＣＤＳ＋Ａ／Ｄ変換回路と略す）３７と、パラレルシリアル変換回路（以下、Ｐ／Ｓ変換回路と略す）３８と、送信回路３９と、を有して構成されている。

さらに、ケーブル１８は、２本の同軸ケーブル３２ａと、同軸ケーブル３２ｂと、ツイストペアケーブル４０と、を有して構成されている。

なお、駆動回路３３、アンプ回路３６、ＣＤＳ＋Ａ／Ｄ変換回路３７、Ｐ／Ｓ変換回路３８、及び送信回路３９は、内視鏡回路部２０を構成する。さらに、同軸ケーブル３４及び同軸ケーブル３５は、ケーブル２１を構成する。

上記水晶発振器３０は、クロック信号（以下、ＣＬＫと略す）を生成する。また、水晶発振器３０は、同期信号発生回路３１及び映像処理回路４５へ、ＣＬＫを送信する。さらに、水晶発振器３０は、駆動回路３３へ同軸ケーブル３２ｂを介してＣＬＫを送信する。

同期信号発生回路３１は、受信したＣＬＫに基づいて固体撮像素子１７において用いられる水平同期信号（以下、ＨＤと略す）１と、垂直同期信号（以下、ＶＤと略す）と、映像処理回路４５において用いられるＨＤ２と、を生成する。また、同期信号発生回路３１は、駆動回路３３へ同軸ケーブル３２ａを介してＨＤ１及びＶＤを送信する。さらに、同期信号発生回路３１は、映像処理回路４５へＨＤ２を送信する。

一方、駆動回路３３は、受信したＣＬＫ、ＨＤ１、及びＶＤに基づいて、駆動信号を生成する。また、駆動回路３３は、固体撮像素子１７へ同軸ケーブル３４を介して駆動信号を送信する。さらに、駆動回路３３は、Ｐ／Ｓ変換回路３８へＨＤ１を送信する。

固体撮像素子１７は、受信した駆動信号に基づいて被写体からの反射光を撮像し、アナログ撮像信号を生成する。この固体撮像素子１７は、アンプ回路３６へケーブル３５を介してアナログ撮像信号を送信する。

アンプ回路３６は、送受信によって減衰した分だけ受信したアナログ撮像信号を増幅する。また、アンプ回路３６は、ＣＤＳ＋Ａ／Ｄ変換回路３７へ増幅されたアナログ撮像信号を送信する。

そして、ＣＤＳ＋Ａ／Ｄ変換回路３７は、受信したアナログ撮像信号をデジタル撮像信号に変換する。また、ＣＤＳ＋Ａ／Ｄ変換回路３７は、Ｐ／Ｓ変換回路３８へデジタル撮像信号を送信する。

次に、Ｐ／Ｓ変換回路３８は、受信したデジタル撮像信号と、駆動回路３３から受信したＨＤ１と、を有する第１のシリアル信号を生成する。なお、デジタル撮像信号だけではなくＨＤ１を含んだ第１のシリアル信号を生成する理由は後述する。そして、Ｐ／Ｓ変換回路３８は、送信回路３９へ第１のシリアル信号を送信する。

送信回路３９は、受信した第１のシリアル信号を第１の差動信号のＣＭＬもしくはＬＶＤＳとして、受信回路４２へツイストペアケーブル４０及び伝送回路４１を介して送信する。この受信回路４２は、第１の差動信号を、伝送回路４１を介すことによって第２の差動信号のＣＭＬとして受信する。また、受信回路４２は、受信した第２の差動信号に基づいて第２のシリアル信号を生成する。さらに、受信回路４２は、Ｓ／Ｐ変換回路４３へ第２のシリアル信号を送信する。上述した差動信号の伝送についての詳細は後述する。

一方、Ｓ／Ｐ変換回路４３は、クロックデータリカバリ方式（以下、ＣＤＲと略す）を用いるためのクロックデータリカバリ回路を含んで構成される。ＣＤＲは、シリアル信号のみを送信し、受信側において信号間隔に合わせてＣＬＫを再生する方法である。通常、差動信号の伝送は、データとＣＬＫを別々に送信するが、信号伝送が高速になると、データとＣＬＫとの間にスキューが発生し、適切にデータを復元できないといった問題が起こる。そのため、ＣＤＲが、高速信号伝送において主に用いられる。しかし、高速伝送されたシリアル信号からＣＤＲによってＣＬＫを再生する場合、再生したＣＬＫ（以下、再生ＣＬＫと略す）が、下流回路において用いられるＣＬＫ、本実施の形態においては映像処理回路４５において用いられるＣＬＫ（以下、処理ＣＬＫと略す）、と一致しないことがある。この再生ＣＬＫと処理ＣＬＫのずれは、映像処理回路４５における映像処理により異常な画像、例えば画像反転、色ずれ等、が出力される原因となる。そのため、再生ＣＬＫに基づいたデジタル撮像信号を、映像処理回路４５において映像処理を行うことができる処理ＣＬＫに基づいたデジタル撮像信号に変換する必要がある。

そこで、Ｓ／Ｐ変換回路４３は、受信した第２のシリアル信号からＣＬＫを再生して、デジタル撮像信号（パラレル信号、例えば１２ビット）、及びＨＤ１を復元する。また、Ｓ／Ｐ変換回路４３は、シリアル信号に含まれたＨＤ１に基づいて、タイミング信号としての書き込みイネーブル信号（図中Ｗ＿Ｅｎａｂｌｅと示す）と、書き込みリセット信号（図中Ｗ＿Ｒｅｓｅｔと示す）と、を生成する。

さらに、Ｓ／Ｐ変換回路４３は、再生ＣＬＫ、書き込みイネーブル信号、及び書き込みリセット信号に基づいて決定されるタイミングによって、デジタル撮像信号をラインメモリ４４に書き込む。

このラインメモリ４４は、マルチポートＲＡＭとしてのデュアルポートＲＡＭにより構成される。デュアルポートＲＡＭは、１つのＲＡＭに２つのシステムから異なるＣＬＫに基づいて書き込み、及び読み出しが可能な記憶装置である。

また、映像処理回路４５は、水晶発振器３０から受信したＣＬＫに基づいて処理ＣＬＫを生成する。また、映像処理回路４５は、処理ＣＬＫ、ＨＤ２に基づいて、タイミング信号としての読み出しイネーブル信号（図中Ｒ＿Ｅｎａｂｌｅと示す）、及び読み出しリセット信号（図中Ｒ＿Ｒｅｓｅｔと示す）を生成する。

続いて、映像処理回路４５は、処理ＣＬＫ、読み出しイネーブル信号、及び読み出しリセット信号に基づいて決定されるタイミングによって、ラインメモリ４４に書き込まれたデジタル撮像信号を読み出す。

つまり、ＨＤ１及びＨＤ２を書き込み及び読み出しのタイミングの基準とすることにより、再生ＣＬＫに基づいたデジタル撮像信号を、処理ＣＬＫに基づいたデジタル撮像信号に適切に変換することができる。

そして、映像処理回路４５は、読み出したデジタル撮像信号に対して映像処理を行い、デジタル映像信号を生成する。また、映像処理回路４５は、Ｄ／Ａ変換回路４６へデジタル映像信号を送信する。

さらに、Ｄ／Ａ変換回路４６は、受信したデジタル映像信号をアナログ変換し、アナログ映像信号を生成する。また、Ｄ／Ａ変換回路４６は、モニタ１３へ映像出力としてアナログ映像信号を送信する。

操作パネル４７は、例えば、ＣＣＵ１１の外装表面上に設けられた、信号切替スイッチ等の複数のスイッチを有して構成されている。そして、操作パネル４７は、前記信号切替スイッチの操作に応じ、伝送回路４１に対して信号切替信号を出力する。

ここで、本実施の形態における差動信号の伝送の詳細を以下に説明する。
まず、図３にツイストペアケーブル４０、伝送回路４１、及び受信回路４２、の回路図を示し、以下にその構成を説明する。

ツイストペアケーブル４０は、信号線を２本ずつ撚り合わせて対にした通信用ケーブルであり、平行に配置された信号線に比べてノイズの影響を抑えることができる。

また、信号伝送回路としての伝送回路４１は、抵抗５０と、抵抗５１と、伝送路内の絶縁素子としてのパルストランス５２と、第１のスイッチとしてのスイッチ５３ａと、第２のスイッチとしてのスイッチ５３ｂと、ＡＣカップリングのための一対のコンデンサ５４と、を有して構成されている。パルストランス５２は、一次巻線である第１のコイルとしてのコイル５２ａ、及び第２のコイルとしてのコイル５２ｂと、二次巻線である第３のコイルとしてのコイル５２ｃと、第４のコイルとしてのコイル５２dと、を有して構成される。また、スイッチ５３ａ及び５３ｂは、操作パネル４７から出力される信号切替信号に基づいてオンまたはオフのいずれかに切り替えられる。

さらに、受信回路４２は、１つの定電流源と、２つの再反射防止用抵抗と、２つのｎチャネル電界効果トランジスタ（以下ＦＥＴと記す）と、５０Ωの抵抗８１ａ及び抵抗８１ｂと、を有して構成される。

上記ツイストペアケーブル４０から延出した２本の信号線は、一対の第１の信号線を構成する。この２本の信号線は、コイル５２ａの一端と、コイル５２ａに直列接続されたコイル５２ｂの一端とにそれぞれ接続されている。さらに、コイル５２ａとコイル５２ｂとの接続部は、抵抗５０を介して高電位回路部に接続されたスイッチ５３ａに接続される。また、コイル５２ｃの一端と、コイル５２ｃに直列接続されたコイル５２ｄの一端とから延出する２本の信号線は、一対のコンデンサ５４を介して受信回路４２へ入力する。さらに、コイル５２ｃとコイル５２ｄとの接続部は、抵抗５１を介して接地されているスイッチ５３ｂに接続される。また、直列接続されたコイル５２ａ及びコイル５２ｂと、コイル５２ｃ及びコイル５２ｄとは、それぞれに電流が流れたときに発生する磁界の影響を受ける位置に配置され、１つのパルストランス５２を構成する。

一方、受信回路４２に入力する２本の信号線は、一対の第２の信号線を構成する。この２本の信号線は、一方が抵抗８１ａを介し、また、他方が抵抗８１ｂを介して高電位回路部にそれぞれ接続される。また、この２本の信号線は、一方が一のｎチャネルＦＥＴのゲートに接続され、また、他方が他のｎチャネルＦＥＴのゲートに接続される。前記一のｎチャネルＦＥＴ及び前記他のｎチャネルＦＥＴのソースは、それぞれが接続され、さらに１つの定電流源を介して接地される。また、前記一のｎチャネルＦＥＴ及び前記他のｎチャネルＦＥＴのドレインは、２つの再反射防止用抵抗の一端とそれぞれ接続される。さらに、２つの再反射防止用抵抗の他端はそれぞれが接続され、高電位回路部に接続する。

上述の伝送回路４１は、送信回路３９から、ツイストペアケーブル４０に接続された一対の第１の信号線を介して、第１の差動信号のＣＭＬもしくはＬＶＤＳを受信し、第２の差動信号のＣＭＬとして一対の第２の信号線を介して受信回路４２へ伝送する。また、第１の差動信号がＣＭＬの場合、スイッチ５３ａ及びスイッチ５３ｂは、操作パネル４７から出力される信号切替信号に基づいてオンにされ、閉じているものとする。さらに、第１の差動信号がＬＶＤＳの場合、スイッチ５３ａ及びスイッチ５３ｂは、操作パネル４７から出力される信号切替信号に基づいてオフにされ、開いているものとする。なお、差動信号の伝送の詳細は後述する。

続いて、本実施の形態における差動信号の伝送の詳細を説明する前に、比較のため、送受信回路が共にＣＭＬの場合、及び送受信回路が共にＬＶＤＳの場合、における信号の流れの詳細を以下に説明する。

まず、図６に送受信回路が共にＣＭＬの場合の信号の流れの詳細を示す。

送信回路７０及び受信回路７１は、上述した図３の受信回路４２と同様の構成である。この送信回路７０の２つのｎチャネルＦＥＴは、それぞれトランジスタ９５ａ及び９５ｂとする。また、受信回路４２における抵抗８１ａ及び抵抗８１ｂは、受信回路７１においてそれぞれ抵抗８５ａ及び抵抗８５ｂに対応する。また、送信回路７０の２つの再反射防止用抵抗と、トランジスタ９５ａ及びトランジスタ９５ｂとからなる２つの直列回路におけるそれぞれの接続点から延出した信号線６４と信号線６５は、それぞれ受信回路７１の２つのｎチャネルＦＥＴのゲートに接続される。

ＣＭＬの差動信号は、トランジスタ９５ａとトランジスタ９５ｂを交互にオンオフさせることによって伝送される。例えばトランジスタ９５ａがオンにされると、受信回路７１の１つの抵抗８５ａが接続されている信号線６４を介して、送信回路７０のトランジスタ９５ａを通るように、高電位回路部から電流Ｉ_３１が流れる。同様にトランジスタ９５ｂがオンされると、受信回路７１の抵抗８５ｂが接続されている信号線６５を介して、送信回路７０のトランジスタ９５ｂに電流が流れる。その結果、受信回路７１の２つのｎチャネルＦＥＴのいずれか一方のゲートに電圧が印加され、オン状態になることによって、信号が伝送される。以上が、送受信回路がＣＭＬの場合の信号の流れの詳細である。

次に、図７に送受信回路が共にＬＶＤＳの場合の信号の流れの詳細を示す。

送信回路７５は、２つの定電流源と、ｐチャネルＦＥＴであるトランジスタ９６ａ及びトランジスタ９６ｂと、ｎチャネルＦＥＴであるトランジスタ９７ａ及びトランジスタ９７ｂとにより構成される。トランジスタ９６ａとトランジスタ９６ｂのソースがそれぞれ接続され、定電流源を介して高電位回路部と接続される。また、トランジスタ９７ａとトランジスタ９７ｂのソースがそれぞれ接続され、定電流源を介して接地される。さらに、トランジスタ９６ａ及びトランジスタ９６ｂのドレインと、トランジスタ９７ａ及びトランジスタ９７ｂのドレインとがそれぞれ接続される。信号線６６と信号線６７が、それぞれその２つの接続点から受信回路７６の４つのＦＥＴのゲートに接続される。信号線６６と信号線６７は、受信回路７６の直前において１００Ωの終端抵抗８６の両端にそれぞれが接続される。

ＬＶＤＳの差動信号は、トランジスタ９６ａ及びトランジスタ９６ｂのどちらか1つと、トランジスタ９７ａ及びトランジスタ９７ｂのどちらか１つとを交互にオンオフすることによって伝送される。例えば送信回路７５のトランジスタ９６ｂ及びトランジスタ９７ａがオンにされると、送信回路７５のトランジスタ９６ｂ、信号線６６、終端抵抗８６、信号線６７、トランジスタ９７ａを通るように、高電位回路部から電流Ｉ_４１が流れる。その結果、終端抵抗８６に電圧が発生し、受信回路７６のそれぞれ２つのnチャネルＦＥＴ及びｐチャネルＦＥＴの各ゲートに電圧が印加され、ｐチャネルＦＥＴ及びｎチャネルＦＥＴのそれぞれ１つがオンになることによって、信号が伝送されることになる。以上が、送受信回路がＬＶＤＳの場合の信号の流れの詳細である。

ここで、本実施の形態における差動信号の伝送の詳細を以下に説明する。

本実施の形態において、受信回路４２は、送信側の第１の差動信号がＣＭＬもしくはＬＶＤＳであっても、伝送回路４１によって、第２の差動信号としてのＣＭＬを受信することができる。

まず、図４に第１の差動信号がＣＭＬの場合、つまり送信回路３９がＣＭＬの場合の信号の流れの詳細を示し、以下に説明する。

図４に示すようにＣＭＬの送信回路３９は、上述した図６の送信回路７０と同様の構成である。また、送信回路３９の２つのｎチャネルＦＥＴは、それぞれトランジスタ９０ａ及び９０ｂとする。さらに、送信回路３９の２つの再反射防止用抵抗とトランジスタ９０ａ及びトランジスタ９０ｂとからなる２つの直列回路における接続点から延出した信号線６０と信号線６１は、それぞれツイストペアケーブル４０と接続される。この送信回路３９がＣＭＬの場合、スイッチ５３ａ及びスイッチ５３ｂは、オン状態にされ、閉じている。

そして、第１の差動信号としてのＣＭＬは、上述したＣＭＬの送受信回路と同様に、トランジスタ９０ａとトランジスタ９０ｂを交互にオンオフすることによって伝送される。例えば送信回路３９のトランジスタ９０ａがオン状態にされると、抵抗５０に接続されたスイッチ５３ａ、コイル５２ｂ、ツイストペアケーブル４０内の信号線６１を介して、送信回路３９のトランジスタ９０ａを通るように、高電位回路部から電流Ｉ_１１が流れる。この電流Ｉ_１１がコイル５２ｂに流れると、電流Ｉ_１１に起因する磁界がコイル５２ｂ周辺に発生する。この時、発生した磁界の影響を受けるように配置されたコイル５２ｄには、発生した磁界を打ち消しあうような磁界を作る方向に電流Ｉ_１２が流れる。この電流Ｉ_１２は、受信回路４２の抵抗８１ａに接続された高電位回路部から、コイル５２ｄ、及び抵抗５１を通るように接地へと流れる。

同様にトランジスタ９０ｂがオン状態にされると、抵抗５０に接続されたスイッチ５３ａ、コイル５２ａ、ツイストペアケーブル４０内の信号線６０を介して、送信回路３９のトランジスタ９０ｂを通るように、高電位回路部から電流が流れる。この電流がコイル５２ａに流れると、その電流に起因する磁界がコイル５２ａ周辺に発生する。この時、発生した磁界の影響を受けるように配置されたコイル５２ｃには、発生した磁界を打ち消しあうような磁界を作る方向に電流が流れる。この電流は、受信回路４２の抵抗８１ｂに接続された高電位回路部から、コイル５２ｃ、及び抵抗５１を通るように接地へと流れる。

その結果、受信回路４２の２つのｎチャネルＦＥＴのいずれか１つがオン状態になり、２つのｎチャネルＦＥＴを流れる電流が変化することにより信号が伝送される。つまり、図６に示した送受信回路がＣＭＬの場合と同様の電圧が、受信回路４２のｎチャネルＦＥＴに印加される事になる。その結果、第１の差動信号のＣＭＬが、第２の差動信号のＣＭＬとして伝送される。

次に、図５に第１の差動信号がＬＶＤＳの場合、つまり送信回路３９がＬＶＤＳの場合の信号の流れの詳細を示し、以下に説明する。

図５に示すようにＬＶＤＳの送信回路３９は、上述した図７の送信回路７５と同様の構成である。また、送信回路３９の２つのｐチャネルＦＥＴは、それぞれトランジスタ９１ａ及び９１ｂ、２つのｎチャネルＦＥＴは、それぞれトランジスタ９２ａ及び９２ｂとする。さらに、送信回路３９のトランジスタ９１ａ及び９１ｂと、トランジスタ９２ａ及びトランジスタ９２ｂと、からなる２つの直列回路における接続点から延出した信号線６２と信号線６３は、それぞれツイストペアケーブル４０と接続される。この送信回路３９がＬＶＤＳの場合、スイッチ５３ａ及びスイッチ５３ｂは、オフ状態にされ、開いている。

そして、第１の差動信号としてのＬＶＤＳは、上述したＬＶＤＳの送受信回路と同様に、トランジスタ９１ａ及びトランジスタ９２ｂと、トランジスタ９１ｂ及びトランジスタ９２ａと、を交互にオンオフすることによって伝送される。

例えば送信回路３９のトランジスタ９１ｂ及びトランジスタ９２ａがオン状態にされると、トランジスタ９１ｂ、ツイストペアケーブル４０内の信号線６２、コイル５２ａ、コイル５２ｂ、ツイストペアケーブル４０内の信号線６３、及びトランジスタ９２ａを通るように、送信回路部３９の高電位回路部から電流Ｉ_２１が流れる。この電流Ｉ_２１がコイル５２ａ及びコイル５２ｂに流れると、電流Ｉ_２１に起因する磁界が発生する。この時、発生した磁界の影響を受けるように配置されたコイル５２ｃ及び５２ｄには、発生した磁界を打ち消しあうような磁界を作る方向に電流Ｉ_２２が流れる。

同様に、トランジスタ９１ａ及びトランジスタ９２ｂがオン状態にされると、トランジスタ９１ａ、ツイストペアケーブル４０内の信号線６３、コイル５２ｂ、コイル５２ａ、ツイストペアケーブル４０内の信号線６２、及びトランジスタ９２ｂを通るように、送信回路部３９の高電位回路部から電流が流れる。つまり、コイル５２ｂ及びコイル５２ａにおける電流の方向は、電流Ｉ_２１とは逆方向であり、コイル５２ｃ及び５２ｄには、電流Ｉ_２２とは逆方向の電流が流れることになる。

その結果、受信回路４２の２つのｎチャネルＦＥＴのどちらか１つがオン状態になり、２つのｎチャネルＦＥＴを流れる電流が変化することによって信号が伝送される。つまり、受信回路４２の２つのｎチャネルＦＥＴに、図４の送信回路３９がＣＭＬの場合と同様の電圧が印加されることになる。その結果、第１の差動信号のＬＶＤＳが、第２の差動信号のＣＭＬとして伝送される。

さらに一対のコンデンサ５４は、受信回路４２において適切なバイアス電圧を加算することによって、差動信号のＣＭＬとＬＶＤＳとのオフセット電圧の違いを吸収する役割を果たす。

以上のように、本実施の形態によれば、伝送回路４１は、送信側から送信される第１の差動信号がＣＭＬもしくはＬＶＤＳのいずれであったとしても、第２の差動信号のＣＭＬとして受信側が受信可能であるように伝送することができる。その結果、本実施の形態における信号伝送回路としての伝送回路４１は、従来に比べて簡易な構成により、信号規格が各々異なる複数の差動信号による通信を行うことが可能である。

また、本実施の形態によれば、複数の異なる差動信号を所定の差動信号に変換して伝送することが可能な信号伝送回路を備えた内視鏡装置を提供することができる。そのため、内視鏡１０における回路設計の自由度が上がる。

さらに、本実施の形態によれば、再生ＣＬＫに基づいたデジタル撮像信号を、処理ＣＬＫに基づいたデジタル撮像信号に変換することが可能である。

なお、本実施の形態において、Ｐ／Ｓ変換回路３８が、例えば複数の互いに特徴の異なる内視鏡１０にそれぞれ固有の光学情報等、を加えたシリアル信号を生成してもよい。この場合、ＣＣＵ１１内において、受信した情報に基づいて映像処理回路４５が行う映像処理に補正制御を加えるようにする。

また、本実施の形態において、対物レンズ１６によって得られた光学像を、分光プリズムを介して赤、青及び緑の光に分光し、各々の光を３つの撮像素子で撮像して、カラー画像を得るような構成にしてもよい。この場合、図２に示すような、撮像信号を内視鏡１０からＣＣＵ１１へ伝送する伝送経路は、並列３系統になる。

また、複数の伝送経路の各々のツイストペアケーブル４０の長さ、基板上の差動パターンの長さ等、の違いにより伝送経路それぞれの送受信時間が異なり、時間差が生じることがある。この場合、本実施の形態のように、書き込みのタイミングを撮像信号と共に送信するHD１に基づいて生成する構成にすれば、発生する時間差を調整可能である。

さらに、本実施の形態において、ラインメモリ４４は、マルチポートＲＡＭ、もしくはデュアルポートＲＡＭに限定されるものではなく、同様の機能を持った種々の記憶装置によって構成してもよい。

なお、本実施の形態において、ラインメモリ４４ではなく、再生ＣＬＫに基づいたデジタル撮像信号から、異なるＣＬＫに基づいたデジタル撮像信号を生成する手段を用いてもよい。

また、本発明の信号伝送回路は、種々の信号伝送装置における中継器、もしくは接続端子として構成してもよい。

さらに、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。

本出願は、２００５年７月４日に日本国に出願された特願２００５−１９５４０９号を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲、図面に引用されたものとする。

Claims

第１の差動信号を伝送する一対の第１の信号線と、
第２の差動信号を伝送する一対の第２の信号線と、
直列接続された第１のコイル及び第２のコイルにより構成された一次巻線と、直列接続された第３のコイル及び第４のコイルにより構成された二次巻線と、を有して構成され、上記一次巻線の両端が上記一対の第１の信号線のそれぞれ一端と接続するパルストランスと、
一端が所定の電位に接続され、他端が上記第１のコイルと上記第２のコイルの接続点に接続された第１のスイッチと、
一端が接地側に接続され、他端が上記第３のコイルと上記第４のコイルの接続点に接続された第２のスイッチと、
上記二次巻線の両端と、上記一対の第２の信号線のそれぞれ一端と、を接続する一対のコンデンサと、
を具備することを特徴とする信号伝送回路。
上記第２の差動信号は、ＣＭＬであることを特徴とする請求項１に記載の信号伝送回路。
上記第１のスイッチ及び上記第２のスイッチが各々オフに切り替えられた場合、上記第１の差動信号としてＬＶＤＳが伝送可能になるとともに、上記第１のスイッチ及び上記第２のスイッチが各々オンに切り替えられた場合、上記第１の差動信号として、ＣＭＬが伝送可能になることを特徴とする請求項１に記載の信号伝送回路。
上記第１のスイッチ及び上記第２のスイッチが各々オフに切り替えられた場合、上記第１の差動信号としてＬＶＤＳが伝送可能になるとともに、上記第１のスイッチ及び上記第２のスイッチが各々オンに切り替えられた場合、上記第１の差動信号として、ＣＭＬが伝送可能になることを特徴とする請求項２に記載の信号伝送回路。
第１の差動信号を伝送する一対の第１の信号線と、第２の差動信号を伝送する一対の第２の信号線と、直列接続された第１のコイル及び第２のコイルにより構成された一次巻線と、直列接続された第３のコイル及び第４のコイルにより構成された二次巻線と、を有して構成され、上記一次巻線の両端が上記一対の第１の信号線のそれぞれ一端と接続するパルストランスと、一端が所定の電位に接続され、他端が上記第１のコイルと上記第２のコイルの接続点に接続された第１のスイッチと、一端が接地側に接続され、他端が上記第３のコイルと上記第４のコイルの接続点に接続された第２のスイッチと、上記二次巻線の両端と、上記一対の第２の信号線のそれぞれ一端と、を接続する一対のコンデンサとを備えた信号伝送回路と、
同期信号を生成する同期信号生成手段と、
上記同期信号に基づいて被写体を撮像しアナログ撮像信号を生成する撮像手段と、
上記アナログ撮像信号をデジタル撮像信号に変換するアナログデジタル変換手段と、
上記デジタル撮像信号と、上記同期信号と、を含んだ第１のシリアル信号を生成するパラレルシリアル変換手段と、
上記第１のシリアル信号を上記第１の差動信号に変換して上記一対の第１の信号線により送信する送信手段と、
上記信号伝送回路によって上記第１の差動信号を変換して得られた上記第２の差動信号を上記一対の第２の信号線から受信して、第２のシリアル信号を生成する受信手段と、
上記第2のシリアル信号に基づいて、上記デジタル撮像信号と、上記第２のシリアル信号に含まれる上記同期信号に基づいて上記デジタル撮像信号を記憶させるためのタイミング信号と、を生成するシリアルパラレル変換手段と、
上記デジタル撮像信号を上記タイミング信号に基づいて記憶する記憶手段と、
を具備したことを特徴とする内視鏡装置。
上記記憶手段は、マルチポートＲＡＭを含んで構成されることを特徴とする請求項５に記載の内視鏡装置。
上記第２の差動信号は、ＣＭＬであることを特徴とする請求項５に記載の内視鏡装置。
上記第２の差動信号は、ＣＭＬであることを特徴とする請求項６に記載の内視鏡装置。
上記第１のスイッチ及び上記第２のスイッチが各々オフに切り替えられた場合、上記第１の差動信号としてＬＶＤＳが伝送可能になるとともに、上記第１のスイッチ及び上記第２のスイッチが各々オンに切り替えられた場合、上記第１の差動信号として、ＣＭＬが伝送可能になることを特徴とする請求項５に記載の内視鏡装置。
上記第１のスイッチ及び上記第２のスイッチが各々オフに切り替えられた場合、上記第１の差動信号としてＬＶＤＳが伝送可能になるとともに、上記第１のスイッチ及び上記第２のスイッチが各々オンに切り替えられた場合、上記第１の差動信号として、ＣＭＬが伝送可能になることを特徴とする請求項６に記載の内視鏡装置。
上記第１のスイッチ及び上記第２のスイッチが各々オフに切り替えられた場合、上記第１の差動信号としてＬＶＤＳが伝送可能になるとともに、上記第１のスイッチ及び上記第２のスイッチが各々オンに切り替えられた場合、上記第１の差動信号として、ＣＭＬが伝送可能になることを特徴とする請求項７に記載の内視鏡装置。
上記第１のスイッチ及び上記第２のスイッチが各々オフに切り替えられた場合、上記第１の差動信号としてＬＶＤＳが伝送可能になるとともに、上記第１のスイッチ及び上記第２のスイッチが各々オンに切り替えられた場合、上記第１の差動信号として、ＣＭＬが伝送可能になることを特徴とする請求項８に記載の内視鏡装置。
第１の差動信号を伝送する一対の第１の信号線と、第２の差動信号を伝送する一対の第２の信号線と、直列接続された第１のコイル及び第２のコイルにより構成された一次巻線と、直列接続された第３のコイル及び第４のコイルにより構成された二次巻線と、を有して構成され、上記一次巻線の両端が上記一対の第１の信号線のそれぞれ一端と接続するパルストランスと、一端が所定の電位に接続され、他端が上記第１のコイルと上記第２のコイルの接続点に接続された第１のスイッチと、一端が接地側に接続され、他端が上記第３のコイルと上記第４のコイルの接続点に接続された第２のスイッチと、上記二次巻線の両端と、上記一対の第２の信号線のそれぞれ一端と、を接続する一対のコンデンサとを備えた信号伝送回路と、
被写体を撮像しアナログ撮像信号を生成する撮像手段と、
上記アナログ撮像信号をデジタル撮像信号に変換するアナログデジタル変換手段と、
上記デジタル撮像信号を含んだ第１のシリアル信号を生成するパラレルシリアル変換手段と、
上記第１のシリアル信号を上記第１の差動信号に変換して上記一対の第１の信号線により送信する送信手段と、
上記信号伝送回路によって上記第１の差動信号を変換して得られた上記第２の差動信号を上記一対の第２の信号線から受信して、第２のシリアル信号を生成する受信手段と、
クロックデータリカバリ方式により、上記第２のシリアル信号に基づいて、クロックを再生し、再生したクロックに基づいたデジタル撮像信号を生成する第１のデジタル撮像信号生成手段と、
上記再生したクロックに基づいたデジタル撮像信号から、上記再生したクロックと異なるクロックに基づいたデジタル撮像信号を生成する第２のデジタル撮像信号生成手段と、
を具備したことを特徴とする内視鏡装置。