JPH0223142U - - Google Patents
Info
- Publication number
- JPH0223142U JPH0223142U JP9705088U JP9705088U JPH0223142U JP H0223142 U JPH0223142 U JP H0223142U JP 9705088 U JP9705088 U JP 9705088U JP 9705088 U JP9705088 U JP 9705088U JP H0223142 U JPH0223142 U JP H0223142U
- Authority
- JP
- Japan
- Prior art keywords
- input terminals
- pulse transformer
- differential receiver
- cut capacitor
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Dc Digital Transmission (AREA)
Description
第1図はこの考案の一実施例による平衡信号受
信回路の回路図、第2図は第1図の実施例のタイ
ミング図、第3図〜第7図はこの考案の他の実施
例による平衡信号受信回路の回路図、第8図は従
来の平衡信号受信回路の回路図、第9図は第8図
に示す従来例のタイミング図である。 1はパルストランス、1A1,1A2は第1、
第2の入力端子、1B1,1B2は第1、第2の
出力端子、2は終端抵抗、3は直流分カツトコン
デンサ、31,32は第1、第2の直流分カツト
コンデンサ、4は抵抗、41,42は第1、第2
のバイアス抵抗(バイアス電圧印加手段)、5は
差動受信器、5A1,5A2は第1、第2の入力
端子、51は差動受信器入力抵抗、52は内部バ
イアス電圧源(バイアス電圧印加手段)、11a
,11bは平衡受信信号、12a,12bはパル
ストランスの出力信号、13a,13bは差動受
信器入力信号、14aは差動受信器出力信号。な
お、図中、同一符号は同一、又は相当部分を示す
。
信回路の回路図、第2図は第1図の実施例のタイ
ミング図、第3図〜第7図はこの考案の他の実施
例による平衡信号受信回路の回路図、第8図は従
来の平衡信号受信回路の回路図、第9図は第8図
に示す従来例のタイミング図である。 1はパルストランス、1A1,1A2は第1、
第2の入力端子、1B1,1B2は第1、第2の
出力端子、2は終端抵抗、3は直流分カツトコン
デンサ、31,32は第1、第2の直流分カツト
コンデンサ、4は抵抗、41,42は第1、第2
のバイアス抵抗(バイアス電圧印加手段)、5は
差動受信器、5A1,5A2は第1、第2の入力
端子、51は差動受信器入力抵抗、52は内部バ
イアス電圧源(バイアス電圧印加手段)、11a
,11bは平衡受信信号、12a,12bはパル
ストランスの出力信号、13a,13bは差動受
信器入力信号、14aは差動受信器出力信号。な
お、図中、同一符号は同一、又は相当部分を示す
。
Claims (1)
- 第1、第2の入力端子と第1、第2の出力端子
をもつパルストランスと、前記パルストランスの
前記第1、第2の出力端子間に接続された終端抵
抗と、第1、第2の入力端子を有し、該第1、第
2の入力端子が前記パルストランスの前記第1、
第2の出力端子に接続されていて該第1、第2の
入力端子間の電位差を検出してその値が正ならば
ハイレベル信号、負ならばローレベル信号を出力
する差動受信器とを備えた平衡信号受信回路にお
いて、前記パルストランスの前記第1の出力端子
と前記差動受信器の前記第1の入力端子をつなぐ
電路に接続された第1の直流分カツトコンデンサ
もしくは前記パルストランスの前記第2の出力端
子と前記差動受信器の前記第2の入力端子をつな
ぐ電路に接続された第2の直流分カツトコンデン
サあるいは前記第1の直流分カツトコンデンサお
よび前記第2の直流分カツトコンデンサと、前記
差動受信器の前記第1、第2の入力端子間にバイ
アス電圧をかけるバイアス電圧印加手段とが設け
られていることを特徴とする平衡信号受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9705088U JPH0223142U (ja) | 1988-07-22 | 1988-07-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9705088U JPH0223142U (ja) | 1988-07-22 | 1988-07-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0223142U true JPH0223142U (ja) | 1990-02-15 |
Family
ID=31322254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9705088U Pending JPH0223142U (ja) | 1988-07-22 | 1988-07-22 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0223142U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007004428A1 (ja) * | 2005-07-04 | 2007-01-11 | Olympus Medical Systems Corp. | 信号伝送回路及び内視鏡装置 |
-
1988
- 1988-07-22 JP JP9705088U patent/JPH0223142U/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007004428A1 (ja) * | 2005-07-04 | 2007-01-11 | Olympus Medical Systems Corp. | 信号伝送回路及び内視鏡装置 |
JPWO2007004428A1 (ja) * | 2005-07-04 | 2009-01-22 | オリンパスメディカルシステムズ株式会社 | 信号伝送回路及び内視鏡装置 |
JP4512639B2 (ja) * | 2005-07-04 | 2010-07-28 | オリンパスメディカルシステムズ株式会社 | 信号伝送回路及び内視鏡装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6214815U (ja) | ||
JPH0223142U (ja) | ||
JPH0459636U (ja) | ||
JPS6014525U (ja) | ノツチフイルタ | |
JPH0284446U (ja) | ||
JPS60136592U (ja) | スピ−カ | |
JPS60136594U (ja) | スピ−カ | |
JPS6186900U (ja) | ||
JPS6060034U (ja) | 微分回路 | |
JPH0411150B2 (ja) | ||
JPS59132231U (ja) | 線路等化器 | |
JPS5911398U (ja) | 二線式伝送器 | |
JPS6061832U (ja) | 周波数特性等化装置 | |
JPS6387932U (ja) | ||
JPH0373073U (ja) | ||
JPS5973823U (ja) | ラウドネス・コントロ−ル回路 | |
JPS63173921U (ja) | ||
JPS5981121U (ja) | 信号振幅調整回路 | |
JPS61119495U (ja) | ||
JPS6019261U (ja) | ステレオ受信機 | |
JPS6040135U (ja) | スイツチング回路 | |
JPS6454417U (ja) | ||
JPH01162939U (ja) | ||
JPS60136593U (ja) | スピ−カ | |
JPS59143139U (ja) | 中間周波増幅回路における群遅延時間補正回路 |