JP4511245B2 - Circuit equipment - Google Patents
Circuit equipment Download PDFInfo
- Publication number
- JP4511245B2 JP4511245B2 JP2004158891A JP2004158891A JP4511245B2 JP 4511245 B2 JP4511245 B2 JP 4511245B2 JP 2004158891 A JP2004158891 A JP 2004158891A JP 2004158891 A JP2004158891 A JP 2004158891A JP 4511245 B2 JP4511245 B2 JP 4511245B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductive layer
- metal layer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
本発明は、回路装置に関し、特に、回路素子を備えた回路装置に関する。 The present invention relates to a circuit device, and more particularly to a circuit device including a circuit element.
近年、電子機器などに含まれる回路装置は、小型化、高密度化および多機能化のために、単位体積当たりの発熱密度が増加している。このため、近年では、回路装置の基板として、高い放熱性を有する金属基板を用いるとともに、その金属基板上に、IC(Integrated Circuit:集積回路)やLSI(Large Scale Integrated Circuit:大規模集積回路)などの回路素子を装着している(たとえば、特許文献1参照)。また、従来では、金属基板上に、ハイブリッドIC(Hybrid Integrated Circuit:混成集積回路)が形成された構造も知られている。ここで、ハイブリッドICとは、ICチップやコンデンサ、抵抗などの回路素子を1つの基板上にまとめて組み込んだ回路装置を意味する。 2. Description of the Related Art In recent years, circuit devices included in electronic devices and the like have increased in heat generation density per unit volume in order to reduce size, increase density, and increase functionality. Therefore, in recent years, a metal substrate having high heat dissipation is used as a substrate of a circuit device, and an IC (Integrated Circuit) or an LSI (Large Scale Integrated Circuit) is used on the metal substrate. Are mounted (for example, refer to Patent Document 1). Conventionally, a structure in which a hybrid IC (Hybrid Integrated Circuit) is formed on a metal substrate is also known. Here, the hybrid IC means a circuit device in which circuit elements such as an IC chip, a capacitor, and a resistor are integrated on one substrate.
図16は、上記特許文献1に開示された従来の回路装置の構造を概略的に示した断面図である。図16を参照して、従来の回路装置では、アルミニウム(Al)からなる金属基板101上に、絶縁層として機能するとともに、充填材としてのシリカ(SiO2)が添加された樹脂層102が形成されている。樹脂層102上の所定領域には、樹脂からなる接着層103を介してICチップ104が装着されている。また、樹脂層102上のICチップ104の端部から所定の間隔を隔てた領域には、接着層103を介して銅からなる金属配線105が形成されている。この金属配線105と金属基板101とは、樹脂層102によって絶縁されている。また、金属配線105とICチップ104とは、ワイヤ106によって電気的に接続されている。
FIG. 16 is a cross-sectional view schematically showing the structure of the conventional circuit device disclosed in
図16に示した従来の回路装置では、アルミニウム(Al)からなる金属基板101を用いるとともに、その金属基板101上に、樹脂層102を介してICチップ104を装着することによって、ICチップ104から多量の熱が発生したとしても、その熱を金属基板101により放熱することが可能となる。
しかしながら、金属配線105と金属基板101とを絶縁するための樹脂層102は、水分を吸収しやすいので、図16に示した従来の回路装置を多湿条件下で用いた場合、樹脂層102が水分を吸収することに起因して絶縁性が劣化するという不都合があった。その結果、金属配線105と金属基板101との間の絶縁耐圧が低下するという問題点があった。
However, the
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、基板と導電層との間の絶縁耐圧が低下するのを抑制することが可能な回路装置を提供することである。 The present invention has been made to solve the above-described problems, and one object of the present invention is a circuit capable of suppressing a decrease in the withstand voltage between the substrate and the conductive layer. Is to provide a device.
上記目的を達成するために、この発明の一の局面による回路装置は、酸化または窒化された表面を有するとともに、金属を主体とする基板と、基板の酸化または窒化された表面上に形成された絶縁層と、絶縁層上に形成された導電層と、導電層に電気的に接続された回路素子とを備えている。 In order to achieve the above object, a circuit device according to one aspect of the present invention has an oxidized or nitrided surface, and is formed on a metal-based substrate and the oxidized or nitrided surface of the substrate. An insulating layer, a conductive layer formed on the insulating layer, and a circuit element electrically connected to the conductive layer are provided.
この一の局面による回路装置では、上記のように、基板の表面を酸化または窒化するとともに、その基板の酸化または窒化された表面上に絶縁層を形成することによって、金属を主体とする基板と導電層との間に位置する絶縁層の絶縁性が劣化したとしても、基板の酸化または窒化された表面が絶縁層として機能するので、金属を主体とする基板と導電層との間の絶縁耐圧が低下するのを抑制することができる。 In the circuit device according to this one aspect, as described above, the surface of the substrate is oxidized or nitrided, and an insulating layer is formed on the oxidized or nitrided surface of the substrate, whereby the substrate mainly composed of metal and Even if the insulating properties of the insulating layer located between the conductive layer and the conductive layer deteriorate, the oxidized or nitrided surface of the substrate functions as the insulating layer, so that the withstand voltage between the metal-based substrate and the conductive layer Can be suppressed.
上記一の局面による回路装置において、好ましくは、基板の酸化または窒化された表面は、凹凸形状に形成されている。このように構成すれば、基板と絶縁層との接触面積を増加させることができる。これにより、基板と絶縁層との間の密着性を向上させることができる。その結果、基板から絶縁層が剥離するのを抑制することができる。また、絶縁層が樹脂を主成分とするとともに、その絶縁層に充填剤が添加されている場合、絶縁層に添加された充填材が基板との界面近傍に位置することに起因して基板と絶縁層との接触面積が減少する場合にも、基板の凹凸形状の表面により、基板と絶縁層との接触面積が増加される。これにより、樹脂を主成分とする絶縁層に充填剤を添加したとしても、基板と絶縁層との密着性が低下するのを抑制することができる。 In the circuit device according to the aforementioned aspect, the oxidized or nitrided surface of the substrate is preferably formed in an uneven shape. If comprised in this way, the contact area of a board | substrate and an insulating layer can be increased. Thereby, the adhesiveness between a board | substrate and an insulating layer can be improved. As a result, peeling of the insulating layer from the substrate can be suppressed. In addition, when the insulating layer is mainly composed of a resin and a filler is added to the insulating layer, the filler added to the insulating layer is located near the interface with the substrate. Even when the contact area with the insulating layer is reduced, the contact area between the substrate and the insulating layer is increased by the uneven surface of the substrate. Thereby, even if a filler is added to the insulating layer containing a resin as a main component, it is possible to suppress a decrease in adhesion between the substrate and the insulating layer.
上記一の局面による回路装置において、好ましくは、絶縁層は、樹脂を主成分とする絶縁層を含む。このように構成すれば、金属を主体とする基板と樹脂を主成分とする絶縁層との接触面積を増加させることができる。これにより、絶縁層が金属を主体とする基板との密着性が低い樹脂を主成分とする場合にも、基板から絶縁層が剥離するのを抑制することができる。 In the circuit device according to the above aspect, the insulating layer preferably includes an insulating layer containing a resin as a main component. If comprised in this way, the contact area of the board | substrate which has a metal as a main component, and the insulating layer which has resin as a main component can be increased. Thereby, even when the insulating layer is mainly composed of a resin having low adhesion to the substrate mainly composed of metal, it is possible to suppress the separation of the insulating layer from the substrate.
この場合、好ましくは、樹脂を主成分とする絶縁層には、絶縁層の熱伝導率を高くするための充填剤が添加されている。このように構成すれば、樹脂を主成分とする絶縁層の熱伝導率が高くなるので、樹脂を主成分とする絶縁層の放熱性を向上させることができる。 In this case, preferably, a filler for increasing the thermal conductivity of the insulating layer is added to the insulating layer mainly composed of a resin. If comprised in this way, since the heat conductivity of the insulating layer which has resin as a main component becomes high, the heat dissipation of the insulating layer which has resin as a main component can be improved.
上記一の局面による回路装置において、好ましくは、絶縁層は、回路素子の下方に位置する領域に設けられ、基板の表面に達する開口部を含み、絶縁層上の導電層は、開口部を介して基板の表面に接触するように形成されているとともに、開口部を介して基板に熱を伝達する機能を有する。このように構成すれば、回路素子から多量の熱が発生した場合に、その熱を基板の表面に接触する導電層を介して基板側に容易に放熱することができる。 In the circuit device according to the above aspect, the insulating layer is preferably provided in a region located below the circuit element and includes an opening reaching the surface of the substrate, and the conductive layer on the insulating layer is interposed through the opening. And has a function of transferring heat to the substrate through the opening. According to this configuration, when a large amount of heat is generated from the circuit element, the heat can be easily radiated to the substrate side through the conductive layer in contact with the surface of the substrate.
上記一の局面による回路装置において、好ましくは、絶縁層は、基板の表面上に形成された第1絶縁層と、第1絶縁層上に形成された第2絶縁層とを含み、導電層は、第1絶縁層と第2絶縁層との間に形成された第1導電層と、第2絶縁層上に形成された第2導電層とを含む。このように構成すれば、第1導電層と第2導電層とを第2絶縁層により絶縁することができる。これにより、第1導電層および第2導電層を配線として用いる場合に、第1導電層からなる配線と第2導電層からなる配線とを平面的に見て交差させたとしても、第1導電層からなる配線と第2導電層からなる配線とが電気的に短絡するのを抑制することができる。その結果、配線の引き回しの自由度を向上させることができるとともに、配線密度を向上させることができる。 In the circuit device according to the above aspect, the insulating layer preferably includes a first insulating layer formed on the surface of the substrate and a second insulating layer formed on the first insulating layer, and the conductive layer is And a first conductive layer formed between the first insulating layer and the second insulating layer, and a second conductive layer formed on the second insulating layer. If comprised in this way, a 1st conductive layer and a 2nd conductive layer can be insulated by a 2nd insulating layer. As a result, when the first conductive layer and the second conductive layer are used as the wiring, even if the wiring made of the first conductive layer and the wiring made of the second conductive layer cross each other in plan view, the first conductive layer It is possible to suppress an electrical short circuit between the wiring made of the layer and the wiring made of the second conductive layer. As a result, the degree of freedom of wiring routing can be improved and the wiring density can be improved.
この場合、好ましくは、第1導電層により構成される第1配線と、第2導電層により構成される第2配線とをさらに含み、第1配線と第2配線とは、平面的に見て交差している。このように構成すれば、容易に、第1配線および第2配線の引き回しの自由度を向上させることができるとともに、第1配線および第2配線の配線密度を向上させることができる。 In this case, preferably, it further includes a first wiring constituted by the first conductive layer and a second wiring constituted by the second conductive layer, and the first wiring and the second wiring are viewed in a plan view. Crossed. With this configuration, the degree of freedom in routing the first wiring and the second wiring can be easily improved, and the wiring density of the first wiring and the second wiring can be improved.
上記一の局面による回路装置において、好ましくは、基板は、第1の熱膨張係数を有する第1金属層と、第1金属層上に形成され、第1金属層の第1の熱膨張係数とは異なる第2の熱膨張係数を有する第2金属層と、第2金属層上に形成され、第2金属層の第2の熱膨張係数とは異なる第3の熱膨張係数を有する第3金属層とを含む。このように構成すれば、第1金属層、第2金属層および第3金属層の厚みを調節することにより、第1金属層、第2金属層および第3金属層を含む基板の熱膨張係数を制御することができる。これにより、基板の熱膨張係数が回路素子の熱膨張係数および絶縁層の熱膨張係数の両方に近づくように、第1金属層〜第3金属層の厚みを調節すれば、基板と回路素子および絶縁層との間の熱膨張係数差に起因して、基板から絶縁層が剥離するのを抑制することができる。 In the circuit device according to the above aspect, the substrate preferably has a first metal layer having a first coefficient of thermal expansion, and a first coefficient of thermal expansion of the first metal layer formed on the first metal layer. A second metal layer having a different second thermal expansion coefficient and a third metal formed on the second metal layer and having a third thermal expansion coefficient different from the second thermal expansion coefficient of the second metal layer Including layers. If comprised in this way, the thermal expansion coefficient of the board | substrate containing a 1st metal layer, a 2nd metal layer, and a 3rd metal layer is adjusted by adjusting the thickness of a 1st metal layer, a 2nd metal layer, and a 3rd metal layer. Can be controlled. Thereby, if the thickness of the first metal layer to the third metal layer is adjusted so that the thermal expansion coefficient of the substrate approaches both the thermal expansion coefficient of the circuit element and the thermal expansion coefficient of the insulating layer, the substrate, the circuit element, and The insulating layer can be prevented from peeling from the substrate due to the difference in thermal expansion coefficient with the insulating layer.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の一実施形態による混成集積回路(ハイブリッドIC)装置を示した斜視図であり、図2は、図1の100−100線に沿った断面図である。まず、図1および図2を参照して、本実施形態による混成集積回路装置の構造について説明する。 FIG. 1 is a perspective view showing a hybrid integrated circuit (hybrid IC) device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line 100-100 in FIG. First, the structure of the hybrid integrated circuit device according to the present embodiment will be described with reference to FIGS.
本実施形態による混成集積回路装置では、図2に示すように、約100μm〜約3mm(たとえば、約1.5mm)の厚みを有する多層構造(3層構造)の基板1を用いている。この基板1は、銅からなる下層金属層1aと、下層金属層1a上に形成されたFe−Ni系合金(いわゆるインバー合金)からなる中間金属層1bと、中間金属層1b上に形成された銅からなる上層金属層1cとが積層されたクラッド材によって構成されている。銅からなる下層金属層1aおよび上層金属層1cは、約12ppm/℃の熱膨張係数を有する。また、インバー合金からなる中間金属層1bは、FeにNiが約36%含有された合金からなるとともに、約0.2ppm/℃〜約5ppm/℃の小さい熱膨張係数を有する。すなわち、中間金属層1bの熱膨張係数(約0.2ppm/℃〜約5ppm/℃)は、下層金属層1aおよび上層金属層1cの熱膨張係数(約12ppm/℃)よりも小さい。また、下層金属層1a、中間金属層1bおよび上層金属層1cの厚みの比率は、1:1:1であり、基板1の熱膨張係数が約6ppm/℃〜約8ppm/℃になるように調節されている。なお、下層金属層1a、中間金属層1bおよび上層金属層1cは、それぞれ、本発明の「第1金属層」、「第2金属層」および「第3金属層」の一例である。
In the hybrid integrated circuit device according to the present embodiment, as shown in FIG. 2, a
また、本実施形態では、基板1を構成する3層(1a〜1c)のうち、最上面の上層金属層1cの表面部分に、約0.1μm〜約0.3μmの厚みを有する酸化銅膜1dが形成されている。この酸化銅膜1dは、上層金属層1cの表面部分が酸化されることにより形成されている。また、本実施形態では、基板1(酸化銅膜1d)の表面は、算術平均粗さRaが約10μm〜約20μmの凹凸形状に形成されている。
Moreover, in this embodiment, the copper oxide film which has thickness of about 0.1 micrometer-about 0.3 micrometer on the surface part of the
基板1(酸化銅膜1d)の凹凸形状の表面上には、約60μm〜約160μmの厚みを有するエポキシ樹脂を主成分とする1層目の樹脂層2が形成されている。この樹脂層2は、絶縁層として機能する。また、樹脂層2の熱膨張係数は、約17ppm/℃〜約18ppm/℃である。なお、樹脂層2は、本発明の「絶縁層」および「第1絶縁層」の一例である。
On the uneven surface of the substrate 1 (
ここで、本実施形態では、エポキシ樹脂を主成分とする樹脂層2の熱伝導率を高くするために、約30μm以上の大きい直径を有する充填剤が樹脂層2に添加されている。この充填剤としては、アルミナ(Al2O3)、シリカ(SiO2)、窒化アルミニウム(AlN)、窒化シリコン(SiN)および窒化ホウ素(BN)などがある。また、充填剤の重量充填率は、約60%〜約80%である。なお、アルミナやシリカなどの充填剤が添加されたエポキシ樹脂の熱伝導率は、約2W/(m・K)であり、充填剤が添加されていないエポキシ樹脂の熱伝導率(約0.6W/(m・K))よりも高い。
Here, in the present embodiment, a filler having a large diameter of about 30 μm or more is added to the
また、本実施形態では、後述するLSIチップ9の下方に位置する樹脂層2の所定領域に、約100μmの直径を有するとともに、樹脂層2を貫通する5つのビアホール2aが形成されている。また、後述するチップ抵抗10の下方に位置する樹脂層2の所定領域には、約100μmの直径を有するとともに、樹脂層2を貫通する2つのビアホール2bが形成されている。なお、ビアホール2aおよび2bは、本発明の「開口部」の一例である。そして、樹脂層2上の所定領域には、約15μmの厚みを有するとともに、サーマルビア部3aおよび3bと、配線部3cとを含む1層目の銅からなる導電層3が形成されている。なお、導電層3は、本発明の「第1導電層」の一例であり、配線部3cは、本発明の「第1配線」の一例である。導電層3のサーマルビア部3aは、LSIチップ9の下方の領域に配置されているとともに、基板1の表面に接触するように、ビアホール2a内に埋め込まれた部分を有する。また、サーマルビア部3bは、チップ抵抗10の下方の領域に位置するビアホール2b内に埋め込まれている。この導電層3のサーマルビア部3aおよび3bは、基板1に熱を放熱する機能を有する。なお、ビアホール2aおよび2b内に導電層3が埋め込まれた状態での樹脂層2の熱伝導率は、約6W/(m・K)〜約8W/(m・K)である。また、導電層3の配線部3cは、サーマルビア部3aの端部から所定の間隔を隔てた領域に配置されている。
In the present embodiment, five via
また、本実施形態では、導電層3を覆うように、上記した1層目の樹脂層2と同じ厚みおよび組成を有する2層目の樹脂層4が形成されているとともに、樹脂層4上の所定領域に、上記した1層目の導電層3と同じ厚みを有する2層目の銅からなる導電層5が形成されている。そして、2層目の樹脂層4および導電層5は、1層目の導電層3のサーマルビア部3aに熱を伝達するための構造を有する。なお、樹脂層4は、本発明の「絶縁層」および「第2絶縁層」の一例であり、導電層5は、本発明の「第2導電層」の一例である。
In the present embodiment, the
具体的には、樹脂層4のLSIチップ9の下方に位置する領域に、約100μmの直径を有するとともに、樹脂層4を貫通する5つのビアホール4aが形成されている。この5つのビアホール4aは、それぞれ、5つのビアホール2aに対応する位置に形成されている。また、樹脂層4には、導電層3の配線部3cに対応する領域に、約100μmの直径を有するとともに、樹脂層4を貫通する2つのビアホール4bが形成されている。また、導電層5は、サーマルビア部5aと、ワイヤボンディング部5bと、配線部5cおよび5dとを含む。なお、配線部5dは、本発明の「第2配線」の一例である。そして、導電層5のサーマルビア部5aは、LSIチップ9の下方の領域に配置されているとともに、導電層3のサーマルビア部3aの表面に接触するように、ビアホール4a内に埋め込まれた部分を有する。この導電層5のサーマルビア部5aは、LSIチップ9およびチップ抵抗10で発生した熱を導電層3のサーマルビア部3aに伝達して放熱する機能を有する。また、導電層5のワイヤボンディング部5bは、ビアホール4bに対応する領域に配置されているとともに、導電層3の配線部3cの表面に接触するように、ビアホール4b内に埋め込まれた部分を有する。導電層5の配線部5cは、チップ抵抗10の下方の領域に配置されている。導電層5の配線部5dは、後述するリード11の下方の領域に配置されている。そして、図示しないが、2層目の導電層5の配線部5dは、1層目の導電層3の配線部3cと平面的に見て交差するように配置されている。
Specifically, five via
また、導電層5を覆うように、導電層5のワイヤボンディング部5b、配線部5cおよび5dに対応する領域に開口部を有するソルダーレジスト層6aが形成されている。このソルダーレジスト層6aは、導電層5の保護膜として機能する。また、ソルダーレジスト層6aは、メラミン誘導体、液晶ポリマー、エポキシ樹脂、PPE(ポリフェニレンエーテル)樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂およびポリアミドビスマレイミドなどの熱硬化性樹脂からなる。なお、液晶ポリマー、エポキシ樹脂およびメラミン誘導体は、高周波特性に優れているので、ソルダーレジスト層6aの材料として好ましい。また、ソルダーレジスト層6aに、SiO2などの充填剤を添加してもよい。LSIチップ9は、導電層5のサーマルビア部5a上のソルダーレジスト層6a上に、約20μmの厚みを有するエポキシ樹脂からなる樹脂層6を介して装着されている。なお、LSIチップ9では、単結晶シリコン基板(図示せず)が用いられており、熱膨張係数は、約4ppm/℃である。このLSIチップ9は、ワイヤ7によって、導電層5のワイヤボンディング部5bに電気的に接続されている。また、チップ抵抗10は、導電層5の配線部5c上に、半田などのロウ材からなる融着層8aを介して装着されているとともに、融着層8aにより配線部5cに電気的に接続されている。なお、LSIチップ9およびチップ抵抗10は、本発明の「回路素子」の一例である。また、リード11は、導電層5の配線部5d上に、半田などのロウ材からなる融着層8bを介して装着されているとともに、融着層8bにより配線部5dに電気的に接続されている。
Also, a solder resist
また、図1および図2に示すように、装置内部に装着されたLSIチップ9およびチップ抵抗10などを保護するために、LSIチップ9およびチップ抵抗10を覆うように、エポキシ樹脂からなる樹脂層12が形成されている。また、図1に示すように、リード11は、混成集積回路装置の1つの辺に複数設けられている。
Further, as shown in FIGS. 1 and 2, in order to protect the
本実施形態では、上記のように、基板1を凹凸形状の表面を有するように形成するとともに、その基板1の凹凸形状の表面上に、エポキシ樹脂を主成分とする絶縁層としての樹脂層2を形成することによって、基板1と樹脂層2との接触面積を増加させることができる。これにより、基板1と樹脂層2との間の密着性を向上させることができる。その結果、基板1から絶縁層として機能する樹脂層2が剥離するのを抑制することができる。
In the present embodiment, as described above, the
また、本実施形態では、約0.2ppm/℃〜約5ppm/℃の熱膨張係数を有する銅からなる下層金属層1aおよび上層金属層1cと、約0.2ppm/℃〜約5ppm/℃の熱膨張係数を有するインバー合金からなる中間金属層1bとを含む基板1を用いるとともに、下層金属層1a、中間金属層1bおよび上層金属層1cの厚みの比率を1:1:1にすることによって、基板1の熱膨張係数を約6ppm/℃〜約8ppm/℃にすることができるので、基板1の熱膨張係数(約6ppm/℃〜約8ppm/℃)を、LSIチップ9の熱膨張係数(約4ppm/℃)および樹脂層2の熱膨張係数(約17ppm/℃〜約18ppm/℃)の両方に近づけることができる。これにより、基板1とLSIチップ9および樹脂層2との間の熱膨張係数差に起因して、基板1から樹脂層2が剥離するのを抑制することができる。
In the present embodiment, the
また、本実施形態では、基板1(上層金属層1c)の表面を酸化することにより、基板1(上層金属層1c)の表面部分に酸化銅膜1dを形成することによって、基板1と導電層3の配線部3cとの間に位置する樹脂層2の絶縁性が劣化したとしても、基板1の表面部分の酸化銅膜1dが絶縁層として機能するので、基板1と導電層3の配線部3cとの間の絶縁耐圧が低下するのを抑制することができる。また、基板1(上層金属層1c)の表面部分の酸化銅膜1dの厚みを約2μm〜約3μmに設定することによって、酸化銅膜1dの厚みが約3μmを越える場合よりも上層金属層1cに対する密着性が高くなるので、酸化銅膜1dが剥離するのを抑制することができる。
In the present embodiment, the surface of the substrate 1 (
また、本実施形態では、エポキシ樹脂を主成分とする樹脂層2および4に、樹脂層2および4の熱伝導率を高くするためのアルミナまたはシリカなどの充填剤を添加することによって、樹脂層2および4の熱伝導率が高くなるので、樹脂層2および4の放熱性を向上させることができる。また、樹脂層2に添加された充填材が基板1との界面近傍に位置することに起因して基板1と樹脂層2との接触面積が減少する場合にも、基板1の凹凸形状の表面により、基板1と樹脂層2との接触面積が増加されるので、樹脂層2に充填剤を添加したとしても、基板1と樹脂層2との密着性が低下するのを抑制することができる。
In the present embodiment, the
また、本実施形態では、樹脂層2のLSIチップ9の下方に位置する領域に、サーマルビア部5aおよび3aを形成することによって、LSIチップ9から多量の熱が発生した場合に、その熱をサーマルビア部5aおよび3aを介して基板1に容易に伝達して放熱することができる。また、樹脂層2のチップ抵抗10の下方に、基板1の表面に接触するサーマルビア部3bを形成することによって、チップ抵抗10から多量の熱が発生した場合に、その熱をサーマルビア部3bを介して基板1に容易に放熱することができる。
Further, in the present embodiment, when a large amount of heat is generated from the
また、本実施形態では、基板1の表面上に、1層目の樹脂層2および導電層3を順次形成するとともに、1層目の導電層3上に、2層目の樹脂層4および導電層5を順次形成することによって、導電層3の配線部3cと導電層5の配線部5dとを樹脂層4により絶縁することができる。これにより、導電層3の配線部3cと導電層5の配線部5dとを平面的に見て交差させたとしても、導電層3の配線部3cと導電層5の配線部5dとが電気的に短絡するのを抑制することができる。その結果、配線部3cおよび5dの引き回しの自由度を向上させることができるとともに、配線密度を向上させることができる。
In the present embodiment, the
図3〜図15は、図2に示した一実施形態による混成集積回路装置の製造プロセスを説明するための断面図である。次に、図2〜図15を参照して、本実施形態による混成集積回路装置の製造プロセスについて説明する。 3 to 15 are cross-sectional views for explaining a manufacturing process of the hybrid integrated circuit device according to the embodiment shown in FIG. A manufacturing process for the hybrid integrated circuit device according to the present embodiment will now be described with reference to FIGS.
まず、図3に示すように、約12ppm/℃の熱膨張係数を有する銅からなる下層金属層1aおよび上層金属層1cと、約0.2ppm/℃〜約5ppm/℃の熱膨張係数を有するとともに、インバー合金からなる中間金属層1bとを含む基板1を形成する。具体的には、下層金属層1aおよび上層金属層1cの間に中間金属層1bを配置した状態で圧着することにより3層構造のクラッド材からなる基板1を形成する。この際、基板1の厚みが約100μm〜約3mm(たとえば、約1.5mm)になるように、下層金属層1a、中間金属層1bおよび上層金属層1cのそれぞれの厚みを設定する。なお、本実施形態では、下層金属層1a、中間金属層1bおよび上層金属層1cの厚みの比率を1:1:1に設定する。これにより、基板1の熱膨張係数が約6ppm/℃〜約8ppm/℃になる。
First, as shown in FIG. 3, a
この後、サンドブラスト技術、ウェットブラスト技術またはウェットエッチング技術を用いて、基板1を構成する最上面の上層金属層1cの表面を、算術平均粗さRaが約10μm〜約20μmの凹凸形状になるように粗面化する。なお、サンドブラスト技術とは、研磨剤をコンプレッサからの圧縮空気で加速させることにより、被加工物(ワーク)に研磨剤を吹き付ける技術である。また、ウェットブラスト技術とは、研磨剤を混合した液体をコンプレッサからの圧縮空気で加速させることにより、被加工物(ワーク)に研磨剤を吹き付ける技術である。
Thereafter, the surface of the
次に、図4に示すように、基板1を百数十度の温度条件下で熱処理することによって、基板1の最上面の上層金属層1cの凹凸形状の表面を酸化する。これにより、基板1の最上面の上層金属層1cの凹凸形状の表面部分が、約0.1μm〜約0.3μmの厚みを有する酸化銅膜1dとなる。
Next, as shown in FIG. 4, the uneven surface of the
次に、図5に示すように、基板1(酸化銅膜1d)の凹凸形状の表面上に、アルミナまたはシリカなどの充填剤が添加されたエポキシ樹脂を塗布することによって、約60μm〜約160μmの厚みを有する樹脂層2を形成する。この後、樹脂層2上に、約3μmの厚みを有する銅箔3dを圧着する。
Next, as shown in FIG. 5, by applying an epoxy resin to which a filler such as alumina or silica is added on the uneven surface of the substrate 1 (
次に、図6に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール2aおよび2b(図2参照)の形成領域上に位置する銅箔3dを除去する。これにより、樹脂層2のビアホール2aおよび2bの形成領域が露出される。
Next, as shown in FIG. 6, the
次に、図7に示すように、銅箔3dの上方から炭酸ガスレーザまたはエキシマレーザを照射することによって、樹脂層2の露出した表面から基板1の表面に達するまでの領域を除去する。これにより、樹脂層2に、約100μmの直径を有するとともに、樹脂層2を貫通する5つのビアホール2aおよび2つのビアホール2bを形成する。このビアホール2aおよび2bは、それぞれ、後述するサーマルビア部3aおよび3bを形成するために設けられる。
Next, as shown in FIG. 7, the region from the exposed surface of the
次に、図8に示すように、無電解メッキ法を用いて、銅箔3d(図7参照)の上面およびビアホール2aおよび2bの内面上に、銅を約0.5μmの厚みでメッキする。続いて、電解メッキ法を用いて、銅箔3dの上面およびビアホール2aおよび2bの内部に、メッキする。なお、本実施形態では、メッキ液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔3dの上面上に吸着させるとともに、促進剤をビアホール2aおよび2bの内面上に吸着させる。これにより、ビアホール2aおよび2bの内面上の銅メッキの厚みを大きくすることができるので、ビアホール2aおよび2b内に銅を埋め込むことができる。その結果、図8に示すように、樹脂層2上に、約15μmの厚みを有する導電層3が形成されるとともに、ビアホール2aおよび2b内に、導電層3が埋め込まれる。
Next, as shown in FIG. 8, copper is plated to a thickness of about 0.5 μm on the upper surface of the
上記した銅メッキ工程において、本実施形態では、FeとNiとを含むインバー合金からなる中間金属層1bを、銅からなる下層金属層1aおよび上層金属層1cにより挟んだ基板1を用いているので、インバー合金からなる中間金属層1bの成分がメッキ液中に溶出することに起因して、メッキ液が劣化するのを抑制することができる。
In the above-described copper plating process, in the present embodiment, the
次に、図9に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電層3をパターニングする。これにより、LSIチップ9(図2参照)の下方の領域に位置するサーマルビア部3aと、チップ抵抗10(図2参照)の下方の領域に位置するサーマルビア部3bと、サーマルビア部3aの端部から所定の間隔を隔てた領域に位置する配線部3cとを形成する。
Next, as shown in FIG. 9, the
次に、図10に示すように、導電層3を覆うように、アルミナまたはシリカなどの充填剤が添加されたエポキシ樹脂を塗布することによって、約60μm〜約160μmの厚みを有する樹脂層4を形成する。この後、樹脂層4上に、約3μmの厚みを有する銅箔5eを圧着する。
Next, as shown in FIG. 10, a
次に、図11に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール4aおよび4b(図2参照)の形成領域上に位置する銅箔5eを除去する。これにより、樹脂層4のビアホール4aおよび4bの形成領域が露出される。
Next, as shown in FIG. 11, the
次に、図12に示すように、銅箔5eの上方から炭酸ガスレーザまたはエキシマレーザを照射することによって、樹脂層4の露出した表面から導電層3の表面に達するまでの領域を除去する。これにより、樹脂層4に、約100μmの直径を有するとともに、樹脂層4を貫通する5つのビアホール4aおよび2つのビアホール4bを形成する。
Next, as shown in FIG. 12, the region from the exposed surface of the
次に、図13に示すように、無電解メッキ法を用いて、銅箔5e(図12参照)の上面およびビアホール4aおよび4bの内面上に、銅を約0.5μmの厚みでメッキする。続いて、電解メッキ法を用いて、銅箔5eの上面およびビアホール4aおよび4bの内部に、メッキする。この際、メッキ液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔5eの上面上に吸着させるとともに、促進剤をビアホール4aおよび4bの内面上に吸着させる。これにより、ビアホール4aおよび4bの内面上の銅メッキの厚みを大きくすることができるので、ビアホール4aおよび4b内に銅を埋め込むことができる。その結果、樹脂層4上に、約15μmの厚みを有する導電層5が形成されるとともに、ビアホール4aおよび4b内に、導電層5が埋め込まれる。
Next, as shown in FIG. 13, copper is plated to a thickness of about 0.5 μm on the upper surface of the
次に、図14に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電層5をパターニングする。これにより、LSIチップ9(図2参照)の下方の領域に位置するサーマルビア部5aと、サーマルビア部5aの端部から所定の間隔を隔てた領域に位置するワイヤボンディング部5bと、チップ抵抗10(図2参照)の下方の領域に位置する配線部5cと、リード11(図2参照)の下方の領域に位置する配線部5dとを形成する。
Next, as shown in FIG. 14, the
次に、図15に示すように、導電層5を覆うように、導電層5のワイヤボンディング部5b、配線部5cおよび5dに対応する領域に開口部を有するソルダーレジスト層6aを形成する。そして、導電層5のサーマルビア部5a上のソルダーレジスト層6a上に、約50μmの厚みを有するエポキシ樹脂からなる樹脂層6を介してLSIチップ9を装着する。このLSIチップ9を装着した後の樹脂層6の厚みは、約20μmとなる。この後、LSIチップ9と導電層5のワイヤボンディング部5bとをワイヤ7により電気的に接続する。また、導電層5の配線部5c上に、半田などのロウ材からなる融着層8aを介してチップ抵抗10を装着する。また、導電層5の配線部5d上に、半田などのロウ材からなる融着層8bを介してリード11を装着する。なお、チップ抵抗10およびリード11は、それぞれ、融着層8aおよび8bを介して配線部5cおよび5dに電気的に接続される。
Next, as illustrated in FIG. 15, a solder resist
最後に、図2に示したように、基板1上のLSIチップ9やチップ抵抗10を保護するために、LSIチップ9やチップ抵抗10を覆うように、エポキシ樹脂からなる樹脂層12を形成することによって、本実施形態による混成集積回路装置が形成される。
Finally, as shown in FIG. 2, in order to protect the
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
たとえば、上記実施形態では、LSIチップおよびチップ抵抗が装着された混成集積回路装置に本発明を適用したが、本発明はこれに限らず、LSIチップおよびチップ抵抗以外の回路素子が装着された混成集積回路装置や混成集積回路装置以外の半導体集積回路装置にも適用可能である。 For example, in the above embodiment, the present invention is applied to a hybrid integrated circuit device in which an LSI chip and a chip resistor are mounted. However, the present invention is not limited to this, and a hybrid in which circuit elements other than the LSI chip and the chip resistor are mounted. The present invention is also applicable to semiconductor integrated circuit devices other than integrated circuit devices and hybrid integrated circuit devices.
また、上記実施形態では、基板の表面を酸化することにより、基板の表面部分に酸化銅膜を形成したが、本発明はこれに限らず、基板の表面を酸化しなくてもよい。また、基板の表面を窒化することにより、基板の表面部分に窒化銅膜を形成してもよい。 Moreover, in the said embodiment, although the copper oxide film was formed in the surface part of a board | substrate by oxidizing the surface of a board | substrate, this invention is not restricted to this, The surface of a board | substrate does not need to be oxidized. Further, a copper nitride film may be formed on the surface portion of the substrate by nitriding the surface of the substrate.
また、上記実施形態では、インバー合金(Fe−Ni系合金)からなる中間金属層を、銅からなる下層金属層および上層金属層により挟んだ基板を用いたが、本発明はこれに限らず、インバー合金からなる中間金属層を、アルミニウムからなる下層金属層および上層金属層により挟んだ基板を用いてもよい。また、インバー合金からなる中間金属層を、銅からなる下層金属層(上層金属層)とアルミニウムからなる上層金属層(下層金属層)とにより挟んだ基板を用いてもよい。なお、基板を構成する上層金属層がアルミニウムからなる場合、基板(上層金属層)の表面を陽極酸化法を用いて酸化すれば、基板(上層金属層)の表面部分に形成される絶縁層として機能するアルミニウム酸化膜を緻密化することができる。また、インバー合金からなる中間金属層に代えて、Feに約32%のNiと約5%のCoとが含有された合金(いわゆるスーパーインバー合金)からなる中間金属層を用いてもよいし、Feに約29%のNiと約17%のCoとが含有された合金(いわゆるコバール合金)からなる中間金属層を用いてもよい。 Moreover, in the said embodiment, although the board | substrate which pinched | interposed the intermediate metal layer which consists of an Invar alloy (Fe-Ni type alloy) with the lower layer metal layer and upper layer metal layer which consist of copper was used, this invention is not restricted to this, A substrate in which an intermediate metal layer made of Invar alloy is sandwiched between a lower metal layer and an upper metal layer made of aluminum may be used. Alternatively, a substrate in which an intermediate metal layer made of an Invar alloy is sandwiched between a lower metal layer (upper metal layer) made of copper and an upper metal layer (lower metal layer) made of aluminum may be used. When the upper metal layer constituting the substrate is made of aluminum, if the surface of the substrate (upper metal layer) is oxidized using an anodic oxidation method, an insulating layer formed on the surface portion of the substrate (upper metal layer) A functioning aluminum oxide film can be densified. Further, instead of the intermediate metal layer made of Invar alloy, an intermediate metal layer made of an alloy (so-called super Invar alloy) containing about 32% Ni and about 5% Co in Fe may be used. An intermediate metal layer made of an alloy (so-called Kovar alloy) containing about 29% Ni and about 17% Co in Fe may be used.
また、上記実施形態では、基板1を構成する下層金属層、中間金属層および上層金属層の厚みの比率を、1:1:1に設定したが、本発明はこれに限らず、下層金属層、中間金属層および上層金属層の厚みの比率を、1:3:1に設定してもよい。
Moreover, in the said embodiment, although the ratio of the thickness of the lower layer metal layer, intermediate | middle metal layer, and upper layer metal layer which comprises the board |
また、上記実施形態では、1層目の導電層上に2層目の絶縁層および導電層が順次形成された2層構造の回路装置に本発明を適用する例を説明したが、本発明はこれに限らず、1層構造の回路装置にも適用可能である。また、2層目の導電層上に、さらに3層目の絶縁層および導電層が順次形成された回路装置にも適用可能である。また、4層以上の多層構造の回路装置にも適用可能である。 In the above embodiment, an example in which the present invention is applied to a circuit device having a two-layer structure in which a second insulating layer and a conductive layer are sequentially formed on the first conductive layer has been described. The present invention is not limited to this, and can also be applied to a single-layer circuit device. Further, the present invention can be applied to a circuit device in which a third insulating layer and a conductive layer are sequentially formed on the second conductive layer. The present invention can also be applied to a circuit device having a multilayer structure of four or more layers.
また、上記実施形態では、約30μm以上の直径を有する充填剤が添加された樹脂層を用いたが、本発明はこれに限らず、約30μmの直径を有する充填剤と約2μmの直径を有する充填剤とが混在した樹脂層を用いてもよい。 Moreover, in the said embodiment, although the resin layer to which the filler which has a diameter of about 30 micrometers or more was added was used, this invention is not restricted to this, It has a diameter which has a diameter of about 30 micrometers, and about 2 micrometers. A resin layer mixed with a filler may be used.
また、上記実施形態では、銅からなる下層金属層および上層金属層と、インバー合金からなる中間金属層とを含む3層構造の基板を用いたが、本発明はこれに限らず、4層以上の多層構造の基板を用いてもよい。また、基板に、樹脂層、セラミックス層および半導体層の少なくとも1つが含まれていてもよい。 Moreover, in the said embodiment, although the board | substrate of the 3 layer structure containing the lower metal layer and upper metal layer which consist of copper, and the intermediate metal layer which consists of an invar alloy was used, this invention is not restricted to this, 4 layers or more A multilayer substrate may be used. Further, the substrate may include at least one of a resin layer, a ceramic layer, and a semiconductor layer.
1 基板
1a 下層金属層(第1金属層)
1b 中間金属層(第2金属層)
1c 上層金属層(第3金属層)
2 樹脂層(絶縁層、第1絶縁層)
2a、2b ビアホール(開口部)
3 導電層(第1導電層)
3c 配線部(第1配線)
4 樹脂層(絶縁層、第2絶縁層)
5 導電層(第2導電層)
5d 配線部(第2配線部)
9 LSIチップ(回路素子)
10 チップ抵抗(回路素子)
1
1b Intermediate metal layer (second metal layer)
1c Upper metal layer (third metal layer)
2 Resin layer (insulating layer, first insulating layer)
2a, 2b Via hole (opening)
3 Conductive layer (first conductive layer)
3c Wiring part (first wiring)
4 Resin layer (insulating layer, second insulating layer)
5 Conductive layer (second conductive layer)
5d wiring part (second wiring part)
9 LSI chip (circuit element)
10 Chip resistor (circuit element)
Claims (3)
前記基板の酸化または窒化された表面上に形成された第1絶縁層と、
前記第1絶縁層上に形成された第1導電層と、
前記第1導電層上に形成された第2絶縁層と、
前記第2絶縁層上に形成された第2導電層と、
前記第2導電層に電気的に接続されたLSIチップ及びチップ抵抗とを備えており、
前記第2絶縁層は、前記LSIチップの下方に位置する領域及び前記チップ抵抗の下方に位置する領域に設けられており、前記LSIチップの下方の領域及び前記チップ抵抗の下方の領域のうち、前記LSIチップの下方の領域にのみ前記第1導電層の表面に接触するように形成された開口部を含んでおり、
さらに前記第2絶縁層は、熱導電率を向上させる充填剤を含有しており、
前記第2導電層は、前記基板の表面に接触するように形成された前記第1導電層と、前記開口部とを介して前記基板に熱を伝達する機能を有する回路装置。 A substrate having an oxidized or nitrided surface and mainly composed of metal;
A first insulating layer formed on the oxidized or nitrided surface of the substrate;
A first conductive layer formed on the first insulating layer;
A second insulating layer formed on the first conductive layer;
A second conductive layer formed on the second insulating layer;
An LSI chip and a chip resistor electrically connected to the second conductive layer;
The second insulating layer is provided in an area located below the LSI chip and an area located below the chip resistor, and among the area below the LSI chip and the area below the chip resistor, Including an opening formed so as to contact the surface of the first conductive layer only in a region below the LSI chip;
Furthermore, the second insulating layer contains a filler for improving thermal conductivity,
The second conductive layer is a circuit device having a function of transferring heat to the substrate through the first conductive layer formed so as to be in contact with the surface of the substrate and the opening.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004158891A JP4511245B2 (en) | 2004-05-28 | 2004-05-28 | Circuit equipment |
TW94116828A TWI280657B (en) | 2004-05-28 | 2005-05-24 | Circuit device |
US11/139,036 US20050272252A1 (en) | 2004-05-28 | 2005-05-27 | Circuit device |
CN 200510074687 CN1702863B (en) | 2004-05-28 | 2005-05-30 | Circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004158891A JP4511245B2 (en) | 2004-05-28 | 2004-05-28 | Circuit equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340578A JP2005340578A (en) | 2005-12-08 |
JP4511245B2 true JP4511245B2 (en) | 2010-07-28 |
Family
ID=35493783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004158891A Expired - Fee Related JP4511245B2 (en) | 2004-05-28 | 2004-05-28 | Circuit equipment |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4511245B2 (en) |
CN (1) | CN1702863B (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6279921B2 (en) | 2014-02-12 | 2018-02-14 | 新光電気工業株式会社 | Wiring board and semiconductor package |
CN108621492A (en) * | 2017-03-20 | 2018-10-09 | 天津轩泽金属制品有限公司 | A kind of double composite materials of heat |
CN112002754A (en) * | 2020-08-11 | 2020-11-27 | 深圳市华星光电半导体显示技术有限公司 | Array substrate, preparation method thereof and display panel |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63261863A (en) * | 1987-04-20 | 1988-10-28 | Hitachi Cable Ltd | Surface mounting substrate |
JPH02286768A (en) * | 1989-04-28 | 1990-11-26 | Denki Kagaku Kogyo Kk | Insulating adhesive composition for circuit board and use thereof |
JPH0645715A (en) * | 1992-07-22 | 1994-02-18 | Mitsui Toatsu Chem Inc | Wiring substrate |
JPH06192778A (en) * | 1992-07-01 | 1994-07-12 | Sky Alum Co Ltd | Aluminum-based printed circuit board |
JPH08139221A (en) * | 1994-03-29 | 1996-05-31 | Nisshin Steel Co Ltd | Metallic board and semiconductor mounting circuit |
JP2000151111A (en) * | 1998-08-31 | 2000-05-30 | Toppan Printing Co Ltd | Substrate for semiconductor device |
JP2001502853A (en) * | 1997-06-20 | 2001-02-27 | サブストレイト、テクナラジズ、インク | Integrated circuit package formed continuously |
JP2002057462A (en) * | 2000-08-09 | 2002-02-22 | Kyocera Corp | Multilayered printed circuit board |
JP2003224228A (en) * | 2002-01-31 | 2003-08-08 | Shinko Electric Ind Co Ltd | Package for semiconductor device, semiconductor device and its producing method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6436440A (en) * | 1987-08-01 | 1989-02-07 | Hitachi Cable | Clad material for electronic components |
-
2004
- 2004-05-28 JP JP2004158891A patent/JP4511245B2/en not_active Expired - Fee Related
-
2005
- 2005-05-30 CN CN 200510074687 patent/CN1702863B/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63261863A (en) * | 1987-04-20 | 1988-10-28 | Hitachi Cable Ltd | Surface mounting substrate |
JPH02286768A (en) * | 1989-04-28 | 1990-11-26 | Denki Kagaku Kogyo Kk | Insulating adhesive composition for circuit board and use thereof |
JPH06192778A (en) * | 1992-07-01 | 1994-07-12 | Sky Alum Co Ltd | Aluminum-based printed circuit board |
JPH0645715A (en) * | 1992-07-22 | 1994-02-18 | Mitsui Toatsu Chem Inc | Wiring substrate |
JPH08139221A (en) * | 1994-03-29 | 1996-05-31 | Nisshin Steel Co Ltd | Metallic board and semiconductor mounting circuit |
JP2001502853A (en) * | 1997-06-20 | 2001-02-27 | サブストレイト、テクナラジズ、インク | Integrated circuit package formed continuously |
JP2000151111A (en) * | 1998-08-31 | 2000-05-30 | Toppan Printing Co Ltd | Substrate for semiconductor device |
JP2002057462A (en) * | 2000-08-09 | 2002-02-22 | Kyocera Corp | Multilayered printed circuit board |
JP2003224228A (en) * | 2002-01-31 | 2003-08-08 | Shinko Electric Ind Co Ltd | Package for semiconductor device, semiconductor device and its producing method |
Also Published As
Publication number | Publication date |
---|---|
CN1702863A (en) | 2005-11-30 |
JP2005340578A (en) | 2005-12-08 |
CN1702863B (en) | 2010-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7473853B2 (en) | Circuit device | |
JP4878862B2 (en) | Circuit equipment | |
TWI581681B (en) | Printed circuit board and method of manufacturing the same | |
TWI405309B (en) | Heat dissipating substrate and method of manufacturing the same | |
US9554462B2 (en) | Printed wiring board | |
JP2008028376A (en) | Circuit board, semiconductor module and method of manufacturing circuit board | |
JP2019009297A (en) | Wiring board and manufacturing method thereof | |
KR20090071386A (en) | Electronic apparatus | |
JP4711792B2 (en) | Circuit equipment | |
JP2007180105A (en) | Circuit board and circuit device using the same, and manufacturing method thereof | |
JPWO2007126090A1 (en) | CIRCUIT BOARD, ELECTRONIC DEVICE DEVICE, AND CIRCUIT BOARD MANUFACTURING METHOD | |
US7724536B2 (en) | Circuit device | |
JP2008112790A (en) | Semiconductor package and its manufacturing method | |
JP4900624B2 (en) | Circuit equipment | |
US20050272252A1 (en) | Circuit device | |
JP2007324330A (en) | Circuit board | |
JP4511245B2 (en) | Circuit equipment | |
JP4597561B2 (en) | Wiring board and manufacturing method thereof | |
JP2005340581A (en) | Circuit device | |
JP2007059874A (en) | Circuit arrangement | |
JP2005340580A (en) | Circuit device | |
KR101018794B1 (en) | Printed circuit board and method of manufacturing the same | |
JP4912234B2 (en) | Composite board, wiring board and mounting structure | |
JP2015070169A (en) | Wiring board and method of manufacturing wiring board | |
JP4241202B2 (en) | Manufacturing method of plating post type wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |