JP2015070169A - Wiring board and method of manufacturing wiring board - Google Patents

Wiring board and method of manufacturing wiring board Download PDF

Info

Publication number
JP2015070169A
JP2015070169A JP2013204407A JP2013204407A JP2015070169A JP 2015070169 A JP2015070169 A JP 2015070169A JP 2013204407 A JP2013204407 A JP 2013204407A JP 2013204407 A JP2013204407 A JP 2013204407A JP 2015070169 A JP2015070169 A JP 2015070169A
Authority
JP
Japan
Prior art keywords
wiring board
hole
layer
insulating resin
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013204407A
Other languages
Japanese (ja)
Inventor
石井 智之
Tomoyuki Ishii
智之 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2013204407A priority Critical patent/JP2015070169A/en
Publication of JP2015070169A publication Critical patent/JP2015070169A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board excellent in the internal heat dissipation, and reducing the constraints of wiring pattern design by thermal vias.SOLUTION: In a wiring board, a heat conduction path is formed in a core base material, by filling a through hole formed in the core base material with insulating resin for heat dissipation having a high thermal conductivity. Consequently, the heat in the wiring board can propagate efficiently to the outside of the wiring board. Furthermore, since the heat conduction path is formed of an insulating material, the wiring pattern can be arranged in a part where the insulating resin for heat dissipation exists, and the constraints of wiring pattern can be reduced.

Description

本発明は、配線基板、および、該配線基板の製造に適した配線基板製造方法に関する。   The present invention relates to a wiring board and a wiring board manufacturing method suitable for manufacturing the wiring board.

半導体チップをマザーボードに電気的接続するにあたり、半導体チップとマザーボードとの間に配線基板を配している。配線基板を配することにより、半導体チップとマザーボードとの熱膨張係数の相違の橋渡しを行い、接合信頼性を高めることが出来る。このような配線基板は、半導体パッケージ基板、インターポーザ基板、などと呼称される。   In order to electrically connect the semiconductor chip to the mother board, a wiring board is arranged between the semiconductor chip and the mother board. By arranging the wiring board, it is possible to bridge the difference in thermal expansion coefficient between the semiconductor chip and the mother board, and to improve the bonding reliability. Such a wiring substrate is called a semiconductor package substrate, an interposer substrate, or the like.

ここで、配線基板は、半導体チップの熱暴走による機器の誤作動を防止などの観点から、半導体チップなどから発生する熱を効率良く外部に放出させることが求められている。このため、種々の放熱対策が提案されている。   Here, the wiring board is required to efficiently release heat generated from the semiconductor chip or the like from the viewpoint of preventing malfunction of the device due to thermal runaway of the semiconductor chip. For this reason, various heat dissipation measures have been proposed.

例えば、配線基板の上面と下面とに伝熱性の高い物質(セラミック)を積層することが提案されている(特許文献1参照)。   For example, it has been proposed to stack a highly heat-conductive substance (ceramic) on the upper and lower surfaces of a wiring board (see Patent Document 1).

また、配線基板の外周部に伝熱性の高い物質を積層した場合、配線基板外周部の放熱性は向上するが配線基板内部の放熱性は改善されない。このため、配線基板の内部に放熱のための伝熱経路を設けることが提案されている。   Further, when a material having high heat conductivity is laminated on the outer periphery of the wiring board, the heat dissipation of the outer periphery of the wiring board is improved, but the heat dissipation inside the wiring board is not improved. For this reason, it has been proposed to provide a heat transfer path for heat dissipation inside the wiring board.

例えば、スルーホールに銅ペーストを充填することで、スルーホール電極を放熱のための伝熱経路(サーマルビア)として機能させることが提案されている(特許文献2参照)。   For example, it has been proposed to fill a through hole with a copper paste so that the through hole electrode functions as a heat transfer path (thermal via) for heat dissipation (see Patent Document 2).

特開2009−004709号公報JP 2009-004709 A 特開2004−134378号公報JP 2004-134378 A

サーマルビアに熱伝導性が高い銅などの導電性金属を用いた場合、放熱用途で最適なサーマルビアの配置位置と配線用途で最適な配線パターンとが空間位置的に競合することから、配線パターンはサーマルビアを避けて設計するなどの制約を受ける問題がある。   When a conductive metal such as copper with high thermal conductivity is used for the thermal via, the layout position of the thermal via that is optimal for heat dissipation and the optimal wiring pattern for wiring use compete spatially. However, there is a problem that is restricted by designing avoiding thermal vias.

そこで、本発明は、配線基板内部の放熱性に優れ、サーマルビアによる配線パターン設計の制約を軽減する配線基板を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a wiring board that is excellent in heat dissipation inside the wiring board and that reduces restrictions on wiring pattern design due to thermal vias.

[1]本発明の一実施形態は、コア基材と、前記コア基材上に形成されたパターン配線層と、前記パターン配線層を覆うように積層されたビルドアップ層と、を備え、前記コア基材は、少なくとも1つ以上のスルーホールを有するコア基材であり、前記スルーホールの少なくとも1つ以上に、前記コア基材よりも熱伝導率の高い放熱用絶縁樹脂が充填されていることを特徴とする配線基板である。
[2]また、前記スルーホールは、コア基材表面と段差を形成する凹部を有するスルーホールであり、少なくとも前記凹部に放熱用絶縁樹脂を充填してもよい。
[3]また、前記コア基材はガラス基材であってもよい。
[4]本発明の一実施形態は、コア基材に凹部を形成する凹部形成工程と、前記凹部が形成された領域にスルーホールを形成するスルーホール形成工程と、前記スルーホールの少なくとも1つ以上に前記コア基材よりも熱伝導率の高い放熱用絶縁樹脂を充填する充填工程と、前記コア基材上に、パターン配線層およびビルドアップ層を積層するビルドアップ工程と、を含むことを特徴とする配線基板製造方法である。
[1] An embodiment of the present invention includes a core base material, a pattern wiring layer formed on the core base material, and a build-up layer laminated so as to cover the pattern wiring layer, The core base material is a core base material having at least one or more through holes, and at least one or more of the through holes are filled with an insulating resin for heat dissipation having a higher thermal conductivity than the core base material. The wiring board is characterized by this.
[2] The through-hole is a through-hole having a recess that forms a step with the surface of the core substrate, and at least the recess may be filled with an insulating resin for heat dissipation.
[3] The core substrate may be a glass substrate.
[4] One embodiment of the present invention includes at least one of a recess forming step for forming a recess in a core substrate, a through hole forming step for forming a through hole in a region where the recess is formed, and the through hole. A filling step of filling the heat insulating insulating resin having a higher thermal conductivity than the core base material, and a build-up step of laminating a pattern wiring layer and a build-up layer on the core base material. It is the wiring board manufacturing method characterized.

本発明の配線基板は、コア基材に形成されたスルーホールに熱伝導率の高い放熱用絶縁樹脂を充填することにより、コア基材の内部に熱伝導の経路を作成する。これにより、効率的に配線基板内部の熱を配線基板の外部に伝播することができる。また、熱伝導の経路が絶縁材料で形成されているため、放熱用絶縁樹脂の存在する部位に配線パターンを配することができ、配線パターンの制約を軽減することが出来る。   The wiring board of the present invention creates a heat conduction path inside the core base material by filling through-holes formed in the core base material with a heat-dissipating insulating resin having a high thermal conductivity. Thereby, the heat inside the wiring board can be efficiently propagated to the outside of the wiring board. In addition, since the heat conduction path is formed of an insulating material, the wiring pattern can be disposed at a portion where the heat-insulating insulating resin exists, and the restriction on the wiring pattern can be reduced.

本発明の配線基板の一例に係る概略断面図である。It is a schematic sectional drawing which concerns on an example of the wiring board of this invention. 本発明の配線基板の一例に係る概略断面図である。It is a schematic sectional drawing which concerns on an example of the wiring board of this invention. 本発明の配線基板製造方法の一例に係る概略工程図である。It is a schematic process drawing concerning an example of a wiring board manufacturing method of the present invention. 本発明の配線基板製造方法の一例に係る概略工程図である。It is a schematic process drawing concerning an example of a wiring board manufacturing method of the present invention. 比較例の配線基板に係る概略断面図である。It is a schematic sectional drawing which concerns on the wiring board of a comparative example.

(コア基材)
コア基材は、配線基板の基体となる部位である。コア基材は、少なくとも1つ以上のスルーホールを有している。
(Core substrate)
The core base material is a part that becomes a base of the wiring board. The core substrate has at least one or more through holes.

コア基材には、有機系材料基板、シリコン基板、ガラス基板、などを用いることが出来る。特に、シリコン基板、ガラス基板、は、線膨張係数(CTE)が半導体チップと同じまたはそれに近い値であるため、実装にあたり、熱膨張係数差によって発生する応力などを軽減でき、好ましい。また、シリコン基板、ガラス基板をコア基材に用いた配線基板は、2.5D実装、3D実装、などに活用が期待される。   As the core substrate, an organic material substrate, a silicon substrate, a glass substrate, or the like can be used. In particular, a silicon substrate and a glass substrate are preferable because the linear expansion coefficient (CTE) is the same as or close to that of a semiconductor chip, so that stress generated by a difference in thermal expansion coefficient can be reduced during mounting. In addition, a wiring board using a silicon substrate or a glass substrate as a core base material is expected to be used for 2.5D mounting, 3D mounting, and the like.

また、コア基材はガラス基材であることが特に好ましい。シリコンの熱伝導率は約168W/m・K、ガラスの熱伝導率は約1W/m・Kであり、100倍以上の差がある。つまり、ガラス基板はシリコン基板よりも熱が逃げにくく、同じ構造であればガラス基板を用いた配線基板のほうが放熱性は低くなる傾向がある。このため、ガラス基板は内部に熱がこもりやすく、放熱性を向上させる必要性が大きい。本発明の配線基板によれば、配線基板内部の熱を配線基板の外部に効率よく伝播することが出来ることから、ガラス基板に特有の課題について、効果的に解消することが出来る。ここで、ガラス基板としては、具体的には、例えば、無アルカリガラス、合成石英ガラス、などを用いてもよい。また、ガラス基板を用いる場合、ガラス基板の厚みは100μm以上500μm以下程度の範囲内にあることが好ましい。ただし、本発明の配線基板において用いるガラス基板の厚みは上記範囲に限定されるものではない。   The core substrate is particularly preferably a glass substrate. The thermal conductivity of silicon is about 168 W / m · K, and the thermal conductivity of glass is about 1 W / m · K, which is a difference of 100 times or more. That is, the glass substrate is less likely to escape heat than the silicon substrate, and if the structure is the same, the wiring substrate using the glass substrate tends to have lower heat dissipation. For this reason, the glass substrate tends to accumulate heat inside, and there is a great need to improve heat dissipation. According to the wiring board of the present invention, heat inside the wiring board can be efficiently propagated to the outside of the wiring board, so that problems specific to the glass substrate can be effectively solved. Here, as the glass substrate, specifically, for example, non-alkali glass, synthetic quartz glass, or the like may be used. Moreover, when using a glass substrate, it is preferable that the thickness of a glass substrate exists in the range of about 100 micrometers or more and 500 micrometers or less. However, the thickness of the glass substrate used in the wiring board of the present invention is not limited to the above range.

また、コア基材の外形状は、特に限定されず、所望する使用に応じて適宜決定してよい。例えば、板状、正方形状、円形状、などの外形状であってもよい。   Further, the outer shape of the core substrate is not particularly limited, and may be appropriately determined according to the desired use. For example, it may be an outer shape such as a plate shape, a square shape, or a circular shape.

(スルーホール)
スルーホールは、コア基材の表裏を貫通する孔である。スルーホールに導電性材料を充填することにより、コア基材の上下面の電気的接続を行うことが出来る(スルーホール電極)。また、本発明の配線基板では、スルーホールにコア基材よりも熱伝導率の高い放熱用絶縁樹脂が充填する。これにより、コア基材の表裏を貫通する熱伝導の経路を形成でき、配線基板内部の熱を外部に伝播させることが出来る。
(Through hole)
A through hole is a hole which penetrates the front and back of a core base material. By filling the through holes with a conductive material, the upper and lower surfaces of the core substrate can be electrically connected (through hole electrodes). Further, in the wiring board of the present invention, the through hole is filled with a heat radiation insulating resin having a higher thermal conductivity than the core base material. As a result, a heat conduction path penetrating the front and back of the core base material can be formed, and heat inside the wiring board can be propagated to the outside.

また、スルーホールの、配置箇所、範囲、寸法、形状、数量、などは特に限定されず、配線パターンの設計に基づいて決定してよい。具体的には、例えば、開口径10μm以上500μm以下程度の円孔形状であってもよい。   Further, the arrangement location, range, dimensions, shape, quantity, etc. of the through holes are not particularly limited, and may be determined based on the design of the wiring pattern. Specifically, for example, a circular hole shape with an opening diameter of about 10 μm to 500 μm may be used.

また、スルーホールは、コア基材表面と段差を形成する凹部を有するスルーホールであってもよい。凹部に放熱用絶縁樹脂を充填することにより、コア基材と放熱用絶縁樹脂とが接触する表面積が増大させることが出来る。このため、好適にコア基材から放熱用絶縁樹脂へと熱を伝播することが出来、放熱特性が向上する。   The through hole may be a through hole having a recess that forms a step with the core substrate surface. By filling the recess with the insulating resin for heat dissipation, the surface area where the core substrate and the insulating resin for heat dissipation come into contact can be increased. For this reason, heat can be suitably propagated from the core base material to the insulating resin for heat dissipation, and the heat dissipation characteristics are improved.

(放熱用絶縁樹脂)
放熱用絶縁樹脂は、前記コア基材に形成されたスルーホールの少なくとも1つ以上に、充填される。スルーホールに熱伝導率の高い放熱用絶縁樹脂を充填することにより、コア基材の内部に熱伝導の経路を作成し、効率的に配線基板内部の熱を配線基板の外部に伝播することができる。また、熱伝導の経路が絶縁材料で形成されているため、放熱用絶縁樹脂の存在する部位に配線パターンを配することができ、配線パターンの制約を軽減することが出来る。
(Insulating resin for heat dissipation)
The heat radiating insulating resin is filled in at least one of the through holes formed in the core base material. By filling the through-hole with insulating resin for heat dissipation with high thermal conductivity, it is possible to create a heat conduction path inside the core base material and efficiently propagate the heat inside the wiring board to the outside of the wiring board. it can. In addition, since the heat conduction path is formed of an insulating material, the wiring pattern can be disposed at a portion where the heat-insulating insulating resin exists, and the restriction on the wiring pattern can be reduced.

放熱用絶縁樹脂は、選択したコア基材よりも熱伝導率が大きく、選択したコア基材との密着性が良好な絶縁樹脂を適宜選択し、用いてよい。例えば、コア基材にガラス基板を用いた場合、熱伝導性フィラー入りのエポキシ樹脂、セラミック樹脂、などを用いてよい。   As the insulating resin for heat dissipation, an insulating resin having a thermal conductivity larger than that of the selected core substrate and having good adhesion to the selected core substrate may be appropriately selected and used. For example, when a glass substrate is used for the core base material, an epoxy resin containing a heat conductive filler, a ceramic resin, or the like may be used.

また、放熱用絶縁樹脂とコア基材との間に接着層を形成してもよい。接着層を形成することにより、放熱用絶縁樹脂とコア基材との密着性を向上し、コア基材との密着性が悪い樹脂でも放熱用絶縁樹脂として選択可能となる。密着層の材料は、絶縁性を有した材料であればよい。また、密着層を形成する場合、密着層の膜厚は、1nm以上9nm以下程度の範囲でよい。ただし、密着層の膜厚は上記範囲に限定されるものではない。   Further, an adhesive layer may be formed between the heat radiation insulating resin and the core base material. By forming the adhesive layer, the adhesion between the insulating resin for heat dissipation and the core base material is improved, and even a resin with poor adhesion to the core base material can be selected as the insulating resin for heat dissipation. The material for the adhesion layer may be any material having an insulating property. In the case of forming the adhesion layer, the film thickness of the adhesion layer may be in the range of about 1 nm to 9 nm. However, the film thickness of the adhesion layer is not limited to the above range.

(ビルドアップ層/パターン配線層)
パターン配線層は、コア基材上の両面に形成する。ビルドアップ層は、パターン配線層を覆うように積層する。また、さらに、パターン配線層とビルドアップ層とを交互に積層することにより、より多層の配線基板を製造することが出来る(ビルドアップ工法)。ここで、積層したビルドアップ層は、穴(ビアホール)あけ加工し、導電材料を充填し、ビルドアップ層の上下のパターン配線層との電気的接続を行う(ビア電極)。
(Build-up layer / Pattern wiring layer)
The pattern wiring layer is formed on both surfaces of the core substrate. The buildup layer is laminated so as to cover the pattern wiring layer. Furthermore, a multilayer wiring board can be manufactured by alternately laminating pattern wiring layers and build-up layers (build-up method). Here, the stacked build-up layer is processed by forming a hole (via hole), filled with a conductive material, and electrically connected to the upper and lower pattern wiring layers of the build-up layer (via electrode).

パターン配線層の材料は、導電性の材料を用いて形成する。例えば、銅、などを用いてもよい。   The material of the pattern wiring layer is formed using a conductive material. For example, copper may be used.

ビルドアップ層の材料は、公知のビルドアップ工法にて用いられる絶縁材料から適宜選択し用いてよい。例えば、エポキシ系樹脂、ポリイミド系樹脂、などを用いてもよい。   The material for the buildup layer may be appropriately selected from insulating materials used in known buildup methods. For example, an epoxy resin, a polyimide resin, or the like may be used.

ビルドアップ層に形成するビアホールにおいて、形状・寸法は、配線パターンの設計に応じて適宜決定してよい。具体的には、例えば、開口径20μm以上100μm以下程度の範囲内の孔であってもよい。   In the via hole formed in the build-up layer, the shape / dimension may be appropriately determined according to the design of the wiring pattern. Specifically, for example, it may be a hole having an opening diameter in the range of about 20 μm to 100 μm.

また、本発明の配線基板において、最表面には電気信号を外部に接続するために電極パッドを形成してもよい。電極パッドを形成する場合、最表面には電極パッド上に開口するようにソルダーレジストが積層してよい。ここで、ソルダーレジストとしては、例えば、感光性エポキシ樹脂、フィラーを添加した樹脂、などを用いることが出来る。   In the wiring board of the present invention, an electrode pad may be formed on the outermost surface in order to connect an electric signal to the outside. When the electrode pad is formed, a solder resist may be laminated on the outermost surface so as to open on the electrode pad. Here, as the solder resist, for example, a photosensitive epoxy resin, a resin to which a filler is added, and the like can be used.

図1に、凹部を有するスルーホールを形成した本発明の配線基板の一例を示す。
図1に示す本発明の配線基板は、凹部を有するスルーホールが形成されたコア基材1、該凹部を有するスルーホールに充填された放熱用絶縁樹脂2、コア基材1の表裏の電気的接続をとるスルーホール電極3、コア基材1およびビルドアップ層5上に積層されたパターン配線層4、各層のパターン配線層4を絶縁するように設けたビルドアップ層5、ビルドアップ層5の上下でパターン配線層4を電気的接続するビア電極6、最上層のビルドアップ層5上に設けられたソルダーレジスト8、ソルダーレジスト8の開口部に設けた電極パッド7、を備える構成である。図1において、コア基材1上に配されたパターン配線層4の一部は、凹部を有するスルーホールに充填された放熱用絶縁樹脂2の充填表面に配されており、配線パターンの制約を軽減することが出来ることが示されている。
FIG. 1 shows an example of a wiring board of the present invention in which a through hole having a recess is formed.
The wiring board of the present invention shown in FIG. 1 includes a core substrate 1 in which through holes having recesses are formed, an insulating resin 2 for heat dissipation filled in the through holes having recesses, and electrical surfaces on the front and back of the core substrate 1. A through-hole electrode 3 to be connected, a pattern wiring layer 4 laminated on the core substrate 1 and the build-up layer 5, a build-up layer 5 provided to insulate the pattern wiring layer 4 of each layer, and the build-up layer 5 The structure includes a via electrode 6 that electrically connects the pattern wiring layer 4 up and down, a solder resist 8 provided on the uppermost buildup layer 5, and an electrode pad 7 provided in an opening of the solder resist 8. In FIG. 1, a part of the pattern wiring layer 4 disposed on the core substrate 1 is disposed on the filling surface of the heat-dissipating insulating resin 2 filled in the through-holes having the recesses, thereby restricting the wiring pattern. It has been shown that it can be mitigated.

また、本発明の配線基板において、凹部を有するスルーホールを形成した場合、少なくとも該凹部に放熱用絶縁樹脂を充填してあればよく、スルーホール内に複数の材料を充填してもよい。少なくとも凹部に放熱用絶縁樹脂すれば、コア基材表面の絶縁が出来るため、コア基材表面に形成するパターン配線層の設計を自由に行うことが出来る。このとき、スルーホール内部に充填する材料は、必ずしも絶縁材料である必要が無いため、熱伝導率の高い材料を自由に選択することが出来る。例えば、スルーホール内部に充填する材料として、銅などの金属材料を用いてもよい。   In the wiring board of the present invention, when a through hole having a concave portion is formed, it is sufficient that at least the concave portion is filled with an insulating resin for heat dissipation, and a plurality of materials may be filled in the through hole. If the insulating resin for heat dissipation is provided at least in the recesses, the surface of the core substrate can be insulated, so that the pattern wiring layer formed on the surface of the core substrate can be freely designed. At this time, since the material filled in the through hole does not necessarily need to be an insulating material, a material having high thermal conductivity can be freely selected. For example, a metal material such as copper may be used as a material for filling the through hole.

図2に、凹部を有するスルーホールを形成し、凹部にのみ放熱用絶縁樹脂を充填した本発明の配線基板の一例を示す。
図2に示す本発明の配線基板は、凹部を有するスルーホールが形成されたコア基材1、凹部を有するスルーホールの凹部に充填された放熱用絶縁樹脂2、凹部を有するスルーホールの内部に充填された高熱伝導材料9、コア基材1の表裏の電気的接続をとるスルーホール電極3、コア基材1およびビルドアップ層5上に積層されたパターン配線層4、各層のパターン配線層4を絶縁するように設けたビルドアップ層5、ビルドアップ層5の上下でパターン配線層4を電気的接続するビア電極6、最上層のビルドアップ層5上に設けられたソルダーレジスト8、ソルダーレジスト8の開口部に設けた電極パッド7、を備える構成である。図2において、コア基材1に形成された凹部を有するスルーホールは、凹部に放熱用絶縁樹脂2、内部に高熱伝導材料9が充填されており、スルーホール内に複数の材料を充填した様態を示している。図2に示す本発明の配線基板において、高熱伝導材料9は、必ずしも絶縁材料である必要が無いため、熱伝導率の高い、銅などの金属材料であってもよい。
FIG. 2 shows an example of the wiring board of the present invention in which a through hole having a concave portion is formed and only the concave portion is filled with an insulating resin for heat dissipation.
The wiring board of the present invention shown in FIG. 2 includes a core base material 1 in which through holes having recesses are formed, an insulating resin 2 for heat dissipation filled in the recesses of the through holes having recesses, and the through holes having recesses. Filled high thermal conductive material 9, through-hole electrode 3 for electrical connection between the front and back of core substrate 1, pattern wiring layer 4 laminated on core substrate 1 and buildup layer 5, pattern wiring layer 4 of each layer Build-up layer 5 provided so as to insulate, via electrode 6 electrically connecting pattern wiring layer 4 above and below build-up layer 5, solder resist 8 provided on uppermost build-up layer 5, solder resist 8 is provided with electrode pads 7 provided in the openings. In FIG. 2, the through hole having a recess formed in the core substrate 1 is filled with a heat-dissipating insulating resin 2 and the high thermal conductive material 9 inside, and the through hole is filled with a plurality of materials. Is shown. In the wiring board of the present invention shown in FIG. 2, the high thermal conductivity material 9 does not necessarily need to be an insulating material, and may be a metal material such as copper having a high thermal conductivity.

以下、本発明の配線基板製造方法の一例について説明を行う。なお、本発明の配線基板は、以下の配線基板製造方法にて製造された配線基板に限定されるものではない。   Hereinafter, an example of the wiring board manufacturing method of the present invention will be described. In addition, the wiring board of this invention is not limited to the wiring board manufactured with the following wiring board manufacturing methods.

(凹部形成工程)
まず、コア基材に、凹部を形成する。
(Recess formation process)
First, a recess is formed in the core substrate.

凹部の形成には、コア基材に選択した材料、凹部の形状・寸法、などを考慮して、適宜公知の微細加工方法から選択して用いてよい。凹部の深さは、コア基材の剛性を考慮して適宜決定する。例えば、(1)レーザー装置によるアブレーション加工、(2)化学エッチング、(3)微細切削加工、などを用いてもよい。ここで、コア基材にガラス基板を選択した場合、化学エッチングにはフッ酸を用いることが出来る。   In forming the recesses, a material selected for the core base material, the shape / dimensions of the recesses, and the like may be taken into consideration and selected from known fine processing methods. The depth of the recess is appropriately determined in consideration of the rigidity of the core substrate. For example, (1) ablation with a laser device, (2) chemical etching, (3) fine cutting, or the like may be used. Here, when a glass substrate is selected as the core base material, hydrofluoric acid can be used for chemical etching.

(スルーホール形成工程)
次に、凹部が形成された領域にスルーホールを形成する。このとき、スルーホール電極用のスルーホールも同時に形成してよい。
(Through hole forming process)
Next, a through hole is formed in the region where the recess is formed. At this time, a through hole for a through hole electrode may be formed at the same time.

スルーホールの形成には、適宜公知の穴加工方法を選択して用いてよい。例えば、レーザー加工(具体的には、UVレーザー、炭酸ガスレーザー、エキシマレーザー、など)、ドリル加工、などを用いてよい。   For forming the through hole, a known hole processing method may be appropriately selected and used. For example, laser processing (specifically, UV laser, carbon dioxide laser, excimer laser, etc.), drill processing, or the like may be used.

(充填工程)
次に、スルーホールに放熱用絶縁樹脂を充填する。
(Filling process)
Next, the through holes are filled with insulating resin for heat dissipation.

放熱用絶縁樹脂の充填方法は、選択した放熱用絶縁樹脂、スルーホールの形状・寸法、などに応じて、適宜公知の充填方法から選択して用いてよい。例えば、(1)印刷法、(2)フィルム状の放熱用絶縁樹脂をラミネートし、減圧する方法、などを行ってもよい。また、放熱用絶縁樹脂の充填にあたり、コア基材の片面ずつ充填しても両面に一度に充填してもよい。   The filling method of the insulating resin for heat dissipation may be appropriately selected from known filling methods according to the selected insulating resin for heat dissipation, the shape and dimensions of the through hole, and the like. For example, (1) a printing method, (2) a method of laminating a film-like insulating resin for heat dissipation and reducing the pressure may be performed. In addition, when filling the insulating resin for heat dissipation, it may be filled one side or both sides of the core substrate at a time.

また、凹部を有するスルーホール内に複数の材料を充填する場合、充填する材料に応じて充填方法を適宜組み合わせて行ってよい。例えば、スルーホール内部に銅/凹部に放熱用絶縁樹脂を充填する場合、(1)無電解めっき法によりコア基材の表面に無電解めっき膜を形成し、(2)電解めっき法によりスルーホール内に電解めっき膜を形成し、(3)凹部の部位に形成された無電解めっき膜および電解めっき膜をエッチングし、(4)凹部に放熱用絶縁樹脂を充填する、ことを行ってもよい。   In addition, when a plurality of materials are filled in the through hole having the recess, the filling methods may be appropriately combined depending on the material to be filled. For example, when filling the through hole with copper / recessed insulating resin for heat dissipation, (1) an electroless plating film is formed on the surface of the core substrate by electroless plating, and (2) the through hole is formed by electrolytic plating. An electrolytic plating film may be formed inside, (3) etching the electroless plating film and the electrolytic plating film formed at the concave portion, and (4) filling the concave portion with an insulating resin for heat dissipation. .

また、スルーホールに放熱用絶縁樹脂を充填後、表面研磨を行ってもよい。表面研磨を行うことにより、コア基材表面と放熱用絶縁樹脂の充填部位との面位置を揃え、好適にパターン配線層を積層することが出来る。表面研磨として、例えば、化学研磨、サンドブラスト工法、などを用いてよい。   Further, the surface polishing may be performed after filling the through hole with the insulating resin for heat dissipation. By performing the surface polishing, the surface positions of the core base material surface and the filling portion of the insulating resin for heat radiation can be aligned, and the pattern wiring layer can be suitably laminated. As the surface polishing, for example, chemical polishing, sandblasting method, or the like may be used.

(ビルドアップ工程)
次に、コア基材上にパターン配線層/ビルドアップ層を積層する。
(Build-up process)
Next, a pattern wiring layer / build-up layer is laminated on the core substrate.

まず、コア基材に、スルーホール電極およびパターン配線層を形成する。スルーホール電極およびパターン配線層の形成として、具体的には、例えば、(1)無電解めっき法により、コア基材表面、スルーホール側面、放熱用絶縁樹脂の充填表面に無電解銅めっき膜を形成し、(2)無電解銅めっき膜上にフォトレジストを成膜し、露光し、現像し、レジストパターンを形成し、(3)電解めっき法により、該レジストパターンのマスク開口部に電解銅めっき膜を形成し、(4)レジストパターンを剥離除去し、(5)該レジストパターンの剥離により露出した無電解銅めっき膜をエッチングにて除去する、ことにを行ってもよい。また、スルーホール内の銅めっき形成方式はフィルドめっきに限らず、コンフォーマルめっきを行ってもよい。コンフォーマルめっきを行った場合、コンフォーマルめっき後、スルーホール内部に樹脂を挿入してスルーホール電極を形成することが出来る。   First, a through-hole electrode and a pattern wiring layer are formed on the core substrate. Specifically, for the formation of the through-hole electrode and the pattern wiring layer, for example, (1) an electroless copper plating film is applied to the surface of the core substrate, the side surface of the through-hole, and the surface filled with the insulating resin for heat dissipation by electroless plating (2) A photoresist is formed on the electroless copper plating film, exposed and developed, and a resist pattern is formed. (3) Electrolytic copper is applied to the mask opening of the resist pattern by electrolytic plating. A plating film may be formed, (4) the resist pattern is peeled and removed, and (5) the electroless copper plating film exposed by the peeling of the resist pattern is removed by etching. Further, the copper plating forming method in the through hole is not limited to filled plating, and conformal plating may be performed. When conformal plating is performed, after conformal plating, a through hole electrode can be formed by inserting a resin into the through hole.

次に、パターン配線層上にビルドアップ層を形成する。ビルドアップ層の形成として、(1)パターン配線層が形成されたコア基材表面を粗化処理し、(2)真空ラミネーター装置を用いて絶縁樹脂を積層し、(3)該絶縁樹脂を硬化、を行ってよい。このとき、パターン配線層が形成されたコア基材の両面にラミネートを行ってよい。   Next, a buildup layer is formed on the pattern wiring layer. For the build-up layer formation, (1) the surface of the core substrate on which the pattern wiring layer is formed is roughened, (2) the insulating resin is laminated using a vacuum laminator, and (3) the insulating resin is cured. , You may go. At this time, lamination may be performed on both surfaces of the core base material on which the pattern wiring layer is formed.

次に、ビルドアップ層にビアを形成する。ビアの形成には、穴加工方法を選択して用いてよい。例えば、レーザー加工(具体的には、UVレーザー、炭酸ガスレーザー、エキシマレーザー、など)、を用いてよい。また、ビルドアップ層に用いる絶縁材料として感光性樹脂を選択した場合、フォトリソグラフィー工法を利用してビアを形成してよい。   Next, a via is formed in the buildup layer. For forming the via, a hole processing method may be selected and used. For example, laser processing (specifically, UV laser, carbon dioxide laser, excimer laser, etc.) may be used. Further, when a photosensitive resin is selected as the insulating material used for the build-up layer, vias may be formed using a photolithography method.

次に、デスミア処理を行う。デスミア処理は、ビア加工工程で発生したスミア(樹脂の残渣)を除去する工程である。特に、レーザー加工はスミアが発生するため、薬品処理でスミアを溶解除去することが好ましい。   Next, desmear processing is performed. The desmear treatment is a step of removing smear (resin residue) generated in the via processing step. In particular, since laser processing generates smear, it is preferable to dissolve and remove smear by chemical treatment.

次に、ビルドアップ層にビア電極およびビルドアップ層上にパターン配線層を形成する。ビア電極およびパターン配線層の形成として、具体的には、例えば、(1)無電解めっき法により、ビルドアップ層、ビア側面、に無電解銅めっき膜を全面に形成し、(2)無電解銅めっき膜上にフォトレジストを成膜し、露光し、現像し、レジストパターンを形成し、(3)電解めっき法により、該レジストパターンのマスク開口部に電解銅めっき膜を形成し、(4)レジストパターンを剥離除去し、(5)該レジストパターンの剥離により露出した無電解銅めっき膜をエッチングにて除去する、ことにを行ってもよい。また、ビア内の銅めっき形成方式はフィルドめっきに限らず、コンフォーマルめっきを行い、スルーホール内部に樹脂を挿入してビア電極を形成してもよい。   Next, a via electrode and a pattern wiring layer are formed on the buildup layer. Specifically, the formation of the via electrode and the pattern wiring layer is, for example, (1) forming an electroless copper plating film on the entire surface of the buildup layer and the via side surface by electroless plating, and (2) electroless. A photoresist is formed on the copper plating film, exposed, developed, and a resist pattern is formed. (3) An electrolytic copper plating film is formed in the mask opening of the resist pattern by electrolytic plating, and (4 The resist pattern may be stripped and removed, and (5) the electroless copper plating film exposed by the stripping of the resist pattern may be removed by etching. Further, the copper plating forming method in the via is not limited to filled plating, and conformal plating may be performed, and a via electrode may be formed by inserting a resin into the through hole.

ビルドアップ工程では、所望する配線パターンに応じて、パターン配線層/ビルドアッを1組として交互に積層を繰り返してよい。これにより、より多層の配線基板を製造することが出来る。(ビルドアップ工法)。ここで、さらなるパターン配線層/ビルドアップ層の形成は上述と同様に行ってよい。   In the build-up process, stacking may be repeated alternately with a pattern wiring layer / build-up as one set according to a desired wiring pattern. Thereby, a more multilayer wiring board can be manufactured. (Build-up method). Here, further formation of the pattern wiring layer / buildup layer may be performed in the same manner as described above.

(電極パッド/ソルダーレジストの形成)
次に、ビルドアップ層の最上層に電極パッド/ソルダーレジストを形成する。具体的には、例えば、(1)ビルドアップ層最上層表面に電極パッドを形成し、(2)電極パッドを含むビルドアップ層表面にソルダーレジストを積層し、(3)ソルダーレジストを、露光し、現像し、開口部を形成することにより電極パッドを露出させる、ことを行ってよい。また、外部との接続のため必要に応じて、例えば、はんだバンプおよび金バンプ、などを形成してもよい。
(Formation of electrode pad / solder resist)
Next, an electrode pad / solder resist is formed on the uppermost layer of the buildup layer. Specifically, for example, (1) an electrode pad is formed on the top surface of the buildup layer, (2) a solder resist is laminated on the surface of the buildup layer including the electrode pad, and (3) the solder resist is exposed. The electrode pad may be exposed by developing and forming an opening. Further, for example, solder bumps and gold bumps may be formed as necessary for connection to the outside.

<実施例1>
以下、図3および図4を用いて、具体的に本発明の配線基板製造方法の一例について説明を行う。
<Example 1>
Hereinafter, an example of the method for manufacturing a wiring board according to the present invention will be specifically described with reference to FIGS.

まず、コア基材1を用意した(図3(a))。
コア基材1は、27mm×27mm、500μmtの無アルカリガラスとした。
First, the core base material 1 was prepared (FIG. 3A).
The core substrate 1 was made of alkali-free glass of 27 mm × 27 mm and 500 μmt.

次に、コア基材1に凹部10を形成した(図3(b))。
凹部10の形成は、エキシマレーザーを用いたアブレーションにより行った。また、凹部10の寸法は、2mm×2mm、50μmtとした。また、凹部10は、所定の箇所に複数形成した。
Next, the recessed part 10 was formed in the core base material 1 (FIG.3 (b)).
The concave portion 10 was formed by ablation using an excimer laser. Moreover, the dimension of the recessed part 10 was 2 mm x 2 mm and 50 micrometers. A plurality of recesses 10 were formed at predetermined locations.

次に、コア基材1にスルーホールを形成し、凹部を有するスルーホール11および電極用スルーホール12を形成した(図3(c))。
スルーホールの形成には、マキシマレーザーを用いた。また、スルーホールの寸法は、開口径50μm、200μmピッチとした。
Next, a through hole was formed in the core substrate 1, and a through hole 11 having a recess and an electrode through hole 12 were formed (FIG. 3C).
A maxima laser was used to form the through hole. The dimensions of the through holes were 50 μm opening diameter and 200 μm pitch.

次に、凹部を有するスルーホール11に放熱用絶縁樹脂2を充填した(図3(d))。
放熱用絶縁樹脂2には、10W/m・Kのエポキシ樹脂に熱伝導性フィラーを添加した液状樹脂を用いた。また、放熱用絶縁樹脂2の塗布充填には印刷法を用いた。
Next, the heat-insulating insulating resin 2 was filled in the through-hole 11 having a recess (FIG. 3D).
The insulating resin 2 for heat radiation was a liquid resin obtained by adding a thermally conductive filler to an epoxy resin of 10 W / m · K. Moreover, the printing method was used for application filling of the insulating resin 2 for heat radiation.

次に、充填した放熱用絶縁樹脂2を硬化し、表面研磨によりコア基材1表面と凹部10に充填した放熱用絶縁樹脂2との面位置を合わせた。ここで、放熱用絶縁樹脂2の効果条件は、180℃、1時間とした。また、表面研磨には、サンドブラスト装置を用いた。   Next, the filled insulating resin 2 for heat radiation was cured, and the surface positions of the surface of the core base material 1 and the insulating resin 2 for heat radiation filled in the recess 10 were aligned by surface polishing. Here, the effect condition of the insulating resin 2 for heat radiation was 180 ° C. for 1 hour. Further, a sand blasting device was used for the surface polishing.

次に、コア基材1の表面にパターン配線層4、電極用スルーホール12内にスルーホール電極3を形成した(図3(e))。
スルーホール電極3およびパターン配線層4は、(1)無電解めっき法により、コア基材1表面(放熱用絶縁樹脂2の充填表面を含む)、電極用スルーホール12側面、に無電解銅めっき膜を形成し、(2)形成された無電解銅めっき膜上に、フォトレジストを成膜し、露光し、現像することにより、レジストパターンを形成し、(2)該レジストパターンの開口部に、電解めっき法により、電解銅めっき膜を形成し、(3)該レジストパターンを剥離除去し、(4)該レジストパターンの剥離により露出した無電解銅めっき膜をエッチングにて除去することにより形成した。ここで、フォトレジストの成膜厚さは約30μmtとした。また、電解めっき法により形成した電解銅めっき膜の厚みは約17μmとした。また、パターン配線層4は、無電解銅めっき膜上に電解銅めっき膜が積層された2層で形成された。
Next, the through-hole electrode 3 was formed in the pattern wiring layer 4 and the electrode through-hole 12 on the surface of the core substrate 1 (FIG. 3E).
The through-hole electrode 3 and the pattern wiring layer 4 are (1) electroless copper plated on the surface of the core substrate 1 (including the surface filled with the insulating resin 2 for heat dissipation) and the side surface of the electrode through-hole 12 by electroless plating. A film is formed, (2) a photoresist is formed on the formed electroless copper plating film, exposed and developed to form a resist pattern, and (2) an opening of the resist pattern is formed. Then, an electrolytic copper plating film is formed by electrolytic plating, (3) the resist pattern is peeled and removed, and (4) the electroless copper plating film exposed by peeling the resist pattern is removed by etching. did. Here, the film thickness of the photoresist was about 30 μmt. The thickness of the electrolytic copper plating film formed by the electrolytic plating method was about 17 μm. The pattern wiring layer 4 was formed of two layers in which an electrolytic copper plating film was laminated on an electroless copper plating film.

次に、1層目のパターン配線層4を覆うように1層目のビルドアップ層5を形成した。
ビルドアップ層5は、(1)パターン配線層4が形成されたコア基材1表面を粗化処理し、(2)真空ラミネーター装置を用いて絶縁材料を積層し、(3)該絶縁材料を硬化し、形成した。ここで、ビルドアップ層5の厚みは50μmtとした。また、絶縁材料にはエポキシ系絶縁樹脂を用いた。また、ラミネート条件は、100℃、荷重10kg/cm2の条件とした。また、絶縁材料の硬化条件は、100℃、30分、170℃、30分の条件とした。
Next, a first buildup layer 5 was formed so as to cover the first pattern wiring layer 4.
The build-up layer 5 includes (1) roughening the surface of the core substrate 1 on which the pattern wiring layer 4 is formed, (2) laminating an insulating material using a vacuum laminator device, and (3) the insulating material Cured and formed. Here, the build-up layer 5 has a thickness of 50 μmt. Further, an epoxy insulating resin was used as the insulating material. The lamination conditions were 100 ° C. and a load of 10 kg / cm 2. The curing conditions for the insulating material were 100 ° C., 30 minutes, 170 ° C., and 30 minutes.

次に、1層目のビルドアップ層5にビアホールを形成した。
ビアホールの形成には、UVレーザー装置を用いた。また、ビアホールの開口径は、50μmとした。また、レーザー加工の際に発生したビアホールのスミアにデスミア処理を行った。
Next, a via hole was formed in the first buildup layer 5.
A UV laser device was used to form the via hole. The opening diameter of the via hole was 50 μm. In addition, desmear treatment was performed on smears of via holes generated during laser processing.

次に、1層目のビルドアップ層5の表面に2層目のパターン配線層4、ビアホール内にビア電極6、を形成した(図4(a))。
ビア電極6およびパターン配線層4は、(1)無電解めっき法により、ビルドアップ層5表面、ビアホール側面、に無電解銅めっき膜を形成し、(2)形成された無電解銅めっき膜上に、フォトレジストを成膜し、露光し、現像することにより、レジストパターンを形成し、(2)該レジストパターンの開口部に、電解めっき法により、電解銅めっき膜を形成し、(3)該レジストパターンを剥離除去し、(4)該レジストパターンの剥離により露出した無電解銅めっき膜をエッチングにて除去することにより、形成した。ここで、フォトレジストの成膜厚さは約30μmtとした。また、電解めっき法により形成した電解銅めっき膜の厚みは約17μmとした。また、パターン配線層4は、無電解銅めっき膜上に電解銅めっき膜が積層された2層で形成された。
Next, a second pattern wiring layer 4 was formed on the surface of the first buildup layer 5, and a via electrode 6 was formed in the via hole (FIG. 4A).
The via electrode 6 and the pattern wiring layer 4 are formed by (1) forming an electroless copper plating film on the surface of the buildup layer 5 and the side surface of the via hole by electroless plating, and (2) on the formed electroless copper plating film (2) An electrolytic copper plating film is formed by electrolytic plating at the opening of the resist pattern, and (3) a photoresist pattern is formed, exposed and developed. The resist pattern was removed by stripping, and (4) the electroless copper plating film exposed by the stripping of the resist pattern was removed by etching. Here, the film thickness of the photoresist was about 30 μmt. The thickness of the electrolytic copper plating film formed by the electrolytic plating method was about 17 μm. The pattern wiring layer 4 was formed of two layers in which an electrolytic copper plating film was laminated on an electroless copper plating film.

次に、2層目のパターン配線層4を覆うように2層目のビルドアップ層5を形成した。
ビルドアップ層5は、(1)パターン配線層4が形成されたビルドアップ層5を粗化処理し、(2)真空ラミネーター装置を用いて絶縁材料を積層し、(3)該絶縁材料を硬化し、形成した。ここで、ビルドアップ層5の厚みは50μmtとした。また、絶縁材料にはエポキシ系絶縁樹脂を用いた。また、ラミネート条件は、100℃、荷重10kg/cm2の条件とした。また、絶縁材料の硬化条件は、100℃、30分、170℃、30分の条件とした。
Next, a second buildup layer 5 was formed so as to cover the second pattern wiring layer 4.
The build-up layer 5 is (1) roughening the build-up layer 5 on which the pattern wiring layer 4 is formed, (2) laminating an insulating material using a vacuum laminator, and (3) curing the insulating material. And formed. Here, the build-up layer 5 has a thickness of 50 μmt. Further, an epoxy insulating resin was used as the insulating material. The lamination conditions were 100 ° C. and a load of 10 kg / cm 2. The curing conditions for the insulating material were 100 ° C., 30 minutes, 170 ° C., and 30 minutes.

次に、2層目のビルドアップ層5にビアホールを形成した。
ビアホールの形成には、UVレーザー装置を用いた。また、ビアホールの開口径は、50とした。また、レーザー加工の際に発生したビアホールのスミアにデスミア処理を行った。
Next, via holes were formed in the second buildup layer 5.
A UV laser device was used to form the via hole. The opening diameter of the via hole was 50. In addition, desmear treatment was performed on smears of via holes generated during laser processing.

次に、2層目のビルドアップ層5の表面に電極パッド7およびビアホール内にビア電極6を形成した(図4(b))。
ビア電極6および電極パッド7は、(1)無電解めっき法により、ビルドアップ層5表面、ビアホール側面、に無電解銅めっき膜を形成し、(2)形成された無電解銅めっき膜上に、フォトレジストを成膜し、露光し、現像することにより、レジストパターンを形成し、(2)該レジストパターンの開口部に、電解めっき法により、電解銅めっき膜を形成し、(3)該レジストパターンを剥離除去し、(4)該レジストパターンの剥離により露出した無電解銅めっき膜をエッチングにて除去することにより、形成した。ここで、フォトレジストの成膜厚さは約30μmtとした。また、電解めっき法により形成した電解銅めっき膜の厚みは約17μmとした。また、電極パッド7は、無電解銅めっき膜上に電解銅めっき膜が積層された2層で形成された。
Next, the electrode pad 7 and the via electrode 6 were formed in the via hole on the surface of the second buildup layer 5 (FIG. 4B).
The via electrode 6 and the electrode pad 7 are formed by (1) forming an electroless copper plating film on the surface of the buildup layer 5 and the side surface of the via hole by an electroless plating method, and (2) on the formed electroless copper plating film. A photoresist film is formed, exposed and developed to form a resist pattern; (2) an electrolytic copper plating film is formed in the opening of the resist pattern by electrolytic plating; The resist pattern was peeled and removed, and (4) the electroless copper plating film exposed by peeling of the resist pattern was removed by etching. Here, the film thickness of the photoresist was about 30 μmt. The thickness of the electrolytic copper plating film formed by the electrolytic plating method was about 17 μm. The electrode pad 7 was formed of two layers in which an electrolytic copper plating film was laminated on an electroless copper plating film.

次に、ビルドアップ層5の最上層に真空ラミネート装置により、感光性のソルダーレジスト8を積層し、露光・現像を行い、電極パッド7上のソルダーレジストを排除した(図4(c)。   Next, a photosensitive solder resist 8 was laminated on the uppermost layer of the buildup layer 5 by a vacuum laminating apparatus, exposed and developed, and the solder resist on the electrode pad 7 was removed (FIG. 4C).

以上より、図1に示す、3層構造である本発明の配線基板を製造した。   From the above, the wiring board of the present invention having a three-layer structure shown in FIG. 1 was manufactured.

<比較例1>
実施例1と同様に配線基板を製造した。ただし、コア基材には凹部を有するスルーホールを形成しなかった。
<Comparative Example 1>
A wiring board was manufactured in the same manner as in Example 1. However, a through hole having a recess was not formed in the core base material.

図5に、比較例1で製造された配線基板を示す。
図5に示す比較例1の配線基板は、スルーホールが形成されたコア基材1、コア基材1の表裏の電気的接続をとるスルーホール電極3、コア基材1およびビルドアップ層5上に積層されたパターン配線層4、各層のパターン配線層4を絶縁するように設けたビルドアップ層5、ビルドアップ層5の上下でパターン配線層4を電気的接続するビア電極6、最上層のビルドアップ層5上に設けられたソルダーレジスト8、ソルダーレジスト8の開口部に設けた電極パッド7、を備える構成である。
FIG. 5 shows a wiring board manufactured in Comparative Example 1.
The wiring substrate of Comparative Example 1 shown in FIG. 5 includes a core base material 1 in which through holes are formed, a through-hole electrode 3 that electrically connects the front and back of the core base material 1, the core base material 1 and the buildup layer 5 Pattern wiring layer 4 stacked on each other, build-up layer 5 provided so as to insulate pattern wiring layer 4 of each layer, via electrode 6 electrically connecting pattern wiring layer 4 above and below build-up layer 5, uppermost layer The solder resist 8 provided on the buildup layer 5 and the electrode pad 7 provided in the opening of the solder resist 8 are provided.

<測定・評価>
実施例1および比較例1にて製造された配線基板において熱伝導率の測定を行った。温度傾斜法を用いて配線基板の片側を加熱、反対側を冷却し、各面に温度勾配を設けて移動する熱量と温度差から熱伝導率を算出した。以下に結果を示す。
実施例1:0.76W/m・K
比較例1:0.61W/m・K
<Measurement / Evaluation>
The thermal conductivity of the wiring boards manufactured in Example 1 and Comparative Example 1 was measured. The thermal conductivity was calculated from the amount of heat and the temperature difference in which one side of the wiring substrate was heated and the other side was cooled using a temperature gradient method, and the temperature gradient was provided on each surface. The results are shown below.
Example 1: 0.76 W / m · K
Comparative Example 1: 0.61 W / m · K

実施例1と比較例1とで熱伝導率を比較すると、実施例1の方が値が大きく、効率よく熱が伝播することが示された。よって、本発明の配線基板の構造を採用することにより、配線基板の熱伝導率が上昇し、配線基板の放熱性が向上したことが確認された。   When the thermal conductivity was compared between Example 1 and Comparative Example 1, it was shown that Example 1 had a larger value and heat was efficiently propagated. Therefore, it was confirmed that by adopting the structure of the wiring board of the present invention, the thermal conductivity of the wiring board was increased and the heat dissipation of the wiring board was improved.

1……コア基材
2……放熱用絶縁樹脂
3……スルーホール電極
4……パターン配線層
5……ビルドアップ層
6……ビア電極
7……電極パッド
8……ソルダーレジスト
9……高熱伝導材料
10……凹部
11……凹部を有するスルーホール
12……電極用スルーホール
DESCRIPTION OF SYMBOLS 1 ... Core base material 2 ... Insulating resin 3 for thermal radiation ... Through-hole electrode 4 ... Pattern wiring layer 5 ... Build-up layer 6 ... Via electrode 7 ... Electrode pad 8 ... Solder resist 9 ... High heat Conductive material 10 ... recess 11 ... through hole 12 having a recess 12 through hole for electrode

Claims (4)

コア基材と、
前記コア基材上に形成されたパターン配線層と、
前記パターン配線層を覆うように積層されたビルドアップ層と、を備え、
前記コア基材は、少なくとも1つ以上のスルーホールを有するコア基材であり、
前記スルーホールの少なくとも1つ以上に、前記コア基材よりも熱伝導率の高い放熱用絶縁樹脂が充填されていること
を特徴とする配線基板。
A core substrate;
A pattern wiring layer formed on the core substrate;
A build-up layer laminated so as to cover the pattern wiring layer,
The core substrate is a core substrate having at least one or more through holes,
A wiring board, wherein at least one of the through holes is filled with an insulating resin for heat radiation having a higher thermal conductivity than the core base material.
前記スルーホールは、コア基材表面と段差を形成する凹部を有するスルーホールであり、
少なくとも前記凹部に放熱用絶縁樹脂を充填したこと
を特徴とする請求項1に記載の配線基板。
The through hole is a through hole having a recess that forms a step with the core substrate surface,
The wiring board according to claim 1, wherein at least the recess is filled with an insulating resin for heat dissipation.
前記コア基材はガラス基材であること
を特徴とする請求項1または2のいずれかに記載の配線基板。
The wiring substrate according to claim 1, wherein the core base material is a glass base material.
コア基材に凹部を形成する凹部形成工程と、
前記凹部が形成された領域にスルーホールを形成するスルーホール形成工程と、
前記スルーホールの少なくとも1つ以上に前記コア基材よりも熱伝導率の高い放熱用絶縁樹脂を充填する充填工程と、
前記コア基材上に、パターン配線層およびビルドアップ層を積層するビルドアップ工程と、
を含むことを特徴とする配線基板製造方法。
A recess forming step of forming a recess in the core substrate;
A through hole forming step of forming a through hole in a region where the concave portion is formed;
A filling step of filling at least one or more of the through holes with an insulating resin for heat dissipation having a higher thermal conductivity than the core substrate;
A build-up step of laminating a pattern wiring layer and a build-up layer on the core substrate;
A method for manufacturing a wiring board, comprising:
JP2013204407A 2013-09-30 2013-09-30 Wiring board and method of manufacturing wiring board Pending JP2015070169A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013204407A JP2015070169A (en) 2013-09-30 2013-09-30 Wiring board and method of manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013204407A JP2015070169A (en) 2013-09-30 2013-09-30 Wiring board and method of manufacturing wiring board

Publications (1)

Publication Number Publication Date
JP2015070169A true JP2015070169A (en) 2015-04-13

Family

ID=52836561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013204407A Pending JP2015070169A (en) 2013-09-30 2013-09-30 Wiring board and method of manufacturing wiring board

Country Status (1)

Country Link
JP (1) JP2015070169A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019225698A1 (en) * 2018-05-24 2019-11-28 凸版印刷株式会社 Circuit board
JP2020096106A (en) * 2018-12-13 2020-06-18 凸版印刷株式会社 Circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019225698A1 (en) * 2018-05-24 2019-11-28 凸版印刷株式会社 Circuit board
US11303261B2 (en) 2018-05-24 2022-04-12 Toppan Printing Co., Ltd. Circuit board
JP2020096106A (en) * 2018-12-13 2020-06-18 凸版印刷株式会社 Circuit board
JP7383215B2 (en) 2018-12-13 2023-11-20 Toppanホールディングス株式会社 circuit board

Similar Documents

Publication Publication Date Title
JP6539992B2 (en) Printed circuit board, semiconductor device, method of manufacturing wired circuit board, method of manufacturing semiconductor device
JP4730426B2 (en) Mounting substrate and semiconductor module
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2007180105A (en) Circuit board and circuit device using the same, and manufacturing method thereof
US10674604B2 (en) Printed wiring board and method for manufacturing the same
JP2011119502A (en) Semiconductor package and method of manufacturing the same
JP6648878B2 (en) Circuit board
JP2011071315A (en) Wiring board and method of manufacturing the same
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
KR20160120481A (en) Circuit board
JP2015207580A (en) Wiring board and manufacturing method of the same
JP2016127290A (en) Circuit board and manufacturing method of the same
JP4900624B2 (en) Circuit equipment
JP2006310783A (en) Circuit device
JP2006270065A (en) Circuit device
TW201517224A (en) Semiconductor device and method of manufacturing the same
JP2015198094A (en) Interposer, semiconductor device, and method of manufacturing them
JP6378616B2 (en) Printed wiring board with built-in electronic components
KR100888561B1 (en) Manufacturing method of active device embedded printed circuit board
JP2015070169A (en) Wiring board and method of manufacturing wiring board
JP2014090147A (en) Wiring board and packaging structure employing the same
JP5363377B2 (en) Wiring board and manufacturing method thereof
KR101092945B1 (en) Package substrate, electronic component package having the same and method of manufacturing package substrate
KR20160038359A (en) Circuit Board including the heat dissipation structure
JP6870184B2 (en) Printed circuit board and manufacturing method of printed circuit board