JP4506056B2 - Method of nitriding object and semiconductor element - Google Patents
Method of nitriding object and semiconductor element Download PDFInfo
- Publication number
- JP4506056B2 JP4506056B2 JP2001264832A JP2001264832A JP4506056B2 JP 4506056 B2 JP4506056 B2 JP 4506056B2 JP 2001264832 A JP2001264832 A JP 2001264832A JP 2001264832 A JP2001264832 A JP 2001264832A JP 4506056 B2 JP4506056 B2 JP 4506056B2
- Authority
- JP
- Japan
- Prior art keywords
- nitriding
- gas
- wafer
- insulating layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体ウエハ等の被処理体の表面に対して窒化処理を施す被処理体の窒化方法及び半導体素子に関する。
【0002】
【従来の技術】
一般に、半導体集積回路を製造するためにはシリコン基板等よりなる半導体ウエハに対して、成膜処理、エッチング処理、酸化処理、拡散処理、改質処理、窒化処理等の各種の処理が行なわれる。上記各種の処理の中で、例えば酸化処理を例にとれば、この酸化処理は、単結晶或いはポリシリコン膜の表面等を酸化する場合、金属膜を酸化処理する場合等が知られており、特に、ゲート絶縁膜やキャパシタ等の絶縁膜を形成する時に主に用いられる。
【0003】
この酸化処理を行なう方法には、圧力の観点からは、略大気圧と同等の雰囲気下の処理容器内で行なう常圧酸化処理方法と真空雰囲気下の処理容器内で行なう減圧酸化処理方法とがあり、また、酸化に使用するガス種の観点からは、例えば水素と酸素とを外部燃焼装置にて燃焼させることによって水蒸気を発生させてこの水蒸気を用いて酸化を行なうウェット酸化処理方法(例えば特開平3−140453号公報等)と、酸素のみを、或いは酸素に不活性ガスを添加したガスを処理容器内へ流すなどして水蒸気を用いないで酸化を行なうドライ酸化処理方法(例えば特開昭57−1232号公報等)とが存在する。
【0004】
【発明が解決しようとする課題】
ところで、絶縁膜としては耐圧性、耐腐食性、信頼性等の膜質特性を考慮すると、一般的には、ドライ酸化処理により形成された物よりも、ウェット進化処理により形成された物の方が比較的優れている。また、形成される酸化膜(絶縁膜)の成膜レートやウエハ面内の均一性の観点からは、一般的には、常圧のウェット酸化処理により形成された物は、酸化レートは大きいが、膜厚の面内均一性に劣り、減圧のウェット酸化処理により形成された物は、逆に酸化レートは小さいが膜厚の面内均一性に優れている、という特性を有している。
【0005】
従来にあっては、半導体集積回路のデザインルールがそれ程厳しくなかったことから、酸化膜が適用される用途やプロセス条件、装置コスト等を適宜勘案して、上述したような種々の酸化方法が用いられていた。しかしながら、最近のように線幅や膜厚がより小さくなってデザインルールが厳しくなると、それに従って、膜質の特性や膜厚の面内均一性等がより高いものが要求されるようになってきており、酸化処理方法では、この要求に十分に対応する絶縁膜を形成することができない、といった問題が発生してきた。例えば、一般的に温度が高い程、良質の絶縁膜が形成できるといわれているが、昇温過程、降温過程、処理容器内の温度安定を図る過程においても1nm以上の厚さの絶縁膜が形成されてしまうことがあり、1.5nm以下の絶縁膜を制御性良く形成するのは困難である。
【0006】
また、ウェット酸化処理方法により絶縁膜を形成する例として例えば特開平4−18727号公報に示すように、縦型の石英反応管内の下端にH2 ガスとO2 ガスとを別個に導入し、これを石英キャップ内に設けた燃焼部にて燃焼させて水蒸気を発生し、この水蒸気をウエハの配列方向に沿って上昇させつつ酸化処理を行なって絶縁膜を形成するようにした酸化装置も提案されている。
しかしながら、この場合には、上記した燃焼部にてH2 ガスを燃焼させるようにしているので、例えば処理容器の下端では水蒸気リッチになり、そして、水蒸気が上昇するに従ってこれが消費されて処理容器の上端では逆に水蒸気不足の傾向となるので、ウエハ面上に形成される絶縁膜の厚さがウエハの支持位置により大きく異なる場合が生じ、この絶縁膜の厚さの面間均一性が劣化する場合もあった。
【0007】
また、他の装置例として例えば特開昭57−1232号公報に開示されているように、横型のバッチ式の反応管内に複数の半導体ウエハを並べて設置し、この反応管の一端側より、O2 ガスを導入したり、或いはO2 ガスとH2 ガスとを同時に導入したりして、減圧雰囲気化にて絶縁膜を生成するようにした酸化装置も提示されている。
しかしながら、この従来装置例の場合には、水素燃焼酸化法を用いて比較的高い圧力雰囲気下にて成膜を行っていることから、水蒸気成分が反応の主体となり、上述したように処理容器内のガス流の上流側と下流側との間での水蒸気の濃度差が大きくなり過ぎ、絶縁膜の厚さの面間均一性が劣化する恐れがあった。
また更に、他の装置例として例えば米国特許第6037273号に開示されているように、ランプ加熱による枚葉式のプロセスチャンバ内に酸素ガスと水素ガスとを供給し、これらの両ガスをプロセスチャンバ内に設置した半導体ウエハ表面の近傍にて反応させて水蒸気を生成し、この水蒸気でウエハ表面のシリコンを酸化させて絶縁膜を形成するようにした装置が示されている。
【0008】
しかしながら、この装置例の場合には、ウエハから20〜30mm程度だけ離れたガス入口から酸素ガスと水素ガスとをプロセスチャンバ内に導入し、半導体ウエハ表面の近傍にてこれらの酸素ガスと水素ガスとを反応させて水蒸気を発生させて、しかもプロセス圧力も比較的高い領域で行うことから、膜厚の面内均一性に劣る恐れが生ずる、といった問題があった。
そこで、本出願人は特願2001−128350にて、水素基活性種と酸素活性種とを主体として用いることにより特性の良好な絶縁膜を形成する方法を提案してある程度の改善を図ることができたが、特性上、更なる改良の余地があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、特性の良好な窒化膜(絶縁層)を、膜厚の制御性を高く維持した状態で形成することができる被処理体の窒化方法及び半導体素子を提供することにある。
【0009】
【課題を解決するための手段】
本発明者等は、絶縁層の形成について鋭意研究した結果、シリコン基板やシリコン酸化膜(SiO2 )をH2 ガスとNH3 ガスとを用いて窒化処理することにより、比較的低温、例えば600度程度でも特性の良好な窒化膜を絶縁層として形成することができる、という知見を得ることにより、本発明に至ったものである。
請求項1に規定する発明は、処理容器内にて所定の温度になされた被処理体の表面の多結晶、或いは単結晶シリコン層を窒化する窒化方法において、減圧雰囲気下にてH2 とNH3 とを用いることにより前記窒化処理を行なって窒化膜を形成したことを特徴とする被処理体の窒化方法である。
これにより、電気的特性の良好な窒化膜(絶縁層)を、膜厚の制御性が良好な状態で形成することが可能となる。
【0010】
この場合、例えば請求項2に規定するように、前記H2 及び/又はNH3 の供給には、不活性ガスのキャリアガスを用いるようにしてもよい。
また、例えば請求項3に規定するように、前記窒化処理の温度は、400〜1000℃の範囲内である。
請求項4に規定する発明は、上記方法で形成された絶縁層を用いた半導体素子に係り、すなわち、ゲート絶縁層を有する多層構造の半導体素子において、前記ゲート絶縁層として、上記本発明方法で形成された窒化膜を用いることを特徴とする半導体素子である。
【0011】
請求項5に規定する発明は、高誘電体物質よりなるゲート絶縁層の下に下地層を有する多層構造の半導体素子において、前記下地層として、上記本発明方法で形成された窒化膜を用いることを特徴とする半導体素子である。
この場合、例えば請求項6に規定するように、前記金属酸化膜は、Al 2 O 3 、Ta 2 O 5 、HfO 2 、ZrO 2 、La 2 O 3 及びLn 2 O 3 の内の1つである。
【0012】
【発明の実施の形態】
以下に、本発明に係る被処理体の窒化方法及び半導体素子の一実施例を添付図面に基づいて詳述する。
図1は本発明の第1実施例の半導体素子の一例を示す断面図、図2は本発明の第2実施例の半導体素子を示す断面図、図3は本発明に係る被処理体の窒化方法を実施するために用いる熱処理装置の一例を示す構成図である。まず、本発明の窒化方法によって形成される窒化膜が用いられる用途について説明する。
【0013】
図1において、Wは被処理体としてのシリコン基板等よりなる半導体ウエハであり、例えばP型或いはN型の不純物がドープされている。そして、この半導体ウエハWの上面に例えば半導体素子70が形成される。この半導体素子70は、ゲート素子であり、ウエハWの表面と例えばポリシリコン等よりなるゲート電極72との間に、ゲート絶縁層74が介在されて多層構造になっている。この第1実施例ではこのゲート絶縁層74として後述する本発明方法によって形成される窒化膜76が用いられることになる。この窒化膜76は、シリコン膜、或いはシリコン酸化膜(SiO2 )を本発明方法によって窒化処理することにより形成される。この時の窒化膜76よりなるゲート絶縁層74の厚さは、デバイスの仕様にもよるが、例えば1.5nm以下の厚さである。
【0014】
また、図2は第2実施例の半導体素子78を示しており、この半導体素子78もゲート素子である。ここでは、ゲート絶縁層74としては窒化膜を用いておらず、例えば高誘電体物質を用いている。尚、これに限定されず、絶縁層として通常の酸化膜等を用いてもよい。そして、このゲート絶縁層74の下面にウエハ表面との境界層として、すなわち、下地層80が設けられて多層構造になっている。この第2実施例ではこの下地層80として後述する本発明方法によって形成される窒化膜82が用いられることになる。この時の窒化膜82よりなる下地層80の厚さは、例えば数Å程度である。
また、多層構造として、シリコン基板上に、酸化膜、高誘電体物質の薄膜、ゲート電極を順次積層した構造にも本発明を適用することができる。
更には、ゲート絶縁層74として後述するような金属酸化膜よりなる高誘電体物質の薄膜を含む場合には、この金属酸化膜に対して下記に示すような窒化処理を施すことができる。これによれば、高誘電体物質の薄膜中の、ゲート電極に近い側に窒素元素のピークが存在するようになり、この素子の電気特性を更に向上させることが可能となる。
【0015】
次に、上述したような窒化膜76、82を形成するための熱処理装置の構造について図3を参照して説明する。
この熱処理装置2は、内筒4と外筒6とよりなる石英製の2重管構造の縦型の所定の長さの処理容器8を有している。上記内筒4内の処理空間Sには、被処理体を保持するための支持手段としての石英製のウエハボート10が収容されており、このウエハボート10には被処理体としての半導体ウエハWが所定のピッチで多段に保持される。尚、このピッチは、一定の場合もあるし、ウエハ位置によって異なっている場合もある。
【0016】
この処理容器8の下方を開閉するためにキャップ12が設けられ、これには磁性流体シール14を介して貫通する回転軸16が設けられる。そして、この回転軸16の上端に回転テーブル18が設けられ、このテーブル18上に保温筒20を設け、この保温筒20上に上記ウエハボート10を載置している。そして、上記回転軸16は昇降可能なボートエレベータ22のアーム24に取り付けられており、上記キャップ12やウエハボート10等と一体的に昇降可能にしており、ウエハボート10は処理容器8内へその下方から挿脱可能になされている。尚、ウエハボート10を回転せずに、これを固定状態としてもよい。
上記処理容器8の下端開口部は、例えばステンレス製のマニホールド26が接合されており、このマニホールド26には、流量制御されたNH3 ガスとH2 ガスとを処理容器8内へ導入するためのNH3 ガス供給系28とH2 ガス供給系30がそれぞれ個別に設けられている。
【0017】
具体的には、まず、上記NH3 ガス供給系28は、上記マニホールド26を貫通して設けられるガスノズル32を有しており、このノズル32には途中に例えばマスフローコントローラのような流量制御器34を介設したガス供給路36が接続される。そして、このガス供給路36には、NH3 ガスを貯留するNH3 ガス源38が接続されている。
また、上記H2 ガス供給源30は、同様に上記マニホールド26を貫通して設けられるガスノズル40を有しており、このノズル40には途中に例えばマスフローコントローラのような流量制御器42を介設したガス供給路44が接続される。そして、このガス供給路44には、H2 ガスを貯留するH2 ガス源46が接続されている。
【0018】
従って、上記各ノズル32、40より供給された各ガスは、内筒4内の処理空間Sであるウエハの収容領域を上昇して天井部で下方へ折り返し、そして内筒4と外筒6との間隙内を流下して排出されることになる。また、外筒6の底部側壁には、排気口50が設けられており、この排気口50には、排気路52に真空ポンプ54を介設してなる真空排気系56が接続されており、処理容器8内を真空引きするようになっている。ここで処理空間Sとしてのウエハの収容領域と各ガスの導入位置との間の距離H1、具体的にはウエハの収容領域の下端部、すなわちウエハボート10の下端部と各ノズル32、40の先端のガス出口との間の距離H1は所定の距離だけ離間されている。このように距離H1を設けた第1の理由は、この距離H1の長さを各ガスが上昇する間に、加熱ヒータ62により加熱されてホットウォール状態になさされた処理容器8からの放熱により、上記各ガスを予備的に加熱させるためである。すなわち、一般的にはウエハボート10の長さ方向に沿った処理空間Sの温度は精度良く略一定に維持されているが、もし、例えば室温程度の各ガスをウエハボート10の下部近傍に導入すると、この部分における温度が低下して処理空間S内の全体における温度分布に悪影響を与えるからである。また、第2の理由は、距離H1の長さに亘って両ガスが上昇する際に、これらの両ガスを良好に混合させるためである。
【0019】
従って、上記距離H1は、ウエハの収容領域(処理空間S)における温度分布に悪影響を与えないで、且つ導入されたNH3 ガスとH2 ガスとの混合を十分に行う得る長さ、例えば100mm以上、好ましくは300mm以上に設定する。尚、本実施例の場合は、距離H1は350mm程度に設定されている。また、処理容器8の外周には、断熱層60が設けられており、この内側には、加熱手段として加熱ヒータ62が設けられて内側に位置するウエハWを所定の温度に加熱するようになっている。
ここで、処理容器8の全体の大きさは、例えば処理すべきウエハWのサイズを8インチ、ウエハボート10に保持されるウエハ枚数を150枚程度(製品ウエハを130枚程度、ダミーウエハ等を20枚程度)とすると、内筒4の直径は略260〜270mm程度、外筒6の直径は略275〜285mm程度、処理容器8の高さは略1280mm程度である。
【0020】
また、ウエハWのサイズが12インチの場合には、ウエハボート10に保持されるウエハ枚数が25〜50枚程度の場合もあり、この時、内筒4の直径は略380〜420mm程度、外筒6の直径は略440〜500mm程度、処理容器8の高さは略800mm程度である。そして、ウエハボート10の高さH2は、ウエハ枚数に依存し、例えば200〜1000mm程度の範囲内となる。尚、これらの数値は単に一例を示したに過ぎない。
尚、図中、64はキャップ12とマニホールド26との間をシールするOリング等のシール部材であり、66はマニホールド26と外筒6の下端部との間をシールするOリング等のシール部材である。
【0021】
次に、以上のように構成された熱処理装置を用いて行なわれる本発明方法について説明する。
まず、未処理の多数枚の半導体ウエハWをウエハボート10に所定のピッチで多段に保持させ、この状態でボートエレベータ22を上昇駆動することにより、ウエハボート10を処理容器8内へその下方より挿入し、処理容器8内を密閉する。この処理容器8内は予め予熱されており、また、例えば半導体ウエハWの表面は窒化対象となるシリコン酸化膜等が前工程にて形成されている。また、単結晶のシリコンウエハ自体の表面を窒化する場合もある。
上述のようにウエハWが挿入されたならば、加熱ヒータ62への供給電圧を増加してウエハWを所定のプロセス温度まで昇温すると共に、真空排気系56により処理容器8内を真空引きする。
【0022】
所定の温度及び圧力設定に達した後に、NH3 ガス供給系28のガスノズル32から流量制御されたNH3 ガスを処理容器8内へ導入すると共に、H2 ガス供給系30のガスノズル40から流量制御されたH2 ガスを処理容器8内へ導入する。
このように、処理容器8内へ別々に導入されたNH3 ガスとH2 ガスはこの処理容器8内を上昇しつつNH3 ガスは、分解されて活性化し、この時、この活性化はH2 ガスにより促進され、この活性種によってウエハ表面を窒化することになる。この時発生する活性種はNH、NH2 N等が存在する。また、この時の窒化処理のプロセス条件は、ウエハ温度が400〜900℃の範囲内、好ましくは下層の素子の耐熱性等を考慮して400〜800℃の範囲内、圧力は133Pa(1Torr)未満、好ましくは濃度分布を考慮して6.7Pa(0.05Torr)〜66.5Pa(0.5Torr)の範囲内である。
【0023】
ここで、H2 ガスとNH3 ガスのいずれか一方、或いは両方に不活性ガス、例えばN2 ガスやArガスをキャリアガスとして加えるようにしてもよい。
このように、O2 等の酸化性ガスを加えることなく還元性ガスであるNH3 ガスとH2 ガスのみを用い、しかもH2 ガスを僅かな量だけ添加することにより、NH3 ガスの分解・活性化が大幅に促進されて、例えば600℃程度の低温でもシリコンやシリコン酸化膜を十分に、且つ膜厚の制御性良く窒化して窒化膜を形成することができる。
換言すれば、一般的に、酸化膜に対して窒化処理を行う時に、N2 OやNO等の酸化性ガスを用いて窒化する場合は、ウエハの界面付近に窒素が多量に分布する、いわゆる窒素パイルアップ現象が生じて膜中の窒素濃度分布の制御ができなくなるのが現状であり、このような状態で形成されたデバイスは電子移動度が極端に低下してしまうが、本発明方法のようにNH3 ガスと僅かなH2 ガスを用いて酸化膜を窒化することにより、ウエハとの界面ではなく、ゲート電極との界面に窒素パイルアップ部を形成できる、などの理由から特性が良好なデバイスを得ることができる。
【0024】
このように形成した窒化膜を、図1に示すようなゲート絶縁層74の窒化膜76として用いることにより、膜厚の制御性の高い窒化膜を形成でき、しかも、リーク電流が少なくて良好な電気的特性を維持した半導体素子とすることができる。
また、このように形成した窒化膜を、図2に示すようなゲート絶縁層74の下地層80を形成する窒化膜82として用いることにより、例えば後工程における熱処理時に、ゲート絶縁層74とウエハ上面との熱的安定性を向上できると共に、例えばゲート電極72中に注入された不純物、例えばボロン等がゲート絶縁層74を透過してウエハ側へ突き抜けることを大幅に阻止することが可能となる。特に、ゲート絶縁層74として、高誘電体物質、例えばAl2 O3 、Ta2 O5 、HfO2 、ZrO2 、La2 O3 、Ln2 O3 等を用いる場合があるが、このような場合に、上述したような効果を顕著に表すことができる。
【0025】
尚、上述したガス流量や温度等は、単に一例を示したに過ぎず、これに限定されない。また、ここではゲート絶縁層自体やゲート絶縁層の下地層に本発明方法による窒化膜を用いる場合を例にとって説明したが、これに限定されず、例えばキャパシタの絶縁膜等に用いてもよい。
また、ここで示した縦型の熱処理装置は単に一例を示したに過ぎず、処理容器の天井部よりガスを供給する形式の熱処理装置、単管式の熱処理装置等にも本発明を適用できるのは勿論である。
また、ここではバッチ式の縦型の熱処理装置を例にとって本発明方法を説明したが、これに限定されず、ランプ加熱式の或いは抵抗加熱式の枚葉の熱処理装置を用いてもよい。
また、被処理体としては、半導体ウエハに限定されず、LCD基板、ガラス基板等にも適用することができる。
【0026】
【発明の効果】
以上説明したように、本発明の被処理体の窒化方法及び半導体素子によれば、次のように優れた作用効果を発揮することができる。
電気的特性の良好な窒化膜(絶縁層)を、膜厚の制御性が良好な状態で形成することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例の半導体素子の一例を示す断面図である。
【図2】本発明の第2実施例の半導体素子を示す断面図である。
【図3】本発明に係る被処理体の窒化方法を実施するために用いる熱処理装置の一例を示す構成図である。
【符号の説明】
2 熱処理装置
4 内筒
6 外筒
8 処理容器
12 支持手段(ウエハボート)
28 NH3 ガス供給系
30 H2 ガス供給系
32 ガスノズル
38 NH3 ガス源
40 ガスノズル
46 H2 ガス源
56 真空排気系
62 加熱ヒータ(加熱手段)
70 半導体素子
72 ゲート電極
74 ゲート絶縁層
76 窒化膜
78 半導体素子
80 下地層
82 窒化膜
W 半導体ウエハ(被処理体)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for nitriding an object to be processed, which performs a nitriding process on the surface of an object to be processed such as a semiconductor wafer, and a semiconductor element.
[0002]
[Prior art]
In general, in order to manufacture a semiconductor integrated circuit, various processes such as a film formation process, an etching process, an oxidation process, a diffusion process, a modification process, and a nitriding process are performed on a semiconductor wafer made of a silicon substrate or the like. Among the various processes described above, for example, when an oxidation process is taken as an example, this oxidation process is known to oxidize the surface of a single crystal or a polysilicon film, or to oxidize a metal film, etc. In particular, it is mainly used when forming an insulating film such as a gate insulating film or a capacitor.
[0003]
From the viewpoint of pressure, the oxidation treatment method includes a normal pressure oxidation treatment method performed in a treatment vessel under an atmosphere substantially equal to atmospheric pressure and a reduced pressure oxidation treatment method carried out in a treatment vessel under a vacuum atmosphere. In addition, from the viewpoint of the type of gas used for oxidation, for example, a wet oxidation method (for example, a special method) in which water vapor is generated by burning hydrogen and oxygen in an external combustion apparatus and oxidation is performed using the water vapor. (Kaihei 3-140453, etc.) and a dry oxidation treatment method in which oxidation is carried out without using water vapor by flowing only oxygen or a gas obtained by adding an inert gas to oxygen into the treatment vessel (for example, Japanese Patent Laid-Open No. Sho-sho). 57-1232 etc.).
[0004]
[Problems to be solved by the invention]
By the way, in consideration of film quality characteristics such as pressure resistance, corrosion resistance, and reliability, an insulating film is generally formed by a wet evolution process rather than a dry oxidation process. It is relatively good. Further, from the viewpoint of the film formation rate of the oxide film (insulating film) to be formed and the uniformity within the wafer surface, in general, an object formed by normal-pressure wet oxidation treatment has a high oxidation rate. In addition, the in-plane uniformity of the film thickness is inferior, and the product formed by the wet oxidation treatment under reduced pressure has the characteristic that the oxidation rate is small but the in-plane uniformity of the film thickness is excellent.
[0005]
Conventionally, since the design rule of the semiconductor integrated circuit was not so strict, various oxidation methods as described above were used in consideration of the application, process conditions, equipment cost, etc. to which the oxide film is applied. It was done. However, as line width and film thickness become smaller and design rules become stricter as recently, higher quality and in-plane uniformity of film quality are required accordingly. However, in the oxidation method, there has been a problem that an insulating film that sufficiently meets this requirement cannot be formed. For example, it is generally said that the higher the temperature is, the better the quality of the insulating film can be formed. However, an insulating film having a thickness of 1 nm or more can be formed in the temperature raising process, the temperature lowering process, and the process of stabilizing the temperature in the processing vessel. In some cases, it is difficult to form an insulating film of 1.5 nm or less with good controllability.
[0006]
In addition, as an example of forming an insulating film by a wet oxidation method, for example, as shown in JP-A-4-18727, H 2 gas and O 2 gas are separately introduced into the lower end of a vertical quartz reaction tube, Proposal is also made for an oxidizer that burns this in a combustion section provided in the quartz cap to generate water vapor, and raises the water vapor along the wafer arrangement direction to perform an oxidation process to form an insulating film. Has been.
However, in this case, since the H 2 gas is burned in the above-described combustion section, for example, the lower end of the processing vessel becomes water vapor rich, and as the water vapor rises, it is consumed and consumed. On the contrary, since the water vapor tends to be insufficient at the upper end, the thickness of the insulating film formed on the wafer surface may vary greatly depending on the support position of the wafer, and the inter-surface uniformity of this insulating film thickness deteriorates. There was a case.
[0007]
As another example of the apparatus, as disclosed in, for example, Japanese Patent Application Laid-Open No. 57-1232, a plurality of semiconductor wafers are arranged side by side in a horizontal batch type reaction tube. There has also been proposed an oxidizer in which an insulating film is generated in a reduced pressure atmosphere by introducing two gases or introducing O 2 gas and H 2 gas simultaneously.
However, in the case of this conventional apparatus example, since the film formation is performed under a relatively high pressure atmosphere using the hydrogen combustion oxidation method, the water vapor component becomes the main component of the reaction, and as described above, The difference in water vapor concentration between the upstream side and the downstream side of the gas flow becomes too large, and the inter-surface uniformity of the thickness of the insulating film may be deteriorated.
As another example of the apparatus, as disclosed in, for example, US Pat. No. 6,037,273, oxygen gas and hydrogen gas are supplied into a single-wafer process chamber by lamp heating, and both these gases are supplied to the process chamber. An apparatus is shown in which water vapor is generated by reacting in the vicinity of the surface of a semiconductor wafer placed inside, and an insulating film is formed by oxidizing silicon on the wafer surface with this water vapor.
[0008]
However, in the case of this apparatus example, oxygen gas and hydrogen gas are introduced into the process chamber from a gas inlet separated from the wafer by about 20 to 30 mm, and these oxygen gas and hydrogen gas are introduced in the vicinity of the semiconductor wafer surface. Is generated in a region where the process pressure is relatively high, and there is a problem that the in-plane uniformity of the film thickness may be inferior.
Therefore, the applicant of the present application proposes a method of forming an insulating film with good characteristics by using mainly hydrogen radical active species and oxygen active species in Japanese Patent Application No. 2001-128350, and can achieve some improvement. However, there was room for further improvement in characteristics.
The present invention has been devised to pay attention to the above problems and to effectively solve them. An object of the present invention is to provide a method for nitriding an object to be processed and a semiconductor element capable of forming a nitride film (insulating layer) having good characteristics while maintaining high controllability of the film thickness.
[0009]
[Means for Solving the Problems]
As a result of intensive studies on the formation of the insulating layer, the present inventors have conducted a nitriding treatment on a silicon substrate or a silicon oxide film (SiO 2 ) using H 2 gas and NH 3 gas, thereby achieving a relatively low temperature, for example 600 By obtaining the knowledge that a nitride film having good characteristics can be formed as an insulating layer even at a moderate degree, the present invention has been achieved.
Invention, polycrystalline surface of the object has been made to a predetermined temperature in the processing vessel, or a single crystal silicon layer in the nitride method of nitriding, and H 2 under a reduced pressure atmosphere NH prescribed in claim 1 3 is used to form a nitride film by performing the nitriding process.
This makes it possible to form a nitride film (insulating layer) with good electrical characteristics with good controllability of film thickness.
[0010]
In this case, for example, as defined in claim 2, an inert carrier gas may be used to supply the H 2 and / or NH 3 .
Further, for example, as defined in claim 3, the temperature of the nitriding treatment is in the range of 400 to 1000 ° C..
Defined in
[0011]
Defined in claim 5 invention is a semiconductor device of a multilayer structure having a base layer under the gate insulation layer of a high dielectric material, as the underlying layer, a nitride film formed by the above process of this invention This is a semiconductor element characterized by the above.
As defined in this case, for example, in claim 6, wherein the metal oxide film is one of the Al 2 O 3, Ta 2 O 5, HfO 2, ZrO 2, La 2 O 3 and Ln 2 O 3 is there.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a method for nitriding a target object and a semiconductor element according to the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a cross-sectional view showing an example of a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view showing a semiconductor device according to a second embodiment of the present invention, and FIG. It is a block diagram which shows an example of the heat processing apparatus used in order to implement a method. First, an application in which a nitride film formed by the nitriding method of the present invention is used will be described.
[0013]
In FIG. 1, W is a semiconductor wafer made of a silicon substrate or the like as an object to be processed, and is doped with, for example, P-type or N-type impurities. For example, a semiconductor element 70 is formed on the upper surface of the semiconductor wafer W. The semiconductor element 70 is a gate element, and has a multilayer structure in which a
[0014]
FIG. 2 shows a semiconductor element 78 of the second embodiment, and this semiconductor element 78 is also a gate element. Here, a nitride film is not used as the
The present invention can also be applied to a multilayer structure in which an oxide film, a thin film of a high dielectric material, and a gate electrode are sequentially stacked on a silicon substrate.
Further, when the
[0015]
Next, the structure of the heat treatment apparatus for forming the nitride films 76 and 82 as described above will be described with reference to FIG.
The heat treatment apparatus 2 includes a vertical processing container 8 having a predetermined length of a double tube structure made of quartz made of an
[0016]
A
For example, a
[0017]
Specifically, first, the NH 3
Similarly, the H 2 gas supply source 30 has a
[0018]
Accordingly, the gases supplied from the
[0019]
Therefore, the distance H1 does not adversely affect the temperature distribution in the wafer storage area (processing space S), and is sufficiently long to sufficiently mix the introduced NH 3 gas and H 2 gas, for example, 100 mm. Above, preferably set to 300 mm or more. In this embodiment, the distance H1 is set to about 350 mm. In addition, a
Here, the overall size of the processing container 8 is, for example, the size of the wafer W to be processed is 8 inches, the number of wafers held in the wafer boat 10 is about 150 (about 130 product wafers, 20 dummy wafers, etc.). The diameter of the
[0020]
Further, when the size of the wafer W is 12 inches, the number of wafers held on the wafer boat 10 may be about 25 to 50. At this time, the diameter of the
In the figure, 64 is a seal member such as an O-ring that seals between the
[0021]
Next, the method of the present invention performed using the heat treatment apparatus configured as described above will be described.
First, a large number of unprocessed semiconductor wafers W are held in multiple stages on the wafer boat 10 at a predetermined pitch, and in this state, the
When the wafer W is inserted as described above, the supply voltage to the
[0022]
After reaching the predetermined temperature and pressure settings, the NH 3 gas whose flow rate is controlled from the
In this way, NH 3 gas and H 2 gas separately introduced into the processing vessel 8 rise in the processing vessel 8 while the NH 3 gas is decomposed and activated. At this time, this activation is H Promoted by two gases, the active species will nitride the wafer surface. The active species generated at this time include NH, NH 2 N, and the like. The nitriding process conditions at this time are as follows: the wafer temperature is in the range of 400 to 900 ° C., preferably in the range of 400 to 800 ° C. in consideration of the heat resistance of the underlying element, and the pressure is 133 Pa (1 Torr). Less, preferably in the range of 6.7 Pa (0.05 Torr) to 66.5 Pa (0.5 Torr) in consideration of the concentration distribution.
[0023]
Here, an inert gas such as N 2 gas or Ar gas may be added as a carrier gas to one or both of H 2 gas and NH 3 gas.
In this way, by using only NH 3 gas and H 2 gas, which are reducing gases, without adding an oxidizing gas such as O 2 , and by adding a small amount of H 2 gas, the decomposition of NH 3 gas is achieved. Activation is greatly promoted, and a nitride film can be formed by nitriding a silicon or silicon oxide film with sufficient controllability of film thickness even at a low temperature of about 600 ° C., for example.
In other words, in general, when nitriding is performed on an oxide film, when nitriding is performed using an oxidizing gas such as N 2 O or NO, a large amount of nitrogen is distributed in the vicinity of the wafer interface. The current situation is that the nitrogen concentration distribution in the film cannot be controlled due to the occurrence of the nitrogen pile-up phenomenon, and the electron mobility of the device formed in such a state is extremely reduced. As described above, the nitrogen pile-up portion can be formed not at the interface with the wafer but at the interface with the gate electrode by nitriding the oxide film using NH 3 gas and a slight amount of H 2 gas. Devices can be obtained.
[0024]
By using the nitride film formed in this way as the nitride film 76 of the
Further, by using the nitride film formed in this way as the nitride film 82 for forming the base layer 80 of the
[0025]
Note that the gas flow rate, temperature, and the like described above are merely examples, and are not limited thereto. Although the case where the nitride film according to the method of the present invention is used for the gate insulating layer itself or the base layer of the gate insulating layer is described as an example here, the present invention is not limited to this, and may be used for an insulating film of a capacitor, for example.
In addition, the vertical heat treatment apparatus shown here is merely an example, and the present invention can be applied to a heat treatment apparatus of a type that supplies gas from the ceiling of the processing vessel, a single pipe heat treatment apparatus, and the like. Of course.
Although the method of the present invention has been described by taking a batch type vertical heat treatment apparatus as an example here, the present invention is not limited to this, and a lamp heating type or resistance heating type single wafer heat treatment apparatus may be used.
Further, the object to be processed is not limited to a semiconductor wafer, and can be applied to an LCD substrate, a glass substrate, and the like.
[0026]
【The invention's effect】
As described above, according to the method for nitriding an object to be processed and the semiconductor element of the present invention, the following excellent operational effects can be exhibited.
A nitride film (insulating layer) with good electrical characteristics can be formed with good controllability of film thickness.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a sectional view showing a semiconductor device according to a second embodiment of the present invention.
FIG. 3 is a configuration diagram showing an example of a heat treatment apparatus used for carrying out a method for nitriding an object according to the present invention.
[Explanation of symbols]
2
28 NH 3 gas supply system 30 H 2
70 Semiconductor element 72
Claims (6)
前記ゲート絶縁層として、請求項1乃至3のいずれか一項に記載する方法で形成された窒化膜を用いることを特徴とする半導体素子。 In a semiconductor device having a multilayer structure having a gate insulating layer ,
As before Symbol gate insulation layer, a semiconductor element characterized in that a nitride film formed by the method described in any one of claims 1 to 3.
前記下地層として、請求項1乃至3のいずれか一項に記載する方法で形成された窒化膜を用いることを特徴とする半導体素子。 In a semiconductor device having a multilayer structure having a base layer under a gate insulating layer made of a high dielectric material ,
Wherein as the base layer, a semiconductor element characterized in that a nitride film formed by the method described in one item of claims 1 to 3 Neu deviation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001264832A JP4506056B2 (en) | 2001-08-31 | 2001-08-31 | Method of nitriding object and semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001264832A JP4506056B2 (en) | 2001-08-31 | 2001-08-31 | Method of nitriding object and semiconductor element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003077913A JP2003077913A (en) | 2003-03-14 |
JP4506056B2 true JP4506056B2 (en) | 2010-07-21 |
Family
ID=19091373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001264832A Expired - Fee Related JP4506056B2 (en) | 2001-08-31 | 2001-08-31 | Method of nitriding object and semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4506056B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005159316A (en) * | 2003-10-30 | 2005-06-16 | Tokyo Electron Ltd | Manufacturing method for semiconductor device, film-forming apparatus, and memory medium |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5771806A (en) * | 1980-10-17 | 1982-05-04 | Nec Corp | Forming method of nitrided film |
JPH1086002A (en) * | 1996-09-18 | 1998-04-07 | Mitsubishi Materials Corp | Cutting tool made of surface-coated cemented carbide excellent in thermal shock resistance |
JPH10256372A (en) * | 1997-03-17 | 1998-09-25 | Sony Corp | Manufacture of semiconductor device |
JP2000058832A (en) * | 1998-07-15 | 2000-02-25 | Texas Instr Inc <Ti> | Oxyzirconium nitride and/or hafnium gate dielectrics |
JP2001093996A (en) * | 1999-09-27 | 2001-04-06 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2001111046A (en) * | 1999-10-08 | 2001-04-20 | Toshiba Corp | Semiconductor device and formation of insulating film |
-
2001
- 2001-08-31 JP JP2001264832A patent/JP4506056B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5771806A (en) * | 1980-10-17 | 1982-05-04 | Nec Corp | Forming method of nitrided film |
JPH1086002A (en) * | 1996-09-18 | 1998-04-07 | Mitsubishi Materials Corp | Cutting tool made of surface-coated cemented carbide excellent in thermal shock resistance |
JPH10256372A (en) * | 1997-03-17 | 1998-09-25 | Sony Corp | Manufacture of semiconductor device |
JP2000058832A (en) * | 1998-07-15 | 2000-02-25 | Texas Instr Inc <Ti> | Oxyzirconium nitride and/or hafnium gate dielectrics |
JP2001093996A (en) * | 1999-09-27 | 2001-04-06 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2001111046A (en) * | 1999-10-08 | 2001-04-20 | Toshiba Corp | Semiconductor device and formation of insulating film |
Also Published As
Publication number | Publication date |
---|---|
JP2003077913A (en) | 2003-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6599845B2 (en) | Oxidizing method and oxidation system | |
JP4285184B2 (en) | Film forming method and film forming apparatus | |
JP3436256B2 (en) | Method and apparatus for oxidizing object to be treated | |
US7926445B2 (en) | Oxidizing method and oxidizing unit for object to be processed | |
US7452826B2 (en) | Oxidation method and oxidation system | |
JP4259247B2 (en) | Deposition method | |
JP3578155B2 (en) | Oxidation method of the object | |
KR101232970B1 (en) | Heat processing method and apparatus for semiconductor process, and computer readable medium | |
TWI387000B (en) | Method of oxidizing object to be processed and oxidation system | |
JPWO2006090645A1 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
JP4506056B2 (en) | Method of nitriding object and semiconductor element | |
US7615251B2 (en) | Processing device using shower head structure and processing method | |
US7125811B2 (en) | Oxidation method for semiconductor process | |
KR20100136956A (en) | Manufacturing method of semiconductor device and substrate processing apparatus | |
JP2004228330A (en) | Method for oxidating treating body and oxidating device | |
JP2001196364A (en) | Method and device for heat treatment | |
JPH0590250A (en) | Method of treating wafer | |
JP2006295029A (en) | Method for manufacturing semiconductor apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |