JP4505908B2 - Method for manufacturing printed wiring board - Google Patents

Method for manufacturing printed wiring board Download PDF

Info

Publication number
JP4505908B2
JP4505908B2 JP33597199A JP33597199A JP4505908B2 JP 4505908 B2 JP4505908 B2 JP 4505908B2 JP 33597199 A JP33597199 A JP 33597199A JP 33597199 A JP33597199 A JP 33597199A JP 4505908 B2 JP4505908 B2 JP 4505908B2
Authority
JP
Japan
Prior art keywords
plating
printed wiring
wiring board
insulating layer
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33597199A
Other languages
Japanese (ja)
Other versions
JP2001156452A (en
Inventor
健次 高井
昭士 中祖
清 長谷川
豊樹 伊藤
直之 浦崎
茂晴 有家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP33597199A priority Critical patent/JP4505908B2/en
Publication of JP2001156452A publication Critical patent/JP2001156452A/en
Application granted granted Critical
Publication of JP4505908B2 publication Critical patent/JP4505908B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プリント配線板とその製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の小型、軽量、高速化、多機能化、項信頼性化の要求が高まり、その要求を満足するため半導体回路素子の高集積化及び高速化が進んでいる。この様な電子機器、半導体回路素子の傾向に伴い、プリント配線板は多層化、配線の微細化、層間接続穴の小径化という形で対応してきた。特にここ数年、高密度化の障害となるスルーホールから隣接する層の導体間のみを接続するインタースティシャルバイアホール(Interstitial Via Hole、以下IVHという。)に変えたビルドアップ配線板が各社で開発、上市されている。
【0003】
このIVHは、通常、穴内壁にめっきを行って、隣接する層の導体間を電気的に接続しているが、その穴の箇所の上に絶縁層を重ねて、さらに穴をあけ、接続を行うのは、穴の位置合わせが困難であると共に、穴の深さが深くなりめっき液の交換が行われにくく、金属化が困難になるという課題があった。
そこで、特開平9−23067号公報、特開平7−170046号公報及び特開平7−176846号公報に開示されているように、IVHの内部に導電性ペーストを充填すれば、穴がふさがり、IVHの上部が平坦となるので、あおの上に絶縁層を設けて、穴をあけても前記のようなことがなく、配線設計の自由度が高く、部品ランド直下に層間接続が可能で、かつIVHの上にIVHを設計できる。
【0004】
【発明が解決しようとする課題】
導電性ペーストをIVHに充填した層間接続は、特にIVHの直径が100μm以下の時は、熱サイクル試験においてIVH部分が断線しやすいという課題がある。
【0005】
本発明は、微細なIVHであっても接続信頼性に優れたプリント配線板の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明は、以下のことを特徴とする。
(1)内層導体を有する内層回路板の上に、銅箔付絶縁層を設け、その銅箔付絶縁層に内層導体に達する穴をあけ、その穴に無電解めっきによるめっき金属を充填する工程を有するプリント配線板の製造方法。
(2)銅箔付絶縁層の一部をエッチング除去して開口部を形成し、その開口部にレーザーを照射して、その部分の絶縁槽を蒸散し、内層導体に達する穴を設ける(1)に記載のプリント配線板の製造方法。
(3)銅箔付絶縁層の絶縁層に接している銅箔の表面粗さが、10点平均粗さで、0.1〜2μmの範囲となる粗さを有する銅箔を用いる(1)または(2)に記載のプリント配線板の製造方法。
(4)穴を充填するめっき金属が、ニッケル若しくはニッケル合金である(1)〜(3)のうちいずれかに記載のプリント配線板の製造方法。
(5)穴に充填するめっき金属が、ニッケル若しくはニッケル合金であって、0〜30重量%のりんを含有している(1)〜(4)のうちずれかに記載のプリント配線板の製造方法。
(6)穴に充填するめっき金属が、ニッケル若しくはニッケル合金であって、0〜15重量%のホウ素を含有している(1)〜(4)のうちいずれかに記載のプリント配線板の製造方法。
(7)穴に充填されためっき金属が、ニッケル合金であって、金、銀、銅、すず、鉄、亜鉛、タングステン、パラジウム、コバルト、マンガン、クロム、レニウムのうち少なくとも1種類以上を含有している(1)〜(6)のうちいずれかに記載のプリント配線板の製造方法。
(8)めっき金属を形成する無電開めっき液に、そのめっき金属の還元剤として、ヒドラジン、次亜リン酸塩、ジメチルアミンボランの内いずれかを含有する無電解めっき液を用いる(1)〜(7)のうちいずれかに記載のプリント配線板の製造方法。
(9)無電解めっき液に、ニッケルイオンを少なくとも0.1mモル/l以上含有するめっき液を用いる(1)〜(8)のうちいずれかに記載のプリント配線板の製造方法。
(10)絶縁層にあけた内層導体に達する穴を、無電解めっきによるめっき金属で充填する工程の前処理工程として、無電解パラジウムめっきをIVH底部に選択的に行う(1)〜(9)のうちいずれかに記載のプリント配線板の製造方法。
【0007】
【発明の実施の形態】
本発明の絶縁層には、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂等の熱硬化性樹脂やフッ素樹脂、ポリフェニレンエーテル樹脂等の熱可塑性樹脂を用ることができる。
【0008】
エポキシ樹脂は、分子内にエポキシ基を有するものであればどのようなものでもよく、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂、ビフェノールのジグリシジリエーテル化物、ナフタレンジオールのジグリシジリエーテル化物、フェノール類のジグリシジリエーテル化物、アルコール類のジグリシジルエーテル化物、及びこれらのアルキル置換体、ハロゲン化物、水素添加物などがある。これらは併用してもよく、エポキシ樹脂以外の成分が不純物として含まれていてもよい。
【0009】
本発明において、ハロゲン化ビスフェノールA型エポキシ樹脂、ハロゲン化ビスフェノールF型エポキシ樹脂、ハロゲン化ビスフェノールS型エポキシ樹脂等のテトラブロモビスフェノールA等のハロゲン化ビスフェノール化合物とエピクロルヒドリンを反応させて得られるべきエポキシ樹脂のようにエーテル基が結合しているベンゼン環のエーテル基に対してオルト位が塩素、臭素等のハロゲン原子で置換されているエポキシ樹脂を使用したときに、本発明の処理液によるエポキシ樹脂硬化物の分解及び/又は溶解の効率が特によい。
【0010】
本発明で使用するエポキシ樹脂用硬化剤は、エポキシ樹脂を硬化させるものであれば、限定することなく使用でき、例えば、多官能フェノール類、アミン類、イミダゾール化合物、酸無水物、有機リン化合物およびこれらのハロゲン化物などがある。
【0011】
多官能フェノール類の例として、単環二官能フェノールであるヒドロキノン、レゾルシノール、カテコール,多環二官能フェノールであるビスフェノールA、ビスフェノールF、ナフタレンジオール類、ビフェノール類、及びこれらのハロゲン化物、アルキル基置換体などがある。更に、これらのフェノール類とアルデヒド類との重縮合物であるノボラック、レゾールがある。
【0012】
アミン類の例としては、脂肪族あるいは芳香族の第一級アミン、第二級アミン、第三級アミン、第四級アンモニウム塩及び脂肪族環状アミン類、グアニジン類、尿素誘導体等がある。
【0013】
これらの化合物の一例としては、N、N−ベンジルジメチルアミン、2−(ジメチルアミノメチル)フェノール、2、4、6−トリス(ジメチルアミノメチル)フェノール、テトラメチルグアニジン、トリエタノールアミン、N、N’−ジメチルピペラジン、1、4−ジアザビシクロ[2、2、2]オクタン、1、8−ジアザビシクロ[5、4、0]−7−ウンデセン、1、5−ジアザビシクロ[4、4、0]−5−ノネン、ヘキサメチレンテトラミン、ピリジン、ピコリン、ピペリジン、ピロリジン、ジメチルシクロヘキシルアミン、ジメチルヘキシルアミン、シクロヘキシルアミン、ジイソブチルアミン、ジ−n−ブチルアミン、ジフェニルアミン、N−メチルアニリン、トリ−n−プロピルアミン、トリ−n−オクチルアミン、トリ−n−ブチルアミン、トリフェニルアミン、テトラメチルアンモニウムクロライド、テトラメチルアンモニウムブロマイド、テトラメチルアンモニウムアイオダイド、トリエチレンテトラミン、ジアミノジフェニルメタン、ジアミノジフェニルエーテル、ジシアンジアミド、トリルビグアニド、グアニル尿素、ジメチル尿素等がある。
【0014】
イミダゾール化合物の例としては、イミダゾール、2−エチルイミダゾール、2−エチル−4−メチルイミダゾール、2−メチルイミダゾール、2−フェニルイミダゾール、2−ウンデシルイミダゾール、1−ベンジル−2−メチルイミダゾール、2−ヘプタデシルイミダゾール、4、5−ジフェニルイミダゾール、2−メチルイミダゾリン、2−フェニルイミダゾリン、2−ウンデシルイミダゾリン、2−ヘプタデシルイミダゾリン、2−イソプロピルイミダゾール、2、4−ジメチルイミダゾール、2−フェニル−4−メチルイミダゾール、2−エチルイミダゾリン、2−フェニル−4−メチルイミダゾリン、ベンズイミダゾール、1−シアノエチルイミダゾールなどがある。
【0015】
酸無水物の例としては、無水フタル酸、ヘキサヒドロ無水フタル酸、ピロメリット酸二無水物、ベンゾフェノンテトラカルボン酸二無水物等がある。
【0016】
有機リン化合物としては、有機基を有するリン化合物であれば特に限定せれずに使用でき、例えば、ヘキサメチルリン酸トリアミド、リン酸トリ(ジクロロプロピル)、リン酸トリ(クロロプロピル)、亜リン酸トリフェニル、リン酸トリメチル、フェニルフォスフォン酸、トリフェニルフォスフィン、トリ−n−ブチルフォスフィン、ジフェニルフォスフィンなどがある。
【0017】
これらの硬化剤は、単独、或いは、組み合わせて用いることもできる。
これらエポキシ樹脂用硬化剤の配合量は、エポキシ基の硬化反応を進行させることができれば、特に限定することなく使用できるが、好ましくは、エポキシ基1モルに対して、0.01〜5.0当量の範囲で、特に好ましくは0.8〜1.2当量の範囲で使用する。
【0018】
また、本発明の熱硬化性エポキシ樹脂組成物には、必要に応じて硬化促進剤を配合してもよい。代表的な硬化促進剤として、第三級アミン、イミダゾール類、第四級アンモニウム塩等があるが、これに限定されるものではない。
【0019】
ポリイミド樹脂には、ビスマレイミド樹脂をアミン類で硬化させたもの、これらのプレポリマーをエポキシ樹脂、ビスシアネートモノマ、アミノフェノール、ビスフェノール、ジカルボン酸等で硬化させたものが使用できる。
【0020】
上記、樹脂を可溶性溶媒に溶解させ樹脂ワニスとし、必要に応じ、硬化剤、反応促進剤、および難燃剤、熱可塑性樹脂粒子、硬化促進剤、着色材、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填材を加えて調合することができる。
【0021】
このような樹脂ワニスを、銅箔の粗化面に塗布し、加熱・乾燥して半硬化状にし、銅箔付絶縁層とする。このときの銅箔の粗化面の粗さは、10点平均粗さで、0.1〜2μmの範囲とすることが好ましく、0.1μm未満であると絶縁層と銅箔の接着力が低下し、はんだなどの加熱によって剥がれやすくなるおそれがあり、2μmを越えると、絶縁性が低下するおそれがある。
【0022】
内層導体を有する内層回路板には、通常のプリント配線板に用いる銅張積層板の不要な箇所の銅箔をエッチング除去して回路導体を形成したり、あるいは、ガラスエポキシ基板やポリイミド基板、セラミック基板等の基板の表面に無電解めっき用接着材層を形成し、この接着材層の表面を粗化し、必要な箇所にのみ銅めっきを形成することによって製造されたものを用いることができる。
このような内層回路板は、絶縁層を形成する前に、内層導体の表面を粗面化し、この内層導体の上に形成される絶縁層との密着性を向上させることが好ましい。
【0023】
内層導体を有する内層回路板の上に銅箔付絶縁層を設けるには、前述の銅箔付絶縁層の樹脂面を、内層回路板の内層導体に接するように重ね、加熱・加圧して積層一体化することができる。
このときの積層一体化する条件は、通常の多層プリント配線板の条件を用いることができ、エポキシ樹脂を用いた絶縁層であれば、例えば、150〜200℃で、0.5〜4.0MPa、30〜180分の範囲の条件で行うことが好ましい。
【0024】
この銅箔付絶縁層に、内層導体に達する穴をあけるには、レーザーを照射して行うが、そのレーザーを照射する箇所の銅箔を予め取り除いておくことが好ましく、形成する穴の大きさに応じて、銅箔をエッチング除去し、開口部を設ける。
その開口部を形成した銅箔付絶縁層に内層導体に達する穴をあけるには、レーザー照射によって形成することができ、炭酸ガスレーザ、UV−YAGレーザ等、特に制限されない。穴あけ条件は、絶縁層の種類及び絶縁層の厚さにより調整しなければならず、実験的に求めるのが好ましく、エネルギー量としては、0.001W〜1Wの範囲内であって、レーザ発振用の電源をパルス状に印加し、一度に大量のエネルギーが集中しないよう制御しなければならない。この穴あけ条件の調整は、内層回路板の内層回路に達する穴があけられることと、穴径をできるだけ小さくするために、レーザ発振用の電源を駆動するパルス波形デューティー比で1/1000〜1/10の範囲で、1〜20ショット(パルス)であることが好ましい。波形デューティー比が1/1000未満であると穴をあけるのに時間がかかりすぎ効率的でなく、1/10を越えると照射エネルギーが大きすぎて穴径が1mm以上に大きくなり実用的でない。ショット(パルス)数は、穴内の接着剤が内層回路に達するところまで蒸発できるようにする数を実験的に求めればよく、1ショット未満では穴があけられず、20ショットを越えると、1ショットのパルスの波形デューティー比が1/1000近くであっても穴径が大きくなり実用的でない。
【0025】
このようにして穴を形成した後に、穴内の絶縁層のかすを除去するためにデスミア処理を行う。このデスミア処理は、一般的な酸性の酸化性粗化液やアルカリ性の酸化性粗化液を用いることができる。例えば、酸性の酸化性粗化液としては、クロム/硫酸粗化液があり、アルカリ性の酸化粗化液は過マンガン酸カリウム粗化液等を用いることができる。
絶縁層を酸化性の粗化液で粗化した後、絶縁樹脂表面の酸化性粗化液を化学的に中和する必要があるが、これも一般的な手法を取り入れることができる。
例えば、クロム/硫酸粗化液を用いたときには、亜硫酸水素ナトリウム10g/lを用いて室温で5分間処理し、また、過マンガン酸カリウム粗化液を用いたときには、硫酸150ml/lと過酸化水素水15ml/lの水溶液に室温で5分間浸漬して中和を完了させるなどである。
【0026】
絶縁層にあける内層導体に達する穴をあけるために、絶縁層に光硬化型の絶縁材料を用い、絶縁層の上にIVHとなる箇所をマスクするフォトマスクを介して紫外線を照射し、未露光の部分を現像して除去することによっても行うことができ、絶縁層の樹脂に、オニウム塩などの光開始剤を用いることにより行うことができる。
【0027】
その穴に無電解ニッケルめっき若しくは無電解ニッケル合金めっきを充填するには、無電解ニッケルめっき液あるいは無電解ニッケル合金めっき液に、絶縁層に穴をあけた積層板を浸漬処理するのであるが、その無電解ニッケルめっき液あるいは無電解ニッケル合金めっき液には、ニッケルイオンとニッケルイオンの錯化剤、ニッケルイオンの還元剤、pH調整剤、及び必要な場合には安定剤などの添加剤を含むものを用いることが好ましい。
無電解ニッケルめっき若しくは無電解ニッケル合金めっきに用いる還元剤として、ヒドラジン、次亜リン酸塩、ジメチルアミンボランの内いずれかを含有する無電解めっき液を用いることが好ましい。
無電解ニッケルめっき若しくは無電解ニッケル合金めっきに用いるめっき液には、ニッケルイオンを少なくとも0.1ミリモル/l以上含有することが好ましく、0.1ミリモル/l未満では、めっき析出速度が遅くなるおそれがある。
【0028】
絶縁層にあけた内層導体に達する穴を、無電解ニッケルめっき若しくは無電解ニッケル合金めっきによって充填する工程の前処理工程として、IVHの底に露出した内層導体を活性化するために、酸を用いることが好ましく、より好ましくは硫酸を用いる。さらに、無電解パラジウムめっきをIVH底部に選択的に行うことが好ましく、この無電解パラジウムめっきは、活性化した内層銅パターンの上に無電解めっきを析出しやすくするためのもので、置換パラジウムめっきが好適である。この置換パラジウムめっきは、めっき液中のパラジウムイオンの置換反応によって、銅上にパラジウム皮膜を形成できるものであればよく、特に限定しない。
【0029】
無電解ニッケルめっき若しくは無電解ニッケル合金めっきを充填した後に、絶縁層の表面の整面処理を行うことが好ましく、その場合、整面処理は羽布ロールやブラシロールを使用した整面研磨機やスクラブ研磨機、センチュリー研磨機を用い、層間樹脂絶縁層表面を羽布ロールやブラシロール、砥粒で機械的に研磨し、IVHに充填した無電解ニッケルめっき若しくは無電解ニッケル合金めっきと絶縁層とが同じ高さになるようにすることが好ましい。
【0030】
このようにしてIVHに無電解ニッケルめっき若しくは無電解ニッケル合金めっきを充填した基板の表面に、回路導体を形成することができる。
この回路導体の形成は、絶縁層の表面全面にめっき銅を形成し、必要な場合に、電解めっきを形成して厚さを調整し、不要なめっき銅の箇所を露出するようにエッチングレジストを形成し、エッチングレジストから露出しためっき銅を化学エッチング液をスプレー噴霧して、エッチング除去することによって行うことができ、また、絶縁層の表面に、回路導体とならない箇所にめっきレジストを形成し、めっきレジストを形成していない箇所に、選択的にめっきを行うことによって、回路導体を形成することもできる。また、絶縁層の表面全面に薄く無電解めっき銅を形成し、めっきレジストを形成して、電解銅めっきを行い、必要な厚さにまで回路導体を形成した後、めっきレジストを剥離して、回路導体でない箇所に形成されている無電解めっき銅をエッチング除去することによっても回路導体を形成することができる。
絶縁層の表面には、めっき銅が密着しやすいように粗面化することが好ましく、この粗面化には酸化剤を用いるのが好適である。酸化剤にはクロム酸塩や過マンガン酸塩のような酸化力の強い酸化剤を用いる。粗化面の窪みの深さは1〜10μm、より好ましくは2〜3μmの範囲で、1μm未満であるとめっきとの密着性が改良されないことがあり、10μmを越えると、絶縁性が低下するおそれがある。
【0031】
【実施例】
図1(a)に示すように、絶縁基材22に、厚さ18μmの銅箔を両面に貼り合わせた厚さ0.2mmのガラス布基材エポキシ銅張積層板であるMCL−E−679(日立化成工業株式会社製、商品名)を用い、その不要な個所の銅箔をエッチング除去して、内層導体回路21を形成し、内層回路板2を作製した。
その内層回路板2の内層導体回路21の表面処理を、MEC etch BOND CZ−8100(メック株式会社製、商品名)を用い、液温35℃、スプレー圧力0.147MPaの条件で、スプレー噴霧処理し、銅表面を粗面化して、粗さ3μm程度の凹凸をつくり、続いて、MEC etch BOND CL−8300(メック株式会社製、商品名)を用いて、液温25℃、浸漬時間20秒間の条件で浸漬処理して、銅表面に防錆処理を行った。
図1(b)に示すように、内層回路板2の両面に、銅箔付絶縁層であるMCF−6000E(日立化成工業株式会社製、商品名)をラミネートした。このMCF−6000E(日立化成工業株式会社製、商品名)の銅箔3の表面粗さは、10点平均粗さで1.2μmであり、絶縁層1の厚さは40μmであった。
図1(c)に示すように、穴の箇所の銅箔をエッチング除去して直径80μmの開口部41を形成した後、炭酸ガスインパクトレーザー穴あけ機L−500(住友重機械工業株式会社製、商品名)により、直径80μmの非貫通穴4をあけ、過マンガン酸カリウム65g/lと水酸化ナトリウム40g/lの混合水溶液に、液温70℃で2分間、浸漬し、スミアの除去を行った。
次にめっき前処理として、酸性脱脂液Z−200(株式会社ワールドメタル製、商品名)に液温60℃の条件で1分間浸漬し、それを過硫酸ソーダ50g/lに1分間浸漬し、続いて10vol%の硫酸に室温で1分間浸漬した。それをメルプレートアクチベータ350(メルテックス株式会社製、商品名)に室温で5分間浸漬した。
次に、銅箔表面の触媒を羽布研磨により除去した。
次に、無電解ニッケル−リン合金めっきであるNIPS−100(日立化成工業株式会社製、商品名)に90℃で2時間浸漬し、図1(d)に示すように、ニッケルポストを形成した。次に、アルカリエッチング液(アンモニア8%、過酸化水素水0.3%混合水溶液)により銅箔のみを選択的にエッチングした。
次に、図1(e)に示すように、基板をパラジウム溶液であるHS−202B(日立化成工業株式会社製、商品名)に、25℃で15分間、浸漬処理し、触媒を付着させ、CUST−201(日立化成工業株式会社製、商品名)を使用し、液温25℃、30分の条件で無電解銅めっきを行い、厚さ0.3μmの無電解銅めっき層6を形成した。
図1(f)に示すように、フォトレジスト用ドライフィルムであるフォテックHW−425(日立化成工業株式会社製、商品名)を、無電解銅めっき層6の表面にラミネートし、電解銅めっきを行う個所をマスクしたフォトマスクを介して紫外線を露光し、現像して、めっきレジスト7を形成した。
図1(g)に示すように、硫酸銅浴を用いて、液温25℃、電流密度1.0A/dm2の条件で、電解銅めっきを10μmほど行い、回路導体幅/回路導体間隔(L/S)=50/50となるように電解銅めっき層8を形成した。
図1(h)に示すように、めっきレジスト7を、1重量%の炭酸ナトリウムにより溶解除去し、次にアンモニウム系アルカリ銅エッチング液であるAプロセス液(メルテックス株式会社製、商品名)に室温で1分間浸漬し、めっきレジスト7の下に形成されていた無電解銅めっき層6をエッチング除去し、その直後に、流水で洗浄した。
そして最後に、樹脂の表面に付着した無電解めっき用触媒のパラジウムとわずかに残った無電解銅めっきを除去するために、過マンガン酸カリウムを65g/lと水酸化ナトリウムを40g/lに調整した混合水溶液に、液温70℃で浸漬時間2分間の条件で浸漬処理し、樹脂ごとエッチング除去した。
【0032】
上記基板は導通不良や回路欠損がなく、外層導体回路のめっきピールは1.4KN/mであった。
【0033】
【発明の効果】
以上に説明したとおり、本発明により、微細なIVHであっても接続信頼性に優れたプリント配線板の製造方法を提供することができる。
【図面の簡単な説明】
【図1】(a)〜(h)はいずれも、本発明の一実施例を説明するための各工程における断面図である。
【符号の説明】
1.絶縁層 2.内層回路板
22.絶縁基材 21.内層導体回路
3.銅箔 4.非貫通穴
41.開口部 6.無電解銅めっき層
7.めっきレジスト 8.電解銅めっき層
10.めっき
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, there has been an increasing demand for electronic devices that are small, light, high-speed, multi-functional, and highly reliable, and semiconductor circuit elements have been highly integrated and speeded up to meet the requirements. Along with the trend of electronic devices and semiconductor circuit elements, printed wiring boards have responded in the form of multilayers, finer wiring, and smaller diameters for interlayer connection holes. In particular, in recent years, various companies have built-up wiring boards that have been changed from through holes, which are obstacles to higher density, to interstitial via holes (hereinafter referred to as IVH) that connect only conductors in adjacent layers. Developed and marketed.
[0003]
In this IVH, the inner wall of the hole is usually plated and the conductors of adjacent layers are electrically connected, but an insulating layer is stacked on the hole, and a hole is further drilled for connection. What is performed is that it is difficult to align the holes, and that the depth of the holes is so deep that it is difficult to replace the plating solution, which makes metalization difficult.
Therefore, as disclosed in JP-A-9-23067, JP-A-7-170046 and JP-A-7-176646, if the inside of the IVH is filled with a conductive paste, the hole is closed, and the IVH Since the upper part of the flat part is flat, an insulating layer is provided on the chin and there is no such thing even if a hole is made, the degree of freedom in wiring design is high, interlayer connection is possible directly under the component land, and IVH can be designed on top of IVH.
[0004]
[Problems to be solved by the invention]
The interlayer connection in which the conductive paste is filled with IVH has a problem that the IVH portion is easily broken in the thermal cycle test, particularly when the IVH diameter is 100 μm or less.
[0005]
An object of this invention is to provide the manufacturing method of the printed wiring board excellent in connection reliability even if it is fine IVH.
[0006]
[Means for Solving the Problems]
The present invention is characterized by the following.
(1) A step of providing an insulating layer with copper foil on an inner layer circuit board having an inner layer conductor, opening a hole reaching the inner layer conductor in the insulating layer with copper foil, and filling the hole with a plating metal by electroless plating The manufacturing method of the printed wiring board which has this.
(2) A part of the insulating layer with copper foil is removed by etching to form an opening, and the opening is irradiated with a laser to evaporate the insulating tank at that part and provide a hole reaching the inner layer conductor (1 ) Printed wiring board manufacturing method.
(3) The copper foil which has the roughness whose surface roughness of the copper foil which is in contact with the insulating layer of the insulating layer with copper foil is in the range of 0.1 to 2 μm with 10-point average roughness is used (1) Or the manufacturing method of the printed wiring board as described in (2).
(4) The method for manufacturing a printed wiring board according to any one of (1) to (3), wherein the plating metal filling the hole is nickel or a nickel alloy.
(5) The printed wiring board according to any one of (1) to (4), wherein the plated metal filling the hole is nickel or a nickel alloy and contains 0 to 30% by weight of phosphorus. Method.
(6) The printed wiring board according to any one of (1) to (4), wherein the plated metal filling the hole is nickel or a nickel alloy and contains 0 to 15 wt% of boron. Method.
(7) The plated metal filled in the hole is a nickel alloy and contains at least one of gold, silver, copper, tin, iron, zinc, tungsten, palladium, cobalt, manganese, chromium and rhenium. The printed wiring board manufacturing method according to any one of (1) to (6).
(8) An electroless plating solution containing any one of hydrazine, hypophosphite, and dimethylamine borane as a reducing agent for the plating metal is used as the electroless plating solution for forming the plating metal. The manufacturing method of the printed wiring board in any one of (7).
(9) The method for producing a printed wiring board according to any one of (1) to (8), wherein a plating solution containing at least 0.1 mmol / l of nickel ions is used for the electroless plating solution.
(10) Electroless palladium plating is selectively performed on the IVH bottom as a pretreatment step for filling the hole reaching the inner layer conductor in the insulating layer with a plating metal by electroless plating (1) to (9) The manufacturing method of the printed wiring board in any one of these.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
For the insulating layer of the present invention, a thermosetting resin such as an epoxy resin, a polyimide resin, or a bismaleimide-triazine resin, or a thermoplastic resin such as a fluorine resin or a polyphenylene ether resin can be used.
[0008]
The epoxy resin may be anything as long as it has an epoxy group in the molecule, and is a bisphenol A type epoxy resin, a bisphenol F type epoxy resin, a bisphenol S type epoxy resin, an alicyclic epoxy resin, or an aliphatic chain. Epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, bisphenol A novolac type epoxy resin, diglycidyl etherified product of biphenol, diglycidyl etherified product of naphthalenediol, diglycidyl etherified product of phenols, alcohols And diglycidyl etherified products thereof, alkyl substitution products thereof, halides, hydrogenated products, and the like. These may be used in combination, and components other than the epoxy resin may be contained as impurities.
[0009]
In the present invention, an epoxy resin to be obtained by reacting a halogenated bisphenol compound such as tetrabromobisphenol A such as a halogenated bisphenol A type epoxy resin, a halogenated bisphenol F type epoxy resin, or a halogenated bisphenol S type epoxy resin with epichlorohydrin When an epoxy resin in which the ortho position with respect to the ether group of the benzene ring to which the ether group is bonded is substituted with a halogen atom such as chlorine or bromine is used, the epoxy resin is cured by the treatment liquid of the present invention. The efficiency of decomposition and / or dissolution of the product is particularly good.
[0010]
The curing agent for epoxy resin used in the present invention can be used without limitation as long as it cures the epoxy resin. For example, polyfunctional phenols, amines, imidazole compounds, acid anhydrides, organophosphorus compounds and These halides are included.
[0011]
Examples of polyfunctional phenols include monocyclic bifunctional phenols hydroquinone, resorcinol, catechol, polycyclic bifunctional phenols bisphenol A, bisphenol F, naphthalenediols, biphenols, and their halides, alkyl group substitution There is a body. Furthermore, there are novolak and resol which are polycondensates of these phenols and aldehydes.
[0012]
Examples of amines include aliphatic or aromatic primary amines, secondary amines, tertiary amines, quaternary ammonium salts and aliphatic cyclic amines, guanidines, urea derivatives, and the like.
[0013]
Examples of these compounds include N, N-benzyldimethylamine, 2- (dimethylaminomethyl) phenol, 2,4,6-tris (dimethylaminomethyl) phenol, tetramethylguanidine, triethanolamine, N, N '-Dimethylpiperazine, 1,4-diazabicyclo [2,2,2] octane, 1,8-diazabicyclo [5,4,0] -7-undecene, 1,5-diazabicyclo [4,4,0] -5 -Nonene, hexamethylenetetramine, pyridine, picoline, piperidine, pyrrolidine, dimethylcyclohexylamine, dimethylhexylamine, cyclohexylamine, diisobutylamine, di-n-butylamine, diphenylamine, N-methylaniline, tri-n-propylamine, tri -N-octylamine, tri-n -Butylamine, triphenylamine, tetramethylammonium chloride, tetramethylammonium bromide, tetramethylammonium iodide, triethylenetetramine, diaminodiphenylmethane, diaminodiphenyl ether, dicyandiamide, tolylbiguanide, guanylurea, dimethylurea and the like.
[0014]
Examples of imidazole compounds include imidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 2-methylimidazole, 2-phenylimidazole, 2-undecylimidazole, 1-benzyl-2-methylimidazole, 2- Heptadecylimidazole, 4,5-diphenylimidazole, 2-methylimidazoline, 2-phenylimidazoline, 2-undecylimidazoline, 2-heptadecylimidazoline, 2-isopropylimidazole, 2,4-dimethylimidazole, 2-phenyl-4 -Methylimidazole, 2-ethylimidazoline, 2-phenyl-4-methylimidazoline, benzimidazole, 1-cyanoethylimidazole and the like.
[0015]
Examples of the acid anhydride include phthalic anhydride, hexahydrophthalic anhydride, pyromellitic dianhydride, benzophenone tetracarboxylic dianhydride, and the like.
[0016]
The organic phosphorus compound is not particularly limited as long as it is a phosphorus compound having an organic group. For example, hexamethylphosphoric triamide, tri (dichloropropyl) phosphate, tri (chloropropyl) phosphate, phosphorous acid Examples include triphenyl, trimethyl phosphate, phenylphosphonic acid, triphenylphosphine, tri-n-butylphosphine, and diphenylphosphine.
[0017]
These curing agents can be used alone or in combination.
The compounding amount of these epoxy resin curing agents can be used without particular limitation as long as the curing reaction of the epoxy group can proceed, but preferably 0.01 to 5.0 with respect to 1 mol of the epoxy group. It is used in the range of equivalents, particularly preferably in the range of 0.8 to 1.2 equivalents.
[0018]
Moreover, you may mix | blend a hardening accelerator with the thermosetting epoxy resin composition of this invention as needed. Typical curing accelerators include, but are not limited to, tertiary amines, imidazoles, and quaternary ammonium salts.
[0019]
As the polyimide resin, those obtained by curing a bismaleimide resin with amines, and those obtained by curing these prepolymers with an epoxy resin, a biscyanate monomer, aminophenol, bisphenol, dicarboxylic acid, or the like can be used.
[0020]
The resin is dissolved in a soluble solvent to form a resin varnish, and if necessary, a curing agent, a reaction accelerator, a flame retardant, thermoplastic resin particles, a curing accelerator, a coloring material, an ultraviolet opaque agent, an antioxidant, a reduction Various additives such as agents and fillers can be added for preparation.
[0021]
Such a resin varnish is applied to the roughened surface of the copper foil, heated and dried to make it semi-cured to form an insulating layer with copper foil. The roughness of the roughened surface of the copper foil at this time is a 10-point average roughness, preferably in the range of 0.1 to 2 μm, and if it is less than 0.1 μm, the adhesive force between the insulating layer and the copper foil is If the thickness exceeds 2 μm, the insulating property may be deteriorated.
[0022]
For inner circuit boards with inner layer conductors, circuit conductors can be formed by etching away copper foil from unnecessary portions of copper-clad laminates used in ordinary printed wiring boards, or glass epoxy boards, polyimide boards, ceramics A material produced by forming an electroless plating adhesive layer on the surface of a substrate such as a substrate, roughening the surface of the adhesive layer, and forming copper plating only at a necessary location can be used.
In such an inner layer circuit board, it is preferable to roughen the surface of the inner layer conductor before forming the insulating layer and to improve the adhesion with the insulating layer formed on the inner layer conductor.
[0023]
To provide an insulating layer with copper foil on an inner layer circuit board having an inner layer conductor, the resin surface of the above-mentioned insulating layer with copper foil is laminated so as to be in contact with the inner layer conductor of the inner layer circuit board and laminated by heating and pressing. Can be integrated.
The conditions for stacking and integration at this time can be those of a normal multilayer printed wiring board, and if it is an insulating layer using an epoxy resin, for example, at 150 to 200 ° C., 0.5 to 4.0 MPa It is preferable to carry out under the condition of a range of 30 to 180 minutes.
[0024]
In order to make a hole reaching the inner layer conductor in this insulating layer with copper foil, it is performed by irradiating a laser, but it is preferable to remove in advance the copper foil at the location irradiated with the laser, and the size of the hole to be formed Accordingly, the copper foil is removed by etching to provide an opening.
In order to make a hole reaching the inner conductor in the insulating layer with copper foil in which the opening is formed, it can be formed by laser irradiation, and is not particularly limited, such as a carbon dioxide laser or a UV-YAG laser. The drilling conditions must be adjusted according to the type of insulating layer and the thickness of the insulating layer, and are preferably obtained experimentally. The amount of energy is within the range of 0.001 W to 1 W and is used for laser oscillation. Must be controlled so that a large amount of energy is not concentrated at once. The adjustment of the drilling conditions is performed by adjusting the pulse waveform duty ratio for driving the laser oscillation power source to 1/1000 to 1/1 in order to make a hole reaching the inner layer circuit of the inner layer circuit board and to make the hole diameter as small as possible. In the range of 10, it is preferably 1 to 20 shots (pulses). If the waveform duty ratio is less than 1/1000, it takes too much time to make a hole and is not efficient. If it exceeds 1/10, the irradiation energy is too large and the hole diameter becomes 1 mm or more, which is not practical. The number of shots (pulses) should be determined experimentally so that the adhesive in the hole can evaporate to reach the inner layer circuit. If less than one shot, a hole cannot be drilled. Even if the waveform duty ratio of the pulse is near 1/1000, the hole diameter becomes large and is not practical.
[0025]
After forming the hole in this manner, desmear treatment is performed in order to remove the debris of the insulating layer in the hole. This desmear treatment can use a general acidic oxidizing roughening solution or an alkaline oxidizing roughening solution. For example, an acidic oxidizing roughening solution includes a chromium / sulfuric acid roughening solution, and an alkaline oxidizing roughening solution may be a potassium permanganate roughening solution.
After the insulating layer is roughened with an oxidizing roughening solution, it is necessary to chemically neutralize the oxidizing roughening solution on the surface of the insulating resin. A general method can also be adopted.
For example, when a chromium / sulfuric acid roughening solution is used, it is treated with sodium hydrogen sulfite 10 g / l at room temperature for 5 minutes, and when a potassium permanganate roughening solution is used, 150 ml / l of sulfuric acid is peroxidized. For example, it is immersed in an aqueous solution of 15 ml / l of hydrogen water at room temperature for 5 minutes to complete neutralization.
[0026]
In order to make a hole reaching the inner layer conductor in the insulating layer, a photo-curing type insulating material is used for the insulating layer, and ultraviolet rays are irradiated through a photomask for masking a portion that becomes IVH on the insulating layer, and not exposed. This part can also be developed and removed, and can be carried out by using a photoinitiator such as an onium salt for the resin of the insulating layer.
[0027]
In order to fill the hole with electroless nickel plating or electroless nickel alloy plating, the laminated plate with holes in the insulating layer is immersed in the electroless nickel plating solution or electroless nickel alloy plating solution. The electroless nickel plating solution or electroless nickel alloy plating solution contains additives such as a complexing agent of nickel ions and nickel ions, a reducing agent of nickel ions, a pH adjusting agent, and a stabilizer if necessary. It is preferable to use one.
As a reducing agent used for electroless nickel plating or electroless nickel alloy plating, it is preferable to use an electroless plating solution containing any of hydrazine, hypophosphite, and dimethylamine borane.
The plating solution used for electroless nickel plating or electroless nickel alloy plating preferably contains at least 0.1 mmol / l or more of nickel ions, and if it is less than 0.1 mmol / l, the plating deposition rate may be slow. There is.
[0028]
Acid is used to activate the inner layer conductor exposed at the bottom of the IVH as a pretreatment step for filling the hole reaching the inner layer conductor in the insulating layer by electroless nickel plating or electroless nickel alloy plating More preferably, sulfuric acid is used. Furthermore, it is preferable to selectively perform electroless palladium plating on the bottom of the IVH. This electroless palladium plating is intended to facilitate the deposition of electroless plating on the activated inner layer copper pattern. Is preferred. This substituted palladium plating is not particularly limited as long as it can form a palladium film on copper by a substitution reaction of palladium ions in the plating solution.
[0029]
After filling the electroless nickel plating or electroless nickel alloy plating, it is preferable to perform a surface treatment on the surface of the insulating layer. In that case, the surface treatment is performed using a surface polishing machine using a cloth roll or a brush roll. Using a scrub polisher or a century polisher, the interlayer resin insulation layer surface is mechanically polished with a cloth roll, brush roll, or abrasive grain, and electroless nickel plating or electroless nickel alloy plating filled with IVH and an insulating layer Are preferably the same height.
[0030]
Thus, the circuit conductor can be formed on the surface of the substrate in which the IVH is filled with electroless nickel plating or electroless nickel alloy plating.
The circuit conductor is formed by forming plated copper on the entire surface of the insulating layer, and if necessary, adjusting the thickness by forming electrolytic plating, and etching resist so as to expose the unnecessary plated copper. The plating copper exposed from the etching resist can be formed by spraying a chemical etching solution and removing it by etching, and the plating resist is formed on the surface of the insulating layer at a location that does not become a circuit conductor, A circuit conductor can also be formed by selectively plating a portion where no plating resist is formed. In addition, a thin electroless plated copper is formed on the entire surface of the insulating layer, a plating resist is formed, electrolytic copper plating is performed, a circuit conductor is formed to a required thickness, and then the plating resist is peeled off. A circuit conductor can also be formed by etching away electrolessly plated copper formed at a location that is not a circuit conductor.
It is preferable to roughen the surface of the insulating layer so that the plated copper is in close contact with it, and it is preferable to use an oxidizing agent for this roughening. As the oxidizing agent, an oxidizing agent having strong oxidizing power such as chromate or permanganate is used. The depth of the recess on the roughened surface is in the range of 1 to 10 μm, more preferably in the range of 2 to 3 μm. If the depth is less than 1 μm, the adhesion with the plating may not be improved. There is a fear.
[0031]
【Example】
As shown in FIG. 1 (a), MCL-E-679, which is a glass cloth base epoxy copper clad laminate having a thickness of 0.2 mm, in which a copper foil having a thickness of 18 μm is bonded to both sides of the insulating base 22 is used. The copper foil of the unnecessary part was etched away using (made by Hitachi Chemical Co., Ltd., a brand name), the inner-layer conductor circuit 21 was formed, and the inner-layer circuit board 2 was produced.
The surface treatment of the inner layer conductor circuit 21 of the inner layer circuit board 2 is performed by spray spraying using MEC etch BOND CZ-8100 (trade name, manufactured by MEC Co., Ltd.) at a liquid temperature of 35 ° C. and a spray pressure of 0.147 MPa. Then, the copper surface is roughened to form irregularities with a roughness of about 3 μm, and then using a MEC etch BOND CL-8300 (trade name, manufactured by MEC Co., Ltd.) at a liquid temperature of 25 ° C. and an immersion time of 20 seconds. The copper surface was rust-proofed by immersion treatment under the above conditions.
As shown in FIG. 1B, MCF-6000E (trade name, manufactured by Hitachi Chemical Co., Ltd.), which is an insulating layer with copper foil, was laminated on both surfaces of the inner circuit board 2. The surface roughness of the copper foil 3 of this MCF-6000E (trade name, manufactured by Hitachi Chemical Co., Ltd.) was 1.2 μm in terms of 10-point average roughness, and the thickness of the insulating layer 1 was 40 μm.
As shown in FIG.1 (c), after removing the copper foil of the hole location by etching and forming the opening part 41 of a diameter of 80 micrometers, the carbon dioxide impact laser drilling machine L-500 (made by Sumitomo Heavy Industries, Ltd., According to the product name), a non-through hole 4 having a diameter of 80 μm is made, and the smear is removed by immersing in a mixed aqueous solution of potassium permanganate 65 g / l and sodium hydroxide 40 g / l at a liquid temperature of 70 ° C. for 2 minutes. It was.
Next, as plating pretreatment, it is immersed in acidic degreasing solution Z-200 (manufactured by World Metal Co., Ltd., trade name) for 1 minute at a liquid temperature of 60 ° C., and then immersed in sodium persulfate 50 g / l for 1 minute. Subsequently, it was immersed in 10 vol% sulfuric acid at room temperature for 1 minute. It was immersed in Melplate Activator 350 (Meltex Co., Ltd., trade name) for 5 minutes at room temperature.
Next, the catalyst on the copper foil surface was removed by feather polishing.
Next, it was immersed at 90 ° C. for 2 hours in NIPS-100 (trade name, manufactured by Hitachi Chemical Co., Ltd.), which is an electroless nickel-phosphorus alloy plating, and a nickel post was formed as shown in FIG. . Next, only the copper foil was selectively etched with an alkaline etching solution (mixed aqueous solution of 8% ammonia and 0.3% hydrogen peroxide).
Next, as shown in FIG. 1 (e), the substrate was immersed in HS-202B (trade name, manufactured by Hitachi Chemical Co., Ltd.), which is a palladium solution, at 25 ° C. for 15 minutes to attach the catalyst, Using CUST-201 (trade name, manufactured by Hitachi Chemical Co., Ltd.), electroless copper plating was performed at a liquid temperature of 25 ° C. for 30 minutes to form an electroless copper plating layer 6 having a thickness of 0.3 μm. .
As shown in FIG. 1 (f), FOTEC HW-425 (trade name, manufactured by Hitachi Chemical Co., Ltd.), which is a dry film for photoresist, is laminated on the surface of the electroless copper plating layer 6, and electrolytic copper plating is performed. The plating resist 7 was formed by exposing and developing ultraviolet rays through a photomask that masks the place to be performed.
As shown in FIG. 1 (g), using a copper sulfate bath, electrolytic copper plating is performed for about 10 μm under conditions of a liquid temperature of 25 ° C. and a current density of 1.0 A / dm 2 , and circuit conductor width / circuit conductor spacing ( The electrolytic copper plating layer 8 was formed so that L / S) = 50/50.
As shown in FIG. 1 (h), the plating resist 7 is dissolved and removed with 1% by weight of sodium carbonate, and then the A process liquid (trade name, manufactured by Meltex Co., Ltd.), which is an ammonium-based alkaline copper etching liquid. It was immersed for 1 minute at room temperature, the electroless copper plating layer 6 formed under the plating resist 7 was removed by etching, and immediately after that, it was washed with running water.
Finally, in order to remove the palladium of electroless plating catalyst adhering to the resin surface and the slightly remaining electroless copper plating, the potassium permanganate was adjusted to 65 g / l and sodium hydroxide to 40 g / l. The mixed aqueous solution was subjected to an immersion treatment at a liquid temperature of 70 ° C. under an immersion time of 2 minutes, and the entire resin was removed by etching.
[0032]
The substrate had no conduction failure or circuit loss, and the plating peel of the outer layer conductor circuit was 1.4 KN / m.
[0033]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a method for manufacturing a printed wiring board having excellent connection reliability even with a fine IVH.
[Brief description of the drawings]
FIGS. 1A to 1H are cross-sectional views in each step for explaining an embodiment of the present invention.
[Explanation of symbols]
1. Insulating layer Inner layer circuit board 22. Insulating base material 21. 2. Inner layer conductor circuit Copper foil 4. Non-through hole 41. Opening 6. 6. Electroless copper plating layer Plating resist 8. Electrolytic copper plating layer 10. Plating

Claims (8)

内層導体を有する内層回路板の上に、銅箔付絶縁層を設け、その銅箔付絶縁層に内層導体に達する穴をあけ、無電解パラジウムめっきを施した後、銅箔表面を研磨することにより、前記穴の底部に無電解パラジウムめっきを選択的に行い、前記穴に無電解めっきによるめっき金属を充填する工程を有し、
穴に充填するめっき金属が、ニッケル若しくはニッケル合金である、プリント配線板の製造方法。
An insulating layer with copper foil is provided on an inner circuit board having an inner layer conductor, a hole reaching the inner layer conductor is formed in the insulating layer with copper foil, electroless palladium plating is performed, and then the copper foil surface is polished. the performed selectively the electroless palladium plating in the bottom of the hole, have a filling a plating metal by electroless plating to the hole,
A method for producing a printed wiring board, wherein the plated metal filling the holes is nickel or a nickel alloy .
銅箔付絶縁層の一部をエッチング除去して開口部を形成し、その開口部にレーザーを照射して、その部分の絶縁層を蒸散し、内層導体に達する穴を設ける請求項1に記載のプリント配線板の製造方法。  2. A part of the insulating layer with copper foil is removed by etching to form an opening, and the opening is irradiated with a laser to evaporate the insulating layer and provide a hole reaching the inner layer conductor. Manufacturing method of printed wiring board. 銅箔付絶縁層の絶縁層に接している銅箔の表面粗さが、10点平均粗さで、0.1〜2μmの範囲となる粗さを有する銅箔を用いる請求項1または2に記載のプリント配線板の製造方法。  The copper foil which has the roughness whose surface roughness of the copper foil which is in contact with the insulating layer of the insulating layer with copper foil is in the range of 0.1 to 2 μm with 10-point average roughness is used. The manufacturing method of the printed wiring board of description. 穴に充填するめっき金属が、ニッケル若しくはニッケル合金であって、0〜30重量%のりんを含有している請求項1〜のうちいずれかに記載のプリント配線板の製造方法。The method for manufacturing a printed wiring board according to any one of claims 1 to 3 , wherein the plated metal filling the holes is nickel or a nickel alloy and contains 0 to 30 wt% of phosphorus. 穴に充填するめっき金属が、ニッケル若しくはニッケル合金であって、0〜15重量%のホウ素を含有している請求項1〜のうちいずれかに記載のプリント配線板の製造方法。The method for manufacturing a printed wiring board according to any one of claims 1 to 4 , wherein the plated metal filling the holes is nickel or a nickel alloy and contains 0 to 15 wt% of boron. 穴に充填されためっき金属が、ニッケル合金であって、金、銀、銅、すず、鉄、亜鉛、タングステン、パラジウム、コバルト、マンガン、クロム、レニウムのうち少なくとも1種類以上を含有している請求項1〜のうちいずれかに記載のプリント配線板の製造方法。The plated metal filled in the hole is a nickel alloy and contains at least one of gold, silver, copper, tin, iron, zinc, tungsten, palladium, cobalt, manganese, chromium, rhenium method for manufacturing a printed wiring board according to any one of claim 1-5. めっき金属を形成する無電解めっき液に、そのめっき金属の還元剤として、ヒドラジン、次亜リン酸塩、ジメチルアミンボランの内いずれかを含有する無電解めっき液を用いる請求項1〜のうちいずれかに記載のプリント配線板の製造方法。In an electroless plating solution to form a plating metal as a reducing agent for the plating metal, hydrazine, hypophosphite, of claims 1-6 using an electroless plating solution containing either of the dimethylamine borane The manufacturing method of the printed wiring board in any one. 無電解めっき液に、ニッケルイオンを少なくとも0.1mモル/l以上含有するめっき液を用いる請求項1〜のうちいずれかに記載のプリント配線板の製造方法。The method for manufacturing a printed wiring board according to any one of claims 1 to 7 , wherein a plating solution containing at least 0.1 mmol / l of nickel ions is used as the electroless plating solution.
JP33597199A 1999-11-26 1999-11-26 Method for manufacturing printed wiring board Expired - Fee Related JP4505908B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33597199A JP4505908B2 (en) 1999-11-26 1999-11-26 Method for manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33597199A JP4505908B2 (en) 1999-11-26 1999-11-26 Method for manufacturing printed wiring board

Publications (2)

Publication Number Publication Date
JP2001156452A JP2001156452A (en) 2001-06-08
JP4505908B2 true JP4505908B2 (en) 2010-07-21

Family

ID=18294371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33597199A Expired - Fee Related JP4505908B2 (en) 1999-11-26 1999-11-26 Method for manufacturing printed wiring board

Country Status (1)

Country Link
JP (1) JP4505908B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003053879A (en) * 2001-06-04 2003-02-26 Nippon Zeon Co Ltd Circuit board and manufacturing method thereof
JP4300870B2 (en) * 2003-05-08 2009-07-22 日立化成工業株式会社 Method for manufacturing printed wiring board
JP4496845B2 (en) * 2004-05-20 2010-07-07 日立化成工業株式会社 Photosensitive resin composition, photosensitive element using the same, resist pattern forming method, and printed wiring board manufacturing method
TWI396492B (en) * 2007-09-25 2013-05-11 Ngk Spark Plug Co Method for manufacturing wire substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314883A (en) * 1993-04-28 1994-11-08 Ibiden Co Ltd Multilayer printed wiring board and manufacture thereof
JPH09326556A (en) * 1996-06-06 1997-12-16 Kyocera Corp Multilayer wiring board and manufacture thereof
JPH10261868A (en) * 1997-03-19 1998-09-29 Nec Toyama Ltd Manufacture of multilayer printed wiring board
JPH1187930A (en) * 1997-09-11 1999-03-30 Hitachi Aic Inc Manufacture of multilayered printed circuit board
JPH11177200A (en) * 1997-12-05 1999-07-02 Toshiba Corp Circuit board, production method and manufacturing device, and its inspection method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2828032B2 (en) * 1996-05-20 1998-11-25 日本電気株式会社 Method for manufacturing multilayer wiring structure
JP4212006B2 (en) * 1996-05-28 2009-01-21 パナソニック電工株式会社 Manufacturing method of multilayer printed wiring board
JP3575783B2 (en) * 1997-05-21 2004-10-13 日本アビオニクス株式会社 Printed wiring board and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314883A (en) * 1993-04-28 1994-11-08 Ibiden Co Ltd Multilayer printed wiring board and manufacture thereof
JPH09326556A (en) * 1996-06-06 1997-12-16 Kyocera Corp Multilayer wiring board and manufacture thereof
JPH10261868A (en) * 1997-03-19 1998-09-29 Nec Toyama Ltd Manufacture of multilayer printed wiring board
JPH1187930A (en) * 1997-09-11 1999-03-30 Hitachi Aic Inc Manufacture of multilayered printed circuit board
JPH11177200A (en) * 1997-12-05 1999-07-02 Toshiba Corp Circuit board, production method and manufacturing device, and its inspection method

Also Published As

Publication number Publication date
JP2001156452A (en) 2001-06-08

Similar Documents

Publication Publication Date Title
KR101807901B1 (en) Resin composition, cured resin product, wiring board, and manufacturing method for wiring board
TW512653B (en) Multilayer circuit board and semiconductor device
EP1667506B1 (en) Electroless plating process and printed circuit board
TW573451B (en) Metal foil with resin and metal-clad laminate, and printed wiring board using the same and method for production thereof
WO2000069238A1 (en) Double-sided printed wiring board and method for manufacturing multilayer printed wiring board having three or more layers
JP2002076618A (en) Method for manufacturing multilayer printed circuit board
JP2002185097A (en) Connection method, circuit board using the same and its producing method, semiconductor package and its manufacturing method
JP4505908B2 (en) Method for manufacturing printed wiring board
JP4592889B2 (en) Multilayer circuit board
JP4592929B2 (en) Multilayer circuit board
JPH11177237A (en) Build-up multilayer printed wiring board and manufacture thereof
JP4359797B2 (en) Manufacturing method of multilayer printed wiring board
JP4505907B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP4366632B2 (en) Metal-clad laminate with inner layer circuit, multilayer printed wiring board, and manufacturing method thereof
JP2003069232A (en) Wiring board and its manufacturing method
JP4370490B2 (en) Build-up multilayer printed wiring board and manufacturing method thereof
JP4592890B2 (en) Multilayer circuit board
JP4478844B2 (en) Printed wiring board manufacturing method and printed wiring board manufactured by the method
JPH104271A (en) Method of manufacturing multilayer printed wiring board
JP2002134880A (en) Manufacturing method of printed wiring board
JP2000091742A (en) Method for manufacturing printed-wiring board
JP2001223469A (en) Buildup wiring board and its manufacturing method
JPH11261219A (en) Manufacture of build-up multilayered printed wiring board
JP2009147387A (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2002344143A (en) Method of manufacturing multilayer printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees