JP4502941B2 - Conductive layer, signal transmission board, and communication device - Google Patents

Conductive layer, signal transmission board, and communication device Download PDF

Info

Publication number
JP4502941B2
JP4502941B2 JP2005341761A JP2005341761A JP4502941B2 JP 4502941 B2 JP4502941 B2 JP 4502941B2 JP 2005341761 A JP2005341761 A JP 2005341761A JP 2005341761 A JP2005341761 A JP 2005341761A JP 4502941 B2 JP4502941 B2 JP 4502941B2
Authority
JP
Japan
Prior art keywords
low resistance
signal transmission
layer
signal
dst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005341761A
Other languages
Japanese (ja)
Other versions
JP2007150672A (en
Inventor
栄一 伊藤
浩二 津田
直志 水口
光弘 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2005341761A priority Critical patent/JP4502941B2/en
Publication of JP2007150672A publication Critical patent/JP2007150672A/en
Application granted granted Critical
Publication of JP4502941B2 publication Critical patent/JP4502941B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Near-Field Transmission Systems (AREA)

Description

この発明は、二次元拡散信号伝送テクノロジによって信号を伝送する為の信号伝送基板に含まれた導電層、該導電層を含んだ信号伝送基板、及び、該信号伝送基板を有した通信装置に関する。   The present invention relates to a conductive layer included in a signal transmission board for transmitting a signal by two-dimensional spread signal transmission technology, a signal transmission board including the conductive layer, and a communication apparatus including the signal transmission board.

近年、個別に配線を必要とすることなく、複数の素子(以下、DST(Diffusive Signal-Transmission)チップと称する)の各々が信号を中継して当該信号を目的地に向けてパケットで伝送させていく技術(以下、二次元拡散信号伝送(2D(Dimension)−DST)テクノロジと称する)が、例えば特許文献1や非特許文献2に開示されている。なお、特許文献1には、複数の低抵抗層と高抵抗層から成る導電層を有した通信装置が示されている。
特開2004−328409号公報 株式会社セルクロス、[平成16年11月検索]、インターネット、〈http://www.utri.co.jp/venture/venture2.html〉
In recent years, each of a plurality of elements (hereinafter referred to as a DST (Diffusive Signal-Transmission) chip) relays a signal and transmits the signal in a packet toward a destination without requiring individual wiring. Various techniques (hereinafter referred to as two-dimensional spread signal transmission (2D (Dimension) -DST) technology) are disclosed in Patent Document 1 and Non-Patent Document 2, for example. Patent Document 1 discloses a communication device having a plurality of low resistance layers and a conductive layer made up of high resistance layers.
JP 2004-328409 A Cellcross, Inc. [Searched in November 2004], Internet, <http://www.utri.co.jp/venture/venture2.html>

上記特許文献1に示されたような通信装置には、信号伝送を実行する為に各低抵抗層間の全てにおいてDSTチップが配置されている。このようなDSTチップは大量生産によってその単価が低減するため上記の如き通信装置を比較的コストアップさせない。しかしながらこのような通信装置を広く普及させる為には更なるコストダウンが望ましいと考えられる。   In the communication device as shown in the above-mentioned Patent Document 1, DST chips are arranged in all the low resistance layers in order to execute signal transmission. Such a DST chip has a lower unit price due to mass production, and therefore does not increase the cost of the communication apparatus as described above. However, in order to widely spread such communication apparatuses, it is considered that further cost reduction is desirable.

ここで、例えば幾つかの低抵抗層間でDSTチップを配置しないことにより通信装置をコストダウンさせる方法が考えられる。しかしながらこのようにDSTチップを一部間引いて配置した場合、選択可能な伝送経路の減少や最短経路の消失等の伝送効率を低下させる問題が発生し得る。   Here, for example, a method of reducing the cost of the communication device by not arranging the DST chip between several low resistance layers is conceivable. However, when the DST chip is partially thinned and disposed as described above, problems such as a decrease in selectable transmission paths and loss of the shortest path may occur.

そこで、本発明は上記の事情に鑑み、伝送効率を低下させることなくコストダウンを実現可能な通信装置、該通信装置を構築する為の信号伝送基板、及び、該信号伝送基板に含まれた導電層を提供することを目的とする。   Therefore, in view of the above circumstances, the present invention provides a communication device that can realize cost reduction without lowering transmission efficiency, a signal transmission board for constructing the communication apparatus, and a conductive material included in the signal transmission board. The purpose is to provide a layer.

上記の課題を解決する本発明の一態様に係る導電層は、信号を伝送させる複数の低抵抗領域と、隣接する低抵抗領域を互いに絶縁させる高抵抗領域とを有し、二次元拡散信号伝送テクノロジによって信号を伝送する為のものであり、二次元拡散信号伝送テクノロジによって信号を伝送する通信チップ、又は、隣接する低抵抗領域を電気的に接続させる接続部材のいずれか一方を選択的に挿入可能な穴が複数形成されている。なお、上記導電層では、低抵抗領域は四角形状に形成され、通信チップは低抵抗領域の4辺に接する態様で配設され得る。また、低抵抗領域は十文字状に形成され、低抵抗領域の境界に通信チップが配設され得る。   A conductive layer according to one embodiment of the present invention that solves the above problem includes a plurality of low-resistance regions that transmit signals and a high-resistance region that insulates adjacent low-resistance regions from each other. For signal transmission using technology, either a communication chip that transmits signals using two-dimensional diffusion signal transmission technology or a connection member that electrically connects adjacent low-resistance regions is selectively inserted A plurality of possible holes are formed. In the conductive layer, the low resistance region may be formed in a square shape, and the communication chip may be disposed in contact with the four sides of the low resistance region. Further, the low resistance region is formed in a cross shape, and a communication chip may be disposed at the boundary of the low resistance region.

また、上記の課題を解決する本発明の一態様に係る信号伝送基板は、信号を伝送させる複数の低抵抗領域と、隣接する低抵抗領域を互いに絶縁させる高抵抗領域とを有し、二次元拡散信号伝送テクノロジによって信号を伝送する為のものであり、二次元拡散信号伝送テクノロジによって信号を伝送する通信チップ、又は、隣接する低抵抗領域を電気的に接続させる接続部材のいずれか一方を選択的に挿入可能な穴が複数形成されている。   In addition, a signal transmission board according to one embodiment of the present invention that solves the above problems includes a plurality of low resistance regions that transmit signals and a high resistance region that insulates adjacent low resistance regions from each other, and is two-dimensional. For transmitting signals using spread signal transmission technology, select either communication chip that transmits signals using two-dimensional spread signal transmission technology or a connection member that electrically connects adjacent low-resistance regions There are a plurality of holes that can be inserted.

また、上記の課題を解決する本発明の一態様に係る通信装置は、上記信号伝送基板を有しており、複数の穴の各々に、通信チップ又は接続部材のいずれか一方が挿入されている。   In addition, a communication device according to an aspect of the present invention that solves the above problem includes the signal transmission board, and either the communication chip or the connection member is inserted into each of the plurality of holes. .

本発明の導電層、信号伝送基板、及び、通信装置を採用すると、選択可能な伝送経路の減少や最短経路の消失がなくDSTチップの数を削減させられる為、伝送効率を低下させることなくコストダウンを実現させることができる。   When the conductive layer, signal transmission board, and communication device of the present invention are employed, the number of DST chips can be reduced without reducing the number of selectable transmission paths and disappearance of the shortest path, so the cost is not reduced without reducing the transmission efficiency. Down can be realized.

以下、図面を参照して、本発明の実施の形態の通信装置について説明する。   Hereinafter, a communication apparatus according to an embodiment of the present invention will be described with reference to the drawings.

図1は、本実施形態の通信装置を構築する為の信号伝送基板100の構成を示した図である。図1(a)は、本実施形態の信号伝送基板100の一部分の上面図である。また、図1(b)は、本実施形態の信号伝送基板100の断面図であって、図1(a)におけるA−A断面の図である。   FIG. 1 is a diagram illustrating a configuration of a signal transmission board 100 for constructing the communication device of the present embodiment. FIG. 1A is a top view of a part of the signal transmission board 100 of the present embodiment. FIG. 1B is a cross-sectional view of the signal transmission board 100 of the present embodiment, and is a cross-sectional view taken along line AA in FIG.

本実施形態の信号伝送基板100は、七層構造の基板であり、下側から絶縁層112、グランド層120、絶縁層114、信号層130、絶縁層116、電源層140、絶縁層118の順に積層されたものである。   The signal transmission board 100 of the present embodiment is a seven-layered board, and in the order from the bottom, the insulating layer 112, the ground layer 120, the insulating layer 114, the signal layer 130, the insulating layer 116, the power supply layer 140, and the insulating layer 118. It is a laminated one.

絶縁層112、114、116、及び、118は、例えば絶縁性及び柔軟性を有した布から成る。絶縁層112は、信号伝送基板100の外部とグランド層120とを絶縁する。また、絶縁層114は、グランド層120と信号層130とを絶縁する。また、絶縁層116は、信号層130と電源層140とを絶縁する。また、絶縁層118は、電源層140と信号伝送基板100の外部とを絶縁する。これらの絶縁層には、それぞれ、後述のDSTチップ搭載コネクタ210又はコネクタ230(図1(b)において破線で示されている)のいずれか一方を挿通させる穴112a、114a、116a、及び、118aが複数形成されている。   The insulating layers 112, 114, 116, and 118 are made of, for example, a cloth having insulating properties and flexibility. The insulating layer 112 insulates the outside of the signal transmission substrate 100 from the ground layer 120. The insulating layer 114 insulates the ground layer 120 and the signal layer 130 from each other. The insulating layer 116 insulates the signal layer 130 and the power supply layer 140 from each other. The insulating layer 118 insulates the power supply layer 140 from the outside of the signal transmission board 100. In these insulating layers, holes 112a, 114a, 116a, and 118a through which either a DST chip mounting connector 210 or a connector 230 (shown by a broken line in FIG. 1B), which will be described later, are inserted, respectively. A plurality of are formed.

グランド層120及び電源層140は、例えば導電性及び柔軟性を有した布から成る。グランド層120は、二次元拡散信号伝送テクノロジを実施する際のグランド電位となる層である。また、信号層130は、二次元拡散信号伝送テクノロジによる各DSTチップ間で伝送される信号の電位となる層である。また、電源層140は、各DSTチップに電源電圧を供給する為の層である。これらの層には、それぞれ、DSTチップ搭載コネクタ210又はコネクタ230のいずれか一方を挿通させる穴120a、130a、及び、140aが複数形成されている。なお、信号層130の素材については後述する。   The ground layer 120 and the power supply layer 140 are made of a cloth having conductivity and flexibility, for example. The ground layer 120 is a layer that becomes a ground potential when the two-dimensional spread signal transmission technology is implemented. The signal layer 130 is a layer that becomes a potential of a signal transmitted between the DST chips by the two-dimensional spread signal transmission technology. The power supply layer 140 is a layer for supplying a power supply voltage to each DST chip. In these layers, a plurality of holes 120a, 130a, and 140a through which either the DST chip mounting connector 210 or the connector 230 is inserted are formed. The material of the signal layer 130 will be described later.

各層は、それぞれに形成された穴が同心円となるように積層される。なお、上側に積層される層に従い、その穴径が大きい。具体的には、穴118aが最も大きく、穴140a及び116aがそれよりも小さく且つ互いに同一径であり、穴130a、114a、及び、120aがさらにそれらよりも小さく且つ互いに同一径である。従って、各層の穴によって構成される穴部150は、図1(b)に示されたように階段状となる。ただし、最下層である絶縁層112の穴112aは、DSTチップ搭載コネクタ210又はコネクタ230の爪部(後述)を層構造に係合させる為に穴130a等よりも大きく形成されている。各層の穴径を上記の如く設定することにより、各穴部150において、信号層130及び電源層140の一部が上方に露出し、グランド層120の一部が下方に露出する。これにより、DSTチップ搭載コネクタ210又はコネクタ230は、各穴部150にセットされたとき、各導電層と電気的に接続される。   Each layer is laminated so that the holes formed in each layer are concentric. In addition, the hole diameter is large according to the layer laminated | stacked on the upper side. Specifically, the hole 118a is the largest, the holes 140a and 116a are smaller and have the same diameter, and the holes 130a, 114a, and 120a are further smaller and have the same diameter. Therefore, the hole 150 constituted by the holes of each layer has a step shape as shown in FIG. However, the hole 112a of the insulating layer 112 which is the lowermost layer is formed larger than the hole 130a or the like in order to engage a claw portion (described later) of the DST chip mounting connector 210 or the connector 230 with the layer structure. By setting the hole diameter of each layer as described above, in each hole portion 150, a part of the signal layer 130 and the power supply layer 140 is exposed upward, and a part of the ground layer 120 is exposed downward. Thereby, when the DST chip mounting connector 210 or the connector 230 is set in each hole 150, it is electrically connected to each conductive layer.

図2は、本実施形態の信号伝送基板100に含まれた信号層130を抽出して示した図である。図2(a)は、本実施形態の信号層130の一部分の上面図である。また、図2(b)は、本実施形態の信号層130の断面図であって、図2(a)におけるB−B断面の図である。   FIG. 2 is a diagram showing an extracted signal layer 130 included in the signal transmission board 100 of the present embodiment. FIG. 2A is a top view of a part of the signal layer 130 of the present embodiment. FIG. 2B is a cross-sectional view of the signal layer 130 of the present embodiment, and is a cross-sectional view taken along the line BB in FIG.

本実施形態の信号層130は、絶縁性及び柔軟性を有した布を下地とし、所定の領域に導電性の糸136を縫い付けたものである。そして上記特許文献1の低抵抗層と同様の機能を有する複数の低抵抗領域132、及び、上記特許文献1の高抵抗層と同様の機能を有する高抵抗領域134を有している。本実施形態における複数の低抵抗領域132の各々は導電性繊維を用いた導電性の糸136が縫い付けられた領域であり、その縫い付け領域は信号層130上において略正方形を成す。また、高抵抗領域134は、導電性の糸136が縫い付けられていない領域である。また、複数の低抵抗領域132はマトリクス状に配置されており、それらの各々は、上下左右方向に関し、隣接する低抵抗領域132の各々と所定の間隔を空けて位置している。なお、ここでいう所定の間隔とは、穴130aの直径と実質的に等しい。   The signal layer 130 of the present embodiment is obtained by sewing a conductive thread 136 on a predetermined region with a cloth having insulation and flexibility as a base. And it has the some low resistance area | region 132 which has a function similar to the low resistance layer of the said patent document 1, and the high resistance area | region 134 which has a function similar to the high resistance layer of the said patent document 1. Each of the plurality of low resistance regions 132 in the present embodiment is a region where a conductive thread 136 using a conductive fiber is sewn, and the sewn region forms a substantially square shape on the signal layer 130. Further, the high resistance region 134 is a region where the conductive thread 136 is not sewn. Further, the plurality of low resistance regions 132 are arranged in a matrix, and each of them is located at a predetermined interval from each of the adjacent low resistance regions 132 in the vertical and horizontal directions. The predetermined interval here is substantially equal to the diameter of the hole 130a.

ここで、図2(a)及び(b)では、導電性の糸136は、Y方向に関し、隣接するX方向に沿った糸において所定の間隔を空けて縫い付けられたように示されている。しかしながらこれは説明を分かり易くする為に示されたものであり、導電性の糸136は、実際には上記隣接する糸同士が密着するように縫い付けられている。   Here, in FIGS. 2A and 2B, the conductive thread 136 is shown as being sewn at a predetermined interval in the thread along the X direction adjacent to the Y direction. . However, this is shown for ease of explanation, and the conductive thread 136 is actually sewn so that the adjacent threads are in close contact with each other.

図3は、本実施形態の信号伝送基板100に含まれた信号層130の製造方法を説明する為の図である。なお、図3では、説明の便宜上、信号層130の一部を抽出して示している。   FIG. 3 is a diagram for explaining a method of manufacturing the signal layer 130 included in the signal transmission board 100 of the present embodiment. In FIG. 3, for convenience of explanation, a part of the signal layer 130 is extracted and shown.

高抵抗領域134を成す布地に低抵抗領域132を形成する場合、作業者(例えばミシンのような機械を操作する作業者)は、先ず、導電性の糸136を、X方向に沿って上記正方形の一辺に相当する長さ分だけ縫い付ける。そして導電性の糸136を、最後に縫い付けられたX方向沿いの糸に密着するように、糸の径の分だけY方向にシフトさせてX方向沿いに同様に縫い付ける。これを繰り返し、縫い付け部分のY方向の長さが上記正方形の一辺の長さに達したとき、一つの低抵抗領域132の形成作業が完了する。一つの形成作業が完了すると、作業者は、次に形成され得る低抵抗領域132の箇所に糸を送る。   When the low resistance region 132 is formed on the fabric forming the high resistance region 134, an operator (for example, an operator who operates a machine such as a sewing machine) first places the conductive yarn 136 along the X direction with the square. Sew the length corresponding to one side. Then, the conductive thread 136 is shifted in the Y direction by the diameter of the thread so as to be in close contact with the thread along the X direction that is sewn last, and is similarly sewn along the X direction. This is repeated, and when the length of the sewn portion in the Y direction reaches the length of one side of the square, the forming operation of one low resistance region 132 is completed. When one forming operation is completed, the operator sends the yarn to the location of the low resistance region 132 that can be formed next.

図3を用いて説明を加えると、作業者は、低抵抗領域132Aを形成する為に導電性の糸136を布地に縫い付けていき、当該糸を終点136eに縫い付けて低抵抗領域132Aの形成作業を完了させる。そして糸を切断することなく始点136sに送り、低抵抗領域132Bを低抵抗領域132Aと同様に形成する。このような作業を繰り返すことにより、高抵抗領域134を成す布地に複数の低抵抗領域132が形成される。   Referring to FIG. 3, the operator sews the conductive thread 136 to the fabric to form the low resistance area 132A, and sews the thread to the end point 136e to form the low resistance area 132A. Complete the forming operation. Then, the yarn is sent to the start point 136s without cutting, and the low resistance region 132B is formed in the same manner as the low resistance region 132A. By repeating such an operation, a plurality of low resistance regions 132 are formed on the fabric forming the high resistance region 134.

ここで、信号層130中の各低抵抗領域132を互いに絶縁させる為に、各低抵抗領域132を結ぶ上記の如き始点から終点への糸を切断する必要がある。本実施形態では、プレス加工によって信号層130に複数の穴130aを形成する際に、上記の如き始点から終点への糸の各々も一緒に、プレス機械の型によってプレスして切断する。このように穴130aを形成する作業と上記切断作業とを兼ねることにより、製造工程を削減している。なお、プレス加工において、プレス機は、信号層130を、隣接する二つの低抵抗領域132の各々の一辺の中点に抜き形状が接するように位置決めしてプレスし、各穴130aを形成する。   Here, in order to insulate the low resistance regions 132 in the signal layer 130 from each other, it is necessary to cut the yarn from the start point to the end point that connects the low resistance regions 132. In the present embodiment, when the plurality of holes 130a are formed in the signal layer 130 by pressing, each of the yarns from the start point to the end point as described above is also pressed and cut by a press machine die. Thus, the manufacturing process is reduced by combining the work of forming the hole 130a and the cutting work. In the press working, the press machine positions and presses the signal layer 130 so that the punched shape is in contact with the midpoint of one side of each of the two adjacent low resistance regions 132, thereby forming each hole 130a.

図4は、本実施形態の通信装置300の一部の断面図であって、DSTチップ搭載コネクタ210を穴部150に埋設させた状態を示した断面図である。   FIG. 4 is a cross-sectional view of a part of the communication apparatus 300 of the present embodiment, and is a cross-sectional view showing a state where the DST chip mounting connector 210 is embedded in the hole 150.

DSTチップ搭載コネクタ210は、二次元拡散信号伝送テクノロジによる信号伝送を実行する為のDSTチップ212を搭載したコネクタである。DSTチップ搭載コネクタ210は、DSTチップ212に加え、穴部150に埋設されて各層との電気的接続を果たす為のコネクタ部220を有している。コネクタ部220は、三つの異なる円筒部220a、220b、及び、220cが同軸で階段状に配置されたような形状を有しており、最も細い円筒部220cの先端には、全方位に係合部分を有した爪部220dが形成されている。   The DST chip mounting connector 210 is a connector on which a DST chip 212 for executing signal transmission by the two-dimensional spread signal transmission technology is mounted. In addition to the DST chip 212, the DST chip-mounted connector 210 has a connector part 220 that is embedded in the hole 150 to achieve electrical connection with each layer. The connector part 220 has a shape in which three different cylindrical parts 220a, 220b, and 220c are arranged coaxially and stepwise, and the tip of the thinnest cylindrical part 220c is engaged in all directions. A claw portion 220d having a portion is formed.

円筒部220aは、三つの異なる円筒部の中で最も径が太く、絶縁層118の穴118aと略同一径を有しており、その下側に金属切片222を露出させている。金属切片222は、DSTチップ搭載コネクタ210が穴部150に埋設されたときに、当該穴部150において露出された電源層140の一部と接触する。また、円筒部220aの上方にはDSTチップ212が搭載されており、金属切片222の一端は当該DSTチップ212に接続されている。従って、DSTチップ搭載コネクタ210を穴部150に埋設したとき、電源層140とDSTチップ212とが電気的に接続される。これにより、DSTチップ212は、電源電圧を電源層140から得ることができる。   The cylindrical portion 220a has the largest diameter among the three different cylindrical portions, has substantially the same diameter as the hole 118a of the insulating layer 118, and exposes the metal piece 222 below the cylindrical portion 220a. When the DST chip mounting connector 210 is embedded in the hole 150, the metal piece 222 contacts a part of the power supply layer 140 exposed in the hole 150. A DST chip 212 is mounted above the cylindrical portion 220 a, and one end of the metal piece 222 is connected to the DST chip 212. Therefore, when the DST chip mounting connector 210 is embedded in the hole 150, the power supply layer 140 and the DST chip 212 are electrically connected. As a result, the DST chip 212 can obtain the power supply voltage from the power supply layer 140.

円筒部220bは、円筒部220aよりも径が細く、円筒部220cよりも径が太い。また、電源層140及び絶縁層116の穴140a及び116aと略同一径を有しており、その下側に二つの金属切片224a及び224bを露出させている。金属切片224a及び224bの各々は、DSTチップ搭載コネクタ210が穴部150に埋設されたときに、当該穴部150において露出された隣接する二つの低抵抗領域132のいずれか一方であって、それぞれ異なる低抵抗領域132の一部と接触する。また、金属切片224a及び224bの一端は、それぞれ独立して当該DSTチップ212に接続されている。従って、DSTチップ搭載コネクタ210を穴部150に埋設させたとき、金属切片224aと一つの低抵抗領域132、及び、金属切片224bと前記の低抵抗領域132に隣接する低抵抗領域132とがそれぞれ電気的に接続される。   The cylindrical portion 220b has a smaller diameter than the cylindrical portion 220a and a larger diameter than the cylindrical portion 220c. The power supply layer 140 and the insulating layer 116 have substantially the same diameter as the holes 140a and 116a, and the two metal pieces 224a and 224b are exposed below the holes 140a and 116a. Each of the metal pieces 224a and 224b is one of two adjacent low resistance regions 132 exposed in the hole 150 when the DST chip mounting connector 210 is embedded in the hole 150, It contacts a part of a different low resistance region 132. In addition, one end of each of the metal pieces 224a and 224b is independently connected to the DST chip 212. Therefore, when the DST chip mounting connector 210 is embedded in the hole 150, the metal piece 224a and one low resistance region 132, and the metal piece 224b and the low resistance region 132 adjacent to the low resistance region 132, respectively. Electrically connected.

円筒部220cは、信号層130、絶縁層114、及び、グランド層120の穴130a、114a、及び、120aと略同一径を有している。なお、円筒部220cは、金属露出部分を有しておらず、主に、位置決めの為のガイド、及び、次に説明される爪部220dを成す為に存在する。   The cylindrical portion 220c has substantially the same diameter as the holes 130a, 114a, and 120a of the signal layer 130, the insulating layer 114, and the ground layer 120. The cylindrical portion 220c does not have a metal exposed portion, and exists mainly to form a guide for positioning and a claw portion 220d described below.

爪部220dは、DSTチップ搭載コネクタ210を層構造に係合させる為のものであり、その外周が穴120aよりも大きく且つ穴112aよりも小さく形成されている。DSTチップ搭載コネクタ210を穴部150に埋設するとき、爪部220dによって信号層130、絶縁層114、及び、グランド層120の各々は、その穴径を広げるように撓み、当該爪部220dが穴120aを挿通されると元の形状に戻る。そして爪部220dの上面がグランド層120と接触し、DSTチップ搭載コネクタ210が層構造に係合される。ここで、爪部220dの上面には、その一端がDSTチップ212に接続された金属切片226が露出している。従って、DSTチップ搭載コネクタ210を穴部150に埋設させたとき、グランド層120とDSTチップ212とが電気的に接続される。DSTチップ212は、低抵抗領域132とグランド層120に接続されることにより、二次元拡散信号伝送テクノロジによって隣接する低抵抗領域132に信号を伝送することができるようになる。   The claw portion 220d is for engaging the DST chip mounting connector 210 with the layer structure, and the outer periphery thereof is formed larger than the hole 120a and smaller than the hole 112a. When the DST chip mounting connector 210 is embedded in the hole 150, each of the signal layer 130, the insulating layer 114, and the ground layer 120 is bent by the claw portion 220d so that the hole diameter is widened. When inserted through 120a, the original shape is restored. The upper surface of the claw portion 220d comes into contact with the ground layer 120, and the DST chip mounting connector 210 is engaged with the layer structure. Here, a metal piece 226 whose one end is connected to the DST chip 212 is exposed on the upper surface of the claw portion 220d. Therefore, when the DST chip mounting connector 210 is embedded in the hole 150, the ground layer 120 and the DST chip 212 are electrically connected. Since the DST chip 212 is connected to the low resistance region 132 and the ground layer 120, a signal can be transmitted to the adjacent low resistance region 132 by a two-dimensional diffusion signal transmission technology.

図5は、本実施形態の通信装置300の一部の断面図であって、コネクタ230を穴部150に埋設させた状態を示した断面図である。   FIG. 5 is a cross-sectional view of a part of the communication apparatus 300 of the present embodiment, and is a cross-sectional view showing a state where the connector 230 is embedded in the hole 150.

コネクタ230は、DSTチップ搭載コネクタ210のコネクタ部220と同一形状を有している。すなわちDSTチップ搭載コネクタ210及びコネクタ230は、信号伝送基板100への埋設部分が同一形状である。従って、DSTチップ搭載コネクタ210及びコネクタ230を各穴部150に選択的に埋設させることが可能となる。   The connector 230 has the same shape as the connector part 220 of the DST chip mounting connector 210. That is, the DST chip mounting connector 210 and the connector 230 have the same shape in the portion embedded in the signal transmission board 100. Therefore, the DST chip mounting connector 210 and the connector 230 can be selectively embedded in each hole 150.

コネクタ230では、コネクタ部220の円筒部220bに相当する円筒部分の下面全周にのみ金属切片232が露出している。金属切片232は、コネクタ230が穴部150に埋設されたときに、当該穴部150において露出された隣接する二つの低抵抗領域132の各々の一部と接触する。従って、コネクタ230を穴部150に埋設させたとき、隣接する二つの低抵抗領域132は、金属切片232を介して電気的に接続される。コネクタ230は、DSTチップ212を有さない為、また、金属切片222、226を有さない為、DSTチップ搭載コネクタ210に比べて製造コストが安い。   In the connector 230, the metal piece 232 is exposed only on the entire lower surface of the cylindrical portion corresponding to the cylindrical portion 220 b of the connector portion 220. When the connector 230 is embedded in the hole 150, the metal piece 232 contacts a part of each of the two adjacent low resistance regions 132 exposed in the hole 150. Therefore, when the connector 230 is embedded in the hole 150, the two adjacent low resistance regions 132 are electrically connected via the metal piece 232. Since the connector 230 does not have the DST chip 212 and does not have the metal pieces 222 and 226, the manufacturing cost is lower than that of the DST chip mounting connector 210.

図6は、本実施形態の通信装置300の利点を説明する為の図であり、従来例及び本実施形態の通信装置の一部分を示した上面図である。なお、説明を分かり易くする為に、従来例の通信装置を示した図6(a)では、層構造に内在するDSTチップ及び低抵抗領域を破線で示している。また、本実施形態の通信装置300を示した図6(b)では、低抵抗領域132を破線、DSTチップ搭載コネクタ210を白丸、コネクタ230を黒丸で示している。   FIG. 6 is a diagram for explaining the advantages of the communication apparatus 300 according to the present embodiment, and is a top view illustrating a conventional example and a part of the communication apparatus according to the present embodiment. For easy understanding, in FIG. 6A showing the communication device of the conventional example, the DST chip and the low resistance region existing in the layer structure are indicated by broken lines. In FIG. 6B showing the communication apparatus 300 of the present embodiment, the low resistance region 132 is indicated by a broken line, the DST chip mounted connector 210 is indicated by a white circle, and the connector 230 is indicated by a black circle.

図6(a)に示された従来例の通信装置では、DSTチップの数を削減してコストダウンさせる為に、位置Pを始めとする数箇所を除いてDSTチップを配置している。ここで、信号送信元がDSTチップ400Aであり、最終目的地がDSTチップ400Fである場合、通信装置は、最短伝送経路として、例えば、DSTチップ400A、400B、400C、400D、400E、400Fを設定する。すなわちこの場合、通信装置は、四つのDSTチップを中継地点として信号を伝送する。   In the communication device of the conventional example shown in FIG. 6A, in order to reduce the cost by reducing the number of DST chips, the DST chips are arranged except for several places including the position P. Here, when the signal transmission source is the DST chip 400A and the final destination is the DST chip 400F, the communication apparatus sets, for example, the DST chips 400A, 400B, 400C, 400D, 400E, and 400F as the shortest transmission path. To do. That is, in this case, the communication apparatus transmits signals using the four DST chips as relay points.

図6(b)に示された本実施形態の通信装置300では、DSTチップの数を削減してコストダウンさせる為に、位置Pに相当する箇所を始めとする数箇所にコネクタ230を配置し、他の箇所にDSTチップ搭載コネクタ210を配置している。ここで、信号送信元が上記DSTチップ400Aに相当するDSTチップ搭載コネクタ210Aであり、最終目的地が上記DSTチップ400Fに相当するDSTチップ搭載コネクタ210Cである場合、通信装置300は、最短伝送経路として、例えば、DSTチップ搭載コネクタ210A、210B、230A、210Cを設定する。すなわちこの場合、通信装置300は、一つのDSTチップ及び一つのコネクタから成る計二つを中継地点として信号を伝送する。   In the communication apparatus 300 of the present embodiment shown in FIG. 6B, connectors 230 are arranged at several places including the place corresponding to the position P in order to reduce the cost by reducing the number of DST chips. The DST chip mounting connector 210 is disposed at other locations. Here, when the signal transmission source is the DST chip mounting connector 210A corresponding to the DST chip 400A and the final destination is the DST chip mounting connector 210C corresponding to the DST chip 400F, the communication apparatus 300 is connected to the shortest transmission path. For example, DST chip mounting connectors 210A, 210B, 230A, and 210C are set. That is, in this case, the communication apparatus 300 transmits signals using a total of two relay stations including one DST chip and one connector.

上記二つの例のいずれによってもDSTチップ数の削減によるコストダウンは実現可能であるが、本実施形態の通信装置300の場合、図6(a)の従来例と比較して、伝送経路の中継地点の数を低減させられる。さらに、コネクタ230Aが隣接する二つの低抵抗領域132を接続させている為、通信装置300が設定可能な伝送経路の数が多い。すなわち本実施形態の通信装置300によると、選択可能な伝送経路の減少や最短経路の消失がなくDSTチップの数を削減させられる為、伝送効率が低下することなくコストダウンが実現される。   Although both of the above two examples can reduce the cost by reducing the number of DST chips, in the case of the communication apparatus 300 of the present embodiment, the transmission path is relayed as compared with the conventional example of FIG. The number of points can be reduced. Furthermore, since the connector 230A connects two adjacent low resistance regions 132, the number of transmission paths that can be set by the communication apparatus 300 is large. That is, according to the communication apparatus 300 of the present embodiment, the number of DST chips can be reduced without a decrease in the selectable transmission path and the loss of the shortest path, thereby realizing a reduction in cost without lowering the transmission efficiency.

また、DSTチップと短絡部材(コネクタ230)とを選択的に配置できるようにした本実施形態の通信装置300は、DSTチップの配置条件(製品の用途の相違や製品のグレードによって異なる配置間隔や個数等)が異なる多様化な製品に容易に対応可能である。   In addition, the communication device 300 according to the present embodiment, which can selectively arrange the DST chip and the short-circuit member (connector 230), has an arrangement condition of the DST chip (an arrangement interval or a difference depending on a use of a product or a product grade). It is possible to easily handle diversified products with different numbers.

なお、信号層130を製造するときに、各低抵抗領域132を結ぶ糸を選択的に切断せずに、幾つかの低抵抗領域132同士を接続させた状態にすることにより、DSTチップの数を削減させる方法が考えられる。しかしながら大量生産が想定される信号層130において、穴130aの形成及び糸切断の為のプレス加工を施す箇所を製品毎に変更させた場合、様々なプレスの型を製作する必要があり、コストアップにつながる。また、低抵抗領域132同士の接続を細い糸で果たす場合、スループットが低下し、結果的に伝送効率が悪くなる。この為、各低抵抗領域132間は、DSTチップ搭載コネクタ210又はコネクタ230のいずれか一方で接続させる必要がある。   When the signal layer 130 is manufactured, the number of DST chips is reduced by selectively connecting the low resistance regions 132 to each other without selectively cutting the yarns connecting the low resistance regions 132. A method of reducing the amount is conceivable. However, in the signal layer 130 that is expected to be mass-produced, if the location where the press processing for forming the hole 130a and thread cutting is changed for each product, it is necessary to manufacture various press dies, which increases costs. Leads to. Further, when the connection between the low resistance regions 132 is achieved with a thin thread, the throughput is lowered, and as a result, the transmission efficiency is deteriorated. For this reason, it is necessary to connect each low resistance region 132 with either the DST chip mounting connector 210 or the connector 230.

以上が本発明の実施形態である。本発明はこれらの実施形態に限定されるものではなく様々な範囲で変形が可能である。例えば、各図面の低抵抗領域の個数や大きさ或いは形状は、説明の便宜上示されたものであり、実際には設計に応じて適宜変更され得る。   The above is the embodiment of the present invention. The present invention is not limited to these embodiments and can be modified in various ranges. For example, the number, size, or shape of the low-resistance regions in each drawing is shown for convenience of explanation, and can actually be appropriately changed according to the design.

例えば、図7は、本発明の別の実施の形態の信号伝送基板に含まれた信号層を抽出して示した図である。別の実施形態の低抵抗領域132sには、基本的には本実施形態の低抵抗領域132と同様に、X方向沿いの複数本の糸が互いに密着して配列されたように縫い付けられている。しかしながらこの実施形態では、穴130aが本実施形態のものと比べて大きく形成されている(或いは低抵抗領域132sが低抵抗領域132よりも小さく形成されている)。この為、導電性の糸136は穴130aを避けるように縫い付けられ、結果として、低抵抗領域132sは、正方形の各辺に、穴130aを避けるような凹部を有した形状となっている。この場合、隣接する低抵抗領域132sの間隔は、穴130aの直径よりも狭くなる。   For example, FIG. 7 is a diagram showing an extracted signal layer included in a signal transmission board according to another embodiment of the present invention. In the low resistance region 132s of another embodiment, basically a plurality of threads along the X direction are sewn so as to be in close contact with each other as in the low resistance region 132 of this embodiment. Yes. However, in this embodiment, the hole 130a is formed larger than that of this embodiment (or the low resistance region 132s is formed smaller than the low resistance region 132). For this reason, the conductive thread 136 is sewn so as to avoid the hole 130a, and as a result, the low resistance region 132s has a concave shape that avoids the hole 130a on each side of the square. In this case, the interval between adjacent low resistance regions 132s is narrower than the diameter of the hole 130a.

なお、信号層130は、互いに絶縁された複数の低抵抗領域132を配置したものであれば良い為、本実施形態のような糸136を使用したものに限定されない。例えば、信号層の下地となる絶縁性シート状素材に導電性シート状素材を接着したものであっても、高抵抗材に低抵抗材を埋設したものであっても良い。   The signal layer 130 is not limited to the one using the yarn 136 as in the present embodiment, as long as the signal layer 130 has a plurality of low resistance regions 132 insulated from each other. For example, a conductive sheet-like material may be bonded to an insulating sheet-like material serving as a base for the signal layer, or a low-resistance material may be embedded in a high-resistance material.

また、各絶縁層、グランド層120、信号層130の下地、及び、電源層140は、本実施形態では布から成るが、これらの層は絶縁性、伸縮性があり、縫製作業が可能な素材であれば良く、別の実施形態では、絶縁性のゴム、スポンジ、伸縮性のあるフィルム(特にウレタン系のフィルム)等が想定される。   In addition, each insulating layer, the ground layer 120, the base of the signal layer 130, and the power source layer 140 are made of cloth in this embodiment, but these layers are insulating and stretchable, and can be sewn. In other embodiments, an insulating rubber, a sponge, a stretchable film (particularly a urethane film), or the like is assumed.

また、本実施形態では低抵抗領域の形状が正方形であるが、別の実施形態では例えば十文字状等の他の有用な様々な形状が採用され得る。この場合、正方形の四辺に接する穴130aの各々が、十文字の上下左右の各端部に接するように当該十文字の低抵抗領域が配列される。従って、隣り合う低抵抗領域は、十文字の端部間に埋設されたDSTチップ搭載コネクタ210又はコネクタ230を介して電気的に接続される。   Further, in this embodiment, the shape of the low resistance region is a square. However, in another embodiment, other useful various shapes such as a cross shape may be employed. In this case, the low-resistance regions of the crossed characters are arranged so that each of the holes 130a in contact with the four sides of the square is in contact with the top, bottom, left and right ends of the crossed characters. Therefore, the adjacent low resistance regions are electrically connected via the DST chip mounting connector 210 or the connector 230 embedded between the end portions of the cross.

本発明の実施の形態の通信装置を構築し得る信号伝送基板の構成を示した図である。It is the figure which showed the structure of the signal transmission board | substrate which can construct | assemble the communication apparatus of embodiment of this invention. 本発明の実施の形態の信号伝送基板に含まれた信号層を抽出して示した図である。It is the figure which extracted and showed the signal layer contained in the signal transmission board | substrate of embodiment of this invention. 本発明の実施の形態の信号伝送基板に含まれた信号層の製造方法を説明する為の図である。It is a figure for demonstrating the manufacturing method of the signal layer contained in the signal transmission board | substrate of embodiment of this invention. 本発明の実施の形態の通信装置の一部の断面図であって、DSTチップ搭載コネクタを穴部に埋設させた状態を示した断面図である。FIG. 4 is a partial cross-sectional view of the communication device according to the embodiment of the present invention, and is a cross-sectional view illustrating a state in which a DST chip mounting connector is embedded in a hole. 本発明の実施の形態の通信装置の一部の断面図であって、コネクタを穴部に埋設させた状態を示した断面図である。1 is a partial cross-sectional view of a communication device according to an embodiment of the present invention, showing a state where a connector is embedded in a hole. 本発明の実施の形態の通信装置の利点を説明する為の図であり、従来例及び本実施形態の通信装置の一部を示した上面図である。It is a figure for demonstrating the advantage of the communication apparatus of embodiment of this invention, and is the top view which showed a part of communication apparatus of the prior art example and this embodiment. 本発明の別の実施の形態の信号伝送基板に含まれた信号層の一部を抽出して示した上面図である。It is the upper side figure which extracted and showed a part of signal layer contained in the signal transmission board of another embodiment of the present invention.

符号の説明Explanation of symbols

100 信号伝送基板
130 信号層
130a 穴
132 低抵抗領域
134 高抵抗領域
136 導電性の糸
150 穴部
210 DSTチップ搭載コネクタ
230 コネクタ
300 通信装置
100 Signal Transmission Board 130 Signal Layer 130a Hole 132 Low Resistance Area 134 High Resistance Area 136 Conductive Thread 150 Hole 210 DST Chip Mounted Connector 230 Connector 300 Communication Device

Claims (5)

信号を伝送させる複数の低抵抗領域と、隣接する低抵抗領域を互いに絶縁させる高抵抗領域とを有した、二次元拡散信号伝送テクノロジによって信号を伝送する為の信号伝送基板に含まれた導電層において、
二次元拡散信号伝送テクノロジによって信号を伝送する通信チップ、又は、隣接する低抵抗領域を電気的に接続させる接続部材のいずれか一方を選択的に挿入可能な穴が複数形成されたこと、を特徴とする導電層。
A conductive layer included in a signal transmission board for transmitting a signal by two-dimensional diffusion signal transmission technology, having a plurality of low resistance areas for transmitting signals and a high resistance area for insulating adjacent low resistance areas from each other In
A plurality of holes into which either a communication chip for transmitting a signal by two-dimensional diffusion signal transmission technology or a connection member for electrically connecting adjacent low resistance regions can be selectively inserted are formed. A conductive layer.
前記低抵抗領域は四角形状に形成され、前記穴は低抵抗領域の4辺に接する態様で配設されていることを特徴とする請求項1に記載の導電層。 The conductive layer according to claim 1, wherein the low resistance region is formed in a quadrangular shape, and the holes are arranged in contact with four sides of the low resistance region. 前記低抵抗領域は十文字状に形成され、前記低抵抗領域の境界に前記穴が配設されていることを特徴とする請求項1に記載の導電層。 2. The conductive layer according to claim 1, wherein the low resistance region is formed in a cross shape and the hole is disposed at a boundary of the low resistance region. 信号を伝送させる複数の低抵抗領域と、隣接する低抵抗領域を互いに絶縁させる高抵抗領域とを有し、二次元拡散信号伝送テクノロジによって信号を伝送する為の信号伝送基板において、
二次元拡散信号伝送テクノロジによって信号を伝送する通信チップ、又は、隣接する低抵抗領域を電気的に接続させる接続部材のいずれか一方を選択的に挿入可能な穴が複数形成されたこと、を特徴とする信号伝送基板。
In a signal transmission board for transmitting signals by two-dimensional diffusion signal transmission technology, having a plurality of low resistance regions for transmitting signals and a high resistance region for insulating adjacent low resistance regions from each other,
A plurality of holes into which either a communication chip for transmitting a signal by two-dimensional diffusion signal transmission technology or a connection member for electrically connecting adjacent low resistance regions can be selectively inserted are formed. A signal transmission board.
請求項4に記載の信号伝送基板を有した通信装置であって、
前記複数の穴の各々に、前記通信チップ又は前記接続部材のいずれか一方を挿入したこと、を特徴とする通信装置。
A communication device comprising the signal transmission board according to claim 4,
One of the said communication chip or the said connection member was inserted in each of these holes, The communication apparatus characterized by the above-mentioned.
JP2005341761A 2005-11-28 2005-11-28 Conductive layer, signal transmission board, and communication device Expired - Fee Related JP4502941B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005341761A JP4502941B2 (en) 2005-11-28 2005-11-28 Conductive layer, signal transmission board, and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005341761A JP4502941B2 (en) 2005-11-28 2005-11-28 Conductive layer, signal transmission board, and communication device

Publications (2)

Publication Number Publication Date
JP2007150672A JP2007150672A (en) 2007-06-14
JP4502941B2 true JP4502941B2 (en) 2010-07-14

Family

ID=38211556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005341761A Expired - Fee Related JP4502941B2 (en) 2005-11-28 2005-11-28 Conductive layer, signal transmission board, and communication device

Country Status (1)

Country Link
JP (1) JP4502941B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836660B2 (en) * 2006-05-17 2011-12-14 Hoya株式会社 Chip mounting connector, signal transmission board, and communication device
JP4780058B2 (en) * 2007-08-09 2011-09-28 株式会社日本マイクロシステム Pressure sensor
JP5027016B2 (en) * 2008-03-07 2012-09-19 帝人ファイバー株式会社 Communication sheet structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004328409A (en) * 2003-04-24 2004-11-18 Serukurosu:Kk Communication device
JP2006067429A (en) * 2004-08-30 2006-03-09 Serukurosu:Kk Communication apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006035534A1 (en) * 2004-09-27 2008-05-15 株式会社セルクロス Communication device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004328409A (en) * 2003-04-24 2004-11-18 Serukurosu:Kk Communication device
JP2006067429A (en) * 2004-08-30 2006-03-09 Serukurosu:Kk Communication apparatus

Also Published As

Publication number Publication date
JP2007150672A (en) 2007-06-14

Similar Documents

Publication Publication Date Title
JP4682028B2 (en) Manufacturing method of conductive layer, conductive layer, and signal transmission board
US8367942B2 (en) Low profile electrical interposer of woven structure and method of making same
CN105744719B (en) Multi-layer circuit board
JP4502941B2 (en) Conductive layer, signal transmission board, and communication device
CN107534234A (en) Multipolar connector
TW201946336A (en) Electrical connector
CN104465549A (en) Power conductor module
CN105704928A (en) Printed circuit board
CN104916615A (en) Semiconductor device and module
US7439625B2 (en) Circuit board
CN101572260A (en) Multi-chip stacking type packaging body
US8449307B2 (en) Socket connector having contact with multiple beams jointly grasping ball of IC package
CN203859259U (en) Puncturing type terminal for connecting lead with PCB, and LED module group
CN102315543A (en) Socket connector
CN108029188A (en) Circuit structure and its manufacture method
CN100448002C (en) Method for producing stacked wafer
CN101009259A (en) Semiconductor encapsulation structure and its making method
JP4610613B2 (en) IC tag mounting structure and IC chip for mounting
JP5488449B2 (en) Printed circuit board with jumper wires
JP2001237346A (en) Method of manufacturing semiconductor device mounting substrate and semiconductor device
JP5341389B2 (en) Manufacturing method of resin-encapsulated semiconductor device
CN110943317B (en) Electrical connector
KR101134897B1 (en) Printed circuit board with side pad and manufacturing method of the same
KR20080012671A (en) Interposer and semiconductor package using the same
JP4308060B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080501

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees