JP4501589B2 - 通信方法、パルス同期回路、受信装置 - Google Patents

Description

本発明は、ウルトラワイドバンド通信の通信方法に関する。そして、このような通信方法を利用する受信装置、及びパルス同期回路に関する。

近年、高速無線伝送方式の一つとして、所定の周期タイミングに同期したパルス信号からなるパルス信号列を用いて超広帯域な通信を行うウルトラワイドバンド（ＵＷＢ：Ultra Wide Band）通信方式が注目されている。ＵＷＢ通信の一態様では、搬送波を用いず、例えばパルス幅が１ｎｓｅｃ以下等の極めて細かいパルス信号からなるパルス信号列を用いて通信を行うものである。このようなＵＷＢ通信に用いられる変調方式として、パルスの発生タイミングを微妙に前後にずらした信号を用いて、「０」、「１」情報を表現するパルス位置変調（Pulse Position Modulation ： ＰＰＭ）が知られている（例えば、特許文献１参照。）。また、別の変調方式として、パルス信号の有無によって「１」、「０」情報を表現するオンオフキーイング（On−Off Keying ： ＯＯＫ）や、パルスの位相の変化で「０」、「１」情報を表現するバイフェーズ変調（Bi−phase Modulation）が知られている。

図２０は、背景技術に係るＵＷＢ通信の受信装置１０１を示すブロック図である。また、図２１は、図２０に示す受信装置１０１の動作を説明するための信号波形図である。図２０に示す受信装置１０１は、ＵＷＢ通信による送信装置から送られてきたＵＷＢ通信信号を受信するアンテナ１０２と、その送信装置でＵＷＢ通信信号を生成するために用いられたものと同じ既知のＰＮ（Pseudorandom Noise）コードに対応するデコード制御信号を生成するデコーダソース１０３と、受信した信号の各パルスと実質的に等価な波形を有するテンプレート信号１１０のパルス列を含む周期タイミング信号を発生する調整可能時間ベース１０４と、デコード制御信号及び周期タイミング信号に基づき送信装置の既知のＰＮコードと時間的に一致したデコード信号を生成するデコード時間変調器１０５と、アンテナ１０２で受信された受信信号１１１とデコード信号との相関を取って相関電圧１１２を生成する相互相関器１０６と、その相関電圧１１２を調整可能時間ベース１０４へフィードバックするローパスフィルタ１０７と、相関電圧１１２からサブキャリアを除去して受信データを復元するサブキャリア復調器１０８とを備えている。

そして、相互相関器１０６によって、アンテナ１０２によって受信された受信信号１１１と、送信装置の既知のＰＮコードと時間的に一致したデコード信号との間で相関が取られることにより、その相関値に基づき受信信号１１１に含まれる受信対象のパルス信号を取得可能なタイミングに受信装置１０１を同期させるパルス同期が行われ、受信信号１１１を復調することができるようになっている。
特表平１０−５０８７２５号公報

ところで、上述のような受信装置１０１では、受信信号１１１を復調するためには受信信号１１１のパルス信号とＰＮコードから生成されたデコード信号との間で相関を取ることによって、受信信号１１１における受信対象のパルス信号を認識し、パルス同期が取られるようになっているので、パルス同期を取るためにＰＮコードが必要となり、ＰＮコードを生成するデコーダソース１０３の回路規模が増大するという不都合があった。また、送信機側、受信機側でそれぞれタイミングを生成するクロック信号の精度誤差によって、時間の経過に伴い受信信号とデコード信号との間のタイミングがずれてしまい、パルス同期が取れなくなる結果、受信信号の復元が困難になるという不都合があった。

本発明は、このような問題に鑑みて為された発明であり、簡素な回路でパルス同期が取れた状態を維持することができる受信装置、パルス同期回路、及びこれに用いられる通信方法を提供することを目的とする。

上述の目的を達成するために、本発明の第１の手段に係る通信方法は、オンオフキーイング方式により変調されたパルス列によってデータを表すデータ用パルス列を備えた通信フレームを用いて通信を行う通信方法であって、前記データ用パルス列は、データを表すための一のパルス毎に付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、前記チャンネルのうちいずれかである第１のチャンネルにおけるパルスの有無によってデータを表すと共に、前記第１のチャンネルとは異なる第２のチャンネルに前記データ用パルス列におけるパルス位置の同期を取るための同期用パルスを備えることを特徴としている。

また、上述の通信方法において、前記データ用パルス列は、前記パルス区間において前記第１のチャンネルにパルスが無い場合にのみ前記第２のチャンネルに前記同期用パルスを備えることを特徴としている。

そして、本発明の第２の手段に係るパルス同期回路は、オンオフキーイング方式により変調されたパルス列によってデータを表すデータ用パルス列を備え、前記データ用パルス列は、一のパルス毎に付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、前記複数のチャンネルのうちいずれかである第１のチャンネルにおけるパルスの有無によってデータを表すと共に、前記第１のチャンネルとは異なる第２のチャンネルに前記データ用パルス列におけるパルス位置の同期を取るための同期用パルスを備えるものである通信フレームを受信してパルス同期を行うパルス同期回路であって、前記データ用パルス列を、前記第２のチャンネルについて、当該チャンネルに対応する期間である標準期間と前記標準期間を進めた進行期間と前記標準期間を遅延させた遅延期間とについてそれぞれ積分する第１の積分回路と、前記第１の積分回路による、前記標準期間についての積分値が最大であった場合は前記パルス同期のタイミングを維持し、前記進行期間についての積分値が最大であった場合は前記パルス同期のタイミングを進ませ、前記遅延期間についての積分値が最大であった場合は前記パルス同期のタイミングを遅延させることにより前記パルス同期のタイミングを補正する同期タイミング補正部と、を備えることを特徴としている。

さらに、上述のパルス同期回路において、前記第１の積分回路による積分値を記憶する積分値記憶部をさらに備え、前記第１の積分回路は、前記データ用パルス列を、前記第２のチャンネルにおける標準期間と進行期間と遅延期間とについて、逐次それぞれ積分を行いその積分値をそれぞれ前記積分値記憶部に記憶させるものであり、前記同期タイミング補正部は、前記積分値記憶部に記憶された各期間についての積分値に基づいて、前記補正を行うものであることを特徴としている。

また、上述のパルス同期回路において、前記第１の積分回路は、前記データ用パルス列を、前記第２のチャンネルにおける標準期間について積分する標準積分回路と、前記データ用パルス列を、前記第２のチャンネルにおける進行期間について積分する進行積分回路と、前記データ用パルス列を、前記第２のチャンネルにおける遅延期間について積分する遅延積分回路と、を備え、前記同期タイミング補正部は、前記標準積分回路による標準期間についての積分値と前記進行積分回路による進行期間についての積分値と前記遅延積分回路による遅延期間についての積分値とに基づいて、前記補正を行うものであることを特徴としている。

そして、上述のパルス同期回路において、前記同期タイミング補正部は、前記第１の積分回路による、前記標準期間についての積分値と前記進行期間についての積分値と前記遅延期間についての積分値とに基づいて、前記パルス同期のタイミングを補正する補正量を変化させるものであることを特徴としている。

また、上述のパルス同期回路において、前記同期タイミング補正部は、前記補正を行った後、前記データ用パルス列における前記同期用パルスが当該補正後の標準期間における中央位置に位置するタイミングを探索し、当該探索されたタイミングに基づいて、前記パルス同期のタイミングをさらに補正することを特徴としている。

そして、上述のパルス同期回路において、前記データ用パルス列は、前記パルス区間において前記第１のチャンネルにパルスが無い場合にのみ前記第２のチャンネルに前記同期用パルスを備えるものであって、前記第１の積分回路は、前記データ用パルス列において前記同期用パルスを備えるパルス区間について、前記積分を行うことを特徴としている。

また、上述のパルス同期回路において、前記データ用パルス列を、前記第１のチャンネルについて、前記標準期間と前記進行期間と前記遅延期間とについてそれぞれ積分する第２の積分回路をさらに備え、前記同期タイミング補正部は、前記パルス区間において前記第１のチャンネルにパルスが有る場合、前記第２の積分回路による、前記標準期間についての積分値が最大であった場合は前記パルス同期のタイミングを維持し、前記進行期間についての積分値が最大であった場合は前記パルス同期のタイミングを進ませ、前記遅延期間についての積分値が最大であった場合は前記パルス同期のタイミングを遅延させることによりさらに前記パルス同期のタイミングを補正するものであることを特徴としている。

そして、上述のパルス同期回路において、前記データ用パルス列は、前記パルス区間において前記第１のチャンネルにパルスが無い場合にのみ前記第２のチャンネルに前記同期用パルスを備えるものであって、前記第１の積分回路は、前記第１及び第２のチャンネルについて、前記積分を行うものであることを特徴としている。

また、本発明の第３の手段に係る受信装置は、オンオフキーイング方式により変調されたパルス列を用いた通信信号を受信する受信部と、前記受信部により受信された通信信号との間でパルス同期を行うパルス同期回路と、前記パルス同期回路によるパルス同期に基づいて、前記受信部により受信された通信信号からデータを復元するデータ復元部とを備え、前記パルス同期回路は、請求項３〜１０のいずれかに記載のパルス同期回路であることを特徴としている。

このような構成の通信方法は、データ用パルス列のパルス区間に、パルス位置の同期を取るための同期用パルスを備えるので、パルス同期が取れた状態を維持することが容易であると共に、パルス同期を取る回路を簡素化することができる。

そして、このような構成のパルス同期回路及び受信装置は、データ用パルス列が備える同期用パルスが、第１の積分回路によって標準期間と進行期間と遅延期間とについてそれぞれ積分され、同期タイミング補正部によって、標準期間についての積分値が最大であった場合はパルス同期のタイミングが維持され、進行期間についての積分値が最大であった場合はパルス同期のタイミングが進められ、遅延期間についての積分値が最大であった場合はパルス同期のタイミングが遅延されるので、簡素な回路によって、パルス同期が取れた状態を維持することができる。

以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。

（第１実施形態）
図１は、本発明の一実施形態に係る通信方法に用いられる通信フレームの一例を示す図である。図１に示す通信フレームＰ１は、オンオフキーイング方式によって変調されており、通信フレームＰ１におけるパルス位置の同期を取るためのパルス同期用パルス列Ｐ２と、パルス同期後に通信フレームＰ１におけるビット位置の同期を取るためのビット同期用パルス列Ｐ３と、データを表すデータ用パルス列Ｐ４とを備えている。

図２は、データ用パルス列Ｐ４の構成の一例を示す図である。図２に示すデータ用パルス列Ｐ４は、データを表すためのパルス同士の最少の間隔であると共に、データを表すための一のパルス毎に付与される一定の時間であるパルス区間Ｐ４１に区分され、複数のパルス区間Ｐ４１、例えば１２７個のパルス区間Ｐ４１によって、１ビットのデータを表す１ビット区間Ｐ４２が構成されている。さらに各パルス区間Ｐ４１は、それぞれ複数の時間スロット、例えばｎ個の時間スロットに区分され、その各時間スロットに１、２、３、・・・、ｎとチャンネルが割り付けられている。

そして、オンオフキーイング方式による変調によって、予め定められた第１のチャンネル、例えばチャンネル１にデータを表すためのパルスＰ４３が配置されており、１ビット区間Ｐ４２が「１」を示す場合にはその１ビット区間Ｐ４２に含まれるパルス区間Ｐ４１のチャンネル１にパルスＰ４３が有り、１ビット区間Ｐ４２が「０」を示す場合にはその１ビット区間Ｐ４２に含まれるパルス区間Ｐ４１にはパルスＰ４３が無い。また、各パルス区間Ｐ４１には、第１のチャンネルとは異なる第２のチャンネル、例えばチャンネル２にパルス位置の同期を取るための同期用パルスＰ４４が配置される。また、パルス区間Ｐ４１の期間は、通信に要求される信頼性の程度に応じて定められるが、例えばパルス区間Ｐ４１は１００ｎｓｅｃ、１チャンネルの時間は１０ｎｓｅｃ、チャンネル数ｎは１０としてもよい。

なお、パルスＰ４３はパルス区間Ｐ４１のチャンネル１に配置され、同期用パルスＰ４４はパルス区間Ｐ４１のチャンネル２に配置される例に限られず、パルスＰ４３と同期用パルスＰ４４とは互いに異なるチャンネルに配置されていればよい。また、後述するように、１ビット区間Ｐ４２におけるパルスＰ４３が有る状態を「Ｈ」、パルスＰ４３が無い状態を「Ｌ」として、１ビットのデータをマンチェスタ符号によって表す構成としてもよい。

図３は、上述のような通信フレームＰ１を送信する送信装置の一例を示すブロック図である。図３に示す送信装置１は、送信データを作成するデータ生成器１１と、データ生成器１１で作成された送信データに基づいてパルスを発生し、通信フレームＰ１を生成するパルス生成器１２と、パルス生成器１２で生成されたパルスの帯域制限を行うバンドパスフィルタ（ＢＰＦ）１３と、バンドパスフィルタ１３から出力された送信パルスを放射する送信用アンテナ１４とを備えて構成される。

図４は、本発明の第１の実施形態に係る受信装置２、及び後述する受信装置２ｂ，２ｃ，２ｄの構成の一例を示すブロック図である。図４に示す受信装置２は、受信部の一例である受信用のアンテナ２１、受信信号を増幅する増幅器２２、受信信号を検波する検波器２３、高周波ノイズを除去する低域通過フィルタ（ＬＰＦ）２４、及びパルス同期回路２５を備えている。また、パルス同期回路２５は、データ用積分器２０１と、第１の積分回路である同期用積分器２０２と、タイミング制御部２０３と、パルス位置情報記憶部２０４と、データ復元部の一例に相当するＡＤ変換器２０５と、積分値記憶部２０６とを備えている。

データ用積分器２０１は、タイミング制御部２０３からの制御信号に従い、データを表すパルスＰ４３に応じた積分区間で、低域通過フィルタ２４から出力された信号を積分することにより、パルスＰ４３を積分した積分信号ＳＤをタイミング制御部２０３及びＡＤ変換器２０５へ出力する。

同期用積分器２０２は、タイミング制御部２０３からの制御信号に従い、同期用パルスＰ４４に応じた積分区間で、低域通過フィルタ２４から出力された信号を積分することにより、同期用パルスＰ４４を積分した積分信号ＳＳをタイミング制御部２０３及びＡＤ変換器２０５へ出力する。

パルス位置情報記憶部２０４は、例えばＲＯＭ（Read Only Memory）によって構成された記憶部で、通信フレームＰ１のフォーマットに従って、通信フレームＰ１におけるパルス同期用パルス列Ｐ２と、ビット同期用パルス列Ｐ３と、データ用パルス列Ｐ４と、パルス区間Ｐ４１におけるパルスＰ４３及び同期用パルスＰ４４との位置を示す位置情報が、予め記憶されている。

ＡＤ変換器２０５は、データ用積分器２０１から出力された積分信号ＳＤをデジタル値に変換し、受信装置２によって受信された復調信号として外部へ出力すると共に、同期用積分器２０２から出力された積分信号ＳＳをデジタル値に変換し、そのデジタル変換された積分値をタイミング制御部２０３からの制御信号に応じて例えばレジスタを用いて構成された積分値記憶部２０６へ記憶させる。

タイミング制御部２０３は、例えば同期を取るためのシーケンス動作を制御する順序回路やデータ用積分器２０１から得られた積分信号から同期タイミングを取得するためのコンパレータ等を備えて構成されており、パルス同期を行うパルス同期制御部２０７と、ビット同期を行うビット同期制御部２０８と、パルス同期のタイミングを補正する同期タイミング補正部の一例であるパルス同期補正制御部２０９とを備えている。

次に、上述のように構成された受信装置２の動作について説明する。まず、送信装置１のアンテナ１４から放射された信号、例えば通信フレームＰ１が、アンテナ２１によって受信され増幅器２２によって増幅され検波器２３によって例えば包絡線検波あるいはピーク検波により検波される。さらに、検波器２３によって検波された信号は、低域通過フィルタ２４によって高周波帯域の雑音成分が除去され、パルス同期回路２５におけるデータ用積分器２０１と同期用積分器２０２へ出力される。

パルス同期回路２５においては、受信信号とパルス同期を取るべくパルス同期制御部２０７によって、パルス同期用パルス列Ｐ２を検出するための制御信号が例えばデータ用積分器２０１へ出力され、データ用積分器２０１によって、パルス同期制御部２０７からの制御信号に応じたタイミングで低域通過フィルタ２４から出力された受信信号が積分される。そして、その積分信号ＳＤがパルス同期制御部２０７へフィードバックされ、積分信号ＳＤに基づきパルス同期制御部２０７によってパルス同期用パルス列Ｐ２が検出されることにより、アンテナ２１で受信された信号から、受信対象となるパルスを識別するためのタイミングであるパルス同期タイミングが取得される。

パルス同期タイミングは、パルス区間Ｐ４１においてオンオフキーイング方式による変調によって、データを表すパルスＰ４３が配置されるタイミング、例えばチャンネル１のタイミングである。

次に、ビット同期制御部２０８によって、パルス同期制御部２０７により同期されたパルス同期タイミングに基づき、ビット同期用パルス列Ｐ３を検出するための制御信号がデータ用積分器２０１へ出力され、データ用積分器２０１によって、ビット同期制御部２０８からの制御信号に応じたタイミングで低域通過フィルタ２４から出力された受信信号が積分される。そして、その積分信号ＳＤがビット同期制御部２０８へフィードバックされ、ビット同期制御部２０８によってその積分信号ＳＤに基づきビット同期用パルス列Ｐ３が検出されることによりビットを検出するためのビット同期タイミング、すなわちビット区間Ｐ４２のタイミングが取得され、ビット同期が確保される。

次に、パルス同期補正制御部２０９によって、データ用パルス列Ｐ４に基づいて、データの復元とパルス同期タイミングの補正を行うべく以下の動作が行われる。図５は、データ用パルス列Ｐ４の受信時において、データ用積分器２０１から出力される積分信号ＳＤと、同期用積分器２０２から出力される積分信号ＳＳとの一例を説明するための説明図である。なお、図５において、積分信号ＳＤは波形Ａによって、積分信号ＳＤが一定の閾値を超えた状態を「Ｈ」、積分信号ＳＤが一定の閾値に満たない状態を「Ｌ」で表し、積分信号ＳＳについては電圧波形を示している。

また、図５においてビット区間Ｐ４２は、積分信号ＳＤをマンチェスタ符号として扱うことにより、ビット区間Ｐ４２内で波形ＡがＬからＨへ変化した場合にビットデータ「１」を表し、ビット区間Ｐ４２内で波形ＡがＨからＬへ変化した場合にビットデータ「０」を表わす例を示している。なお、ビット区間Ｐ４２は、マンチェスタ符号を用いず、例えば波形ＡがＬの場合ビットデータ「０」を表わし、波形ＡがＨの場合ビットデータ「１」を表わす等、他の表現方法を用いてデータを表すものであってもよい。

また、サイクル期間Ｐ４５は、パルス同期補正制御部２０９によってパルス同期タイミングの補正が１サイクル分実行される時間で、例えば受信装置２における受信タイミングを生成する発振器の精度が４０ｐｐｍであるとすると、パルス同期タイミングのずれを１チャンネルの１／２以下に維持するためには、データ用パルス列Ｐ４において、サイクル期間Ｐ４５を１２５μｓｅｃ以下にして、１２５μｓｅｃ以下の間隔で同期補正が実行される構成とすることが望ましい。

まず、パルス同期補正制御部２０９によって、パルス位置情報記憶部２０４からパルスＰ４３及び同期用パルスＰ４４の位置情報が読み出される。そして、パルス同期補正制御部２０９によって、その位置情報に基づきパルス同期制御部２０７で取得されたパルス同期タイミングとビット同期制御部２０８で取得されたビット同期タイミングとに応じた制御信号がデータ用積分器２０１及び同期用積分器２０２へ出力される。

そうすると、パルス同期補正制御部２０９からの制御信号に応じて、データ用積分器２０１によって、低域通過フィルタ２４から出力された受信信号のチャンネル１が積分されてＡＤ変換器２０５へ出力され、ＡＤ変換器２０５によって、デジタル値に変換され、データが復元された復調信号が外部へ出力される。

この場合、まず、ビット区間Ｐ４２が「１」を示す場合、パルス同期補正制御部２０９からの制御信号に応じて、ＡＤ変換器２０５によってビット区間Ｐ４２の期間中例えばチャンネル１が積分されることにより、積分信号ＳＤが上昇し、予め設定された所定の閾値を超えて積分信号ＳＤの波形ＡがＬからＨへ変化することにより当該ビット区間Ｐ４２から「１」が検出される。一方、ビット区間Ｐ４２が「０」を示す場合、パルス同期補正制御部２０９からの制御信号に応じて、ＡＤ変換器２０５によってビット区間Ｐ４２の期間中例えばチャンネル１が積分されることにより、積分信号ＳＤが低下し、予め設定された所定の閾値を下回り、積分信号ＳＤの波形ＡがＬからＨへ変化することにより当該ビット区間Ｐ４２から「０」が検出される。

また、このようにしてビット区間Ｐ４２からビット情報「０」及び「１」を取得することができるので、ＲＮ符号の生成回路を必要とせず、受信装置２の回路を簡素化することができる。

図６は、パルス同期補正制御部２０９による同期補正動作を説明するためのフローチャートである。まず、ステップＳ１において、パルス同期補正制御部２０９によって、パルス位置情報記憶部２０４から読み出された同期用パルスＰ４４の位置情報に基づいて、パルス同期補正制御部２０９によって、同期用積分器２０２の積分タイミングが設定される（ステップＳ１）。

具体的には、まず、パルス同期補正制御部２０９によって、同期用パルスＰ４４のチャンネル、例えばチャンネル２に対応する期間である標準期間Ｐを例えば１チャンネルの期間の１／２の時間だけ進めた進行期間Ｅが、同期用積分器２０２の積分期間として設定される。この場合、標準期間Ｐは、現状のパルス同期タイミングに対応し、進行期間Ｅは現状のパルス同期タイミングより１チャンネルの１／２の時間だけ進んだ時間に対応している。

そして、同期用積分器２０２によって、所定の期間、例えばサイクル期間Ｐ４５の１／３の期間、進行期間Ｅについて受信信号が積分され、その積分信号ＳＳがＡＤ変換器２０５によってＡＤ変換されて得られた積分値が、進行期間Ｅについての積分値である進行積分値Ｓｅとして積分値記憶部２０６に記憶される（ステップＳ２）。

次に、再びステップＳ１へ移行して（ステップＳ３でＮＯ）、パルス同期補正制御部２０９によって、標準期間Ｐが同期用積分器２０２の積分期間として設定される。そして、同期用積分器２０２によって、標準期間Ｐについて受信信号が積分され、その積分信号ＳＳがＡＤ変換器２０５によってＡＤ変換されて得られた積分値が、標準期間Ｐについての積分値である標準積分値Ｓｐとして積分値記憶部２０６に記憶される（ステップＳ２）。

次に、再びステップＳ１へ移行して（ステップＳ３でＮＯ）、パルス同期補正制御部２０９によって、標準期間Ｐを例えば１チャンネルの時間の１／２の時間だけ遅延させた遅延期間Ｌが、同期用積分器２０２の積分期間として設定される。そして、同期用積分器２０２によって、例えばサイクル期間Ｐ４５の１／３の期間、遅延期間Ｌについて受信信号が積分され、その積分信号ＳＳがＡＤ変換器２０５によってＡＤ変換されて得られた積分値が、遅延期間Ｌについての積分値である遅延積分値Ｓｌとして積分値記憶部２０６に記憶される（ステップＳ２）。

次に、進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌが積分値記憶部２０６に記憶されたのでステップＳ４へ移行し（ステップＳ３でＹＥＳ）、パルス同期補正制御部２０９によって、積分値記憶部２０６から進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌが読み出され、その最大値が判定される（ステップＳ４）。

この場合、標準期間Ｐ、進行期間Ｅ、及び遅延期間Ｌのうち積分値が最大になるタイミングが現在の同期用パルスＰ４４が配置されているチャンネル、例えばチャンネル２におけるパルス位置のタイミングであると考えられるので、当該積分値が最大になるタイミングに基づき、パルス同期タイミング、すなわちチャンネル１に対応する時間をデータ用積分器２０１の積分期間として設定することにより、パルス同期が取られる。

具体的には、まず、パルス同期補正制御部２０９によって、標準期間Ｐの積分値が最大であった場合は現状のパルス同期タイミングが維持され（ステップＳ５）、進行期間Ｅの積分値が最大であった場合は現状のパルス同期タイミングは適正なパルス同期タイミング（受信対象のパルスＰ４３がチャンネル１に存在するタイミング）から遅れていると推定されるので、パルス同期タイミングが例えば１チャンネルの１／２の時間だけ進められ（ステップＳ６）、遅延期間Ｌの積分値が最大であった場合は現状のパルス同期タイミングは適正なパルス同期タイミングから進んでいると推定されるので、パルス同期タイミングが例えば１チャンネルの１／２の時間だけ遅延され（ステップＳ７）、再びステップＳ１〜Ｓ７の処理が繰り返される。

図５において、タイミングＴ１は遅延期間Ｌの積分値が最大であった場合を示しており、タイミングＴ２，Ｔ３はパルス同期タイミングが遅延期間Ｌに対応するタイミングに変更されることにより補正された状態を示している。

以上、ステップＳ１〜Ｓ７の処理により、データ用パルス列Ｐ４において、ビット区間Ｐ４２毎に設けられている同期用パルスＰ４４を用いてパルス同期タイミングを補正することができるので、長時間にわたってパルス同期が取れた状態を維持することができる。また、パルス同期タイミングを補正するためにＲＮ符号の生成回路を必要としないので、回路構成も簡素である。

（第２実施形態）
次に、本発明の第２の実施形態に係る受信装置について説明する。図７は、本発明の第２の実施形態に係る受信装置２ａの構成の一例を示すブロック図である。図４に示す受信装置２と図７に示す受信装置２ａとでは、下記の点で異なる。すなわち、図７に示す受信装置２ａは、進行積分回路の一例である同期用進行積分器２１０と、遅延積分回路の一例である同期用遅延積分器２１１とをさらに備え、積分値記憶部２０６を備えない。その他の構成は図４に示す受信装置２と同様であるのでその説明を省略し、以下、図７に示す受信装置２ａの動作について説明する。

まず、パルス同期制御部２０７及びビット同期制御部２０８の動作と、パルス同期補正制御部２０９ａのデータ受信動作は図４に示す受信装置２と同様であるのでその説明を省略し、パルス同期タイミングの補正動作について説明する。まず、データ用パルス列Ｐ４を受信する際に、パルス同期補正制御部２０９ａによって、進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌがそれぞれ同期用進行積分器２１０、標準積分回路の一例である同期用積分器２０２、及び同期用遅延積分器２１１に積分期間として設定される。

図８は、同期用進行積分器２１０、同期用積分器２０２、及び同期用遅延積分器２１１から出力される積分信号ＳＥ，ＳＰ，ＳＬの一例を示す図である。図８に示すように、データ用パルス列Ｐ４に基づいて低域通過フィルタ２４から出力された受信信号が、同期用進行積分器２１０、同期用積分器２０２、及び同期用遅延積分器２１１によって並行して積分され、その積分信号ＳＥ，ＳＰ，ＳＬがＡＤ変換器２０５へ出力される。

そして、その積分信号ＳＥ，ＳＰ，ＳＬがＡＤ変換器２０５によってそれぞれＡＤ変換され、進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌについての積分値である進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌがそれぞれパルス同期補正制御部２０９ａへ出力される。

さらに、パルス同期補正制御部２０９ａによって、図６におけるステップＳ４〜Ｓ７と同様にして、標準期間Ｐの積分値が最大であった場合は現状のパルス同期タイミングが維持され、進行期間Ｅの積分値が最大であった場合は現状のパルス同期タイミングは適正なパルス同期タイミング（受信対象のパルスＰ４３がチャンネル１に存在するタイミング）から遅れていると推定されるので、パルス同期タイミングが例えば１チャンネルの１／２の時間だけ進められ、遅延期間Ｌの積分値が最大であった場合は現状のパルス同期タイミングは適正なパルス同期タイミングから進んでいると推定されるので、パルス同期タイミングが例えば１チャンネルの１／２の時間だけ遅延される。

これにより、データ用パルス列Ｐ４において、ビット区間Ｐ４２毎に設けられている同期用パルスＰ４４を用いてパルス同期タイミングを補正することができるので、長時間にわたってパルス同期が取れた状態を維持することができる。また、進行期間Ｅ、標準期間Ｐ、遅延期間Ｌについての積分が、同期用進行積分器２１０、同期用積分器２０２、及び同期用遅延積分器２１１によって並行して実行されるので、進行期間Ｅ、標準期間Ｐ、遅延期間Ｌについての積分を逐次実行する図４に示す受信装置２よりも、パルス同期タイミングの補正処理を高速化することができる。

（第３実施形態）
次に、本発明の第３の実施形態に係る受信装置２ｂについて説明する。本発明の第３の実施形態に係る受信装置２ｂは、図４に示す受信装置２と同様に構成されており、図４で示される。図４に示す受信装置２ｂは、受信装置２とは、パルス同期補正制御部２０９ｂの動作が異なる。その他の構成は図４に示す受信装置２と同様であるのでその説明を省略し、以下、図４に示す受信装置２ｂの動作について説明する。

上述の図４に示す受信装置２では、進行期間Ｅ、標準期間Ｐ、遅延期間Ｌについての積分値が最大となるタイミングが現在のパルス位置であると推定し、該当する期間に対応するタイミングをパルス同期タイミングとすることで、パルス同期タイミングの補正を行っている。

一方、図４に示す本実施形態に係る受信装置２ｂでは、パルス同期補正制御部２０９ｂは、進行期間Ｅ、標準期間Ｐ、遅延期間Ｌについて、逐次、例えばサイクル期間Ｐ４５の１／３の期間ずつ、積分を行った積分値である進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルに応じてパルス同期タイミングの補正を行う補正量を変化させることにより、パルス同期タイミングの微調整を行うものである。補正量は、例えば、進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルの組み合わせパターンに応じて予め設定しておくことにより、進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルに応じたパルス同期タイミングの補正量が得られる。

図９は、進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルに応じたパルス同期タイミングの補正量の一例を示す表形式の説明図である。図９において、「積分値」の欄における進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルは、例えば高、中、低の３段階の閾値と比較することにより、高い閾値レベル以上の積分値を二重丸、中の閾値レベル以上で高い閾値レベル未満の積分値を丸、低い閾値レベル以上で中の閾値レベル未満の積分値を三角、低い閾値レベル未満の積分値を×で表している。また、「タイミング」の欄は、積分値が最大となった積分期間を示している。

そして、「方向」の欄は、「−」が進み方向にパルス同期タイミングを補正することを示し、「＋」が遅延方向にパルス同期タイミングを補正することを示している。さらに、「変化量×Δｔ」の欄は、補正量が、タイミング補正の最小単位Δｔの何倍であるかを示している。この場合、最小単位Δｔは、標準期間Ｐより短い期間、例えば標準期間Ｐの１／６、すなわち１チャンネルの時間スロットの１／６にされている。また、図９における参照符Ｂは、同期用パルスＰ４４が標準期間Ｐの中央位置に有る場合の積分値を示し、参照符Ｃは、同期用パルスＰ４４が進行期間Ｅの中央位置に有る場合の積分値を示し、参照符Ｄは、同期用パルスＰ４４が遅延期間Ｌの中央位置に有る場合の積分値を示している。

図１０は、図４に示す受信装置２ｂの動作を説明するためのタイミング図である。図１０（ａ）は、同期用パルスＰ４４が、標準期間Ｐの中央位置から遅れ方向にずれている場合、すなわちパルス同期タイミングが実際のパルスよりも進んでいる場合を示している。図１０において、進行期間Ｅは１チャンネルの時間の１／２だけ標準期間Ｐよりも進み、遅延期間Ｌは１チャンネルの時間の１／２だけ標準期間Ｐよりも遅延するように設定されている例を示している。

そして、データ用パルス列Ｐ４において、例えば図１０（ａ）に示すように、同期用パルスＰ４４が標準期間Ｐの中央位置から遅れ方向にずれている場合、図９に参照符Ｅで示すように、パルス同期補正制御部２０９ｂによって、進行積分値Ｓｅとして低い閾値レベル未満の積分値（×印）が得られ、標準積分値Ｓｐとして高い閾値レベル以上の積分値（二重丸印）が得られ、遅延積分値Ｓｌとして中の閾値レベル以上で高い閾値レベル未満の積分値（丸印）が得られる結果、図１０（ｂ）に示すように、パルス同期補正制御部２０９ｂによって、パルス同期タイミングが「＋」方向、すなわち遅延方向にΔｔ×１の時間だけ補正される。

これにより、進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルに基づいて、パルス同期タイミングの補正量が増減されるので、パルス同期タイミングの補正精度を向上させることができる。

（第４実施形態）
次に、本発明の第４の実施形態に係る受信装置２ｃについて説明する。本発明の第４の実施形態に係る受信装置２ｃは、図４に示す受信装置２と同様に構成されており、図４で示される。図４に示す受信装置２ｃは、受信装置２とは、パルス同期補正制御部２０９ｃの動作が異なる。その他の構成は図４に示す受信装置２と同様であるのでその説明を省略し、以下、図４に示す受信装置２ｃの動作について説明する。

図１１は、図４に示す受信装置２ｃの動作を説明するための説明図である。図４に示す受信装置２ｃにおいて、パルス同期補正制御部２０９ｃは、図４に示す受信装置２と同様にしてパルス同期タイミングの補正を行った後、さらにパルス同期タイミングを微調整する微調整モードＦを有する。

図１２は、微調整モードＦにおけるパルス同期補正制御部２０９ｃの制御動作を説明するための説明図である。微調整モードＦにおいて、パルス同期補正制御部２０９ｃによって、例えばチャンネル１に対応する期間である積分期間ｔｓが同期用積分器２０２に設定され、同期用積分器２０２によって積分期間ｔｓについての積分信号ＳＳがパルス同期補正制御部２０９ｃへ出力される。そして、パルス同期補正制御部２０９によって、その積分信号ＳＳが予め設定されたパルスの有無を判定するための所定の判定閾値を超えているか否かが判定される。これにより、パルス同期補正制御部２０９ｃによって、積分期間ｔｓに同期用パルスＰ４４があるか否かが判定される。

まず、図１２（ａ）に示す初期状態においては、積分期間ｔｓは標準期間Ｐと一致している。次に、パルス同期補正制御部２０９ｃによって、同期用パルスＰ４４の位置を探索するべく同期用積分器２０２による積分信号ＳＳが判定閾値以下、すなわち積分期間ｔｓに同期用パルスＰ４４がなくなるまで積分期間ｔｓのタイミングが例えば進み方向に変更される。図１２（ｂ）に示す例では、単位時間Δｔ₂だけ、積分期間ｔｓのタイミングが例えば進み方向に変更される。単位時間Δｔ₂は、パルス同期タイミングを微調整するための最小単位時間であり、例えば積分期間ｔｓすなわち各チャンネルの時間スロットの１／ｎにされており、図１２に示す例では、積分期間ｔｓの１／３にされている。

そして、パルス同期補正制御部２０９ｃによって積分期間ｔｓに同期用パルスＰ４４がなくなったことが検出されると、パルス同期補正制御部２０９ｃによって、ｎ／２を切り上げて整数にした数と単位時間Δｔ₂とを乗じた時間、図１２（ｃ）においてはΔｔ₂×２、だけ、積分期間ｔｓが図１２（ｂ）と逆方向、すなわち遅れ方向に変更される。そうすると、積分期間ｔｓの中央位置に同期用パルスＰ４４が位置することとなるので、パルス同期補正制御部２０９ｃによって、同期用パルスＰ４４に対応するチャンネル２が当該積分期間ｔｓと一致するように、データを表すパルスＰ４３を取得するタイミングであるパルス同期タイミングが変更される。

これにより、同期用パルスＰ４４が標準期間Ｐの中央位置に位置するタイミングが探索され、当該探索されたタイミングに基づいてパルス同期タイミングが補正されるので、パルス同期タイミングの補正精度を向上させることができる。

なお、図１２においては、同期用パルスＰ４４を一方向に探索する例を示したが、図１３に示すように、進み、遅れの２方向について交互に探索するようにしてもよい。図１３において、まず、図１３（ａ）に示す初期状態では、積分期間ｔｓ内に同期用パルスＰ４４があるが、積分期間ｔｓの中央位置からは同期用パルスＰ４４がずれている可能性がある。そこで、例えば図１３（ｂ）に示すように、パルス同期補正制御部２０９ｃによって、まず、積分期間ｔｓがΔｔ₂×１の時間だけ進められる。図１３（ｂ）のタイミングでは積分期間ｔｓ内に同期用パルスＰ４４があるので、図１３（ｃ）に示すように、パルス同期補正制御部２０９ｃによって積分期間ｔｓがΔｔ₂×２の時間だけ遅延され、すなわち図１３（ａ）に示す初期状態からΔｔ₂×１の時間だけ遅延される。

次に、図１３（ｃ）のタイミングでは積分期間ｔｓ内に同期用パルスＰ４４があるので、図１３（ｄ）に示すように、パルス同期補正制御部２０９ｃによって積分期間ｔｓがΔｔ₂×３の時間だけ進められ、すなわち図１３（ａ）に示す初期状態からΔｔ₂×２の時間だけタイミングが進められる。そうすると、積分期間ｔｓ内に同期用パルスＰ４４がないので、パルス同期補正制御部２０９ｃによって積分期間ｔｓに同期用パルスＰ４４がなくなったことが検出され、ｎ／２を切り上げて整数にした数と単位時間Δｔ₂とを乗じた時間、すなわちΔｔ₂×２だけ、積分期間ｔｓが遅れ方向に変更される。そうすると、積分期間ｔｓの中央位置に同期用パルスＰ４４が位置することとなるので、パルス同期補正制御部２０９ｃによって、同期用パルスＰ４４に対応するチャンネル２が当該積分期間ｔｓと一致するように、パルスＰ４３のタイミングであるパルス同期タイミングが変更される。

これにより、パルスＰ４４が標準期間Ｐの中央位置に位置するタイミングが探索され、当該探索されたタイミングに基づいてパルス同期タイミングが補正されるので、パルス同期タイミングの補正精度を向上させることができる。また、進み、遅れの２方向について交互にパルスＰ４４のタイミングが探索されるので、パルスＰ４４が標準期間Ｐの中央位置から進んでいる場合、及び遅れている場合のいずれであっても、略同等の時間でパルスＰ４４のタイミングを探索することができる。

（第５実施形態）
図１４は、本発明の一実施形態に係る通信方法に用いられるデータ用パルス列の構成の一例を示す図である。図１４に示すデータ用パルス列Ｐ４ａは、図２に示すデータ用パルス列Ｐ４とは、パルス区間Ｐ４１において、チャンネル１にデータを表すパルスＰ４３が無い場合にのみ、チャンネル２に同期用パルスＰ４４を備える点で異なる。すなわち、データ「１」を表すビット区間Ｐ４２に含まれるパルス区間Ｐ４１には、例えばチャンネル１にパルスＰ４３が配置される一方、チャンネル２には同期用パルスＰ４４は配置されない。また、データ「０」を表すビット区間Ｐ４２に含まれるパルス区間Ｐ４１には、例えばチャンネル１にはパルスＰ４３が配置されない一方、チャンネル２には同期用パルスＰ４４が配置される。以降、チャンネル１にのみパルスＰ４３が配置されたパルス区間Ｐ４１をパルス区間ＰＨ、チャンネル２にのみ同期用パルスＰ４４が配置されたパルス区間Ｐ４１をパルス区間ＰＬと称する。

なお、パルスＰ４３はパルス区間Ｐ４１のチャンネル１に配置され、同期用パルスＰ４４はパルス区間Ｐ４１のチャンネル２に配置される例に限られず、パルスＰ４３と同期用パルスＰ４４とは互いに異なるチャンネルに配置されていればよい。

次に、本発明の第５の実施形態に係る受信装置２ｄについて説明する。本発明の第５の実施形態に係る受信装置２ｄは、図４に示す受信装置２と同様に構成されており、図４で示される。図４に示す受信装置２ｄは、受信装置２とは、パルス同期補正制御部２０９ｄの動作が異なる。その他の構成は図４に示す受信装置２と同様であるのでその説明を省略し、以下、図４に示す受信装置２ｄの動作について説明する。

図１５は、データ用パルス列Ｐ４ａの受信時において、データ用積分器２０１から出力される積分信号ＳＤと、同期用積分器２０２から出力される積分信号ＳＳとの一例を説明するための説明図である。図１５は、図８と同様に積分信号ＳＤをマンチェスタ符号として扱う例を示している。図１５において、「１」を示すビット区間Ｐ４２は、前半がパルス区間ＰＬ、後半がパルス区間ＰＨで構成され、「０」を示すビット区間Ｐ４２は、前半がパルス区間ＰＨ、後半がパルス区間ＰＬで構成されている。

図４に示す受信装置２ｄは、上述の受信装置２とは、以下の点で動作が異なる。すなわち、図４に示すパルス同期補正制御部２０９ｄは、図１４に示すデータ用パルス列Ｐ４ａにおいて、同期用パルスＰ４４を含むパルス区間ＰＬを受信した場合のみ、図６に示すパルス同期補正処理を行う。

これにより、データ用パルス列Ｐ４ａに含まれるパルス区間ＰＬを受信した場合に、パルス区間ＰＬに含まれる同期用パルスＰ４４を用いてパルス同期タイミングを補正することができる。この場合、積分信号ＳＤをマンチェスタ符号として用いれば、ビット区間Ｐ４２毎にパルス区間ＰＬが含まれるので、長時間にわたってパルス同期が取れた状態を維持することができる。

また、図１４に示すデータ用パルス列Ｐ４ａは、図２に示すデータ用パルス列Ｐ４よりもパルス区間ＰＨに含まれるパルスの数が少ないので、送信装置１と受信装置２ｄとの間におけるデータ用パルス列Ｐ４ａを送受信するための消費電力を低減することができる。

なお、積分信号ＳＤをマンチェスタ符号とする例に限られず、例えばパルス区間ＰＬをビットデータ「０」、パルス区間ＰＬをビットデータ「１」として、ＮＲＺ（Non Return to Zero）方式でデータを表すようにしてもよい。この場合、例えば受信装置２における受信タイミングを生成する発振器の精度に起因するパルス同期タイミングのずれを１チャンネルの１／２以下に維持するべく、一定の時間間隔以下、例えば１２５μｓｅｃ以下の間隔で、送信装置１からパルス区間ＰＬに相当するビットデータ「０」を送信することが望ましい。

（第６実施形態）
次に、本発明の第６の実施形態に係る受信装置２ｅについて説明する。図１６は、本発明の第６の実施形態に係る受信装置２ｅの構成の一例を示すブロック図である。図４に示す受信装置２ｄと図１６に示す受信装置２ｅとでは、下記の点で異なる。すなわち、図１６に示す受信装置２ｅは、同期用積分器２０２の代わりに第２の積分回路の一例である第１同期用積分器２１２と第１の積分回路の一例である第２同期用積分器２１３とを備える。また、パルス同期補正制御部２０９ｅの動作が異なる。

第１同期用積分器２１２は、図１４に示すデータ用パルス列Ｐ４ａにおいて、パルス同期補正制御部２０９ｅからの制御信号に応じて、パルス区間ＰＨのパルスＰ４３に割り当てられたチャンネル、例えばチャンネル１を進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌについて逐次積分し、その積分信号ＳＳＡをＡＤ変換器２０５へ出力する。第２同期用積分器２１３は、図１４に示すデータ用パルス列Ｐ４ａにおいて、パルス同期補正制御部２０９ｅからの制御信号に応じて、パルス区間ＰＬの同期用パルスＰ４４に割り当てられたチャンネル、例えばチャンネル２を進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌについて逐次積分し、その積分信号ＳＳＢをＡＤ変換器２０５へ出力する。

その他の構成及び、データの受信動作は図４に示す受信装置２ｄと同様であるのでその説明を省略し、以下、図１６に示す受信装置２ｅのパルス同期タイミングの補正動作について説明する。

図１６に示す受信装置２ｅでは、図４に示す受信装置２ｄと同様に、図１４に示すデータ用パルス列Ｐ４ａが用いられる。図１７は、データ用パルス列Ｐ４ａの受信時において、データ用積分器２０１から出力される積分信号ＳＤと、第１同期用積分器２１２から出力される積分信号ＳＳＡと、第２同期用積分器２１３から出力される積分信号ＳＳＢとの一例を示す説明図である。図１７は、図５と同様に積分信号ＳＤをマンチェスタ符号として扱う例を示しており、「１」を示すビット区間Ｐ４２は前半がパルス区間ＰＬ、後半がパルス区間ＰＨで構成され、「０」を示すビット区間Ｐ４２は前半がパルス区間ＰＨ、後半がパルス区間ＰＬで構成されている。

図１６に示す受信装置２ｅは、上述の受信装置２ｄとは、以下の点で動作が異なる。すなわち、図１６に示す受信装置２ｅは、図１４に示すデータ用パルス列Ｐ４ａにおいて、パルスＰ４３を有するパルス区間ＰＨは、パルス同期補正制御部２０９ｅからの制御信号に応じて第１同期用積分器２１２によってパルスＰ４３が進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌについて積分され、パルス同期補正制御部２０９ｅによって、図６に示すパルス同期補正処理と同様の動作によりパルス同期タイミングの補正が行われる。一方、図１４に示すデータ用パルス列Ｐ４ａにおいて、同期用パルスＰ４４を有するパルス区間ＰＬについては、パルス同期補正制御部２０９ｅからの制御信号に応じて第２同期用積分器２１３によって同期用パルスＰ４４が進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌについて積分され、パルス同期補正制御部２０９ｅによって、図６に示すパルス同期補正処理と同様の動作によりパルス同期タイミングの補正が行われる。

これにより、パルス区間ＰＬのみならず、パルス区間ＰＨを受信した場合においても、パルス区間ＰＨに含まれるパルスＰ４３を用いてパルス同期タイミングを補正することができるので、長時間にわたってパルス同期が取れた状態を維持することができる。また、この場合、上述のＮＲＺ方式でデータを表す場合であってもデータの内容に関わらずパルス同期タイミングの補正を行うことができるので、例えばビットデータ「１」が連続するためにパルス区間ＰＨが連続し、同期用パルスＰ４４が受信されない場合であってもパルス同期タイミングを補正することができる。

（第７実施形態）
次に、本発明の第７の実施形態に係る受信装置２ｆについて説明する。図１８は、本発明の第７の実施形態に係る受信装置２ｆの構成の一例を示すブロック図である。図１６に示す受信装置２ｅと図１８に示す受信装置２ｆとでは、下記の点で異なる。すなわち、図１８に示す受信装置２ｆは、第１同期用積分器２１２と第２同期用積分器２１３との代わりに同期用積分器２１４を備える。また、パルス同期補正制御部２０９ｆの動作が異なる。

同期用積分器２１４は、図１４に示すデータ用パルス列Ｐ４ａにおいて、パルス同期補正制御部２０９ｅからの制御信号に応じて、パルス区間ＰＨのパルスＰ４３に割り当てられたチャンネル、例えばチャンネル１と、パルス区間ＰＬの同期用パルスＰ４４に割り当てられたチャンネル、例えばチャンネル２とを合わせた期間について、進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌについて逐次積分し、その積分信号ＳＳＣをＡＤ変換器２０５へ出力する。

その他の構成及び、データの受信動作は図１６に示す受信装置２ｅと同様であるのでその説明を省略し、以下、図１８に示す受信装置２ｆのパルス同期タイミングの補正動作について説明する。

図１８に示す受信装置２ｆでは、図１６に示す受信装置２ｅと同様に、図１４に示すデータ用パルス列Ｐ４ａが用いられる。図１９は、データ用パルス列Ｐ４ａの受信時において、データ用積分器２０１から出力される積分信号ＳＤと、同期用積分器２１４から出力される積分信号ＳＳＣとの一例を示す説明図である。図１９は、図１７と同様に積分信号ＳＤをマンチェスタ符号として扱う例を示しており、「１」を示すビット区間Ｐ４２は前半がパルス区間ＰＬ、後半がパルス区間ＰＨで構成され、「０」を示すビット区間Ｐ４２は前半がパルス区間ＰＨ、後半がパルス区間ＰＬで構成されている。

図１８に示す受信装置２ｆは、図１６に示す受信装置２ｅとは、以下の点で動作が異なる。すなわち、図１８に示す受信装置２ｆは、図１４に示すデータ用パルス列Ｐ４ａにおいて、パルス同期補正制御部２０９ｆからの制御信号に応じて、同期用積分器２１４によってパルス区間ＰＨのパルスＰ４３に割り当てられたチャンネル例えばチャンネル１と、パルス区間ＰＬの同期用パルスＰ４４に割り当てられたチャンネル例えばチャンネル２とを合わせた期間について積分が行われ、パルス同期補正制御部２０９ｆによって図６に示すパルス同期補正処理と同様の動作によって、パルス同期タイミングの補正が行われる。

そうすると、パルス区間ＰＬには同期用パルスＰ４４のみが配置され、パルス区間ＰＨにはパルスＰ４３のみが配置されているから、同期用積分器２１４によって、パルス区間ＰＬでは同期用パルスＰ４４が進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌについて積分され、パルス区間ＰＨではパルスＰ４３が進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌについて積分される。そして、これら同期用積分器２１４により得られた積分値に基づいて、パルス同期補正制御部２０９ｅによって図６に示すパルス同期補正処理と同様の動作によりパルス同期タイミングの補正が行われる。

これにより、パルス区間ＰＬ，ＰＨのいづれにおいてもパルス同期タイミングを補正することができるので、長時間にわたってパルス同期が取れた状態を維持することができる。また、この場合、上述のＮＲＺ方式でデータを表す場合、データの内容に関わらずパルス同期タイミングの補正を行うことができるので、例えばビットデータ「１」が連続するためにパルス区間ＰＨが連続し、同期用パルスＰ４４が受信されない場合であってもパルス同期タイミングを補正することができる。

また、一つの同期用積分器２１４によって、データ用パルス列Ｐ４ａのすべての区間についてパルス同期タイミングを補正することができるので、図１６に示す受信装置２ｅよりも積分器の数を低減することができる。

なお、図４に示す受信装置２ｂ，２ｃ，２ｄ、図１６に示す受信装置２ｅ、図１８に示す受信装置２ｆにおいて、一つの同期用の積分器で進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌについて逐次積分を行って進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌを取得する例を示したが、図７に示す受信装置２ａと同様に、同期用の積分器毎に三つの積分器を用いて進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌを並行して取得する構成としてもよい。

本発明の一実施形態に係る通信方法に用いられる通信フレームの一例を示す図である。 図１に示すデータ用パルス列の区間構成の一例を示す図である。 図１に示す通信フレームを送信する送信装置の一例を示すブロック図である。 本発明の第１、第３、第４、及び第５の実施形態に係る受信装置の構成の一例を示すブロック図である。 本発明の第１の実施形態に係る積分器の動作を説明するための説明図である。 本発明の一実施形態に係るパルス同期補正制御部の動作を説明するためのフローチャートである。 本発明の第２の実施形態に係る受信装置の構成の一例を示すブロック図である。 図７に示す積分器の動作を説明するための説明図である。 本発明の第３の実施形態に係る進行積分値、標準積分値、及び遅延積分値のレベルに応じたパルス同期タイミングの補正量の一例を示す表形式の説明図である。 本発明の第３の実施形態に係る受信装置の動作を説明するための説明図である。 本発明の第４の実施形態に係る受信装置の動作を説明するための説明図である。 本発明の第４の実施形態に係る受信装置の動作を説明するための説明図である。 本発明の第４の実施形態に係る受信装置の動作を説明するための説明図である。 本発明の一実施形態に係る通信方法に用いられるデータ用パルス列の構成の一例を示す図である。 本発明の第４の実施形態に係る受信装置の動作を説明するための説明図である。 本発明の第６の実施形態に係る受信装置の構成の一例を示すブロック図である。 図１６に示す受信装置の動作を説明するための説明図である。 本発明の第７の実施形態に係る受信装置の構成の一例を示すブロック図である。 図１８に示す受信装置の動作を説明するための説明図である。 背景技術に係る受信装置の構成を示すブロック図である。 背景技術に係る受信装置の動作を説明するための説明図である。

符号の説明

１ 送信装置
２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ 受信装置
２１ アンテナ
２２ 増幅器
２３ 検波器
２４ 低域通過フィルタ
２５ パルス同期回路
２０１ データ用積分器
２０２ 同期用積分器
２０３ タイミング制御部
２０４ パルス位置情報記憶部
２０５ ＡＤ変換器
２０６ 積分値記憶部
２０７ パルス同期制御部
２０８ ビット同期制御部
２０９，２０９ａ〜２０９ｆ パルス同期補正制御部
２１０ 同期用進行積分器
２１１ 同期用遅延積分器
２１２，２１３，２１４ 同期用積分器
Ｆ 微調整モード
Ｄ 参照符
Ｐ１ 通信フレーム
Ｐ２ パルス同期用パルス列
Ｐ３ ビット同期用パルス列
Ｐ４，Ｐ４ａ データ用パルス列
Ｐ４１ パルス区間
Ｐ４２ ビット区間
Ｐ４３ パルス
Ｐ４４ 同期用パルス
Ｐ４５ サイクル期間

Claims (11)

1. オンオフキーイング方式により変調されたパルス列によってデータを表すデータ用パルス列を備えた通信フレームを用いて通信を行う通信方法であって、
   前記データ用パルス列は、データを表すための一のパルス毎に付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、前記チャンネルのうちいずれかである第１のチャンネルにおけるパルスの有無によってデータを表すと共に、前記第１のチャンネルとは異なる第２のチャンネルに前記データ用パルス列におけるパルス位置の同期を取るための同期用パルスを備えることを特徴とする通信方法。
2. 前記データ用パルス列は、前記パルス区間において前記第１のチャンネルにパルスが無い場合にのみ前記第２のチャンネルに前記同期用パルスを備えることを特徴とする請求項１に記載の通信方法。
3. オンオフキーイング方式により変調されたパルス列によってデータを表すデータ用パルス列を備え、前記データ用パルス列は、一のパルス毎に付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、前記複数のチャンネルのうちいずれかである第１のチャンネルにおけるパルスの有無によってデータを表すと共に、前記第１のチャンネルとは異なる第２のチャンネルに前記データ用パルス列におけるパルス位置の同期を取るための同期用パルスを備えるものである通信フレームを受信してパルス同期を行うパルス同期回路であって、
   前記データ用パルス列を、前記第２のチャンネルについて、当該チャンネルに対応する期間である標準期間と前記標準期間を進めた進行期間と前記標準期間を遅延させた遅延期間とについてそれぞれ積分する第１の積分回路と、
   前記第１の積分回路による、前記標準期間についての積分値が最大であった場合は前記パルス同期のタイミングを維持し、前記進行期間についての積分値が最大であった場合は前記パルス同期のタイミングを進ませ、前記遅延期間についての積分値が最大であった場合は前記パルス同期のタイミングを遅延させることにより前記パルス同期のタイミングを補正する同期タイミング補正部と、
   を備えることを特徴とするパルス同期回路。
4. 前記第１の積分回路による積分値を記憶する積分値記憶部をさらに備え、
   前記第１の積分回路は、前記データ用パルス列を、前記第２のチャンネルにおける標準期間と進行期間と遅延期間とについて、逐次それぞれ積分を行いその積分値をそれぞれ前記積分値記憶部に記憶させるものであり、
   前記同期タイミング補正部は、前記積分値記憶部に記憶された各期間についての積分値に基づいて、前記補正を行うものであることを特徴とする請求項３記載のパルス同期回路。
5. 前記第１の積分回路は、
   前記データ用パルス列を、前記第２のチャンネルにおける標準期間について積分する標準積分回路と、
   前記データ用パルス列を、前記第２のチャンネルにおける進行期間について積分する進行積分回路と、
   前記データ用パルス列を、前記第２のチャンネルにおける遅延期間について積分する遅延積分回路と、
   を備え、
   前記同期タイミング補正部は、前記標準積分回路による標準期間についての積分値と前記進行積分回路による進行期間についての積分値と前記遅延積分回路による遅延期間についての積分値とに基づいて、前記補正を行うものであることを特徴とする請求項３記載のパルス同期回路。
6. 前記同期タイミング補正部は、前記第１の積分回路による、前記標準期間についての積分値と前記進行期間についての積分値と前記遅延期間についての積分値とに基づいて、前記パルス同期のタイミングを補正する補正量を変化させるものであることを特徴とする請求項３〜５のいずれかに記載のパルス同期回路。
7. 前記同期タイミング補正部は、前記補正を行った後、前記データ用パルス列における前記同期用パルスが当該補正後の標準期間における中央位置に位置するタイミングを探索し、当該探索されたタイミングに基づいて、前記パルス同期のタイミングをさらに補正することを特徴とする請求項３〜６のいずれかに記載のパルス同期回路。
8. 前記データ用パルス列は、前記パルス区間において前記第１のチャンネルにパルスが無い場合にのみ前記第２のチャンネルに前記同期用パルスを備えるものであって、
   前記第１の積分回路は、前記データ用パルス列において前記同期用パルスを備えるパルス区間について、前記積分を行うことを特徴とする請求項３記載のパルス同期回路。
9. 前記データ用パルス列を、前記第１のチャンネルについて、前記標準期間と前記進行期間と前記遅延期間とについてそれぞれ積分する第２の積分回路をさらに備え、
   前記同期タイミング補正部は、前記パルス区間において前記第１のチャンネルにパルスが有る場合、前記第２の積分回路による、前記標準期間についての積分値が最大であった場合は前記パルス同期のタイミングを維持し、前記進行期間についての積分値が最大であった場合は前記パルス同期のタイミングを進ませ、前記遅延期間についての積分値が最大であった場合は前記パルス同期のタイミングを遅延させることによりさらに前記パルス同期のタイミングを補正するものであることを特徴とする請求項８記載のパルス同期回路。
10. 前記データ用パルス列は、前記パルス区間において前記第１のチャンネルにパルスが無い場合にのみ前記第２のチャンネルに前記同期用パルスを備えるものであって、
    前記第１の積分回路は、前記第１及び第２のチャンネルについて、前記積分を行うものであることを特徴とする請求項３記載のパルス同期回路。
11. オンオフキーイング方式により変調されたパルス列を用いた通信信号を受信する受信部と、
    前記受信部により受信された通信信号との間でパルス同期を行うパルス同期回路と、
    前記パルス同期回路によるパルス同期に基づいて、前記受信部により受信された通信信号からデータを復元するデータ復元部とを備え、
    前記パルス同期回路は、請求項３〜１０のいずれかに記載のパルス同期回路であることを特徴とする受信装置。

Images