JP4501377B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP4501377B2
JP4501377B2 JP2003297760A JP2003297760A JP4501377B2 JP 4501377 B2 JP4501377 B2 JP 4501377B2 JP 2003297760 A JP2003297760 A JP 2003297760A JP 2003297760 A JP2003297760 A JP 2003297760A JP 4501377 B2 JP4501377 B2 JP 4501377B2
Authority
JP
Japan
Prior art keywords
register
setting
display device
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003297760A
Other languages
English (en)
Other versions
JP2005070232A (ja
Inventor
知巳 神尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2003297760A priority Critical patent/JP4501377B2/ja
Publication of JP2005070232A publication Critical patent/JP2005070232A/ja
Application granted granted Critical
Publication of JP4501377B2 publication Critical patent/JP4501377B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は表示パネルにおける多様な表示機能(動作モード)等が要求される表示装置関する。
近年、普及が著しいデジタルビデオカメラやデジタルスチルカメラ等の撮像機器や、携帯電話や携帯情報端末(PDA)等の携帯機器において、画像や文字情報等を表示するための表示装置(ディスプレイ)として、また、コンピュータ等の情報端末やテレビジョン等の映像機器のモニタやディスプレイとしても、薄型軽量で、低消費電力化が可能であり、表示画質にも優れた液晶表示装置(Liquid Crystal Display;LCD)が多用されている。
以下、従来技術における液晶表示装置について、簡単に説明する。
図8は、従来技術における薄膜トランジスタ(TFT)型の表示パネルを備えた液晶表示装置の概略構成を示すブロック図であり、図9は、従来技術における液晶表示装置の表示駆動制御の一例を示すタイミングチャートである。
図8に示すように、従来技術における液晶表示装置100Pは、概略、表示画素Pxが、2次元配列(例えば、n行×m列に配列)された液晶表示パネル110Pと、該液晶表示パネル110Pの各行の表示画素Px群を順次走査して選択状態に設定するゲートドライバ(走査ドライバ)120Pと、選択状態に設定された行の表示画素Px群に、映像信号に基づく表示信号電圧を一括して出力するソースドライバ(データドライバ)130Pと、ゲートドライバ120P及びソースドライバ130Pにおける動作タイミングを制御するための制御信号(水平制御信号、垂直制御信号等)を生成して出力するLCDコントローラ140Pと、映像信号から各種タイミング信号(水平同期信号、垂直同期信号、コンポジット同期信号等)を抽出してLCDコントローラ140Pに出力するとともに、輝度信号からなる表示データを生成してソースドライバ130Pに出力する表示信号生成回路150Pと、LCDコントローラ140Pにより生成される極性反転信号FRPに基づいて、液晶表示パネル110Pの各表示画素Pxに共通に設けられた共通電極(対向電極)に対して、所定の電圧極性を有するコモン信号電圧Vcomを印加するコモン信号駆動アンプ(駆動アンプ)160Pと、を有して構成されている。
ここで、液晶表示パネル110Pは、対向する透明基板間に、例えば、図8に示すように、行列方向に互いに直交するように配設された複数の走査ラインSL及び複数のデータラインDLと、該走査ラインSL及びデータラインDLの各交点近傍に配置された複数の表示画素(液晶表示画素)Pxと、を備えて構成されている。また、各表示画素Pxは、画素電極とデータラインDL間にソース−ドレイン(電流路)が接続され、走査ラインSLにゲート(制御端子)が接続された薄膜トランジスタからなる画素トランジスタTFTと、上記画素電極に対向するとともに、全表示画素Pxに共通に設けられた上記共通電極との間に充填、保持された液晶分子からなる画素容量(液晶容量)Clcと、画素容量Clcに並列に構成され、該画素容量Clcに印加された信号電圧を保持するための補助容量(蓄積容量)Ccsと、を備えた構成を有している。
このような構成を有する液晶表示装置100Pにおける画像表示動作の概略は、まず、表示信号生成回路150Pにより、液晶表示装置100Pの外部から供給される映像信号から抽出された各種タイミング信号がLCDコントローラ140に供給されるとともに、液晶表示パネル110Pの1行分の表示画素Pxに対応した表示データが、ソースドライバ130Pに供給される。これにより、ソースドライバ130Pは、LCDコントローラ140Pから供給される水平制御信号に基づいて、上記表示データを順次取り込み保持する。
次いで、図9に示すように、ゲートドライバ120Pにより、1水平期間(1H)に、LCDコントローラ140Pから供給される垂直制御信号(ゲートスタート信号GSRT、ゲートクロック信号GPCK、ゲート出力イネーブル信号GOE等)に基づいて、液晶表示パネル110Pに配設された各走査ラインSLに走査信号G1、G2、・・・が順次印加され、各行の表示画素Px群が選択状態に設定される。
このとき、ソースドライバ130Pにより、LCDコントローラ140Pから供給される水平制御信号(データラインクリア信号CLR、データ出力イネーブル信号OE等)に基づいて、各行の表示画素Px群の選択タイミングに同期して、上記保持した表示データに基づく表示信号電圧を、各データラインDLを介して各表示画素Pxに一斉に供給する。
このような一連の動作を、1画面分(1垂直期間=表示期間)の各行に対して、極性反転信号FRPに基づいて表示信号電圧及びコモン信号電圧Vcomを相互に反転極性となるように設定しつつ、繰り返し実行することにより、映像信号に基づく所望の画像情報が液晶表示パネル110Pに表示される。
ところで、近年、画像情報の表示領域の切り換えや動画表示等の画像表示制御や、電源管理制御等により、液晶表示装置に要求される制御動作の多機能化が顕著になっている。ここで、多様な動作機能を実現するためには、液晶表示装置に対してより多くの制御信号(入出力信号)を供給する必要があるが、これにより、図8に示したような液晶表示装置100Pの各構成をモジュール化したLCDモジュールMDPに設けられる入出力端子の数が増加する問題が発生する。そこで、このような端子数の増加を回避する手法として、LCDモジュールMDPの内部に、多数の機能設定用のレジスタを備えた構成が適用されるようになっている。
ここで、LCDモジュールMDP内に設けられた各種のレジスタのうち、液晶表示パネル110Pへの表示動作に関して初期値となるレジスタ値を必要とするレジスタや一旦設定した初期値の変更が必要なレジスタについては、LCDモジュールMDPの内部あるいは外部に設けられたマイクロプロセッサ(MPU)や中央演算装置(CPU)等により、個別に設定動作を行う手法が適用されている。例えば、特許文献1等には、LCDモジュールの内部に、画像情報の表示領域を制御する複数のレジスタが設けられ、マイクロプロセッサ(MPU)により一部のレジスタの設定値を変更するようにして、表示パネルに設定される表示領域を変更することにより、該LCDモジュールを搭載した電子機器の消費電力を削減する構成が記載されている。
特開平11−311980号公報 (第6頁、図1)
しかしながら、上述したような液晶表示装置において、内部に設けられた多数のレジスタに設定されるレジスタ値として、当該液晶表示装置の設計段階において設定された数値をそのまま適用した場合、液晶表示装置(LCDモジュール)を搭載する電子機器の仕様や使用環境等に適切に対応せず、安定した動作状態を得ることができない場合がある。そのため、液晶表示装置(LCDモジュール)の完成(量産)後に、多数のレジスタに適切なレジスト値を設定する作業(初期値の設定のみならず、レジスト値の調整による再設定作業を含む)が必要になる場合がある、という問題を有していた。
この場合、LCDモジュールのユーザ(例えば、当該LCDモジュールを搭載する電子機器の設計担当者等)は、多数のレジスタの設定手法を含むLCDモジュールの仕様について高度の知識を必要とするばかりではなく、LCDモジュールの適切な動作状態を得るために、場合によっては、レジスタの初期値の調整作業を繰り返す試行錯誤を行わなければならず、多大な作業時間や手間を必要とするという問題を有していた。
また、このような液晶表示装置においては、画像表示動作に先立って、マイクロプロセッサにより多数のレジスタに対して初期値を設定する動作を実行しなければならないため、マイクロプロセッサの処理負担が増大するとともに、初期値の設定動作のためにある程度の時間を要し、本来の画像表示動作に支障を生じるという問題を有していた。
そこで、本発明は、上述した課題に鑑み、表示動作等の制御動作を多機能化するために初期値(レジスタ値)の設定や変更を簡易かつ短時間で行うことができるとともに、マイクロプロセッサ等の処理負担を軽減することができる表示装置を提供することを目的とする。
請求項1記載の発明は、複数の表示画素が2次元配列された表示パネルと該表示パネルでの表示動作を制御する表示駆動部とを有したモジュールを、少なくとも2つ備えた表示装置であって、前記モジュール毎に、前記表示駆動部に対して、該表示駆動部により実行される動作モードの設定値を該表示駆動部に設定する設定制御手段と、動作モード毎にアドレスが割り当てられているとともに、該割り当てられたアドレスに該動作モードに対応する設定値が格納された設定値保持手段と、を備え、前記設定制御手段は、アドレス順に前記設定値保持手段から設定値を読み出して該設定値を前記モジュール毎に前記表示駆動部に設定する際に、前記モジュール毎に該設定値を前記表示駆動部に設定するか否かを判別する判別手段を有していることを特徴とする。
請求項2記載の発明は、請求項1記載の表示装置において、前記動作モードには、レジスタ値の初期設定動作、レジスタ値の再設定動作、省電力モード、または、高出力モードが含まれることを特徴とする。
請求項3記載の発明は、請求項2記載の表示装置において、前記設定値保持手段は、前記初期設定動作に対応する設定値が前記再設定動作に対応する設定値よりも先頭アドレスに近いアドレスに割り当てられ、前記設定制御手段は、前記設定値保持手段から設定値を読み出す際に、前記先頭アドレスから順に設定値を読み出すことを特徴とする。
本発明によれば、表示動作等の制御動作を多機能化するために、初期値(レジスタ値)の設定や変更を簡易かつ短時間で行うことができるとともに、マイクロプロセッサ等の処理負担を軽減することができる。
以下、本発明に係る表示駆動装置及びその駆動制御方法について、図面を参照しながら説明する。
<第1の実施形態>
(液晶表示装置)
図1は、本発明に係る表示駆動装置を適用した液晶表示装置の第1の実施形態を示す概略ブロック図であり、図2は、本実施形態に係る液晶表示装置と外部記憶部との接続関係、及び、外部記憶部に格納されたシーケンスデータのデータ構造の一例を示す概念図である。ここで、上述した従来技術(図8)と同等の構成については、同等又は同一の符号を付して説明を簡略化又は省略する。
図1に示すように、本実施形態に係る液晶表示装置100は、概略、上述した従来技術に示した構成(図8参照)と同様に、複数の走査ラインSL及び複数のデータラインDLの交点近傍に複数の表示画素Pxが2次元配列された液晶表示パネル(表示パネル)110と、各走査ラインSLに所定のタイミングで走査信号を順次印加するゲートドライバ(走査信号手段)120と、各データラインDLに表示データに基づく表示信号電圧を印加するためのソースドライバ(信号駆動手段)130と、少なくとも、ゲートドライバ120及びソースドライバ130の動作状態を制御するための制御信号(垂直制御信号、水平制御信号)を生成して出力するLCDコントローラ140と、液晶表示装置100の各構成をモジュール化したLCDモジュールMDLの外部から、後述する入出力制御部170を介して入力される映像信号に基づいて、ソースドライバ130に供給する表示データを生成するとともに、LCDコントローラ140に供給するタイミング信号を生成する表示信号生成回路150と、全表示画素Pxに共通に設けられた共通電極に対して、所定の電圧極性を有するコモン信号電圧Vcomを印加するコモン電圧駆動アンプ(駆動アンプ)160と、を備え、さらに、本実施形態においては、上記映像信号の入力制御、及び、LCDモジュールMDLの外部に設けられたマイクロプロセッサMPU及び外部記憶部(設定値保持手段)ROMとの制御信号やレジスタ値等の入出力を制御する入出力制御部170と、外部記憶部ROMから読み出され、入出力制御部170を介して入力されたシーケンスデータ(レジスタ値)に基づいて、LCDコントローラ140に種々の動作モードを設定するためのモード信号を生成して出力する複数のレジスタ(動作モード設定手段)を備えるモードレジスタ180と、を備えた構成を有している。
ここで、本実施形態に適用されるLCDコントローラ140は、入出力制御部170を介して供給される映像信号に基づいて、表示信号生成回路150により生成されて供給される各種タイミング信号、並びに、外部記憶部ROMから読み出され、入出力制御部170を介して供給されるシーケンスデータに基づいて、LCDモジュールMDL内に設けられたレジスタ180により規定された動作モードを示すモード信号に基づいて、垂直制御信号及び水平制御信号を生成して、各々、ゲートドライバ120及びソースドライバ130に供給することにより、液晶表示パネルを所定の動作モードで表示駆動させるように制御する。
また、本実施形態において、LCDモジュールMDLの外部に設けられる外部記憶部ROMは、例えば、シリアル制御型のEEPROM等を良好に適用することができ、図2(a)に示すように、LCDモジュールMDLに設けられた入出力制御部170から出力されるメモリアクセス用の制御信号ECS、SK、DIに基づいて、外部記憶部ROMの所定のアドレスに記憶されたシーケンスデータが読出しデータDOとして抽出されて、LCDモジュールMDL(入出力制御部170)に出力されるように、所定の信号配線により接続された構成を有している。
ここで、LCDモジュールMDL(入出力制御部170)から出力され、外部記憶部ROMに入力される制御信号ECSは、外部記憶部ROMにおけるアドレス指定制御やシーケンスデータの読出し動作を可能とする動作イネーブル信号であり、制御信号SKは、外部記憶部ROMにおける動作速度を規定する動作クロックであり、制御信号DIは、特定のレジスタに対して所定のレジスタ値を設定するシーケンス制御を行うために、外部記憶部ROMに格納されたシーケンスデータ(各レジスタのレジスタインデックス及びレジスタ値)にアクセスするためのアドレス指定データである。
また、外部記憶部ROMに格納(記憶)されるシーケンスデータのデータ構造は、例えば、図2(b)に示すように、記憶領域の先頭アドレスから順に、レジスタを特定するレジスタインデックスIXと、当該レジスタに設定するレジスタ値(初期値)REGが対応付けて格納されている。すなわち、先頭アドレス(A[6:0]=0000h)には、レジスタインデックスIX=aに対応付けてレジスタ値REG=REGaが格納され、次アドレス(A[6:0]=0001h)にはIX=b及びREG=REGbが、アドレス(A[6:0]=0002h)にはIX=c及びREG=REGcが(以下、同様)、対応付けて格納されている。また、このようなレジスタに所定のレジスタ値を設定するためのシーケンスデータの最後となるアドレス(A[6:0]=k)には、当該シーケンス制御の終了を示すレジスタインデックスIX=ed、又は、レジスタ値REG=REGedとして、例えば、全ビットを1とするような特定の値が格納される。このようなシーケンスデータは、例えば、LCDモジュール(すなわち、液晶表示装置100)の出荷時に、各レジスタにおいて最適となるレジスタ値REG(最適値)が、外部記憶部ROMに書き込まれる。
(液晶表示装置の駆動制御方法)
次いで、本実施形態に係る液晶表示装置の画像表示動作(駆動制御方法)について、図面を参照して説明する。
図3は、本実施形態に係る液晶表示装置に適用されるレジスタの初期設定動作に係るシーケンス制御の一例を示すタイミングチャートである。
本実施形態に係る液晶表示装置においては、まず、液晶表示装置への電源投入後、LCDモジュールに設けられた複数のレジスタの少なくとも一部の特定のレジスタに対する初期設定動作が(画像表示動作に先立って)実行され、その後、上述した従来技術(図9参照)に示したような画像表示動作が実行される。
上述したような構成を有する液晶表示装置におけるレジスタの初期設定動作は、まず、図3に示すように、LCDモジュールMDLに設けられた入出力制御部170から、信号配線を介して外部記憶部ROMに対して、動作イネーブル信号ECSを供給することにより、外部記憶部ROMに対するアクセスが可能な状態となり、次いで、所定の動作サイクルで、アドレス指定データDIを供給することにより、図2に示したような外部記憶部ROMの当該アドレスに格納されたレジスタインデックスIX及びレジスタ値REGからなるシーケンスデータが、先頭アドレスから順次読み出されて、信号配線を介して読出しデータDOとしてLCDモジュールMDL(入出力制御部170)に供給される。これにより、外部記憶部ROMに格納されたシーケンスデータ(各レジスタ値)に基づいて、LCDモジュールMDLに内蔵された各レジスタ180に所定のレジスタ値を順次設定するシーケンス制御が実行される。また、上記シーケンスデータの読み出し動作は、レジスタインデックス値又はレジスタ値として上記特定の値(レジスタインデックスIX=ed、又は、レジスタ値REG=REGed)が読み出されたとき、読み出し動作が停止される。
ここで、上述したようなシーケンス制御によりレジスタ値が設定されるレジスタは、モードレジスタ180における複数のレジスタのうち、液晶表示パネル110への画像表示動作に先立って初期値の設定が必要な特定のレジスタであって、それ以外の、例えば、画像表示動作の進行に伴ってレジスタ値が設定されるレジスタについては、LCDモジュールMDLの外部に設けられたマイクロプロセッサMPU等により随時設定される。
なお、本実施形態においては、上述したようなレジスタ値を設定するシーケンス制御の開始タイミング(すなわち、外部記憶部ROMからのレジスタインデックスIX及びレジスタ値REGの読出し動作の開始タイミング)について、LCDモジュールMDLからのアドレス指定データDIを適用する制御方法(図3参照)を示したが、本発明はこれに限定されるものではなく、例えば、外部記憶部ROMに設けられた制御端子等に直接、読出し動作の開始タイミングを規定する制御信号等を入力することにより、上記アドレス順にシーケンスデータを順次読み出すようにしたものであってもよい。
(画像表示動作)
次いで、上述したようなLCDモジュールに設けられた各レジスタに初期値となるレジスタ値を設定する動作が終了した後に実行される画像表示動作は、図9のタイミングチャートに示した場合と同様に、垂直制御信号に基づいてゲートドライバ120により、1水平期間(1H)に、各走査ラインSLに走査信号が順次印加されて、各行の表示画素Px群が選択状態に設定され、この状態で、水平制御信号に基づいてソースドライバ130により、表示信号生成回路150から供給された表示データに応じた表示信号電圧が、各データラインDLを介して各表示画素Pxに一斉に供給される。このような動作を、1画面分の各行に対して繰り返し実行することにより、映像信号に基づく所望の画像情報が液晶表示パネル110に表示される。ここで、上述したレジスタの初期設定動作により所定のレジスタ値が設定されることにより、レジスタ180からLCDコントローラ140に出力されるモード信号に基づいて動作モードが規定され、該動作モードに応じて生成される垂直制御信号及び水平制御信号に基づく動作状態で、例えば、液晶表示パネル110に画像情報が表示される。
したがって、本実施形態に係る表示駆動装置及びその駆動制御方法によれば、画像情報の表示駆動動作に先立って、外部記憶部に格納されたシーケンスデータに基づいて、LCDモジュール内に設けられた各レジスタに最適なレジスタ値(初期値)が自動的に設定されるので、LCDモジュールのユーザは、多数のレジスタの設定手法等について高度の知識を必要とすることなく、また、多大な作業時間や手間を必要とすることなく、液晶表示装置(LCDモジュール)を所定の動作モードで適切に動作させることができる。
また、この場合、外部記憶部に予め格納されたシーケンスデータに基づくシーケンス制御により、各レジスタへのレジスタ値の設定動作が実行されるので、液晶表示装置の本来の画像表示動作を制御するマイクロプロセッサにおける処理負担を軽減して、良好な画像表示動作を行うことができる。
<第2の実施形態>
次に、本発明に係る表示駆動装置を適用した液晶表示装置の第2の実施形態について、図面を参照しながら説明する。
図4は、第2の実施形態に係る液晶表示装置に適用される外部記憶部に格納されたシーケンスデータのデータ構造の一例を示す概念図である。ここで、上述した第1の実施形態と同等の構成(図1、図2参照)については、同一又は同等の符号を付してその説明を簡略化又は省略する。
本実施形態に係る液晶表示装置は、上述した第1の実施形態に示したLCDモジュールMDL内に設けられた各レジスタに対して、初期値として設定されたレジスタ値を定期的に再書き込みして、リフレッシュするように構成されている。
具体的には、本実施形態に係る液晶表示装置に適用される外部記憶部においては、図4に示すように、例えば、記憶領域の前半部分(アドレスA[6:0]=0000h〜A[6:0]=j)からなる第1の記憶領域と、記憶領域の後半部分(アドレスA[6:0]=j+1〜A[6:0]=k)からなる第2の記憶領域を有し、第1の記憶領域にレジスタ180へのレジスタ値の初期設定動作にのみ用いるシーケンスデータ(レジスタインデックスIX=a〜ed及びレジスタ値REG=REGa〜REGed)が格納され、第2の記憶領域に初期設定動作及び再設定(リフレッシュ)動作に共通して必要なシーケンスデータ(レジスタインデックスIX=f〜ed、レジスタ値REG=REGf〜REGed)が格納されている。
これにより、上述した第1の実施形態と同様に、レジスタ180へのレジスタ値の初期設定動作においては、外部記憶部ROMの前半部分の先頭アドレス(A[6:0]=0000h)を指定して、該前半部分の先頭アドレスから後半部分の最終アドレス(A[6:0]=k)まで、順にシーケンスデータ(レジスタインデックスIX及びレジスタ値REG)を読み出して、入出力制御部170を介してLCDモジュールMDLに入力することにより、所定のシーケンス制御に基づいて各レジスタ180への初期値(レジスタ値)の設定動作が実行される。
また、レジスタ180へのレジスタ値の再設定動作においては、外部記憶部ROMの記憶領域の後半部分の先頭アドレス(A[6:0]=j+1)を指定して、該後半部分の先頭アドレスから最終アドレス(A[6:0]=k)まで、シーケンスデータ(レジスタインデックスIX及びレジスタ値REG)を順次読み出すことにより、所定のシーケンス制御に基づいて特定のレジスタへのレジスタ値の再設定動作が実行される。
なお、外部記憶部ROMの記憶領域の前半部分及び後半部分に格納されるシーケンスデータとしては、例えば、前半部分には、液晶表示装置への電源投入後等に一度だけ設定する必要がある初期値(レジスタ値)を設定するためのシーケンスデータが格納されて、電源投入後、液晶表示装置の表示駆動動作に先立って、1回のみ読出し動作が実行される。一方、後半部分には、前記初期値の設定、および、再設定動作の度に繰り返しレジスタ値を設定するためのシーケンスデータが格納されて、液晶表示装置の表示駆動期間中、必要に応じて、繰り返し読出し動作が実行される。
このような構成を有する液晶表示装置によれば、表示駆動動作に先立ってLCDモジュール内に設けられた特定のレジスタに設定されたレジスタ値(初期値)が、静電気やノイズ等の外乱要因により、所望の設定値から書き変わるような現象が生じた場合であっても、周期的にあるいは任意のタイミングで、各レジスタに適正なレジスタ値を再設定(リフレッシュ)することができるので、液晶表示装置(LCDモジュール)を常時、所望の動作モードで適切に動作させることができ、表示駆動動作における誤動作を回避することができる。
<第3の実施形態>
次に、本発明に係る表示駆動装置を適用した液晶表示装置の第3の実施形態について、図面を参照しながら説明する。
図5は、第3の実施形態に係る液晶表示装置に適用される外部記憶部に格納されたシーケンスデータのデータ構造の一例を示す概念図である。ここで、上述した第1又は第2の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
本実施形態に係る液晶表示装置は、上述した第1の実施形態に示したLCDモジュール内に設けられた各レジスタに対して、複数の異なる動作モードに対応したレジスタ値を設定するようにして、多様な動作モードに切り換えが可能なように構成されている。
具体的には、本実施形態に係る液晶表示装置に適用される外部記憶部においては、図5に示すように、記憶領域を所定の複数の分割領域に分割し(図では、i個に分割)、各分割領域に対して所望の動作モードに対応したシーケンスデータ(レジスタインデックスIX及びレジスタ値REG)が格納されるとともに、各分割領域の最終アドレスに、上記シーケンスデータにより実行される各シーケンス制御の終了を示す特定の値を有するレジスタインデックスIX=ed、又は、レジスタ値REG=REGedが格納されている。
すなわち、第1の分割領域であるアドレスA[6:0]=0000h〜A[6:0]=pに、レジスタインデックスIX=a〜ed及びレジスタ値REG=REGa〜REGedが対応付けて格納され、第2の分割領域であるアドレスA[6:0]=p+1〜A[6:0]=qに、レジスタインデックスIX=b〜ed及びレジスタ値REG=REGb〜REGedが対応付けて格納され、以下同様にして、最後(i番目)の分割領域であるアドレスA[6:0]=r+1〜A[6:0]=sに、レジスタインデックスIX=f〜ed及びレジスタ値REG=REGf〜REGedが対応付けて格納されている。
ここで、第1の分割領域に格納されたレジスタインデックスIX及びレジスタ値REGは、各レジスタ180に第1のレジスタ値を設定するシーケンス制御(図中、「レジスタ値設定シーケンス1」と表記)を実行するシーケンスデータであり、第2の分割領域に格納されたレジスタインデックスIX及びレジスタ値REGは、各レジスタ180に第2のレジスタ値を設定するシーケンス制御(図中、「レジスタ値設定シーケンス2」と表記)を実行するシーケンスデータであり、以下同様に、最後の分割領域に格納されたレジスタインデックスIX及びレジスタ値REGは、各レジスタ180に第iのレジスタ値を設定するシーケンス制御(図中、「レジスタ値設定シーケンスi」と表記)を実行するシーケンスデータである。
これにより、特定の動作モードで液晶表示装置を動作させる場合には、当該動作モードに対応したシーケンスデータが格納された分割領域の先頭アドレスを指定して、当該シーケンスデータ(レジスタインデックスIX及びレジスタ値REG)を順次読み出して、LCDモジュールMDLに入力することにより、所定のシーケンス制御に基づいて、各レジスタ180に特定の動作モードに対応したレジスタ値が設定される。
ここで、本実施形態に係る液晶表示装置において設定が可能な動作モードとしては、例えば、上述した第1の実施形態に示したようなレジスタ値の初期設定動作や、第2の実施形態に示したようなレジスタ値の再設定動作のほか、液晶表示装置を省電力状態に移行させる省電力表示動作(省電力モード)や画像情報を高輝度で表示する高出力表示動作(高出力モード)、等の動作モードがあり、各動作モードに適したシーケンスデータが各分割領域に格納される。
このような構成を有する液晶表示装置によれば、表示駆動動作に先立ってLCDモジュール内に設けられた各レジスタに所望の動作モードに応じたレジスタ値(初期値)が、外部記憶部に格納されたシーケンスデータに基づいて自動的に設定されるので、各動作モードごとに異なるレジスタ値を簡易に設定して、液晶表示装置(LCDモジュール)を所望の動作モードで適切に動作させることができる。
また、この場合においても、外部記憶部に予め格納された、複数のシーケンス制御に対応したシーケンスデータを選択的に読み出すことにより、所望の動作モードになるように各レジスタへのレジスタ値の設定動作が実行されるので、液晶表示装置の本来の画像表示動作を制御するマイクロプロセッサにおける処理負担を軽減して、良好な画像表示動作を行うことができる。
<第4の実施形態>
次に、本発明に係る表示駆動装置を適用した液晶表示装置の第4の実施形態について、図面を参照しながら説明する。
図6は、第4の実施形態に係る液晶表示装置と外部記憶部との接続関係の一例を示す概略図である。ここで、上述した各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
本実施形態に係る液晶表示装置は、上述した第1の実施形態に示したような構成(図1参照)を有するLCDモジュールを複数備え、各LCDモジュールに対して共通の外部記憶部を用いて同一のシーケンス制御を実行することにより、各LCDモジュールのレジスタに同一のレジスタ値を設定するようにした構成を有している。
具体的には、本実施形態に係る液晶表示装置は、図6に示すように、各々、上述した第1の実施形態と同等の構成を有する複数(図では、2個)のLCDモジュールMDL1、MDL2と、各LCDモジュールMDL1、MDL2に設けられた入力制御部(図示を省略)が、並列に配設された信号配線を介して、共通に接続された唯一の外部記憶部ROMと、を備えた構成を有している。
また、本実施形態においては、上記複数のLCDモジュールMDL1、MDL2のうち、主画面となる液晶表示パネルを備えたLCDモジュール(以下、便宜的に「主モジュール」と記す)MDL1の入出力制御部から外部記憶部ROMに対して出力されるメモリアクセス用の制御信号ECS、SKを、上記主モジュールMDL1以外の他のLCDモジュール(以下、便宜的に「副モジュール」と記す)MDL2において検知して、外部記憶部ROMから読み出されたシーケンスデータ(読出しデータDO)が、主モジュールMDL1及び副モジュールMDL2の双方に、同時に並行して供給されるように構成されている。ここで、主モジュールMDL1から外部記憶部ROMに出力される制御信号(アドレス指定データ)DIは、副モジュールMDL2においては検知されない。
なお、図6において、各LCDモジュール(主モジュール及び副モジュール)MDL1、MDL2に入力される信号EADは、複数のLCDモジュール間において、主モジュール又は副モジュールとなるLCDモジュールを個別に設定する画面設定信号であって、例えば、信号EADがロー(Lo)レベルのとき、当該LCDモジュールは主モジュールとして設定され、信号EADがハイ(Hi)レベルのとき、当該LCDモジュールが副モジュールとして設定されるように構成されている。この画面設定信号EADは、LCDモジュールMDL1、MDL2に設けられた制御端子を介して、外部から直接供給されるものであってもよいし、当該画面設定信号EADを規定するレジスタを備えるものであってもよい。
また、本実施形態に係る液晶表示装置に適用される外部記憶部ROMに格納されるシーケンスデータは、例えば、上述した第1乃至第3の実施形態と同等のデータ構造を有しているものを良好に適用することができる。
これにより、上述した第1の実施形態(図2(a)参照)と同様に、主モジュールMDL1の入出力制御部から信号配線を介して、外部記憶部ROMに対して主モジュールMDL1の内部レジスタ(レジスタ180に相当する)へのレジスタ値設定動作(例えば、第1の実施形態に示したレジスタの初期設定動作や、第2の実施形態に示した再設定動作等)を実行するためのシーケンスデータを読み出すために、メモリアクセス用の制御信号ECS、SK及びDIを供給した場合、副モジュールMDL2は、この制御信号ECS、SKを検知して、外部記憶部ROMから読み出されて、主モジュールMDL1に供給されるシーケンスデータ(読出しデータDO)を同時に並行して取り込んで、副モジュールMDL2の内部レジスタに対して、当該シーケンスデータに基づくレジスタ値の設定動作を実行する。
したがって、このような構成を有する液晶表示装置によれば、唯一の外部記憶部を備えた構成により、複数のLCDモジュールに対して、同一のシーケンス制御により、同時に同一のレジスタ値を設定することができるので、各LCDモジュールに対してレジスタ値を個別の設定動作により設定する場合に比較して、当該設定動作に要する処理時間を大幅に短縮することができるとともに、液晶表示装置の画像表示動作を制御するマイクロプロセッサの処理負担を大幅に軽減することができる。
また、本実施形態に係る液晶表示装置によれば、複数のLCDモジュールに対して共通に設けられた唯一の外部記憶部に格納されたシーケンスデータを用いて、各LCDモジュール内に設けられたレジスタに所定のレジスタ値を同時に設定することができるので、各LCDモジュールに対して個別の外部記憶部を設けた構成に比較して、LCDモジュール(液晶表示装置)を構成する部品点数を削減して製品コストの削減を図ることができる。
なお、本実施形態に示すような複数のLCDモジュールを備えた電子機器としては、例えば、近年普及が著しい携帯電話等であって、操作面側に主表示パネルを備え、筐体外面側に副表示パネルを備えた構成のものに良好に適用することができる。
<第5の実施形態>
次に、本発明に係る表示駆動装置を適用した液晶表示装置の第5の実施形態について、図面を参照しながら説明する。
図7は、第5の実施形態に係る液晶表示装置と外部記憶部との接続関係の一例を示す概略図である。ここで、上述した各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
本実施形態に係る液晶表示装置は、上述した第4の実施形態と同様に、LCDモジュールを複数備え、各LCDモジュールに対して共通の外部記憶部から読み出されるシーケンスデータを用いて異なるシーケンス制御を実行し、各LCDモジュールにおいて該シーケンス制御によるレジスタ値の有効、無効を判断して、各レジスタに個別のレジスタ値を設定するようにした構成を有している。
具体的には、本実施形態に係る液晶表示装置は、図7に示すように、少なくとも、相互に同一の機能を有するレジスタを備えた複数(図では、2個)のLCDモジュールMDL1、MDL2と、各LCDモジュールMDL1、MDL2に対して、並列に配設された信号配線を介して、共通に接続された唯一の外部記憶部ROMと、を備えた構成を有し、さらに、各LCDモジュールMDL1、MDL2において、画面設定信号EADの信号レベルに応じて、外部記憶部ROMの所定のアドレスから読み出され、複数のLCDモジュールMDL1、MDL2に同時に並行して供給されるシーケンスデータ(読出しデータDO)の有効又は無効を判断する設定値制御手段200を備えるように構成されている。
すなわち、設定値制御手段200は、例えば、画面設定信号EADの信号レベルを適宜設定することにより、各LCDモジュールMDL1、MDL2を主モジュールとするか副モジュールとするかを設定し、これにより、外部記憶部ROMから読み出されたシーケンスデータ(レジスタインデックスIX及びレジスタ値REG)に対して、各LCDモジュールMDL1、MDL2の内部に設けられた各レジスタの機能を有効状態とするか無効状態とするかを切り換え制御する。
これにより、例えば、図7に示すように、主モジュールであるLCDモジュールMDL1及び副モジュールであるLCDモジュールMDL2の各々に設けられ、外部記憶部ROMに格納されたレジスタインデックスIX=aに対応するレジスタは、当該レジスタインデックスIX=aを含むシーケンスデータ(読出しデータDO)に対して有効状態に設定されていることにより、外部記憶部ROMから読み出されたレジスタ値REG=REGaが、主モジュールMDL1及び副モジュールMDL2の各レジスタに共通に設定される。
一方、例えば、外部記憶部ROMに格納されたレジスタインデックスIX=b1に対応するレジスタにおいては、主モジュールMDL1に設けられたレジスタでは有効状態に設定され、副モジュールMDL2に設けられたレジスタでは無効状態に設定されていることにより、外部記憶部ROMから読み出されたレジスタ値REG=REGb1は、主モジュールMDL1のレジスタにのみ有効に設定され、副モジュールMDL2のレジスタに対しては(読み込み動作が行われるだけで)設定されない。
これに対して、例えば、外部記憶部ROMに格納されたレジスタインデックスIX=b2に対応するレジスタにおいては、主モジュールMDL1に設けられたレジスタでは無効状態に設定され、副モジュールMDL2に設けられたレジスタでは有効状態に設定されていることにより、外部記憶部ROMから読み出されたレジスタ値REG=REGb2は、副モジュールMDL2のレジスタにのみ有効に設定され、主モジュールMDL1のレジスタに対しては(読み込み動作が行われるだけで)設定されない。
なお、図7においては、図示を省略したが、例えば、上述した第1の実施形態と同様に、主モジュールMDL1の入出力制御部から信号配線を介して、外部記憶部ROMに対してメモリアクセス用の制御信号ECS、SK及びDIが供給されるように構成されている。また、本実施形態においても、外部記憶部ROMに格納されるシーケンスデータは、上述した第1乃至第3の実施形態と同等のデータ構造を有しているものを良好に適用することができる。
したがって、このような構成を有する液晶表示装置によれば、上述した第4の実施形態と同様に、唯一の外部記憶部を備えた構成により、相互に同一のレジスタ構成を有する複数のLCDモジュールに共通にシーケンスデータを供給しつつ、有効状態に設定されたレジスタに対してのみ、レジスタ値が設定されることになるので、各LCDモジュールの特定のレジスタに対して個別のレジスタ値を設定する動作を比較的短い時間で実行することができるとともに、各LCDモジュールを異なる動作モードで動作させることができる。
また、この場合においても、液晶表示装置の画像表示動作を制御するマイクロプロセッサの処理負担を大幅に軽減することができるとともに、複数のLCDモジュールに対して共通に設けられた唯一の外部記憶部を備えた構成を適用することができるので、液晶表示装置を構成する部品点数を削減して製品コストの削減を図ることができる。
なお、上述した各実施形態においては、本実施形態に係る表示駆動装置を液晶表示装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、要するに、負荷(表示パネル)の駆動状態を多様化又は多機能化するために、モジュール内部に多数のレジスタを備えた構成であって、これらのレジスタに所望のレジスタ値を設定することにより負荷の動作モードを規定する構成に良好に適用することができる。
また、上述した各実施形態においては、液晶表示装置に設けられたレジスタにレジスタ値を設定するためのシーケンスデータを格納する手段として、LCDモジュールの外部に記憶部(EEPROM)を設けた構成を示したが、本発明はこれに限定されるものではなく、LCDモジュール内に一体的に設けられた構成を有するものであっても良い。
本発明に係る表示駆動装置を適用した液晶表示装置の第1の実施形態を示す概略ブロック図である。 本実施形態に係る液晶表示装置と外部記憶部との接続関係、及び、外部記憶部に格納されたシーケンスデータのデータ構造の一例を示す概念図である。 本実施形態に係る液晶表示装置に適用されるレジスタの初期設定動作に係るシーケンス制御の一例を示すタイミングチャートである。 第2の実施形態に係る液晶表示装置に適用される外部記憶部に格納されたシーケンスデータのデータ構造の一例を示す概念図である。 第3の実施形態に係る液晶表示装置に適用される外部記憶部に格納されたシーケンスデータのデータ構造の一例を示す概念図である。 第4の実施形態に係る液晶表示装置と外部記憶部との接続関係の一例を示す概略図である。 第5の実施形態に係る液晶表示装置と外部記憶部との接続関係の一例を示す概略図である。 従来技術における薄膜トランジスタ(TFT)型の表示パネルを備えた液晶表示装置の概略構成を示すブロック図である。 従来技術における液晶表示装置の表示駆動制御の一例を示すタイミングチャートである。
符号の説明
100 液晶表示装置
110 液晶表示パネル
120 ゲートドライバ
130 ソースドライバ
140 LCDコントローラ
150 表示信号生成回路
170 入出力制御部
180 レジスタ
ROM 外部記憶部
MPU マイクロプロセッサユニット

Claims (3)

  1. 複数の表示画素が2次元配列された表示パネルと該表示パネルでの表示動作を制御する表示駆動部とを有したモジュールを、少なくとも2つ備えた表示装置であって、
    前記モジュール毎に、前記表示駆動部に対して、該表示駆動部により実行される動作モードの設定値を該表示駆動部に設定する設定制御手段と、
    動作モード毎にアドレスが割り当てられているとともに、該割り当てられたアドレスに該動作モードに対応する設定値が格納された設定値保持手段と、
    を備え、
    前記設定制御手段は、アドレス順に前記設定値保持手段から設定値を読み出して該設定値を前記モジュール毎に前記表示駆動部に設定する際に、前記モジュール毎に該設定値を前記表示駆動部に設定するか否かを判別する判別手段を有していることを特徴とする表示装置。
  2. 前記動作モードには、レジスタ値の初期設定動作、レジスタ値の再設定動作、省電力モード、または、高出力モードが含まれることを特徴とする請求項1に記載の表示装置。
  3. 前記設定値保持手段は、前記初期設定動作に対応する設定値が前記再設定動作に対応する設定値よりも先頭アドレスに近いアドレスに割り当てられ、
    前記設定制御手段は、前記設定値保持手段から設定値を読み出す際に、前記先頭アドレスから順に設定値を読み出すことを特徴とする請求項2に記載の表示装置。
JP2003297760A 2003-08-21 2003-08-21 表示装置 Expired - Fee Related JP4501377B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003297760A JP4501377B2 (ja) 2003-08-21 2003-08-21 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003297760A JP4501377B2 (ja) 2003-08-21 2003-08-21 表示装置

Publications (2)

Publication Number Publication Date
JP2005070232A JP2005070232A (ja) 2005-03-17
JP4501377B2 true JP4501377B2 (ja) 2010-07-14

Family

ID=34403496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003297760A Expired - Fee Related JP4501377B2 (ja) 2003-08-21 2003-08-21 表示装置

Country Status (1)

Country Link
JP (1) JP4501377B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675361B1 (ko) 2005-08-24 2007-01-30 삼성전자주식회사 영상표시장치 및 디지털 lcd 제어방법
JP2007264368A (ja) * 2006-03-29 2007-10-11 Epson Imaging Devices Corp 液晶表示装置
JP2009145814A (ja) * 2007-12-18 2009-07-02 Renesas Technology Corp 半導体集積回路装置及び表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163755A (ja) * 1996-11-27 1998-06-19 Fujitsu Ltd 波形発生回路及び平面マトリクス型表示装置
JP2000338916A (ja) * 1999-05-31 2000-12-08 Olympus Optical Co Ltd 画像表示装置
JP2001343955A (ja) * 2000-01-28 2001-12-14 Seiko Epson Corp 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器
JP2002278522A (ja) * 2001-03-19 2002-09-27 Matsushita Electric Ind Co Ltd 携帯用映像表示装置
JP2003216131A (ja) * 2001-11-19 2003-07-30 Matsushita Electric Ind Co Ltd 表示制御装置、画像表示装置および制御データ転送方法
JP2003263134A (ja) * 2002-03-07 2003-09-19 Seiko Epson Corp 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法
JP2003263133A (ja) * 2002-03-07 2003-09-19 Seiko Epson Corp 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163755A (ja) * 1996-11-27 1998-06-19 Fujitsu Ltd 波形発生回路及び平面マトリクス型表示装置
JP2000338916A (ja) * 1999-05-31 2000-12-08 Olympus Optical Co Ltd 画像表示装置
JP2001343955A (ja) * 2000-01-28 2001-12-14 Seiko Epson Corp 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器
JP2002278522A (ja) * 2001-03-19 2002-09-27 Matsushita Electric Ind Co Ltd 携帯用映像表示装置
JP2003216131A (ja) * 2001-11-19 2003-07-30 Matsushita Electric Ind Co Ltd 表示制御装置、画像表示装置および制御データ転送方法
JP2003263134A (ja) * 2002-03-07 2003-09-19 Seiko Epson Corp 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法
JP2003263133A (ja) * 2002-03-07 2003-09-19 Seiko Epson Corp 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法

Also Published As

Publication number Publication date
JP2005070232A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
KR100908793B1 (ko) 표시 메모리, 드라이버 회로, 디스플레이 및 휴대 정보 장치
US7030869B2 (en) Signal drive circuit, display device, electro-optical device, and signal drive method
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
JP2004309669A (ja) アクティブマトリクス型表示装置とその駆動方法
KR20030010555A (ko) 액티브 매트릭스형 표시 장치 및 그 제어 장치
JP4964421B2 (ja) 表示装置
US7675498B2 (en) Dot-inversion display devices and driving method thereof with low power consumption
US20080180452A1 (en) Display device and driving method thereof
US11501730B2 (en) Display driving apparatus and method capable of supplying flexible porch signal in blank period
US20150187295A1 (en) Liquid crystal display device adapted to partial display
JP4877707B2 (ja) 表示装置
JP2007041591A (ja) 表示装置
US20140118406A1 (en) Display control device and data processing system
JP2007156474A (ja) 液晶表示装置及びその画像信号補正方法
JP3836721B2 (ja) 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体
KR101751352B1 (ko) 표시 패널 구동 방법 및 이를 수행하는 표시 장치
JP2009069562A (ja) 液晶表示装置
KR20020079509A (ko) 표시 장치
US8564521B2 (en) Data processing device, method of driving the same and display device having the same
JP4501377B2 (ja) 表示装置
US20060238479A1 (en) Display device
KR20080074303A (ko) 표시 장치의 구동 장치 및 방법
JP3584917B2 (ja) ドライバ回路及びディスプレイ
US7782289B2 (en) Timing controller for controlling pixel level multiplexing display panel
JP2003108031A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees