JP4500406B2

JP4500406B2 - 電源制御装置

Info

Publication number: JP4500406B2
Application number: JP2000088922A
Authority: JP
Inventors: 肇本山; 三知子渡部
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-03-28
Filing date: 2000-03-28
Publication date: 2010-07-14
Anticipated expiration: 2020-03-28
Also published as: JP2001275355A

Description

【０００１】
【発明の属する技術分野】
本発明は、装置内の各種負荷に各種電圧レベルの高電圧を供給するための電源制御技術に関する。
【０００２】
【従来の技術】
従来、電子写真式の画像形成装置、例えば、イエロー、マゼンタ、シアン、ブラックの４色を混色することによりフルカラー画像を形成するカラープリンタやカラー複写機では、各色毎の現像器、又は帯電器等において各種電圧レベルの高電圧が用いられており、これら高電圧を生成するために複数のコンバータトランスが利用されていた。
【０００３】
このように、複数のコンバータトランスを用いた場合は、装置が大型化すると共に高価になるため、１つの高圧電源回路の出力に基づいて各種電圧レベルの高電圧を生成し、各負荷に一定の高電圧を供給することにより、高圧電源回路の共通化を図り、小型化、及びコストダウンを図ることも考えられるが、この場合には、各負荷に供給される電圧は常に一定となり、温度等の環境の変化に応じて各負荷への供給電圧を変化させることができず、画質が劣化することがある。
【０００４】
従って、現実には、１つの高圧電源回路を設けると共に、この高圧電源回路から出力された電圧のレベルを個別に変化させる高圧制御回路を負荷毎に設け、シーケンス制御部により各高圧制御回路の出力電圧や出力タイミングをコントロールしていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、最近の画像形成装置は、画質向上のための各種の処理機能等が追加されており、それら処理機能のために必要とされる電圧レベルの数も増大し、それに伴って、シーケンス制御部から供給すべき制御信号の数も格段に増大してきた。
【０００６】
さらに、シーケンス制御部と高圧電源回路や高圧制御回路等の電源系とは異なる回路基板、又はユニットに組込まれることが多く、このため、シーケンス制御部と電源系を接続するケーブルの数が増え、機器の小型化を阻害し、コストアップを招いていた。
【０００７】
この弊害を防止するために、シーケンス制御部から伝送する制御信号をシリアルデータにすることにより、１つのシリアルケーブルを用いて複数の高圧出力を制御する方式が考えられる。
【０００８】
ただし、この方式では、高圧電源回路内の交流回路等にて発生するノイズ等の外乱要因がシリアルデータに重畳されて制御信号が変化することにより、高圧制御回路が誤動作し、高圧制御回路から負荷に供給する高電圧が変動して、画質の劣化を招くことが予想される。
【０００９】
本発明は、このような背景に鑑みなされたもので、その課題は、装置の性能を劣化させることなく、シリアルケーブルを用いて複数の高圧出力を制御できるようにすることにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明は、それぞれ異なる負荷へ出力する高電圧を生成する複数の高圧制御手段を含む電源部と、前記複数の高圧制御手段から出力すべき複数の高電圧の目標値を前記電源部へ伝送する制御部と、を有する電源制御装置において、前記制御部は、前記目標値をシリアル信号で前記電源部に伝送する伝送部と、前記電源部から送信される前記複数の高圧制御手段の出力の１つ或いは前記複数の高圧制御手段への入力の１つの信号を受信する受信部と、を有し、前記電源部は、前記伝送部により伝送されたシリアル信号をパラレル信号に変換する変換手段と、前記変換手段で変換されたパラレル信号に含まれる目標値をラッチし、対応する高圧制御手段へ出力するラッチ回路と、前記複数の高圧制御手段の出力の１つを選択し、前記制御部の受信部へ送信するマルチプレクサと、を有し、前記制御部は、前記受信部で受信した信号と該信号に対応する伝送済の目標値とを比較し、伝送済の目標値が変動したか否かを判定し、変動したと判定した場合は、前記目標値を前記伝送部により再伝送することを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１３】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る電源制御装置の概略構成を示すブロック図であり、本電源制御装置は、電子写真式の画像形成装置に適用することを想定した装置である。
【００１４】
図１に示したように、制御ユニットＵ１、電源ユニットＵ２を有している。制御ユニットＵ１は、一連の画像形成処理を行なうためのシーケンス制御を行うコントローラ１と、Ａ／Ｄコンバータ７を有している。電源ユニットＵ２は、シフトレジスタ２、デコーダ３、高圧生成回路４、アナログマルチプレクサ５、ラッチ６，１１〜１８、Ｄ／Ａコンバータ２１〜２８、高圧制御回路３１〜３８を有している。
【００１５】
コントローラ１は、メモリ１ａを有しており、このメモリ１ａには、各負荷（図示省略）に供給すべき高電圧の電圧値が記憶されている。なお、各負荷は、原則として高圧制御回路３１〜３８と一対一に設けられ、各負荷に供給すべき電圧値は、温度等の各種の環境条件と対応して各負荷に対して夫々複数記憶されている。そして、コントローラ１は、温度等の環境条件に見合った各負荷に最適な電圧値を選択して、目標電圧値として順次電源ユニットＵ２に出力する。
【００１６】
この際、コントローラ１は、目標電圧値をシリアルデジタルデータ信号として出力すると共に、クロック信号、セット信号を生成して、電源ユニットＵ２に供給する。なお、上記シリアルデータ信号の単位は１２ビットであり、そのうち８ビットは目標電圧値を示し、４ビットはセレクト信号を示している。
【００１７】
シリアルデータ信号とクロック信号はシフトレジスタ２に入力され、セット信号はデコーダ３とラッチ６に入力される。シフトレジスタ２の１２ビットの出力Ｄ０〜Ｄ１１のうち、Ｄ０〜Ｄ７の８ビットは、目標電圧値として８ビットの各ラッチ１１〜１８に入力される。また、Ｄ８〜Ｄ１１の４ビットの出力は、セレクト信号としてデコーダ３、及びラッチ６に入力される。
【００１８】
ラッチ６の出力は、セレクト信号としてアナログマルチプレクサ５に入力される。デコーダ３は、Ｄ８〜Ｄ１１の４ビットのセレクト信号をデコードし、そのデコード結果に基づいて、ラッチ１１〜１８のうちの１つのラッチにセット信号を供給する。これらラッチ１１〜１８の８ビットのデジタル出力、すなわち目標電圧値は、当該ラッチにセット信号が入力されることにより、対応するＤ／Ａコンバータ２１〜２８に夫々入力される。
【００１９】
Ｄ／Ａコンバータ２１〜２８は、シフトレジスタ２、ラッチ１１〜１８を経由して入力されたデジタル信号としての目標電圧値をアナログ信号に変換して、対応する高圧制御回路３１〜３８に夫々出力すると共に、アナログマルチプレクサ５にも出力する。また、高圧制御回路３１〜３８には、高圧生成回路４により生成された高電圧も共通に入力される。
【００２０】
これら高圧制御回路３１〜３８は、高圧生成回路４から入力された高電圧の電圧レベルを、対応するＤ／Ａコンバータ２１〜２８から入力された目標電圧値の電圧レベルに変換して、図示省略した対応する各負荷に夫々供給する。また、アナログマルチプレクサ５は、Ｄ／Ａコンバータ２１〜２８から入力された目標電圧値、すなわち高圧制御回路３１〜３８に出力された目標電圧値を、検出電圧信号として、制御ユニットＵ１内のＡ／Ｄコンバータ７に出力する。Ａ／Ｄコンバータ７は、入力された検出電圧信号をデジタル値に変換して、コントローラ１に入力する。
【００２１】
このように、高圧制御回路３１〜３８に出力された目標電圧値がコントローラ１にフィードバックされるので、コントローラ１は、高圧生成回路４等で発生したノイズ等が、目標電圧値をシリアルデータとして電源ユニットＵ２に伝送する過程で当該シリアルデータに重畳されたか否かを検知することが可能となる。また、アナログマルチプレクサ５によりフィードバックすべき情報を選択する構成としているので、ハーネス類を削減してコストダウンを図ることが可能となる。
【００２２】
図２は、以上の動作を示すタイミングチャートである。
【００２３】
１２ビット単位のシリアルデジタルデータＤＩは、クロック信号ＣＬＫに同期して、シフトレジスタ２のＤｉ端子に入力される。シフトレジスタ２は、入力されたシリアルデジタルデータＤＩを、クロック信号ＣＬＫに同期させてＤ０〜Ｄ１１の１２ビットのシフトレジスタに順次シフトさせていき、パラレルデー夕に変換する。シフトレジスタ２の出力のうち、Ｄ０〜Ｄ７の８ビットのパラレルデータ（目標電圧値）は、ラッチ１１〜１８に入力され、Ｄ８〜Ｄ１１の４ビットのパラレルデータは、デコーダ３のセレクト入力端子に入力される。
【００２４】
シリアルデジタルデータＤＩがシフトレジスタ２に入力された後、デコーダ３には、コントローラ１からセット信号が入力される。通常、デコーダ３は、セット信号がＨｉの場合はラッチ信号は出力せず、セット信号がＬｏｗの場合にのみＤ８〜Ｄ１１の４ビットのセレクト信号で指定されるラッチ１１〜１８の１つにラッチ信号を供給する。
【００２５】
ラッチ１１〜１８のうちのラッチ信号を供給された１つのラッチは、シフトレジスタ２から出力されているＤ０〜Ｄ７の８ビットのデータをラッチし、対応するＤ／Ａコンバータ２１〜２８の１つに出力する。８ビットのデータを受け取ったＤ／Ａコンバータ２１〜２８は、２５６分解能のアナログ電圧値にＤ／Ａ変換し、対応する高圧制御回路３１〜３８の１つと、アナログマルチプレクサ５に出力する。
【００２６】
一方、ラッチ６は、セット信号が供給されたラッチ１１〜１８のセレクト信号Ｄ８〜Ｄ１１をラッチしており、アナログマルチプレクサ５は、そのセレクト信号をラッチ６から受け取って、上記アナログ電圧値を出力したＤ／Ａコンバータ２１〜２８の出力を選択し、Ａ／Ｄコンバータ７に電圧検出信号として供給する。Ａ／Ｄコンバータ７は、アナログの電圧検出信号をデジタル信号に変換して、コントローラ１に入力する。すると、コントローラ１は、電圧検出信号と先に出力した目標電圧値とを比較し、異なる場合は、次のサイクルで、再度、正規の目標電圧値を電源ユニットに出力する。
【００２７】
例えば、セレクト信号Ｄ８〜Ｄ１１でラッチ１１が指定されたとすると、このラッチ１１にセット信号が供給され、ラッチ１１は、８ビットの目標電圧値信号Ｄ１〜Ｄ７をラッチしてＤ／Ａコンバータ２１に入力する。Ｄ／Ａコンバータ２１は、入力された目標電圧値信号Ｄ８〜Ｄ１１をアナログ信号に変換して高圧制御回路３１に出力する。この際、ラッチ１１がラッチする前後でＤ／Ａコンバータ２１に入力される目標電圧値信号Ｄ８〜Ｄ１１が変化している場合は、図２に示したＶｃｏｎｔ１のように、Ｄ／Ａコンバータ２１から出力される目標電圧値（制御電圧）が変化する。
【００２８】
また、アナログマルチプレクサ５は、Ｄ／Ａコンバータ２１から出力される目標電圧値を選択して、図２に示したＶｓｅｎｃｅのように、電圧検出信号としてＡ／Ｄコンバータ７に入力する。Ａ／Ｄコンバータ７は、この電圧検出信号をデジタル値に変換して、コントローラ１に入力する。
【００２９】
次に、デコーダ３は、次のセット信号に基づいて、図２に示したラッチ信号Ｌａｔｃｈ２をラッチ１２に入力する。すると、同様に、このラッチ１２にセット信号が供給され、ラッチ１２は、シフトレジスタ２から次に出力された８ビットの目標電圧値信号Ｄ１〜Ｄ７をラッチしてＤ／Ａコンバータ２２に入力する。Ｄ／Ａコンバータ２２は、この入力された目標電圧値信号Ｄ８〜Ｄ１１をアナログ信号に変換して高圧制御回路３２に出力する。
【００３０】
また、アナログマルチプレクサ５は、Ｄ／Ａコンバータ２２から出力される目標電圧値を選択して、図２に示したＶｓｅｎｃｅのように、電圧検出信号としてＡ／Ｄコンバータ７に入力する。Ａ／Ｄコンバータ７は、この電圧検出信号をデジタル値に変換して、コントローラ１に入力する。
【００３１】
このように、デコーダ３で選択されたラッチ１１〜１８がラッチ動作を行うタイミングで、Ｄ／Ａコンバータ２１〜２８から高圧制御回路３１〜３８に供給する目標電圧値を更新すると共に（更新前後で目標電圧値が変化しない場合を含む）、更新した目標電圧値を電圧検出信号としてコントローラ１にフィードバックすることにより、目標電圧値が正しく電源ユニットＵ２に伝送されたか否かをコントローラ１が検知することができる。
【００３２】
次に、高圧生成回路４の構成を図３に基づいて説明する。図３は、高圧生成回路４の構成を示す回路図である。図３において、１００は発振器であり、この発振器１００にて生成されたパルス信号は、抵抗Ｒ１０１を介してＦＥＴ１０２のゲート端子に入力される。ＦＥＴ１０２のドレイン端子はコンバータトランス１０３の一次巻き線に接続されている。
【００３３】
コンバータトランス１０３の一次巻き線は、バイファーラ巻きの構成となっており、センタタップは抵抗１０４を介して電源Ｖｃｃに接続されている。コンバータトランス１０３の一次巻き線の他端は、ダイオード１０５のカソード端子に接続され、このダイオード１０５のアノード端子は、接地されている。コンバータトランス１０３の二次巻き線の一端は接地され、他端はＨＶＡＣ出力として、高圧制御回路３１〜３８に接続されている。
【００３４】
発振器１００は、コンバータトランス１０３を駆動する周波数のパルスを生成する。ＦＥＴ１０２は、発振器１００にて生成されたパルスによりスイッチング動作する。このＦＥＴ１０２のスイッチング動作によりコンバータトランス１０３は励磁され、二次巻き線に高圧の交流電圧が生成される。この高圧交流電圧は、ＨＶＡＣ信号として各高圧制御回路３１〜３８に供給される。
【００３５】
次に、高圧制御回路３１〜３８の構成を図４に基づいて説明する。図４は、高圧生成回路３１の構成を示す回路図である。なお、高圧制御回路３１〜３８の構成は全く同一であり、入出力される目標電圧値が異なるだけなので、ここでは、高圧生成回路３１を代表として説明する。
【００３６】
図４において、コンデンサ１２１，１２２、ダイオード１２３，１２４は、整流・平滑回路を構成しており、高圧生成回路４の出力であるＨＶＡＣを整流・平滑する。この整流・平滑回路の負極側の出力は、高圧出力として対応する負荷に供給される。
【００３７】
また、この整流・平滑回路の正極側の出力は、抵抗２５を介して高圧トランジスタ１２６のコレクタ端子に接続されている。また、高圧トランジスタ１２６のエミッタ端子は、抵抗１２７を介して接地され、ベース端子は、抵抗１２８を介してオペアンプ１２９の出力に接続されている。このオペアンプ１２９の正極の入力端子は、抵抗１３０，１３１を介して高圧出力に接続されると共に、抵抗１３０，１３２を介して電源Ｖｃｃに接続されている。また、オペアンプ１２９の負極の入力端子には、抵抗１３３を介してＤ／Ａコンバータ２１の出力である目標電圧値（制御電圧）が入力される。
【００３８】
このような回路構成の下で、高圧制御回路３１の出力電圧をＶｈ１、電源電圧をＶｃｃ、制御電圧をＶｃｏｎｔ１、抵抗１３０，１３１の抵抗値を夫々Ｒ１３０，Ｒ１３１とすると、
【００３９】
【数１】
Ｖｈ１＝｛Ｖｃｏｎｔ１×（Ｒ１３０十Ｒ１３１）−Ｖｃｃ×Ｒ１２７｝÷Ｒ１３０
となり、制御電圧Ｖｃｏｎｔ１により高圧制御回路３１の出力電圧Ｖｈ１を制御できることが判る。
【００４０】
以上の構成により、コントローラ１において、メモリ１ａに保存されている値を元に、目標電圧値に対応するシリアルデータを生成し、高圧ユニットＵ２に送出すると共に、Ｄ／Ａコンバータ２１の出力信号（目標電圧値）をコントローラ１にフィードバックし、先に送出した目標電圧値と比較することにより、高圧生成回路４にて発生したノイズ等の外乱要因により、目標電圧値が電源ユニットＵ２にシリアル伝送される過程で変動した否かを判定し、目標電圧値が変動した場合は、再び正規の目標電圧値を電源ユニットにＵ２に送出することにより、高圧制御回路３１の出力電圧を正規の目標電圧に戻す。
【００４１】
この変動した目標電圧値を高圧制御回路３１に与えた時点から正規の目標電圧値を高圧制御回路３１に与えるまでの所要時間を、画像形成のプロセスより十分に速くすることにより、画像の劣化を防ぐことが可能になる。
【００４２】
［第２の実施形態］
本発明の第２の実施形態を図５、図６に基づいて説明する。
【００４３】
図５は、本発明の第２の実施形態に係る電源制御装置の概略構成を示すブロック図であり、本電源制御装置も、電子写真式の画像形成装置に適用することを想定した装置である。
【００４４】
図５において、高圧制御回路８１〜８８の出力が電圧検出信号としてアナログマルチプレクサ５に入力されており、他は図１に示した第１の実施形態と同様である。
【００４５】
図６は高圧制御回路８１の回路図である。なお、高圧制御回路８２〜８８も高圧制御回路８１と全く同様に構成されている。
【００４６】
図６において、オぺアンプ２９の正極の入力端子に入力される抵抗３１，３２により高圧の出力電圧Ｖｈ１を分圧した低圧の電圧を、検出信号Ｖｓｅｎｃｅ１としてアナログマルチプレクサ５に供給することにより、アナログマルチプレクサ５等のデバイスが高電圧で破壊きされるのを防止している。他は第１の実施形態に係る図４の高圧制御回路と同様である。
【００４７】
図６において、高圧制御回路３１の出力電圧をＶｈ１、電源電圧をＶｃｃ、電圧検出信号をＶｓｅｎｃｅ１、抵抗１３０，１３１の抵抗値を夫々Ｒ１３０，Ｒ１３１とすると、
【００４８】
【数２】
Ｖｈ１＝｛Ｖｓｅｎｃｅ１×（Ｒ１３０十Ｒ１３１）−Ｖｃｃ×Ｒ１２７｝÷Ｒ１３０
となり、電圧検出信号Ｖｓｅｎｃｅ１により高圧制御回路３１の出力電圧Ｖｈ１を制御できることが判る。
【００４９】
従って、コントローラ１において、メモリ１ａに保存されている値を元に、目標電圧値に対応するシリアルデータを生成し、高圧ユニットＵ２に送出すると共に、高圧制御回路３１の出力電圧をコントローラ１にフィードバックし、先に送出した目標電圧値と比較することにより、高圧生成回路４にて発生したノイズ等の外乱要因により、目標電圧値が電源ユニットＵ２にシリアル伝送される過程で変動した否かを判定し、目標電圧値が変動した場合は、再び正規の目標電圧値を電源ユニットＵ２に送出することにより、高圧制御回路３１の出力電圧を正規の目標電圧に戻す。
【００５０】
この変動した目標電圧値を高圧制御回路３１に与えた時点から正規の目標電圧値を高圧制御回路３１に与えるまでの所要時間を、画像形成のプロセスより十分に速くすることにより、画像の劣化を防ぐことが可能になる。
【００５１】
なお、本発明は、上記実施形態に限定されることなく、例えば、Ｄ／Ａコンバータの代わりにＰＷＭ回路を用いることも可能である。また、画像形成装置以外の装置に適用することも可能である。
【００５２】
さらに、帯電器、現像器などの負荷に印加される出力電圧、及び出力電流を検出し、この検出信号をシーケンスコントローラで処理して負荷のインピーダンスを測定して、負荷のインピーダンスに最適な電圧を供給することにより、最適な画像形成を行うことも可能である。帯電器などは環境や材質のバラツキなどによりインピーダンスが大きく変化する場合があるため、この効果は絶大である。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、それぞれ異なる負荷へ出力する高電圧を生成する複数の高圧制御手段を含む電源部と、前記複数の高圧制御手段から出力すべき複数の高電圧の目標値を前記電源部へ伝送する制御部と、を有する電源制御装置において、前記制御部は、前記目標値をシリアル信号で前記電源部に伝送する伝送部と、前記電源部から送信される前記複数の高圧制御手段の出力の１つ或いは前記複数の高圧制御手段への入力の１つの信号を受信する受信部と、を有し、前記電源部は、前記伝送部により伝送されたシリアル信号をパラレル信号に変換する変換手段と、前記変換手段で変換されたパラレル信号に含まれる目標値をラッチし、対応する高圧制御手段へ出力するラッチ回路と、前記複数の高圧制御手段の出力の１つを選択し、前記制御部の受信部へ送信するマルチプレクサと、を有し、前記制御部は、前記受信部で受信した信号と該信号に対応する伝送済の目標値とを比較し、伝送済の目標値が変動したか否かを判定し、変動したと判定した場合は、前記目標値を前記伝送部により再伝送するので、装置の性能を劣化させることなく、シリアルケーブルを用いて複数の高圧出力を制御することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による電源制御系の概略構成を示すブロック図である。
【図２】本発明の第１の実施形態による電源制御系の動作を示すタイミングチャートである。
【図３】本発明の第１の実施形態による電源制御系の高圧生成回路の回路図である。
【図４】本発明の第１の実施形態による電源制御系の高圧制御回路の回路図である。
【図５】本発明の第２の実施形態による電源制御系のブロック図である。
【図６】本発明の第２の実施形態による電源制御系の高圧制御回路の回路図である。
【符号の説明】
１…コントローラ
１ａ…メモリ
２…シフトレジスタ
３…デコーダ
４…高圧生成回路
５…アナログマルチプレクサ
６，１１〜１８…ラッチ
７…Ａ／Ｄコンバータ
２１〜２８…Ｄ／Ａコンバータ
３１〜３８，８１〜８８…高圧制御回路
１３１，１３２…分圧抵抗
ＤＩ…シリアルデジタルデータ
Ｕ１…制御ユニット
Ｕ２…電源ユニット
Ｖｃｏｎｔ１，Ｖｃｏｎｔ２…制御電圧
Ｖｓｅｎｃｅ…電圧検出信号

Claims

それぞれ異なる負荷へ出力する高電圧を生成する複数の高圧制御手段を含む電源部と、
前記複数の高圧制御手段から出力すべき複数の高電圧の目標値を前記電源部へ伝送する制御部と、
を有する電源制御装置において、
前記制御部は、前記目標値をシリアル信号で前記電源部に伝送する伝送部と、
前記電源部から送信される前記複数の高圧制御手段の出力の１つ或いは前記複数の高圧制御手段への入力の１つの信号を受信する受信部と、
を有し、
前記電源部は、前記伝送部により伝送されたシリアル信号をパラレル信号に変換する変換手段と、
前記変換手段で変換されたパラレル信号に含まれる目標値をラッチし、対応する高圧制御手段へ出力するラッチ回路と、
前記複数の高圧制御手段の出力の１つを選択し、前記制御部の受信部へ送信するマルチプレクサと、
を有し、
前記制御部は、前記受信部で受信した信号と該信号に対応する伝送済の目標値とを比較し、伝送済の目標値が変動したか否かを判定し、変動したと判定した場合は、前記目標値を前記伝送部により再伝送することを特徴とする電源制御装置。
前記複数の高圧制御手段は、それぞれ負荷に出力する高電圧を分圧した低電圧を前記マルチプレクサに出力することを特徴とする請求項１記載の電源制御装置。
前記伝送部は、前記複数の高圧制御手段の中から１つを選択するセレクト情報と共に前記目標値をシリアル信号で前記電源部に伝送することを特徴とする請求項１〜２のいずれかに記載の電源制御装置。
前記電源部は、前記ラッチ回路にラッチされる目標値をアナログ信号に変換して対応する前記高圧制御手段に出力するＤ／Ａコンバータを含むことを特徴とする請求項１〜３のいずれかに記載の電源制御装置。
前記制御部は、前記受信部で受信した前記高圧制御手段の出力に基づいて負荷のインピーダンスを測定し、測定したインピーダンスに基づいて前記目標値を決定することを特徴とする請求項１〜４のいずれかに記載の電源制御装置。