JP4496918B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4496918B2
JP4496918B2 JP2004311320A JP2004311320A JP4496918B2 JP 4496918 B2 JP4496918 B2 JP 4496918B2 JP 2004311320 A JP2004311320 A JP 2004311320A JP 2004311320 A JP2004311320 A JP 2004311320A JP 4496918 B2 JP4496918 B2 JP 4496918B2
Authority
JP
Japan
Prior art keywords
hall element
semiconductor substrate
cap
surface side
hall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004311320A
Other languages
Japanese (ja)
Other versions
JP2006128213A (en
Inventor
秀哉 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004311320A priority Critical patent/JP4496918B2/en
Publication of JP2006128213A publication Critical patent/JP2006128213A/en
Application granted granted Critical
Publication of JP4496918B2 publication Critical patent/JP4496918B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Description

この発明は、基板表面にホール素子を備える半導体装置に関し、詳しくは、特に磁気センサとして採用して好適な半導体装置に関する。   The present invention relates to a semiconductor device having a Hall element on a substrate surface, and more particularly to a semiconductor device that is particularly suitable for use as a magnetic sensor.

周知のように、ホール素子は、非接触での角度検出が可能であることから、いわゆるホールIC等に搭載されて例えば磁気センサとして車載内燃機関のスロットル弁開度センサ等の角度検出センサに用いられる。まず、図7を参照して、ホール素子の磁気検出原理について説明する。   As is well known, since the Hall element can detect the angle without contact, it is mounted on a so-called Hall IC or the like and used as an angle detection sensor such as a throttle valve opening sensor of an in-vehicle internal combustion engine as a magnetic sensor, for example. It is done. First, the magnetic detection principle of the Hall element will be described with reference to FIG.

物質中を流れる電流に対して垂直な磁界(磁気)が加わると、それら電流および磁界の双方に垂直な方向に電界(電圧)が生じる。すなわち、磁界が加わると、移動するキャリアがローレンツ力を受けて、該キャリアの運動(移動)方向と磁界の方向との双方に垂直な方向に曲げられる。こうして、この物質の片側にキャリアが溜まるようになり、同キャリアの曲げられた方向に電界(電圧)が生じることとなる。この現象をホール効果と呼び、ここで発生する電圧をホール電圧と呼ぶ。   When a magnetic field (magnetism) perpendicular to the current flowing in the material is applied, an electric field (voltage) is generated in a direction perpendicular to both the current and the magnetic field. That is, when a magnetic field is applied, the moving carrier receives Lorentz force and is bent in a direction perpendicular to both the movement (movement) direction of the carrier and the direction of the magnetic field. Thus, carriers accumulate on one side of the substance, and an electric field (voltage) is generated in the bent direction of the carriers. This phenomenon is called the Hall effect, and the voltage generated here is called the Hall voltage.

例えば、図7に示すような導体100を考えた場合、この導体の幅をW、長さをL、厚さをd、同導体100と磁界とのなす角度をθ、磁束密度をB、駆動電流(端子TI−TI’間に供給する電流)をIとすると、ホール電圧(端子TVH−TVH’間に生じる電圧)VHは、
H=(RHIB/d)cosθ、RH=1/(qn)
のように表せる。ここで、RHはホール係数であり、またqは電荷、nはキャリア濃度である。
For example, when a conductor 100 as shown in FIG. 7 is considered, the width of the conductor is W, the length is L, the thickness is d, the angle between the conductor 100 and the magnetic field is θ, the magnetic flux density is B, and the drive is performed. When the current (current supplied between the terminals TI and TI ′) is I, the Hall voltage (voltage generated between the terminals TV H and TV H ′) V H is
V H = (R H IB / d) cos θ, R H = 1 / (qn)
It can be expressed as Here, R H is the Hall coefficient, q is the charge, and n is the carrier concentration.

上記関係式からも分かるように、ホール素子(導体)と磁界とのなす角度θに応じてホール電圧VHが変化するため、これを利用することで角度の検出が可能になる。このように、ホール素子を用いることで、上述の角度検出センサを実現することができる。 As can be seen from the above relational expression, the Hall voltage V H changes in accordance with the angle θ formed by the Hall element (conductor) and the magnetic field, so that the angle can be detected by using this. Thus, the above-described angle detection sensor can be realized by using the Hall element.

そして従来、例えば特許文献1に記載されるように、半導体基板の表面にホール素子を備えて構成される半導体装置が知られている。図8に、この半導体装置の概略構造を斜視図として示す。   Conventionally, as described in, for example, Patent Document 1, a semiconductor device including a Hall element on the surface of a semiconductor substrate is known. FIG. 8 shows a schematic structure of this semiconductor device as a perspective view.

同図8に示されるように、この半導体装置においては、半導体基板の表面に設けられたホール素子形成領域HEにホール素子(図示略)が形成され、そのホール素子の各端子T1〜T4が、それぞれ配線W11〜W14を介して電極ED11〜ED14と電気的に接続されている。また、図示を割愛しているが、上記半導体基板は、機械的保護および化学的保護を図るために適宜の封止材(モールド樹脂)によって封止(モールド)されている。ここで、上記半導体基板は、半導体層11aと、この上にエピタキシャル成長にて形成された半導体領域11bとを有して構成されるものであり、電極ED11〜ED14は、ホール素子に駆動電流を供給するための電極(電極対)、およびホール素子によるホール電圧信号を取り出すための電極(電極対)に相当する。また、上記ホール素子形成領域HEは、周囲に溝部Sをもって形成される片持ち梁部分に対して設けられている。   As shown in FIG. 8, in this semiconductor device, a Hall element (not shown) is formed in the Hall element formation region HE provided on the surface of the semiconductor substrate, and the terminals T1 to T4 of the Hall element are They are electrically connected to the electrodes ED11 to ED14 through wirings W11 to W14, respectively. Although not shown, the semiconductor substrate is sealed (molded) with an appropriate sealing material (mold resin) for mechanical protection and chemical protection. Here, the semiconductor substrate includes a semiconductor layer 11a and a semiconductor region 11b formed thereon by epitaxial growth, and the electrodes ED11 to ED14 supply a drive current to the Hall element. This corresponds to an electrode (electrode pair) for performing the operation and an electrode (electrode pair) for extracting a Hall voltage signal from the Hall element. The Hall element formation region HE is provided for a cantilever portion formed with a groove S around it.

ところで、例えば半導体基板に外力が加えられると、基板が撓んだり、捩れたりして、基板全体に不均一な応力が加わる。そして、ピエゾ抵抗効果によって、ホール素子内部における抵抗成分の等価回路としての抵抗ブリッジが非平衡になり、オフセット電圧(不平衡電圧)が生じると、磁気検出素子としての検出精度が低下するようになる。このオフセット電圧は、温度変化に伴って大きく変動する特性をもつため、オフセット電圧が生じた場合には、特に温度変化が検出精度を低下させる要因となる。この点、この半導体装置では、基板外周部に外力が加わったときにその外力がホール素子形成領域HEに伝わることを抑制すべく、片持ち梁構造を採用し、片持ち梁部分と基板外周部との接続部が最小限に設定されている。このように、基板への外力に対する耐性を高めることで、磁気検出素子としての高い検出精度が維持されるようになる。
特開平9−97895号公報
By the way, for example, when an external force is applied to the semiconductor substrate, the substrate is bent or twisted, and nonuniform stress is applied to the entire substrate. Then, due to the piezoresistive effect, the resistance bridge as an equivalent circuit of the resistance component inside the Hall element becomes unbalanced, and when an offset voltage (unbalanced voltage) is generated, the detection accuracy as the magnetic detection element is lowered. . Since the offset voltage has a characteristic that fluctuates greatly with a temperature change, when the offset voltage is generated, the temperature change is a factor that lowers the detection accuracy. In this respect, this semiconductor device adopts a cantilever structure in order to prevent the external force from being transmitted to the Hall element formation region HE when an external force is applied to the outer periphery of the substrate. The connection with is set to a minimum. As described above, by increasing the resistance to the external force on the substrate, high detection accuracy as the magnetic detection element is maintained.
Japanese Patent Laid-Open No. 9-97895

しかしながら、上記図8に例示した半導体装置では、図8中のY方向への応力の印加についてはホール素子への影響が緩和されるものの、図8中のX方向への応力の印加についてはその影響が十分に緩和されるとはいえず、未だ改良の余地を残すものとなっている。さらに、半導体基板が高圧環境下あるいは圧力変動の大きい環境下にある場合には、その圧力による影響も、すなわちその圧力に基づく応力も、上記ホール素子形成領域HE内のホール素子に加わり、基板に外力が加わった場合と同様、検出精度の低下を生じさせることになる。また、封止材(モールド樹脂)による応力も無視できず、これによっても同様に検出精度の低下が生じるようになる。上記図8に例示した従来の半導体装置では、こうした装置をとりまく環境や封止材による影響までは低減できず、磁気検出素子としての検出精度の低下が顕著になる。   However, in the semiconductor device illustrated in FIG. 8, although the influence on the Hall element is mitigated with respect to the application of stress in the Y direction in FIG. 8, the application of the stress in the X direction in FIG. The impact has not been fully mitigated, and there is still room for improvement. Further, when the semiconductor substrate is in a high-pressure environment or an environment with large pressure fluctuations, the influence due to the pressure, that is, the stress based on the pressure is applied to the Hall element in the Hall element formation region HE, and is applied to the substrate. As in the case where an external force is applied, the detection accuracy is reduced. Further, the stress due to the sealing material (mold resin) cannot be ignored, and this also causes a decrease in detection accuracy. In the conventional semiconductor device illustrated in FIG. 8 above, the environment surrounding such a device and the influence of the sealing material cannot be reduced, and the detection accuracy as a magnetic detection element is significantly lowered.

この発明は、こうした実情に鑑みてなされたものであり、装置をとりまく環境や封止材の材質によることなく、磁気検出素子としての検出精度を高く維持することのできる半導体装置を提供することを目的とする。   The present invention has been made in view of such circumstances, and provides a semiconductor device capable of maintaining high detection accuracy as a magnetic detection element without depending on the environment surrounding the device and the material of the sealing material. Objective.

こうした目的を達成すべく、請求項1に記載の発明では、半導体基板の表面に、駆動電流に対する磁界の印加に基づいてホール電圧信号を出力するホール素子を形成して、該ホール素子上に真空室を形成する態様で少なくともホール素子を真空中に封止するキャップを設けるとともに、前記半導体基板の裏面側には前記ホール素子の形成箇所に対応して真空室を形成するキャップを設けた構造とする。 To achieve these objectives, the invention described in claim 1, the surface of the semiconductor substrate, to form a Hall element for outputting a Hall voltage signal based on the application of the magnetic field with respect to the drive current, on the Hall element Rutotomoni provided a cap for sealing at least the Hall element in a vacuum in a manner to form a vacuum chamber, the back surface side of the semiconductor substrate provided with a cap to form a vacuum chamber in response to the area where the Hall element Structure.

こうした構造によれば、ホール素子が真空中に封止されることになるため、当該装置をとりまく環境や封止材によるホール素子への影響は無視できるほど小さくなる。すなわち、環境圧力や封止材に基づくホール素子への応力の印加は抑制され、磁気検出素子としての検出精度が高く維持されるようになる。しかも、真空による断熱効果で、環境温度(外気温度)の変化に伴うホール素子の温度変化が低減されることとなり、これによっても、その検出精度が高められることになる。
加えて、前記半導体基板の裏面側にも上述のようなキャップをさらに設けることで、前記ホール素子の表面および裏面の両側に真空室が設けられることになる。すなわち、同ホール素子に対する応力の印加、および温度変化はさらに抑制されることとなり、磁気検出素子としての検出精度はさらに高く維持されるようになる。また、ホール素子の両面(表裏面)にキャップを設けることで、それらキャップの接合による応力がそれら両面で互いに相殺されるようにもなる。
According to such a structure, since the Hall element is sealed in a vacuum, the influence on the Hall element by the environment surrounding the device and the sealing material is negligibly small. That is, the application of stress to the Hall element based on the environmental pressure or the sealing material is suppressed, and the detection accuracy as the magnetic detection element is maintained high. In addition, due to the heat insulation effect due to the vacuum, the temperature change of the Hall element due to the change of the environmental temperature (outside air temperature) is reduced, and this also increases the detection accuracy.
In addition, by providing a cap as described above also on the back surface side of the semiconductor substrate, vacuum chambers are provided on both the front and back surfaces of the Hall element. That is, the application of stress to the Hall element and the temperature change are further suppressed, and the detection accuracy as the magnetic detection element is further maintained. In addition, by providing caps on both surfaces (front and back surfaces) of the Hall element, stress due to joining of the caps can be canceled out on both surfaces.

また、請求項2に記載の発明では、上記構造を前提として、前記半導体基板の表面に、前記ホール素子から出力されるホール電圧信号に対して所定の信号処理を行う信号処理回路をさらに形成して、前記ホール素子と該信号処理回路との協働のもとに所定の方向から印加される磁界を検出する磁気センサを構成することとし、前記半導体基板の表面側に設けられたキャップによって、前記信号処理回路も含めて前記ホール素子真空中に封止されようにする。こうした構造にすることで、所要の磁気センサを実現することができ、そうした磁気センサとしてもその磁気検出精度が高く維持されることとなる。 According to a second aspect of the present invention, on the premise of the above structure, a signal processing circuit for performing predetermined signal processing on the Hall voltage signal output from the Hall element is further formed on the surface of the semiconductor substrate. Te, by the Hall elements and the original cooperation with the signal processing circuit and to configure the magnetic sensor for detecting a magnetic field applied from a predetermined direction, the cap provided on the surface side of the semiconductor substrate, the Hall element, including the signal processing circuit so as Ru is sealed in a vacuum. With such a structure, a required magnetic sensor can be realized, and the magnetic detection accuracy of such a magnetic sensor is maintained high.

また、これら構造を実現する上では、例えば請求項3に記載のように、
・前記ホール素子を前記半導体基板の凹部に形成することとし、前記半導体基板の表面側に設けられたキャップを、この凹部による空間を前記ホール素子上に形成される真空室とするかたちで設けた構造。
あるいは請求項4に記載のように、
・前記半導体基板の表面側に設けられたキャップを、凹部を有するものとし、この凹部による空間を前記ホール素子上に形成される真空室とするかたちで設けた構造。
等々の構造を採用することが有効である。このように、半導体基板や半導体基板の表面側に設けられたキャップに凹部を設けることで、前記ホール素子上に真空室を形成するためのスペース(空間)が容易に且つ適切に確保されるようになる。
Moreover, in realizing these structures, for example, as described in claim 3,
The Hall element is formed in the recess of the semiconductor substrate, and the cap provided on the surface side of the semiconductor substrate is provided in the form of a vacuum chamber formed on the Hall element as a space formed by the recess. Construction.
Or as claimed in claim 4,
A structure in which the cap provided on the surface side of the semiconductor substrate has a recess, and a space by the recess is a vacuum chamber formed on the Hall element .
It is effective to adopt such a structure. Thus, by providing a recess in the semiconductor substrate or the cap provided on the surface side of the semiconductor substrate, a space (space) for forming a vacuum chamber on the Hall element is easily and appropriately secured. become.

また、前記半導体基板の表面側に設けられたキャップおよび前記半導体基板の裏面側に設けられたキャップについては、請求項5に記載のように、これをガラス材からなるものとすることが有効である。周知のように、ガラス材は、半導体圧力センサ等の一般的なセンサ構成で用いられている材料である。このため、前記半導体基板の表面側に設けられたキャップおよび前記半導体基板の裏面側に設けられたキャップの材料としてこうしたガラス材を用いることで、特別な工程を追加することなく、すなわち既存の設備でこうしたキャップを形成することができるようになる。 In addition, as for the cap provided on the front surface side of the semiconductor substrate and the cap provided on the back surface side of the semiconductor substrate, it is effective that the cap is made of a glass material as described in claim 5. is there. As is well known, the glass material is a material used in a general sensor configuration such as a semiconductor pressure sensor. For this reason, by using such a glass material as a material for the cap provided on the front surface side of the semiconductor substrate and the cap provided on the back surface side of the semiconductor substrate, there is no need to add a special process, that is, existing equipment. Now you can make these caps.

またこの場合、請求項6に記載のように、前記半導体基板の表面側に設けられたキャップおよび前記半導体基板の裏面側に設けられたキャップを、陽極接合にて前記半導体基板と接合されたものとすることが、前記真空室の気密性を確保する上でより有効である。なお、陽極接合は、高温環境下で接合部材間に、すなわち半導体基板およびガラス材間に高電圧を印加して接合部近傍のガラス中に含まれるアルカリ成分(主にNa(ナトリウム))を除去することでそこに未結合の酸素を生じさせ、その酸素を半導体基板(例えばSi(シリコン))と結合(例えば共有結合)させることにより両部材間の接合を行う方法で
ある。すなわち、陽極接合で接合された接合部のガラス中には、通常、他の部分よりも少量のアルカリ成分(主にNa)が含まれるようになる。
In this case, the cap provided on the front surface side of the semiconductor substrate and the cap provided on the back surface side of the semiconductor substrate are joined to the semiconductor substrate by anodic bonding as described in claim 6. It is more effective in securing the airtightness of the vacuum chamber. Anodic bonding removes alkali components (mainly Na (sodium)) contained in the glass in the vicinity of the joint by applying a high voltage between the joining members in a high temperature environment, that is, between the semiconductor substrate and the glass material. In this method, unbonded oxygen is generated therein, and the oxygen is bonded to (for example, covalently bonded to) the semiconductor substrate (for example, Si (silicon)), thereby joining the two members. That is, the glass of the joint part joined by anodic joining usually contains a smaller amount of alkali components (mainly Na) than the other parts.

また、請求項7に記載のように、前記半導体基板の表面側に設けられたキャップの外側に、前記ホール素子に駆動電流を供給するための電極、および前記ホール素子によるホール電圧信号を取り出すための電極が、それぞれ前記ホール素子の各端子から配線により引き出すかたちで形成された構造とした場合には、これら各電極を前記半導体基板の表面側に設けられたキャップの外側へ引き出す前記配線を、前記半導体基板の表面部分の不純物濃度が選択的に高められた拡散層として形成されたものとすることが有効である。 According to a seventh aspect of the present invention, an electrode for supplying a driving current to the Hall element and a Hall voltage signal from the Hall element are extracted outside a cap provided on the surface side of the semiconductor substrate. When the electrodes are formed in a form that is drawn out from the respective terminals of the Hall element by wiring, the wiring that pulls out each of these electrodes to the outside of the cap provided on the surface side of the semiconductor substrate , It is effective that the semiconductor substrate is formed as a diffusion layer in which the impurity concentration in the surface portion is selectively increased.

ところで、上記各電極を前記半導体基板の表面側に設けられたキャップの外側へ引き出す配線について、これをアルミニウムや銅等からなる通常の金属膜で形成した場合には、上記半導体基板の表面該半導体基板の表面側に設けられたキャップとの接合部においてそれら両部材の間にその配線が挟まれることとなり、断線等が懸念されるようになる。さらに、その金属膜の幾らかの膜厚によって基板表面に段差が形成されることとなり、基板およびキャップ間に隙間が生じやすくなるため、気密性の確保も困難になる。この点、上記構造では、前記半導体基板の表面部分の不純物濃度を選択的に高めてそこに上記配線としての拡散層を形成するようにしているため、引き出し配線部分が半導体基板の一部として構成され、前記陽極接合などにより前記ホール素子上に形成される真空室の気密性を保持することが可能となる。すなわち、同配線を金属膜で形成したときに懸念される断線や気密性の低下等は好適に抑制されるようになる。 Incidentally, the wiring to draw the respective electrodes to the outside of the cap provided on the surface side of the semiconductor substrate, in a case where it was formed by the ordinary metal film made of aluminum or copper, the semiconductor substrate surface and the At the joint with the cap provided on the surface side of the semiconductor substrate , the wiring is sandwiched between these two members, and there is a concern about disconnection or the like. Furthermore, a step is formed on the surface of the substrate due to some film thickness of the metal film, and a gap is likely to be generated between the substrate and the cap, so that it is difficult to ensure airtightness. In this regard, in the above structure, since the impurity concentration of the surface portion of the semiconductor substrate is selectively increased to form a diffusion layer as the wiring there, the lead wiring portion is configured as a part of the semiconductor substrate. In addition, the airtightness of the vacuum chamber formed on the Hall element by the anodic bonding or the like can be maintained. That is, disconnection, a decrease in airtightness, and the like, which are a concern when the wiring is formed of a metal film, are preferably suppressed.

また、前記半導体基板の表面側に設けられたキャップについてはこれを、請求項8に記載のように、前記ホール素子に駆動電流を供給するための電極、および前記ホール素子によるホール電圧信号を取り出すための電極をそれぞれ露出させる貫通孔が設けられたものとすることで、前記半導体基板の表面側にキャップを設けた場合においても、上記貫通孔により露出された各電極を通じて、より容易に且つ好適にホール素子を駆動することが可能になる。 The cap provided on the surface side of the semiconductor substrate is taken out from the electrode for supplying a drive current to the Hall element and a Hall voltage signal from the Hall element as described in claim 8. By providing through holes for exposing the electrodes for the respective purposes, even when a cap is provided on the surface side of the semiconductor substrate , it is easier and more suitable through each electrode exposed by the through holes. It becomes possible to drive the Hall element.

た、請求項に記載の発明では、上記請求項1〜8のいずれか一項に記載の半導体装置において、前記半導体基板の裏面側に設けられたキャップを、凹部を有して且つ、この凹部による空間を前記ホール素子の形成箇所に対応して形成される真空室とするかたちで設けるものとする。こうした構造によれば、前記半導体基板に対し加工を行わずとも、前記ホール素子の形成箇所に対応する真空室を形成するためのスペース(空間)が容易に確保されるようになる。 Also, in the invention according to claim 9, in the semiconductor device according to any one of the claims 1-8, the cap provided on the back surface side of the semiconductor substrate, and has a recess, the space formed by the recess shall be kick set in the form of a vacuum chamber which is formed corresponding to the area where the Hall element. According to such a structure, a space (space) for forming a vacuum chamber corresponding to a place where the Hall element is formed can be easily secured without processing the semiconductor substrate.

以下、この発明に係る半導体装置についてその一実施の形態を示す。
以下、図1〜図3を参照して、この実施の形態に係る半導体装置の構造について詳述する。なお、図1はこの半導体装置の概略構造を模式的に示す斜視図、図2はこの半導体装置の概略構造をキャップ未接合状態で示す斜視図、図3は図1のA−A’線に沿った断面図である。
An embodiment of the semiconductor device according to the present invention will be described below.
The structure of the semiconductor device according to this embodiment will be described in detail below with reference to FIGS. 1 is a perspective view schematically showing the schematic structure of the semiconductor device, FIG. 2 is a perspective view showing the schematic structure of the semiconductor device in an unbonded state, and FIG. 3 is taken along the line AA ′ of FIG. FIG.

同図1〜図3に示されるように、この半導体装置においては、例えばシリコンからなる半導体基板1の表面に設けられたホール素子形成領域HEにホール素子が形成され、そのホール素子の各端子(図示略)が、それぞれ配線W1〜W4を介して電極ED1〜ED4と電気的に接続されている。また図示は割愛しているが、上記ホール素子形成領域HEには、上記ホール素子に加えてさらに、同ホール素子から出力されるホール電圧信号に対して所定の信号処理を行う信号処理回路も形成され、これらホール素子および信号処理回路の協働のもとに所定の方向から印加される磁界を検出する磁気センサがいわゆるホールICとして構成されている。なお、上記電極ED1〜ED4は、それぞれホール素子に駆動電流を供給するための電極(電極対)、およびホール素子によるホール電圧信号を取り出すための電極(電極対)に相当するものである。また、これも図示は割愛しているが、上記半導体基板1は、機械的保護および化学的保護を図るために適宜の封止材(モールド樹脂)によって封止(モールド)されている。またここでは、上記ホール素子形成領域HEに形成されるホール素子として、基板表面(チップ面)に垂直な磁界成分に対応したホール電圧を出力する横型ホール素子を想定して説明を進めるが、横型ホール素子に限らず、これに代えて、基板表面に平行な磁界成分に対応するホール電圧を出力する縦型ホール素子も適宜採用可能である。   As shown in FIGS. 1 to 3, in this semiconductor device, a Hall element is formed in a Hall element formation region HE provided on the surface of a semiconductor substrate 1 made of, for example, silicon, and each terminal ( (Not shown) are electrically connected to the electrodes ED1 to ED4 via wirings W1 to W4, respectively. Although not shown, in the Hall element formation region HE, in addition to the Hall element, a signal processing circuit for performing predetermined signal processing on the Hall voltage signal output from the Hall element is also formed. A magnetic sensor that detects a magnetic field applied from a predetermined direction under the cooperation of the Hall element and the signal processing circuit is configured as a so-called Hall IC. The electrodes ED1 to ED4 correspond to electrodes (electrode pairs) for supplying a drive current to the Hall elements and electrodes (electrode pairs) for taking out Hall voltage signals from the Hall elements, respectively. Although not shown in the figure, the semiconductor substrate 1 is sealed (molded) with an appropriate sealing material (molded resin) for mechanical protection and chemical protection. Here, the description will be made assuming that the Hall element formed in the Hall element formation region HE is a horizontal Hall element that outputs a Hall voltage corresponding to a magnetic field component perpendicular to the substrate surface (chip surface). Instead of the Hall element, a vertical Hall element that outputs a Hall voltage corresponding to a magnetic field component parallel to the substrate surface can be used as appropriate.

またここで、上記配線W1〜W4は、例えばイオン注入等により、半導体基板1の表面部分の不純物濃度が選択的に高められた拡散層(ウェル)として形成されている。このため、例えば上記配線W1〜W4を金属膜で形成した場合に懸念される配線の断線や気密性の低下等についてはこれが抑制されることになる。   Here, the wirings W1 to W4 are formed as diffusion layers (wells) in which the impurity concentration in the surface portion of the semiconductor substrate 1 is selectively increased by, for example, ion implantation. For this reason, for example, when the wirings W <b> 1 to W <b> 4 are formed of a metal film, the wiring disconnection, the deterioration of airtightness, and the like are suppressed.

また、上記半導体基板1には、ホール素子形成領域HE上に真空室VS1を形成する態様で、同領域HEに形成されたホール素子、並びにこれと共に磁気センサを構成する上記信号処理回路をそれぞれ真空中に封止するキャップ2が設けられている。より詳しくは、このキャップ2は凹部を有し、この凹部によるスペース(空間)を上記真空室VS1とするかたちで設けられている。すなわち、この半導体装置においては、上記キャップ2の表面が封止材で封止されることとなる。これにより、上記ホール素子形成領域HEに対して封止材による応力が印加されなくなる。また、図1に示されるように、このキャップ2には、上記電極ED1〜ED4を露出させるような半円形状の貫通孔H1〜H4が形成されている。これにより、上記電極ED1〜ED4は、それぞれ上記ホール素子の各端子から配線W1〜W4を通じてキャップ2の外側へ引き出されるかたちとなる。   The semiconductor substrate 1 has a vacuum chamber VS1 formed on the Hall element formation region HE, and the Hall element formed in the region HE and the signal processing circuit constituting the magnetic sensor together with the Hall element are vacuumed. A cap 2 for sealing inside is provided. More specifically, the cap 2 has a recess, and a space (space) by the recess is provided as the vacuum chamber VS1. That is, in this semiconductor device, the surface of the cap 2 is sealed with the sealing material. As a result, stress due to the sealing material is not applied to the Hall element formation region HE. Also, as shown in FIG. 1, the cap 2 is formed with semicircular through holes H1 to H4 that expose the electrodes ED1 to ED4. As a result, the electrodes ED1 to ED4 are drawn out from the terminals of the Hall elements to the outside of the cap 2 through the wires W1 to W4.

また、半導体基板1の裏面側にも、上記ホール素子の形成箇所に対応して真空室VS2を形成するキャップ3が設けられている。ここで、真空室VS2は、半導体基板1の裏面側に設けられた凹部によるスペース(空間)を利用して形成されている。詳しくは、この凹部は、上記ホール素子形成領域HEの近くまで形成されている。なお、キャップ3には、先の貫通孔は形成されていない。   A cap 3 for forming the vacuum chamber VS2 is also provided on the back side of the semiconductor substrate 1 corresponding to the location where the Hall element is formed. Here, the vacuum chamber VS <b> 2 is formed using a space (space) formed by a recess provided on the back side of the semiconductor substrate 1. Specifically, the recess is formed up to the vicinity of the Hall element formation region HE. The cap 3 is not formed with the previous through hole.

また、これらキャップ2および3は、いずれもガラス材からなり、陽極接合にて半導体基板1と接合されている。このように、これらキャップ2および3の接合が陽極接合で行われる場合には、石英ガラスに酸化硼素を添加することでその軟化点を下降させて膨張係数をなるべく小さく保つようにした硼珪酸ガラス(耐熱ガラス)、もしくはこれに類似する組成のガラス材をキャップ材料として用いることが好ましい。この硼珪酸ガラスは、水晶等と比べて安価であり、強度や熱耐性、さらには化学的安定性に優れることから、陽極接合を行う上で有用な材料である。ただし、半導体基板の材料として広く用いられているSi(シリコン)との相性を考えた場合、一般的な硼珪酸ガラスとシリコンとでは熱膨張係数の差異が大きいため、高温環境下で行われる陽極接合にてそれら両者を接合したときには、その熱膨張係数の差異に起因した残留応力が両者の間に生じることが懸念される。そのため、半導体基板の材料としてシリコンを用いる場合には、市販の硼珪酸ガラスの組成を幾らか変化させてその熱膨張係数をシリコンに近づけるようにしたガラス材等も、上記キャップ材料として有用である。   The caps 2 and 3 are both made of a glass material and bonded to the semiconductor substrate 1 by anodic bonding. Thus, when the caps 2 and 3 are bonded by anodic bonding, boron oxide is added to quartz glass to lower its softening point and keep the expansion coefficient as small as possible. (Heat resistant glass) or a glass material having a composition similar to this is preferably used as the cap material. This borosilicate glass is a material that is useful for anodic bonding because it is less expensive than quartz and has excellent strength, heat resistance, and chemical stability. However, when considering compatibility with Si (silicon), which is widely used as a material for semiconductor substrates, there is a large difference in thermal expansion coefficient between general borosilicate glass and silicon. When both are joined by joining, there is a concern that residual stress due to the difference in thermal expansion coefficient between the two is generated. Therefore, when silicon is used as the material for the semiconductor substrate, a glass material or the like in which the composition of commercially available borosilicate glass is changed somewhat so that its thermal expansion coefficient is close to that of silicon is also useful as the cap material. .

図4に、この半導体装置をチップとして切り出す(ダイシング)前の半導体基板(ウェハ)の平面構造の一例を示す。
この図4に示すように、例えば各素子を縦列および横列に規則正しく格子状に配列させ、図中に2点鎖線で示すカットライン(スクライブ線)CLに沿ってカット(ダイシング)することにより、所定の数(ここでは16個)の素子(半導体装置)が効率良く得られる。
FIG. 4 shows an example of a planar structure of a semiconductor substrate (wafer) before the semiconductor device is cut out as a chip (dicing).
As shown in FIG. 4, for example, each element is regularly arranged in a column and a row in a grid pattern, and is cut (diced) along a cut line (scribe line) CL indicated by a two-dot chain line in the drawing. (16 in this case) of elements (semiconductor devices) can be obtained efficiently.

このように、この実施の形態に係る半導体装置では、ホール素子が真空中に封止されることになるため、当該装置をとりまく環境や封止材によるホール素子への影響は無視できるほど小さくなる。すなわち、環境圧力や封止材に基づくホール素子への応力の印加は抑制され、磁気検出素子としての検出精度が高く維持されるようになる。しかも、真空による断熱効果で、環境温度(外気温度)の変化に伴うホール素子の温度変化が低減されることとなり、これによっても、その検出精度が高められることになる。   Thus, in the semiconductor device according to this embodiment, since the Hall element is sealed in a vacuum, the environment surrounding the device and the influence on the Hall element due to the sealing material are so small that they can be ignored. . That is, the application of stress to the Hall element based on the environmental pressure or the sealing material is suppressed, and the detection accuracy as the magnetic detection element is maintained high. In addition, due to the heat insulation effect due to the vacuum, the temperature change of the Hall element due to the change of the environmental temperature (outside air temperature) is reduced, and this also increases the detection accuracy.

以上説明したように、この実施の形態に係る半導体装置によれば、以下に記載するような多くの優れた効果が得られるようになる。
(1)半導体基板1の表面(ホール素子形成領域HE)にホール素子を形成するとともに、半導体基板1に対し、そのホール素子上に真空室VS1を形成する態様で同ホール素子を真空中に封止するキャップ2を設けた構造とした。これにより、装置をとりまく環境や封止材の材質によることなく、磁気検出素子としての検出精度を高く維持することができるようになる。
As described above, according to the semiconductor device of this embodiment, many excellent effects as described below can be obtained.
(1) A Hall element is formed on the surface of the semiconductor substrate 1 (Hall element formation region HE), and the Hall element is sealed in a vacuum with respect to the semiconductor substrate 1 in such a manner that a vacuum chamber VS1 is formed on the Hall element. It was set as the structure which provided the cap 2 which stops. This makes it possible to maintain high detection accuracy as a magnetic detection element regardless of the environment surrounding the apparatus and the material of the sealing material.

(2)また、磁気検出素子としての検出精度を高く維持することにより、従来は難しかったような微細な磁気変動を検出することが可能となり、新たな分野への適用を図ることができる。従来分野へ適用した場合にも、歩留り向上や低コスト化、ひいては省エネルギー化が図られることにもなる。   (2) Also, by maintaining high detection accuracy as a magnetic detection element, it becomes possible to detect minute magnetic fluctuations that have been difficult in the past, and can be applied to new fields. Even when applied to conventional fields, yields can be improved, costs can be reduced, and energy can be saved.

(3)さらに、封止材の材料の選択自由度が高められることにもなる。従来は、封止材による応力を抑制するために、封止材の材料として応力の小さな材料を採用することがあった。しかし、上記半導体装置によれば、封止材による応力の影響は無視できるほど小さくなるため、封止材の材料を選択する上でその応力を考慮する必要がなくなり、その結果、封止材の材料の選択自由度が高められることになる。   (3) Furthermore, the degree of freedom in selecting the material for the sealing material is also increased. Conventionally, in order to suppress the stress caused by the sealing material, a material having a small stress is sometimes used as the material of the sealing material. However, according to the semiconductor device, since the influence of the stress due to the sealing material is so small that it can be ignored, it is not necessary to consider the stress when selecting the material of the sealing material. The degree of freedom in selecting materials will be increased.

(4)半導体基板1の表面に、ホール素子から出力されるホール電圧信号に対して所定の信号処理を行う信号処理回路をさらに形成して、ホール素子と信号処理回路との協働のもとに所定の方向から印加される磁界を検出する磁気センサを構成することとし、キャップ2を、ホール素子と共に信号処理回路も真空中に封止するものとした。これにより、所要の磁気センサを実現することができ、そうした磁気センサとしてもその磁気検出精度が高く維持されることとなる。   (4) A signal processing circuit for performing predetermined signal processing on the Hall voltage signal output from the Hall element is further formed on the surface of the semiconductor substrate 1, and the Hall element and the signal processing circuit cooperate with each other. A magnetic sensor that detects a magnetic field applied from a predetermined direction is configured, and the cap 2 is sealed in a vacuum together with a Hall element and a signal processing circuit. Thereby, a required magnetic sensor can be realized, and the magnetic detection accuracy of such a magnetic sensor is maintained high.

(5)キャップ2を、凹部を有するものとし、この凹部による空間を真空室VS1とするかたちで設けるようにした。このように、キャップ2に凹部を設けることで、真空室VS1を形成するためのスペース(空間)が容易に且つ適切に確保されるようになる。   (5) The cap 2 has a recess, and the space by the recess is provided as a vacuum chamber VS1. Thus, by providing the cap 2 with the recess, a space (space) for forming the vacuum chamber VS1 can be easily and appropriately secured.

(6)キャップ2および3の材料としてガラス材を採用することとした。周知のように、硼珪酸ガラス等のガラス材は、半導体圧力センサ等の一般的なセンサ構成で用いられている材料である。このため、キャップ2および3の材料としてこうしたガラス材を用いることで、特別な工程を追加することなく、すなわち既存の設備でこうしたキャップを形成することができるようになる。   (6) A glass material was adopted as the material for the caps 2 and 3. As is well known, a glass material such as borosilicate glass is a material used in a general sensor configuration such as a semiconductor pressure sensor. For this reason, by using such a glass material as the material of the caps 2 and 3, such a cap can be formed without adding a special process, that is, with existing equipment.

(7)また、上記キャップ2および3についてはこれを、陽極接合にて半導体基板1と接合されたものとすることが、真空室VS1およびVS2の気密性を確保する上でより有効である。   (7) For the caps 2 and 3, it is more effective to secure the airtightness of the vacuum chambers VS1 and VS2 by joining the caps 2 and 3 to the semiconductor substrate 1 by anodic bonding.

(8)半導体基板1の表面におけるキャップ2の外側に、上記電極ED1〜ED4を形成することとし、それら電極ED1〜ED4をキャップ2の外側へ引き出す配線W1〜W4を、半導体基板1の表面部分の不純物濃度が選択的に高められた拡散層として形成することとした。これにより、上記配線W1〜W4の断線や気密性の低下等の抑制が図られることとなる。   (8) The electrodes ED1 to ED4 are formed outside the cap 2 on the surface of the semiconductor substrate 1, and wirings W1 to W4 for leading the electrodes ED1 to ED4 to the outside of the cap 2 are formed on the surface portion of the semiconductor substrate 1. It was decided to form as a diffusion layer in which the impurity concentration was selectively increased. Thereby, suppression of disconnection of the said wiring W1-W4, a fall of airtightness, etc. will be aimed at.

(9)キャップ2に、電極ED1〜ED4を露出させる貫通孔H1〜H4を設けるようにした。これにより、キャップ2を設けた場合においても、それら貫通孔H1〜H4により露出された各電極ED1〜ED4を通じて、より容易に且つ好適にホール素子を駆動することが可能になる。また、図4に示したように、半導体装置の製造を容易にする上でも、こうした貫通孔H1〜H4を設けた構造は有益である。   (9) The cap 2 is provided with through holes H1 to H4 that expose the electrodes ED1 to ED4. Thereby, even when the cap 2 is provided, the Hall element can be more easily and suitably driven through the electrodes ED1 to ED4 exposed through the through holes H1 to H4. Also, as shown in FIG. 4, such a structure provided with the through holes H1 to H4 is useful for facilitating the manufacture of the semiconductor device.

(10)半導体基板1の裏面側にも、上記ホール素子の形成箇所(ホール素子形成領域HE)に対応して真空室VS2を形成するキャップ3を設けるようにした。こうしたキャップ3をさらに設けることで、上記ホール素子の表面および裏面の両側に真空室VS1およびVS2が設けられることになる。すなわち、同ホール素子に対する応力の印加、および温度変化はさらに抑制されることとなり、磁気検出素子としての検出精度はさらに高く維持されるようになる。また、ホール素子の両面(表裏面)にキャップ2および3を設けることで、それらキャップ2および3の接合による応力がそれら両面で互いに相殺されるようにもなる。   (10) The cap 3 for forming the vacuum chamber VS2 corresponding to the location where the Hall element is formed (Hall element formation region HE) is also provided on the back side of the semiconductor substrate 1. By further providing such a cap 3, vacuum chambers VS1 and VS2 are provided on both sides of the front and back surfaces of the Hall element. That is, the application of stress to the Hall element and the temperature change are further suppressed, and the detection accuracy as the magnetic detection element is further maintained. In addition, by providing the caps 2 and 3 on both surfaces (front and back surfaces) of the Hall element, the stress caused by the joining of the caps 2 and 3 can be canceled by both surfaces.

(11)また、半導体基板1の裏面側の凹部を、上記ホール素子形成領域HEの近くまで形成するようにした。これにより、上記真空室VS2による断熱効果がさらに高められることになる。   (11) Further, the recess on the back surface side of the semiconductor substrate 1 is formed to the vicinity of the Hall element formation region HE. Thereby, the heat insulation effect by the vacuum chamber VS2 is further enhanced.

なお、上記実施の形態は、以下の態様をもって実施することもできる。
・図5に示すように、上記キャップ2には凹部を形成せずに、例えば「数μm〜数十μm」だけ掘り下げた凹部を半導体基板1に形成し、その凹部の底面に上記ホール素子形成領域HEを設けるとともに、その凹部によるスペース(空間)を利用して上記真空室VS1を形成するようにした構造とすることもできる。なお、上記凹部は、「数μm」程度であれば、例えばフォトリソグラフィで基板表面を選択的に酸化させてその酸化膜をフッ酸でエッチング除去することによって形成することが望ましい。また、「数十μm」程度であれば、素子分離で広く用いられているトレンチエッチングや、KOH溶液等によるウェットエッチングなどを用いて形成することが望ましい。こうした構造によっても、上記(1)〜(11)の効果と同様の効果もしくはそれに準じた効果が得られるようになる。さらに、キャップ2に凹部を形成する必要がなくなるため、このキャップ2として平面状のガラス(平面ガラス)を使用することが可能になる。なお、図5は先の図3の断面図に対応するものであり、この図5において、図3に示した要素と同一の要素には各々同一の符号を付して示している。
In addition, the said embodiment can also be implemented with the following aspects.
As shown in FIG. 5, without forming a recess in the cap 2, for example, a recess dug down by “several μm to several tens of μm” is formed in the semiconductor substrate 1, and the Hall element is formed on the bottom of the recess. The region HE may be provided, and the vacuum chamber VS1 may be formed using a space (space) formed by the concave portion. In addition, if the said recessed part is about "several micrometers", it is desirable to form by selectively oxidizing the board | substrate surface, for example with photolithography, and etching-removing the oxide film with a hydrofluoric acid. Further, if it is about “several tens of μm”, it is desirable to form by using trench etching widely used for element isolation, wet etching with KOH solution, or the like. Even with such a structure, the same effects as the effects (1) to (11) or an effect equivalent thereto can be obtained. Furthermore, since it is not necessary to form a recess in the cap 2, it is possible to use planar glass (planar glass) as the cap 2. FIG. 5 corresponds to the cross-sectional view of FIG. 3. In FIG. 5, the same elements as those shown in FIG. 3 are denoted by the same reference numerals.

・また、図6に示すように、上記キャップ2および3を、凹部を有するものとし、この凹部によるスペース(空間)を利用して上記真空室VS1およびVS2を形成することもできる。こうした構造によっても、上記(1)〜(11)の効果と同様の効果もしくはそれに準じた効果が得られるようになる。さらに、半導体基板1に凹部を形成せずとも、真空室を形成するためのスペース(空間)が容易に確保されるため、基板への加工を最小限に抑えることも可能になる。   As shown in FIG. 6, the caps 2 and 3 may have a recess, and the vacuum chambers VS1 and VS2 may be formed using a space (space) by the recess. Even with such a structure, the same effects as the effects (1) to (11) or an effect equivalent thereto can be obtained. Furthermore, since a space for forming a vacuum chamber is easily secured without forming a recess in the semiconductor substrate 1, processing on the substrate can be minimized.

・上記実施の形態では、貫通孔H1〜H4やキャップ2の凹部を円形状に形成したが、これに限らず、例えば四角形や八角形など、これを多角形状に形成してもよい。
・上記実施の形態では、上記キャップ2に、電極ED1〜ED4を露出させる貫通孔H1〜H4を設けることとした。しかし、これは必須の構成ではない。
-In above-mentioned embodiment, although the through-holes H1-H4 and the recessed part of the cap 2 were formed circularly, you may form not only this but polygonal shapes, such as a square and an octagon, for example.
In the above embodiment, the cap 2 is provided with the through holes H1 to H4 that expose the electrodes ED1 to ED4. However, this is not an essential configuration.

・上記実施の形態では、上記配線W1〜W4を、半導体基板1の表面部分の不純物濃度が選択的に高められた拡散層として形成することとした。しかし、これも必須の構成ではない。例えば、これら配線W1〜W4を金属膜で形成するようにしてもよい。   In the above embodiment, the wirings W1 to W4 are formed as diffusion layers in which the impurity concentration in the surface portion of the semiconductor substrate 1 is selectively increased. However, this is not an essential configuration. For example, these wirings W1 to W4 may be formed of a metal film.

・上記実施の形態では、上記キャップ2および3の接合方法として陽極接合を採用することとしたが、これらキャップの接合方法は、上記真空室VS1として十分な気密性が得られるものであれば任意である。   In the above embodiment, anodic bonding is adopted as the bonding method for the caps 2 and 3. However, the bonding method for these caps is arbitrary as long as sufficient airtightness can be obtained as the vacuum chamber VS1. It is.

・上記実施の形態では、キャップ2および3の材料としてガラス材を採用することとした。しかし、これらキャップの材料は、真空封止を可能とする材料であれば足り、例えばセラミック等、その他の材料を用いることもできる。   In the above embodiment, a glass material is adopted as the material for the caps 2 and 3. However, these cap materials are sufficient if they can be vacuum-sealed, and other materials such as ceramics can also be used.

・また、上記キャップ2やキャップ3は、先の図8に示したような片持ち梁構造の半導体装置に対しても同様に適用することができる。
・上記実施の形態では、半導体基板1の裏面側にも、ホール素子の形成箇所に対応して真空室VS2を形成するキャップ3を設けることとした。しかし、これは必須の構成ではなく、このキャップ3を割愛した構造とすることもできる。
Further, the cap 2 and the cap 3 can be similarly applied to a semiconductor device having a cantilever structure as shown in FIG.
In the above embodiment, the cap 3 for forming the vacuum chamber VS2 corresponding to the location where the Hall element is formed is also provided on the back side of the semiconductor substrate 1. However, this is not an essential configuration, and the cap 3 may be omitted.

・上記実施の形態では、キャップ2により、ホール素子と共に信号処理回路も真空中に封止するようにした。しかし、ホール素子のみを真空中に封止する構成としてもよい。
・上記実施の形態では、半導体基板1の材料としてSi(シリコン)を用いるようにしたが、基板の材料は任意であり、上記キャップ2および3との相性等を考慮してその他の基板材料を採用するようにしてもよい。例えば、GaAs(ガリウム砒素)、InSb(インジウムアンチモン)、InAs(インジウム砒素)、SiC(炭化珪素)等の化合物半導体材料や、Ge(ゲルマニウム)等の他の半導体材料も適宜採用することができる。特にGaAsやInAsは、温度特性に優れた材料であり、ホール素子の高感度化を図る上で有効である。
In the above embodiment, the cap 2 seals the signal processing circuit in the vacuum together with the Hall element. However, only the Hall element may be sealed in a vacuum.
In the above embodiment, Si (silicon) is used as the material of the semiconductor substrate 1, but the material of the substrate is arbitrary, and other substrate materials are used in consideration of compatibility with the caps 2 and 3. You may make it employ | adopt. For example, a compound semiconductor material such as GaAs (gallium arsenide), InSb (indium antimony), InAs (indium arsenide), SiC (silicon carbide), and other semiconductor materials such as Ge (germanium) can be appropriately employed. In particular, GaAs and InAs are materials having excellent temperature characteristics, and are effective in increasing the sensitivity of the Hall element.

・結局のところ、半導体基板の表面に形成されたホール素子を真空中に封止するキャップがその基板に対して設けられた構造であれば、上記(1)〜(3)の効果と同様の効果もしくはそれに準じた効果は得ることができる。   After all, if the structure is such that a cap for sealing the Hall element formed on the surface of the semiconductor substrate in a vacuum is provided on the substrate, the same effects as in the above (1) to (3) An effect or an equivalent effect can be obtained.

この発明に係る半導体装置の一実施の形態について、その半導体装置の概略構造を模式的に示す斜視図。1 is a perspective view schematically showing a schematic structure of a semiconductor device according to an embodiment of the present invention. 同実施の形態に係る半導体装置の概略構造をキャップ未接合状態で示す斜視図。The perspective view which shows schematic structure of the semiconductor device which concerns on the embodiment in the cap unjoined state. 図1のA−A’線に沿った断面図。FIG. 2 is a cross-sectional view taken along line A-A ′ of FIG. 1. この半導体装置をチップとして切り出す(ダイシング)前の半導体基板(ウェハ)の平面構造の一例を示す平面図。The top view which shows an example of the planar structure of the semiconductor substrate (wafer) before cutting out this semiconductor device as a chip | tip (dicing). 同実施の形態に係る半導体装置の変形例を示す断面図。Sectional drawing which shows the modification of the semiconductor device which concerns on the same embodiment. 同実施の形態に係る半導体装置の別の変形例を示す断面図。Sectional drawing which shows another modification of the semiconductor device which concerns on the same embodiment. ホール素子の磁気検出原理を示す斜視図。The perspective view which shows the magnetic detection principle of a Hall element. 従来の半導体装置の一例について、その半導体装置の概略構造を模式的に示す斜視図。The perspective view which shows typically the schematic structure of the semiconductor device about an example of the conventional semiconductor device.

符号の説明Explanation of symbols

1…半導体基板、2、3…キャップ、ED1〜ED4…電極、H1〜H4…貫通孔、HE…ホール素子形成領域、VS1、VS2…真空室、W1〜W4…配線。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2, 3 ... Cap, ED1-ED4 ... Electrode, H1-H4 ... Through-hole, HE ... Hall element formation area, VS1, VS2 ... Vacuum chamber, W1-W4 ... Wiring.

Claims (9)

半導体基板の表面に、駆動電流に対する磁界の印加に基づいてホール電圧信号を出力するホール素子が形成されて、該ホール素子上に真空室を形成する態様で少なくともホール素子を真空中に封止するキャップが設けられてなるとともに、前記半導体基板の裏面側には、前記ホール素子の形成箇所に対応して真空室を形成するキャップが設けられてなる
ことを特徴とする半導体装置。
On the surface of the semiconductor substrate, it is formed Hall element which outputs a Hall voltage signal is based on the application of the magnetic field with respect to the drive current, sealing at least the Hall element in a vacuum in a manner to form a vacuum chamber on the hall element It provided a cap for sealing with a Rutotomoni, on the back side of the semiconductor substrate, and wherein a cap to form a vacuum chamber in response to the area where the Hall element is provided.
前記半導体基板の表面には、前記ホール素子から出力されるホール電圧信号に対して所定の信号処理を行う信号処理回路がさらに形成され、前記ホール素子と該信号処理回路との協働のもとに所定の方向から印加される磁界を検出する磁気センサが構成されてなり、前記半導体基板の表面側に設けられたキャップは、前記信号処理回路も含めて前記ホール素子を真空中に封止する
請求項1に記載の半導体装置。
A signal processing circuit that performs predetermined signal processing on the Hall voltage signal output from the Hall element is further formed on the surface of the semiconductor substrate, and the Hall element and the signal processing circuit cooperate with each other. The magnetic sensor for detecting the magnetic field applied from a predetermined direction is configured, and a cap provided on the surface side of the semiconductor substrate seals the Hall element including the signal processing circuit in a vacuum. The semiconductor device according to claim 1.
前記ホール素子は前記半導体基板の凹部に形成され、前記半導体基板の表面側に設けられたキャップは、この凹部による空間を前記ホール素子上に形成される真空室とするかたちで設けられてなる
請求項1または2に記載の半導体装置。
The Hall element is formed in a recess of the semiconductor substrate, and a cap provided on the surface side of the semiconductor substrate is provided in the form of a space formed by the recess serving as a vacuum chamber formed on the Hall element. Item 3. The semiconductor device according to Item 1 or 2.
前記半導体基板の表面側に設けられたキャップは、凹部を有し、この凹部による空間を前記ホール素子上に形成される真空室とするかたちで設けられてなる
請求項1または2に記載の半導体装置。
3. The semiconductor according to claim 1, wherein the cap provided on the surface side of the semiconductor substrate has a recess, and the space formed by the recess serves as a vacuum chamber formed on the Hall element. apparatus.
前記半導体基板の表面側に設けられたキャップおよび前記半導体基板の裏面側に設けられたキャップは、ガラス材からなる
請求項1〜4のいずれか一項に記載の半導体装置。
The semiconductor device according to claim 1, wherein the cap provided on the front surface side of the semiconductor substrate and the cap provided on the back surface side of the semiconductor substrate are made of a glass material.
前記半導体基板の表面側に設けられたキャップおよび前記半導体基板の裏面側に設けられたキャップは、陽極接合にて前記半導体基板と接合されてなる
請求項5に記載の半導体装置。
The semiconductor device according to claim 5, wherein the cap provided on the front surface side of the semiconductor substrate and the cap provided on the back surface side of the semiconductor substrate are joined to the semiconductor substrate by anodic bonding.
前記半導体基板の表面側に設けられたキャップの外側には、前記ホール素子に駆動電流を供給するための電極、および前記ホール素子によるホール電圧信号を取り出すための電極が、それぞれ前記ホール素子の各端子から配線により引き出されるかたちで形成され、これら各電極をキャップの外側へ引き出す前記配線は、前記半導体基板の表面部分の不純物濃度が選択的に高められた拡散層として形成されてなる
請求項1〜6のいずれか一項に記載の半導体装置。
Outside the cap provided on the surface side of the semiconductor substrate, an electrode for supplying a drive current to the Hall element, and an electrode for taking out a Hall voltage signal from the Hall element are respectively provided on the Hall element. 2. The wiring that is formed in such a manner as to be drawn out from a terminal by wiring, and that leads out of each electrode to the outside of the cap, is formed as a diffusion layer in which the impurity concentration of the surface portion of the semiconductor substrate is selectively increased. The semiconductor device as described in any one of -6.
前記半導体基板の表面側に設けられたキャップには、前記ホール素子に駆動電流を供給するための電極、および前記ホール素子によるホール電圧信号を取り出すための電極をそれぞれ露出させる貫通孔が設けられてなる
請求項1〜7のいずれか一項に記載の半導体装置。
The cap provided on the surface side of the semiconductor substrate is provided with a through hole for exposing an electrode for supplying a driving current to the Hall element and an electrode for extracting a Hall voltage signal from the Hall element. The semiconductor device according to any one of claims 1 to 7.
前記半導体基板の裏面側に設けられたキャップは、凹部を有し、この凹部による空間を前記ホール素子の形成箇所に対応して形成される真空室とするかたちで設けられてなる
請求項1〜8のいずれか一項に記載の半導体装置。
The cap provided on the back surface side of the semiconductor substrate has a recess, and is provided in the form of a vacuum chamber formed corresponding to the formation position of the Hall element by a space formed by the recess . the semiconductor device according to any one of 8.
JP2004311320A 2004-10-26 2004-10-26 Semiconductor device Expired - Fee Related JP4496918B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004311320A JP4496918B2 (en) 2004-10-26 2004-10-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004311320A JP4496918B2 (en) 2004-10-26 2004-10-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2006128213A JP2006128213A (en) 2006-05-18
JP4496918B2 true JP4496918B2 (en) 2010-07-07

Family

ID=36722631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004311320A Expired - Fee Related JP4496918B2 (en) 2004-10-26 2004-10-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4496918B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4919176B2 (en) * 2009-03-23 2012-04-18 日立金属株式会社 Magnetic sensor assembly and magnetic encoder
JP5771129B2 (en) * 2011-11-22 2015-08-26 旭化成エレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2014192241A (en) * 2013-03-26 2014-10-06 Asahi Kasei Electronics Co Ltd Magnetic sensor and production method of the same
LU93151B1 (en) 2016-07-15 2018-01-23 Luxembourg Inst Science & Tech List Hall Probe
KR102263568B1 (en) * 2021-02-15 2021-06-11 한국표준과학연구원 Encapsulated constructure for quantum resistance standard

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170377A (en) * 1996-12-11 1998-06-26 Toyota Motor Corp Pressure detecting device
JP2000164748A (en) * 1998-11-30 2000-06-16 Toyota Motor Corp Semiconductor device and manufacture thereof
JP2001119083A (en) * 1999-10-18 2001-04-27 Matsushita Electric Ind Co Ltd Semiconductor magnetism detection element
JP2001274370A (en) * 2000-01-21 2001-10-05 Nikon Corp Package for photodetector and solid-state imaging apparatus
JP2003209198A (en) * 2001-11-09 2003-07-25 Nippon Sheet Glass Co Ltd Electronic component package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170377A (en) * 1996-12-11 1998-06-26 Toyota Motor Corp Pressure detecting device
JP2000164748A (en) * 1998-11-30 2000-06-16 Toyota Motor Corp Semiconductor device and manufacture thereof
JP2001119083A (en) * 1999-10-18 2001-04-27 Matsushita Electric Ind Co Ltd Semiconductor magnetism detection element
JP2001274370A (en) * 2000-01-21 2001-10-05 Nikon Corp Package for photodetector and solid-state imaging apparatus
JP2003209198A (en) * 2001-11-09 2003-07-25 Nippon Sheet Glass Co Ltd Electronic component package

Also Published As

Publication number Publication date
JP2006128213A (en) 2006-05-18

Similar Documents

Publication Publication Date Title
JP4858547B2 (en) Semiconductor device and manufacturing method thereof
JP5206726B2 (en) Mechanical quantity detection device and manufacturing method thereof
US7294895B2 (en) Capacitive dynamic quantity sensor and semiconductor device
US20050229711A1 (en) Capacitive pressure sensor and method of manufacture
JPH04116465A (en) Semiconductor capacitance type acceleration sensor and its manufacture
TWI624954B (en) Inertial and pressure sensors on single chip
CN104062463B (en) Piezoresistive acceleration sensor and manufacturing method thereof
JP5605347B2 (en) Manufacturing method of semiconductor device
TW201322366A (en) Sensor manufacturing method
JP4496918B2 (en) Semiconductor device
JP2010171368A (en) Semiconductor device, and method for manufacturing the same
US11320324B2 (en) Sensor device
US7939931B2 (en) Semiconductor device
US20090194827A1 (en) Semiconductor Device Having Element Portion and Method of Producing the Same
CN206767639U (en) Integrated-semiconductor device
US8024972B2 (en) Electronic part, method for fabricating electronic part, acceleration sensor, and method for fabricating acceleration sensor
JP3612723B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP5859133B2 (en) Semiconductor device
JP2006201158A (en) Sensor
JP2006186357A (en) Sensor device and its manufacturing method
JP2017009566A (en) Sensor device and manufacturing method therefor
US11762042B2 (en) Magnetic field sensor and methods of fabricating a magnetic field sensor
JPH0997895A (en) Hall element and watthour meter using thereof
JP5771129B2 (en) Manufacturing method of semiconductor device
JP2004296469A (en) Hall element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees