JP4496631B2 - Manufacturing method of electronic device - Google Patents
Manufacturing method of electronic device Download PDFInfo
- Publication number
- JP4496631B2 JP4496631B2 JP2000294937A JP2000294937A JP4496631B2 JP 4496631 B2 JP4496631 B2 JP 4496631B2 JP 2000294937 A JP2000294937 A JP 2000294937A JP 2000294937 A JP2000294937 A JP 2000294937A JP 4496631 B2 JP4496631 B2 JP 4496631B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- resist
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、電子デバイス等の製造における微細パターンを二層レジストにより形成する工程において、被加工基板上に形成する下層レジスト膜の溶剤及び塗布方法と、ケイ素含有レジスト膜の材料に関するものである。
【０００２】
【従来の技術】
図３は従来例の説明図である。
【０００３】
図において、１は半導体基板、２は絶縁膜、３は金属配線膜、４は下層レジスト膜、５は上層レジスト膜（ケイ素含有レジスト）、６はシリコン酸化膜（ＳｉＯ2 膜）、７はシリコン酸化膜（ＳｉＯ2 膜）残渣、１０は被加工基板である。
【０００４】
近年、半導体装置の高集積化に伴って配線はより微細になり、露光光源を短波長化して対応してきた。しかし、露光光源の短波長化が進むと、レジストの透過率の維持が困難となり、レジスト膜厚の薄膜化が必須となってきている。
【０００５】
この問題を解決するための有効な技術として、サーフェイスイメージングが提案されており、中でもケイ素含有ポリマを含むレジスト組成物を用いた二層レジスト法が検討されている。
【０００６】
すなわち、二層レジスト法は、図３（ａ）に示すように、半導体基板１、絶縁膜２、金属配線膜３等からなる被加工基板１０上に有機樹脂からなるレジストを、例えば０．５μｍの厚さの膜厚で塗布して下層レジスト膜４を形成し、その下層レジスト膜４上に、例えば０．１μｍの薄膜のケイ素含有レジストからなる上層レジスト膜５として形成する。
【０００７】
次いで、図３（ｂ）に示すように、上層レジスト膜５の露光および現像により上層レジスト膜５をパターニングする。
【０００８】
そして、図３（ｃ）に示すように、得られた上層レジスト膜５のパターンをマスクとして、下層レジスト膜４を酸素プラズマによりエッチングし、高アスペクト比のレジストパターンを形成する。この時、高温の酸素プラズマにより、ケイ素含有レジストからなる上層レジスト膜５中のシリコン（Ｓｉ）が酸化されて、上層レジスト膜の表面部分がシリコン酸化膜（ＳｉＯ2 ）６になりやすい。
【０００９】
続いて、図３（ｄ）に示すように、この上層レジスト膜５をマスクとして、被加工基板１０の金属配線膜３のエッチングを行い、配線パターンを形成する。
【００１０】
最後に、図３（ｅ）に示すように、不要なレジストパターンである上層レジスト膜５と下層レジスト膜４を酸素プラズマ等によるアッシング処理によって除去し、金属配線膜３による配線を形成するが、この時、下層レジスト膜４は除去されても、シリコン酸化膜６に表面が変質した上層レジスト膜５はシリコン酸化膜残渣７として、金属配線膜３上に残ってしまう。
【００１１】
【発明が解決しようとする課題】
従って、被加工基板上に微細パターンを形成した後は、不要なレジストパターンを除去する必要があるが、二層レジスト法では、ケイ素含有レジストからなる上層レジスト膜と下層レジスト膜の二層レジスト膜が不要となる。
【００１２】
これまでは、単層レジスト膜と同様に不要なレジスト膜を除去するために、酸素プラズマを用いたアッシング法を用いているが、添加ガスの種類、混合比、流量など、検討するファクターが多く、プロセス条件の最適化は非常に複雑、且つ困難であった。
【００１３】
これは、ケイ素含有ポリマからなる上層レジスト膜がアッシングによって除去しにくいためであり、その原因は、下層レジスト膜をエッチングする際に用いる酸素プラズマにより、上層レジスト膜のケイ素含有ポリマ中のケイ素（Ｓｉ）が酸化されて、物理的に非常に固いシリコン酸化膜（ＳｉＯ2 ）となってしまうためで、このシリコン酸化膜が被加工基板上に残渣となって残ってしまう。
【００１４】
前述のように、今後さらに厳しくなる微細加工への要求を達成するためには、二層レジスト法の適用は必要不可欠な技術であるため、ケイ素含有レジスト膜の除去方法の技術的な確立が急務となる。
【００１５】
本発明は、以上の点に鑑み、ケイ素含有レジスト膜を用いる二層レジスト法において、被加工基板上に微細パターンを形成した後、不要となるケイ素含有レジスト膜を確実、且つ容易に除去する方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
図１は本発明の原理説明図である。
【００１７】
図において、１は半導体基板、２は絶縁膜、３は金属配線膜、４は下層レジスト膜、５は上層レジスト膜（ケイ素含有レジスト）、１０は被加工基板である。
【００１８】
本発明は上記の目的を達成するため、二層レジスト法において、下層レジスト膜の除去と同時に、確実且つ簡単にケイ素含有レジストからなる上層レジスト膜を除去するようにする。
【００１９】
すなわち、二層レジスト法により、図１（ａ）に示すように、半導体基板１、絶縁膜２、金属配線膜３等からなる被加工基板１０上に有機樹脂からなるレジストを、例えば０．５μｍの厚さの膜厚で塗布して下層レジスト膜４を形成し、その下層レジスト膜４上に、例えば０．１μｍの薄膜の珪素含有レジストからなる上層レジスト膜５として形成する。この場合、下層レジスト膜として、アミン系化合物を含む溶剤に可溶なレジスト膜を用いる。すなわち、アミン系化合物を含む溶剤に対する溶解速度が２０℃から１５０℃の温度条件で１０Å／ｓｅｃ以上有するレジスト膜を用いる。
【００２０】
次いで、図１（ｂ）に示すように、上層レジスト膜５の露光および現像により上層レジスト膜５をパターニングする。
【００２１】
そして、図１（ｃ）に示すように、得られた上層レジスト膜５のパターンをマスクとして、下層レジスト膜４を酸素プラズマによりエッチングし、下層レジスト膜４と上層レジスト膜５とが積層された高アスペクト比のレジストパターンを形成する。
【００２２】
続いて、図１（ｄ）に示すように、このレジストパターンをマスクとして、被加工基板１の金属配線膜３のエッチングを行い、配線パターンを形成する。
【００２３】
最後に、図１（ｅ）に示すように、不要なレジストパターンである上層レジスト膜と下層レジスト膜４を除去する。
【００２４】
すなわち、被加工基板１０上の金属配線膜３のパターニング終了後、ケイ素含有レジストからなる上層レジスト膜５と、下層レジスト膜４とを用いてパターン形成した被加工基板１を回転させながら、下層レジスト膜４が速やかに、容易に溶解する特定の溶剤を供給して、二層レジスト膜を除去する。
【００２５】
この場合、下層レジスト４膜は、アミン系化合物を含む溶剤に対する溶解速度が２０℃から１５０℃の温度条件で１０Å／ｓｅｃ以上有するレジスト膜であり、速やかに溶解して、上層レジスト膜５も一緒に除去される。この場合に、溶剤に含まれるアミン系化合物は特に限定されないが、水酸基を有するものが望ましい。
【００２６】
また、必要に応じて界面活性材を添加しても良く、これにより溶剤の塗布時に液が広がりやすくなって、レジスト除去処理後の残渣の発生を抑制する。
【００２７】
下層レジスト膜はまた、上層レジスト膜の塗布溶媒および現像液に極めて溶けにくいことが必要となる。すなわち、下層レジスト膜として用いる材料は、具体的には上層レジスト膜の溶媒および現像液に対する溶解速度が、常温において、１０Å／ｓｅｃ以下であることが必要である。
【００２８】
すなわち、アミン系化合物を含む溶剤に対する下層レジスト膜の溶解速度が、１０Å／ｓｅｃよりも小さいと、溶解しきれなかったレジスト膜の残渣が現像液中に浮遊し、被加工基板上に再付着して、後工程での欠陥を生じる原因となる。
【００２９】
また、現像に要する処理時間が長くなるため、スループットの低下を招くことになる。常温での溶解速度が１０Å／ｓｅｃより小さいレジストでも、工程上溶剤が安全に使用出来る温度（一般には１５０℃まで）まで加熱することで溶解速度を上げ、１０Å／ｓｅｃ以上の溶解速度が得られれば使用することが可能となる。
【００３０】
また、溶解速度の上限はない。また、上層レジストの塗布溶媒に対する下層レジスト膜の溶解速度が１Å／ｓｅｃよりも大きいと、上層レジストを塗布した際に、下層レジストとのミキシングによって変質し、本来アミン系化合物を含む溶剤に十分溶解するはずの下層レジスト膜が不溶化することがある。
【００３１】
また、上層レジストの現像液に対する下層レジスト膜の溶解速度が１Å／ｓｅｃよりも大きいと、上層レジストの現像と同時に溶解してしまい、所望のパターンサイズを実現出来なくなる。
【００３２】
このため、上層レジスト膜の塗布溶媒としては、例えば、プロピレングリコールモノメチルエーテルアセテート、酢酸ブチル、シクロヘキサノン、メチルイソブチルケトンなどが挙げられる。
【００３３】
また、上層レジスト膜の現像液としては、上層レジスト膜がアルカリ現像液タイプの材料の場合、例えばテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液や、水酸化カリウム水溶液が挙げられ、また有機現像タイプの場合には、例えばエタノール、イソプロピルアルコール、ブチルエーテルなどが挙げられる。
【００３４】
パターニングした被加工基板の回転速度は、用いる溶剤の液滴が振り切れるほどに十分であれば、特に限定されない。
【００３５】
例えば、５００ｒｐｍから７，０００ｒｐｍが望ましく、回転数は、下層レジスト膜の膜厚や、上層レジスト膜のパターニングサイズおよびパターンの疎密などによって適宜最適化されることが必要である。
【００３６】
溶剤の滴下量についても、上記のような様々なパターン状態によって適宜最適化されることが望ましいが、おおよそ０．２リットル／ｍｉｎ以上の流量であれば十分と言える。また、必要に応じて、滴下流量を変えたり、停止するといった流量の調整、更に回転速度を変えたり、回転を停止するといった回転速度の調整を行なってもよい。
【００３７】
上層レジスト膜であるケイ素含有レジスト膜については、これを構成する樹脂にケイ素含有ポリマを用いた材料であれば、特に限定されないが、例えば、特開平１０−２０４１７８、特開平１１−１３０８６０に示すケイ素含有ポリマを含んで成るケイ素含有レジスト膜を用いることができる。
【００３８】
以上のような条件において、被加工基板上に下層レジスト膜を形成し、ケイ素含有レジスト膜を塗布、露光および現像を行なって所望のパターンを形成した後に、被加工基板の金属電極膜等のエッチング処理を行なってパターニングを行い、その後、パターニングした被加工基板を高速で回転させ、被加工基板の上方よりアミン系化合物を含む溶剤を供給して下層レジスト膜を溶解させ、上層レジスト膜を含む二層レジスト膜を完全に除去して、パターニング工程を完了する。
【００３９】
【発明の実施の形態】
本発明の実施例について、従来方法の比較例とともに説明するが、本発明はこれらの実施例に限定されるものではない。
【００４０】
図２に高アスペクト比が必要なゲートの配線パターンの形成方法を示した本発明の一実施例の工程順模敷断面図を示す。
【００４１】
図２（ａ）に示すように、シリコン基板11上にフィールド酸化膜21によって素子分離されたＭＯＳトランジスタが形成されている。このトランジスタのゲート電極31上に層間絶縁膜22を堆積し、ゲート電極31から配線を引き出すための開口部をリソグラフィにより形成する。
【００４２】
この後、バリア金属として使用される窒化チタン（ＴｉＮ）の薄膜32を被覆形成し、さらにその上部に配線材料であるＡｌ膜33を堆積する。
【００４３】
そして、図２（ｂ）に示すように、このＡｌ／ＴｉＮ膜を配線パターンとして加工するにあたり、Ａｌ／ＴｉＮ積層膜上に、２５℃でモノカタノールアミン：ＮＮ−ジメチルアセトアミド＝５０：５０（ｗｔ／ｗｔ）に対する溶解速度が２５０Å／ｓｅｃの下層レジスト膜41を、膜厚０．４μｍで形成し、さらにその上に、下記化学式で示されるケイ素含有ポリマから成るケイ素含有レジストを塗布する。
【００４４】
【化１】
【００４５】
次いで、電子線を用いて上層レジスト膜51を露光し、２．３８％のＴＭＡＨで現像して、上層レジスト膜51のパターンを形成する。
【００４６】
さらにこの上層レジスト膜51のパターンをエッチングのマスクとして、図１（ｂ）に示すように、下層レジスト膜41に酸素プラズマを用いて転写し、下層レジスト膜41のパターンを形成する。
【００４７】
図２（ｃ）に示すように、この上層レジスト膜51と下層レジスト膜41の二層レジスト膜からなるレジストパターンをエッチングマスクとして、被エッチング膜であるＡｌ／ＴｉＮ積層膜を、塩素系のプラズマエッチングによりエッチングして、ゲート配線等のＡｌ膜33からなる電極配線パターンにする。
【００４８】
上記のＡｌ膜33の電極配線パターンのパターニングが完了した被処理基板11を、４，０００ｒｐｍで回転させながら、基板11の上方より２リットル／ｍｉｎの流速で、モノエタノールアミン：ＮＮ−ジメチルアセトアミド＝５０：５０（wt／wt) の組成の溶剤を３０秒間供給した後、続けて、同様にイソプロピルアルコールを供給して、上層レジスト51と下層レジスト41のパターンをともに除去して、図２（ｄ）に示すように、Ａｌ膜33からなる電極配線パターンが完成する。
【００４９】
上記作業終了後、基板11の表面を光学顕微鏡で観察した結果、下層レジスト膜41およびケイ素含有レジストからなる上層レジスト膜51の残渣付着は確認出来ず、上下二層のレジスト膜が完全に除去されたことを確認した。
【００５０】
ここで、従来の方法でレジスト除去を行なった比較例を二つ紹介する。
【００５１】
第１の比較例では、実施例と同様に、基板上に、図１（ａ）に示すように、 ８０℃のモノエタノールアミン：ＮＮ−ジメチルアセトアミド＝５０：５０ （ｗｔ／ｗｔ）に対する溶解速度が４Å／ｓｅｃの下層レジスト膜41を形成し、その後は実施例と同様にゲート電極配線パターンを形成した。
【００５２】
基板を４，０００ｒｐｍで回転させ、基板の上方より２ｌ／ｍｉｎの流速で、８０℃のモノエタノールアミン：ＮＮ−ジメチルアセトアミド＝５０：５０（wt／wt) を30秒間供給した後、続けて同様にイソプロビルアルコールを供給した。
【００５３】
上記作業終了後、基板11の表面を光学顕微鏡で観察した結果、全面に下層レジスト膜41およびケイ素含有レジストの上層レジスト膜の残渣の付着を確認した。
【００５４】
第２の比較例では、実施例と同様に、基板上に、図１（ａ）に示すように、 モノエタノールアミン：ＮＮ−ジメチルアセトアミド＝５０：５０（wt／wt）の組成の溶剤をビーカに入れて８０℃に加熱し、パターニングした基板11を３０秒間浸漬した後、続けてイソプロピルアルコール１リットルに浸漬した。
【００５５】
上記作業終了後、基板11の表面を光学顕微鏡で観察した結果、全面に下層レジスト膜41およびケイ素含有レジストからなる上層レジスト膜51の残渣の付着を確認した。
【００５６】
このように、本発明の方法では、従来例と異なり、被処理基板上に残渣は完全に除去されて、残らないことがわかる。
【００５７】
以上の実施例に説明した以外にも、本発明には変形が多数考えられるので、抽出できる特徴をまとめて説明しておく。
【００５８】
（１）被加工基板上に下層レジスト膜を形成し、続いて該下層レジスト膜上にケイ素含有レジストからなる上層レジスト膜を形成し、該上層レジスト膜をパターニング後、該上層レジスト膜をマスクとして該下層レジスト膜をパターニングしてできる二層レジストパターンを用いた電子デバイスの製造方法であって、
該下層レジスト膜のアミン系化合物を含む溶剤に対する溶解速度が、２０℃から１５０℃にて１０Å／ｓｅｃ以上であることを特徴とする。
【００５９】
（２）前記アミン系化合物を含む溶剤は、水酸基を有するアミン系化合物を必須成分とし、且つ、ｎ−メチルピロリドン、ＮＮ−ジメチルアセトアミド、および／または、ジメチルスルホキシドを含んでなることを特徴とする。
【００６０】
（３）前記アミン系化合物を含む溶剤の供給方法は、前記被加工基板を回転させながら、該被加工基板上に該溶剤を滴下して行なうことを特徴とする。
【００６１】
（４）前記上層レジスト膜は、下記一般式で表されるケイ素含有レジストからなることを特徴とする。
【００６２】
Ｒｎ（Ｏ1/2 ＳｉＲ1 ）ｍ
（上式中、Ｒはケイ素含有ポリマの骨格部分を表し、Ｒ１は一価の有機基であって、Ｒ1 のうちの少なくとも一部はアルカリ可溶性を示す官能基か、あるいは露光により酸発生剤から生じた際の作用によりアルカリ可溶性を示す官能基を含む一価の有機基であり、Ｒ1 に含まれる当該官能基は１種又は複数種でよく、ｎ及びｍは１以上の整数である。）
（５）被加工基板上に下層レジスト膜を形成し、続いて該下層レジスト膜上にケイ素含有レジストからなる上層レジスト膜を形成し、該上層レジスト膜をパターニング後、該上層レジスト膜をマスクとして該下層レジスト膜をパターニングしてできる二層レジストパターンを用いた電子デバイスの製造方法であって、
前記上層レジスト膜の塗布溶媒として、プロピレングリコールモノメチルエーテルアセテートか酢酸ブチルかシクロヘキサノンかメチルイソブチルケトンかの少なくとも一つから選ばれた物質を用い、かつ
前記上層レジスト膜の現像液として、テトラメチルアンモニウムハイドロオキサイド水溶液か水酸化カリウム水溶液かエタノールかイソプロピルアルコールかブチルエーテルかの少なくとも一つの選ばれた物質を用い、かつ、
前記下層レジスト材料として、フェノールノボラック樹脂かスチレン樹脂かヒドロキシスチレン樹脂かハロゲン化スチレン樹脂かアニリン樹脂かの少なくとも一つの選ばれた樹脂をベースとしたレジストを用いることを特徴とする。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、二層レジスト法によるバターニング後、被加工基板上の不要なケイ素含有レジスト膜を下層レジスト膜と同時に、簡単且つ、容易に剥離除去することが出来るため、半導体装置の微細化、工程の簡略化に貢献するものと期待される。
【図面の簡単な説明】
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の工程順模式断面図
【図３】 従来例の説明図
【符号の説明】
１ 半導体基板
２ 絶縁膜
３ 金属配線膜
４ 下層レジスト膜
５ ケイ素含有上層レジスト膜
10 被加工基板
11 基板
21 フィールド酸化膜
22 層間絶縁膜
31 ゲート電極
32 ＴｉＮ薄膜
33 Ａｌ膜
41 下層レジスト膜
51 上層レジスト膜
６ シリコン酸化膜
７ シリコン酸化膜残渣[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solvent and a coating method for a lower resist film formed on a substrate to be processed and a material for a silicon-containing resist film in a step of forming a fine pattern with a two-layer resist in the manufacture of electronic devices and the like.
[0002]
[Prior art]
FIG. 3 is an explanatory diagram of a conventional example.
[0003]
In the figure, 1 is a semiconductor substrate, 2 is an insulating film, 3 is a metal wiring film, 4 is a lower resist film, 5 is an upper resist film (silicon-containing resist), 6 is a silicon oxide film (SiO 2 film), and 7 is silicon. Oxide film (SiO 2 film) residue 10 is a substrate to be processed.
[0004]
In recent years, with the higher integration of semiconductor devices, the wiring has become finer, and the exposure light source has been shortened to cope with it. However, as the wavelength of the exposure light source becomes shorter, it becomes difficult to maintain the transmittance of the resist, and it has become essential to reduce the resist film thickness.
[0005]
As an effective technique for solving this problem, surface imaging has been proposed, and in particular, a two-layer resist method using a resist composition containing a silicon-containing polymer has been studied.
[0006]
That is, in the two-layer resist method, as shown in FIG. 3A, a resist made of an organic resin is formed on a substrate to be processed 10 made of a
[0007]
Next, as shown in FIG. 3B, the
[0008]
Then, as shown in FIG. 3C, the
[0009]
Subsequently, as shown in FIG. 3D, the
[0010]
Finally, as shown in FIG. 3E, the
[0011]
[Problems to be solved by the invention]
Therefore, after forming a fine pattern on the substrate to be processed, it is necessary to remove an unnecessary resist pattern. In the two-layer resist method, a two-layer resist film composed of an upper resist film made of a silicon-containing resist and a lower resist film. Is no longer necessary.
[0012]
Until now, the ashing method using oxygen plasma has been used to remove the unnecessary resist film as well as the single layer resist film, but there are many factors to consider such as the kind of additive gas, mixing ratio, flow rate, etc. The optimization of the process conditions has been very complicated and difficult.
[0013]
This is because the upper resist film made of a silicon-containing polymer is difficult to remove by ashing, and the cause thereof is silicon (Si) in the silicon-containing polymer of the upper resist film by oxygen plasma used when etching the lower resist film. ) Is oxidized to form a physically very hard silicon oxide film (SiO 2 ), and this silicon oxide film remains as a residue on the substrate to be processed.
[0014]
As mentioned above, the application of the double-layer resist method is an indispensable technology in order to achieve the demands for finer processing that will become more severe in the future, so the technical establishment of a method for removing the silicon-containing resist film is urgently needed. It becomes.
[0015]
In view of the above points, the present invention provides a method for reliably and easily removing an unnecessary silicon-containing resist film after forming a fine pattern on a substrate to be processed in a two-layer resist method using a silicon-containing resist film. The purpose is to provide.
[0016]
[Means for Solving the Problems]
FIG. 1 is a diagram illustrating the principle of the present invention.
[0017]
In the figure, 1 is a semiconductor substrate, 2 is an insulating film, 3 is a metal wiring film, 4 is a lower resist film, 5 is an upper resist film (silicon-containing resist), and 10 is a substrate to be processed.
[0018]
In order to achieve the above object, according to the present invention, in the two-layer resist method, simultaneously with the removal of the lower resist film, the upper resist film made of a silicon-containing resist is reliably and easily removed.
[0019]
That is, by using a two-layer resist method, as shown in FIG. 1A, a resist made of an organic resin is formed on a processing substrate 10 made of a
[0020]
Next, as shown in FIG. 1B, the
[0021]
Then, as shown in FIG. 1C, the lower resist
[0022]
Subsequently, as shown in FIG. 1D, the
[0023]
Finally, as shown in FIG. 1E, the upper resist film and the lower resist
[0024]
That is, after the patterning of the
[0025]
In this case, the lower resist 4 film is a resist film having a dissolution rate in a solvent containing an amine compound of 10 Å / sec or more under a temperature condition of 20 ° C. to 150 ° C. Removed. In this case, the amine compound contained in the solvent is not particularly limited, but preferably has a hydroxyl group.
[0026]
In addition, a surfactant may be added as necessary, which makes it easier for the liquid to spread when the solvent is applied, and suppresses the generation of residues after the resist removal treatment.
[0027]
The lower resist film must also be extremely insoluble in the coating solvent and developer for the upper resist film. That is, the material used as the lower resist film needs to have a dissolution rate of the upper resist film in a solvent and a developer of 10 Å / sec or less at room temperature.
[0028]
That is, if the dissolution rate of the lower resist film in the solvent containing the amine compound is lower than 10 Å / sec, the resist film residue that could not be dissolved floats in the developer and re-adheres on the substrate to be processed. This causes a defect in a later process.
[0029]
In addition, the processing time required for development becomes long, leading to a reduction in throughput. Even with resists with a dissolution rate of less than 10 Å / sec at normal temperature, the dissolution rate can be increased by heating to a temperature at which the solvent can be safely used in the process (generally up to 150 ° C), and a dissolution rate of 10 Å / sec or more can be obtained. Can be used.
[0030]
There is no upper limit for the dissolution rate. In addition, if the dissolution rate of the lower layer resist film with respect to the upper layer resist coating solvent is greater than 1 kg / sec, the upper layer resist is altered by mixing with the lower layer resist and sufficiently dissolved in the solvent originally containing an amine compound. The lower resist film that should be made may become insoluble.
[0031]
On the other hand, if the dissolution rate of the lower resist film in the upper resist developing solution is higher than 1 kg / sec, the lower resist film is dissolved simultaneously with the development of the upper resist, and a desired pattern size cannot be realized.
[0032]
For this reason, examples of the coating solvent for the upper resist film include propylene glycol monomethyl ether acetate, butyl acetate, cyclohexanone, and methyl isobutyl ketone.
[0033]
As the developer for the upper layer resist film, when the upper layer resist film is an alkaline developer type material, for example, an aqueous tetramethylammonium hydroxide (TMAH) solution or an aqueous potassium hydroxide solution can be used. Examples include ethanol, isopropyl alcohol, and butyl ether.
[0034]
The rotational speed of the patterned substrate to be processed is not particularly limited as long as the solvent droplets used are sufficiently shaken.
[0035]
For example, 500 rpm to 7,000 rpm is desirable, and the number of rotations needs to be optimized as appropriate depending on the film thickness of the lower resist film, the patterning size and pattern density of the upper resist film, and the like.
[0036]
It is desirable that the amount of the solvent dropped is appropriately optimized according to the various pattern states as described above, but it can be said that a flow rate of about 0.2 liter / min or more is sufficient. If necessary, the flow rate may be adjusted by changing the dropping flow rate or stopped, and the rotational speed may be adjusted by changing the rotational speed or stopping the rotation.
[0037]
The silicon-containing resist film as the upper layer resist film is not particularly limited as long as it is a material using a silicon-containing polymer as a resin constituting the upper resist film. For example, silicon shown in JP-A-10-204178 and JP-A-11-130860 A silicon-containing resist film comprising the containing polymer can be used.
[0038]
Under the above conditions, a lower resist film is formed on the substrate to be processed, a silicon-containing resist film is applied, exposed and developed to form a desired pattern, and then the metal electrode film and the like on the substrate to be processed are etched. Then, the patterned substrate is rotated at a high speed, a solvent containing an amine compound is supplied from above the substrate to dissolve the lower resist film, and the upper resist film is formed. The layer resist film is completely removed to complete the patterning process.
[0039]
DETAILED DESCRIPTION OF THE INVENTION
Examples of the present invention will be described together with comparative examples of conventional methods, but the present invention is not limited to these examples.
[0040]
FIG. 2 is a cross-sectional view in order of steps of an embodiment of the present invention showing a method of forming a wiring pattern of a gate that requires a high aspect ratio.
[0041]
As shown in FIG. 2A, a MOS transistor is formed on a silicon substrate 11 by element isolation by a field oxide film 21. An interlayer insulating film 22 is deposited on the gate electrode 31 of the transistor, and an opening for drawing a wiring from the gate electrode 31 is formed by lithography.
[0042]
Thereafter, a
[0043]
Then, as shown in FIG. 2B, when this Al / TiN film is processed as a wiring pattern, monocatanolamine: NN-dimethylacetamide = 50: 50 (wt) on the Al / TiN laminated film at 25 ° C. A lower resist film 41 having a dissolution rate of 250 wt./sec with respect to / wt) is formed with a film thickness of 0.4 μm, and a silicon-containing resist made of a silicon-containing polymer represented by the following chemical formula is applied thereon.
[0044]
[Chemical 1]
[0045]
Next, the upper resist
[0046]
Further, using the pattern of the upper resist
[0047]
As shown in FIG. 2C, an Al / TiN laminated film as a film to be etched is formed into a chlorine-based plasma using a resist pattern composed of a two-layer resist film of an upper resist
[0048]
The substrate 11 on which the patterning of the electrode wiring pattern of the Al film 33 is completed is rotated at 4,000 rpm, and at a flow rate of 2 liters / min from above the substrate 11, monoethanolamine: NN-dimethylacetamide = After a solvent having a composition of 50:50 (wt / wt) was supplied for 30 seconds, isopropyl alcohol was similarly supplied to remove both the patterns of the upper layer resist 51 and the lower layer resist 41, and FIG. ), The electrode wiring pattern made of the Al film 33 is completed.
[0049]
As a result of observing the surface of the substrate 11 with an optical microscope after the above operation was completed, residue adhesion of the lower resist film 41 and the upper resist
[0050]
Here, two comparative examples in which the resist is removed by the conventional method will be introduced.
[0051]
In the first comparative example, as in the example, as shown in FIG. 1A, the dissolution rate for monoethanolamine: NN-dimethylacetamide = 50: 50 (wt / wt) at 80 ° C. A lower resist film 41 having a thickness of 4 Å / sec was formed, and thereafter a gate electrode wiring pattern was formed in the same manner as in the example.
[0052]
After rotating the substrate at 4,000 rpm and supplying monoethanolamine: NN-dimethylacetamide = 50: 50 (wt / wt) at 80 ° C. for 30 seconds at a flow rate of 2 l / min from the upper part of the substrate, the same is continued. Was supplied with isopropyl alcohol.
[0053]
After the above operation was completed, the surface of the substrate 11 was observed with an optical microscope, and as a result, adhesion of residues of the lower resist film 41 and the upper resist film of the silicon-containing resist was confirmed on the entire surface.
[0054]
In the second comparative example, a solvent having a composition of monoethanolamine: NN-dimethylacetamide = 50: 50 (wt / wt) was formed on the substrate as shown in FIG. And heated to 80 ° C., the patterned substrate 11 was immersed for 30 seconds, and then immersed in 1 liter of isopropyl alcohol.
[0055]
After the above operation was completed, the surface of the substrate 11 was observed with an optical microscope, and as a result, adhesion of residues of the lower resist film 41 and the upper resist
[0056]
Thus, in the method of the present invention, it can be seen that unlike the conventional example, the residue is completely removed on the substrate to be processed and does not remain.
[0057]
Since the present invention can be modified in many ways other than those described in the above embodiments, the features that can be extracted will be described together.
[0058]
(1) A lower resist film is formed on a substrate to be processed, and then an upper resist film made of a silicon-containing resist is formed on the lower resist film. After patterning the upper resist film, the upper resist film is used as a mask. An electronic device manufacturing method using a two-layer resist pattern formed by patterning the lower resist film,
The dissolution rate of the lower resist film in a solvent containing an amine compound is 10 ° C./sec or more at 20 to 150 ° C.
[0059]
(2) The solvent containing an amine compound comprises an amine compound having a hydroxyl group as an essential component, and contains n-methylpyrrolidone, NN-dimethylacetamide, and / or dimethyl sulfoxide. .
[0060]
(3) The method for supplying a solvent containing the amine compound is characterized in that the solvent is dropped onto the substrate to be processed while the substrate to be processed is rotated.
[0061]
(4) The upper resist film is made of a silicon-containing resist represented by the following general formula.
[0062]
Rn (O 1/2 SiR 1 ) m
(In the above formula, R represents a skeleton portion of the silicon-containing polymer, R1 is a monovalent organic group, or at least part of the functional group showing alkali solubility of R 1, or an acid generator upon exposure It is a monovalent organic group containing a functional group that exhibits alkali solubility due to the action produced from the above, and the functional group contained in R 1 may be one or more types, and n and m are integers of 1 or more. .)
(5) A lower resist film is formed on a substrate to be processed, and then an upper resist film made of a silicon-containing resist is formed on the lower resist film. After patterning the upper resist film, the upper resist film is used as a mask. An electronic device manufacturing method using a two-layer resist pattern formed by patterning the lower resist film,
As the coating solvent for the upper resist film, a substance selected from propylene glycol monomethyl ether acetate, butyl acetate, cyclohexanone, or methyl isobutyl ketone is used, and as the developer for the upper resist film, tetramethylammonium hydro hydride is used. Using at least one selected substance of oxide aqueous solution, potassium hydroxide aqueous solution, ethanol, isopropyl alcohol or butyl ether, and
As the lower layer resist material, a resist based on at least one selected resin of phenol novolac resin, styrene resin, hydroxystyrene resin, halogenated styrene resin, and aniline resin is used.
[0063]
【The invention's effect】
As described above, according to the present invention, the unnecessary silicon-containing resist film on the substrate to be processed can be easily and easily peeled and removed simultaneously with the lower resist film after the patterning by the two-layer resist method. Therefore, it is expected to contribute to miniaturization of semiconductor devices and simplification of processes.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention. FIG. 2 is a schematic cross-sectional view in order of steps according to an embodiment of the present invention. FIG. 3 is a diagram illustrating a conventional example.
DESCRIPTION OF
10 Substrate
11 Board
21 Field oxide film
22 Interlayer insulation film
31 Gate electrode
32 TiN thin film
33 Al film
41 Lower resist film
51 Upper resist
Claims (5)
該下層レジスト膜のアミン系化合物を含む溶剤に対する溶解速度が、２０℃から１５０℃にて１０Å／ｓｅｃ以上であり、
前記二層レジストパターンをマスクとするエッチング工程の後に、前記アミン系化合物を含む溶剤を用いて前記下層レジスト膜を溶解することで、前記二層レジストパターンを除去することを特徴とする電子デバイスの製造方法。A lower resist film is formed on a substrate to be processed, and then an upper resist film made of a silicon-containing resist is formed on the lower resist film. After patterning the upper resist film, oxygen plasma using the upper resist film as a mask A method of manufacturing an electronic device using a two-layer resist pattern formed by patterning the lower resist film by etching with
Rate of dissolution solvent containing an amine compound of the lower layer resist film state, and are 10 Å / sec or more at 0.99 ° C. from 20 ° C.,
After the etching process a mask the bilayer resist pattern, by dissolving the lower resist film by using a solvent containing the amine compound, the electronic device characterized that you remove the bilayer resist pattern Manufacturing method.
Ｒｎ（Ｏ1/2 ＳｉＲ1 ）ｍ
（上式中、Ｒはケイ素含有ポリマの骨格部分を表し、Ｒ１は一価の有機基であって、Ｒ1 のうちの少なくとも一部はアルカリ可溶性を示す官能基か、あるいは露光により酸発生剤から生じた際の作用によりアルカリ可溶性を示す官能基を含む一価の有機基であり、Ｒ1 に含まれる当該官能基は１種又は複数種でよく、ｎ及びｍは１以上の整数である。）The said upper resist film consists of a silicon-containing resist represented by the following general formula, The manufacturing method of the electronic device by the two-layer resist method in any one of Claims 1-3 characterized by the above-mentioned.
Rn (O 1/2 SiR 1 ) m
(In the above formula, R represents a skeleton portion of a silicon-containing polymer, R 1 is a monovalent organic group, and at least a part of R 1 is a functional group exhibiting alkali solubility, or an acid is generated upon exposure. It is a monovalent organic group containing a functional group that exhibits alkali solubility due to the action produced from the agent, and the functional group contained in R 1 may be one or more, and n and m are integers of 1 or more. is there.)
前記上層レジスト膜の塗布溶媒として、プロピレングリコールモノメチルエーテルアセテートか酢酸ブチルかシクロヘキサノンかメチルイソブチルケトンかの少なくとも一つから選ばれた物質を用い、かつ
前記上層レジスト膜の現像液として、テトラメチルアンモニウムハイドロオキサイド水溶液か水酸化カリウム水溶液かエタノールかイソプロピルアルコールか
ブチルエーテルかの少なくとも一つの選ばれた物質を用い、かつ、
前記下層レジスト材料として、フェノールノボラック樹脂かスチレン樹脂かヒドロキシスチレン樹脂かハロゲン化スチレン樹脂かアニリン樹脂かの少なくとも一つの選ばれた樹脂をベースとしたレジストを用いることを特徴とする請求項１〜４のいずれかに記載の電子デバイスの製造方法。A lower layer resist film is formed on a substrate to be processed, and then an upper layer resist film made of a silicon-containing resist is formed on the lower layer resist film. After patterning the upper layer resist film, the lower layer resist film is used as a mask. A method for manufacturing an electronic device using a two-layer resist pattern formed by patterning a film,
As the coating solvent for the upper resist film, a substance selected from at least one of propylene glycol monomethyl ether acetate, butyl acetate, cyclohexanone, or methyl isobutyl ketone is used, and as the developer for the upper resist film, tetramethylammonium hydro hydride is used. Using at least one selected substance of oxide aqueous solution, potassium hydroxide aqueous solution, ethanol, isopropyl alcohol or butyl ether, and
5. A resist based on at least one selected resin of phenol novolac resin, styrene resin, hydroxystyrene resin, halogenated styrene resin, and aniline resin is used as the lower layer resist material. The manufacturing method of the electronic device in any one of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294937A JP4496631B2 (en) | 2000-09-27 | 2000-09-27 | Manufacturing method of electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294937A JP4496631B2 (en) | 2000-09-27 | 2000-09-27 | Manufacturing method of electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110509A JP2002110509A (en) | 2002-04-12 |
| JP4496631B2 true JP4496631B2 (en) | 2010-07-07 |
Family
ID=18777446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000294937A Expired - Fee Related JP4496631B2 (en) | 2000-09-27 | 2000-09-27 | Manufacturing method of electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4496631B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005313278A (en) * | 2004-04-28 | 2005-11-10 | Nikon Corp | Shape transfer method |
| JP2007280982A (en) * | 2006-04-03 | 2007-10-25 | Tokyo Ohka Kogyo Co Ltd | Method for removing silicon-containing double-layer resist |
| JP2010146668A (en) * | 2008-12-19 | 2010-07-01 | Hitachi Ltd | Manufacturing method of patterned medium |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04181254A (en) * | 1989-11-15 | 1992-06-29 | Fujitsu Ltd | Polysilphenylenesiloxane, its production, resist material, and semiconductor device |
| JPH08334905A (en) * | 1995-06-08 | 1996-12-17 | Tokyo Ohka Kogyo Co Ltd | Removing solution composition for resist |
| JPH0973610A (en) * | 1995-06-30 | 1997-03-18 | Fujitsu Ltd | Production of magneto-resistive head |
| JPH09197681A (en) * | 1995-11-13 | 1997-07-31 | Tokyo Ohka Kogyo Co Ltd | Resist peeling liquid composition |
| JPH11282176A (en) * | 1998-03-26 | 1999-10-15 | Toray Fine Chemical Kk | Composition for removing photoresist |
| JPH11352703A (en) * | 1998-06-05 | 1999-12-24 | Tokyo Ohka Kogyo Co Ltd | Treating liquid after ashing and treating method using that |
| JP2000241991A (en) * | 1998-12-25 | 2000-09-08 | Tokyo Ohka Kogyo Co Ltd | Removing solution composition for photoresist and method for removing photoresist using same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255869A (en) * | 1975-11-01 | 1977-05-07 | Fujitsu Ltd | Production of semiconductor device |
| JPS5259580A (en) * | 1975-11-11 | 1977-05-17 | Matsushita Electric Ind Co Ltd | Photo etching method |
| JPS6043827A (en) * | 1983-08-20 | 1985-03-08 | Mitsubishi Electric Corp | Formation of fine pattern |
| JPH05158235A (en) * | 1991-12-11 | 1993-06-25 | Fujitsu Ltd | Resist composition and resist pattern forming method |
| JPH05216232A (en) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | Resist composition and method for forming resist pattern |
| JP3373072B2 (en) * | 1994-12-28 | 2003-02-04 | 富士写真フイルム株式会社 | Positive photoresist composition |
| JP3708688B2 (en) * | 1996-09-13 | 2005-10-19 | 株式会社東芝 | Resist pattern forming method |
| JP4044219B2 (en) * | 1998-09-09 | 2008-02-06 | 花王株式会社 | Release agent composition |
-
2000
- 2000-09-27 JP JP2000294937A patent/JP4496631B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04181254A (en) * | 1989-11-15 | 1992-06-29 | Fujitsu Ltd | Polysilphenylenesiloxane, its production, resist material, and semiconductor device |
| JPH08334905A (en) * | 1995-06-08 | 1996-12-17 | Tokyo Ohka Kogyo Co Ltd | Removing solution composition for resist |
| JPH0973610A (en) * | 1995-06-30 | 1997-03-18 | Fujitsu Ltd | Production of magneto-resistive head |
| JPH09197681A (en) * | 1995-11-13 | 1997-07-31 | Tokyo Ohka Kogyo Co Ltd | Resist peeling liquid composition |
| JPH11282176A (en) * | 1998-03-26 | 1999-10-15 | Toray Fine Chemical Kk | Composition for removing photoresist |
| JPH11352703A (en) * | 1998-06-05 | 1999-12-24 | Tokyo Ohka Kogyo Co Ltd | Treating liquid after ashing and treating method using that |
| JP2000241991A (en) * | 1998-12-25 | 2000-09-08 | Tokyo Ohka Kogyo Co Ltd | Removing solution composition for photoresist and method for removing photoresist using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002110509A (en) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3848070B2 (en) | Pattern formation method | |
| JP5290204B2 (en) | Fine pattern mask, method of manufacturing the same, and method of forming fine pattern using the same | |
| JP2001023893A (en) | Method of forming photoresist pattern | |
| JP2001343757A (en) | Forming method for resist pattern | |
| US20080020327A1 (en) | Method of formation of a damascene structure | |
| JP5240297B2 (en) | Pattern forming method, semiconductor device manufacturing method, and resist pattern coating layer forming material | |
| JP4302065B2 (en) | Pattern formation method | |
| TWI736627B (en) | Pattern forming method and semiconductor manufacturing method | |
| JP2001272797A (en) | Pattern forming method | |
| US20080153040A1 (en) | Method for processing semiconductor wafer | |
| JP2007073684A (en) | Pattern forming method | |
| JP4496631B2 (en) | Manufacturing method of electronic device | |
| TWI401542B (en) | Immersion lithography defect reduction with top coater removal | |
| JP2008177532A (en) | Method of processing semiconductor wafer | |
| TWI515768B (en) | Lithography patterning method and double patterning method | |
| JP2009063649A (en) | Chemical liquid and method for processing substrate using the same | |
| TW591349B (en) | Photoresist stripping compound and the patterning method by using the same | |
| WO2017207452A1 (en) | Gap filling composition and pattern forming method using composition containing polymer | |
| JP2863225B2 (en) | Pattern formation method | |
| KR100584498B1 (en) | Method for removing photoresist pattern | |
| JP2001092152A (en) | Method for manufacturing semiconductor device | |
| JPH11295886A (en) | Formation of pattern | |
| JP2971443B1 (en) | Pattern formation method | |
| JP2544478B2 (en) | Wet etching method | |
| JP5527440B2 (en) | Pattern forming method and semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100405 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |