JP4491500B2 - 演算処理装置、情報処理装置及び演算処理装置の制御方法 - Google Patents
演算処理装置、情報処理装置及び演算処理装置の制御方法 Download PDFInfo
- Publication number
- JP4491500B2 JP4491500B2 JP2008555969A JP2008555969A JP4491500B2 JP 4491500 B2 JP4491500 B2 JP 4491500B2 JP 2008555969 A JP2008555969 A JP 2008555969A JP 2008555969 A JP2008555969 A JP 2008555969A JP 4491500 B2 JP4491500 B2 JP 4491500B2
- Authority
- JP
- Japan
- Prior art keywords
- prefetch
- data
- instruction
- unit
- usage information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 54
- 238000000034 method Methods 0.000 title claims description 17
- 238000003860 storage Methods 0.000 claims description 96
- 230000007704 transition Effects 0.000 claims description 59
- 238000001514 detection method Methods 0.000 claims description 28
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 12
- 238000012544 monitoring process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
- G06F8/4441—Reducing the execution time required by the program code
- G06F8/4442—Reducing the number of cache misses; Data prefetching
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
まず最初に、図1を用いて、実施例1に係る情報処理システムの概要および特徴を説明する。図1は、実施例1に係る情報処理システムの概要および特徴を説明するための図である。
次に、図2を用いて、図1に示した情報処理システム1の構成を説明する。図2は、実施例1に係る情報処理システム1の構成を示すブロック図である。同図に示すように、この情報処理システム1は、CPU10、二次キャッシュ20およびメインメモリ30を備える。
次に、図3〜図5を用いて、図1に示した情報処理システム1の構成を説明する。図3は、実施例1に係るキャッシュの構成を示すブロック図であり、図4は、利用情報格納部を説明するための図であり、図5は、キャッシュコントローラの構成を説明するための図である。なお、図3〜図5に示す一次キャッシュ15の構成は、図1に示す二次キャッシュ20と同様の構成である。
次に、図6および図7を用いて、実施例1に係る情報処理システム1による処理を説明する。図6は、実施例1に係る情報処理システムによる利用情報書込処理動作を示すフローチャートであり、図7は、実施例1に係る情報処理システムによるプリフェッチミス検出処理動作の詳細を示すフローチャートである。
上述してきたように、実施例1によれば、プリフェッチされたデータがアクセスされたか否かを示す利用情報を格納し、プリフェッチされたデータの利用情報を書き込むので、メインメモリ30からキャッシュ領域に読み出されたデータが実際に使用されているか否かを判定し、プリフェッチをしていることが有効に働いているか否かを識別することが可能である。
上記の実施例1では、命令を一意に識別する命令識別子ごとに利用情報を格納する場合を説明したが、本発明はこれに限定されるものではなく、命令識別子をほぼ一意に特定するグループIDごとに利用情報を格納するようにしてもよい。
また、上記の実施例1では、プリフェッチされたデータがアクセスされたか否かを示す利用情報を格納する場合を説明したが、本発明はこれに限定されるものではなく、プリフェッチの成否により遷移される遷移情報を格納するようにしてもよい。
また、本発明では、コンパイラを用いて、プリフェッチに関する最適化を行うようにしてもよい。具体的には、プロファイラに読み出されたプログラムが利用可能な形式のプリフェッチミス回数を用いて、プログラム中のプリフェッチ命令を最適化する。例えば、この最適化では、失敗していたソフトウェア・プリフェッチを削除、または失敗しないような位置に再挿入する。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、利用識別部151とプリフェッチミス検出部152を統合してもよい。
10 CPU
11 命令制御部
12 演算部
13 メモリアクセス部
14 性能モニタリング機能部
14a カウンタ
15 一次キャッシュ
15a、20a 利用情報格納部
15a タグ情報
15b キャッシュデータ
15c キャッシュコントローラ
15d プリフェッチ成否履歴格納部
150 制御部
151 利用識別部
152 プリフェッチミス検出部
20 2次キャッシュ
30 メインメモリ
Claims (16)
- データを格納する主記憶装置に接続される演算処理装置であって、
前記主記憶装置に格納されるデータの一部を保持するキャッシュメモリと、
アクセスが予測されるデータを前記主記憶装置から読み出して、前記キャッシュメモリに保持させるプリフェッチを実行するプリフェッチ制御部と、
前記プリフェッチ制御部が前記プリフェッチを実行する原因となった命令を一意に識別する命令識別子に、前記プリフェッチされたデータがアクセスされたか否かを示す利用情報を対応付けて格納する利用情報格納部と、
前記キャッシュメモリにプリフェッチされたデータの利用情報を前記利用情報格納部に書き込む利用情報書込部を有することを特徴とする演算処理装置。 - 前記演算処理装置はさらに、
前記キャッシュメモリに保持されたデータが破棄される場合に、前記破棄されるデータの利用情報を前記利用情報格納部から読み出す利用情報読出部を有することを特徴とする請求項1記載の演算処理装置。 - 前記演算処理装置はさらに、
前記利用情報読出部が読み出した利用情報を用いて、プリフェッチされたデータがアクセスされなかった回数を表すプリフェッチミス回数を計数する計数部を有することを特徴とする請求項2記載の演算処理装置。 - 前記演算処理装置はさらに、
前記計数部が計数したプリフェッチミス回数をプログラムが利用可能な形式に変換する変換部を有することを特徴とする請求項3記載の演算処理装置。 - 前記演算処理装置はさらに、
前記計数部が計数したプリフェッチミス回数が所定の閾値を超えた場合、プログラムに通知する通知部を有することを特徴とする請求項3記載の演算処理装置。 - 前記演算処理装置はさらに、
前記プリフェッチ制御部がプリフェッチを実行する原因となった命令を一意に識別する命令識別子ごとに、前記プリフェッチされたデータがアクセスされたか否かの履歴を示すプリフェッチ履歴情報を対応付けて格納する履歴格納部と、
前記キャッシュメモリに保持されたデータが破棄される場合に、前記破棄されるデータをプリフェッチする原因となった命令の命令識別子に対応する利用情報を前記利用情報格納部から読み出すとともに、前記読み出した利用情報を用いて、前記プリフェッチ履歴情報を前記履歴格納部に書き込む履歴書込部を有することを特徴とする請求項1記載の演算処理装置。 - 前記演算処理装置はさらに、
前記履歴格納部に格納されたプリフェッチ履歴情報を用いて、プリフェッチされたデータがアクセスされる確率が所定の閾値以下である命令識別子を検出する命令検出部と、
前記命令検出部が検出した前記命令識別子に対応する命令を原因として実行されるプリフェッチを無効化するプリフェッチ無効化部を有することを特徴とする請求項6記載の演算処理装置。 - データを格納する主記憶装置に接続される演算処理装置であって、
前記主記憶装置に格納されるデータの一部を保持するキャッシュメモリと、
アクセスが予測されるデータを前記主記憶装置から読み出して、前記キャッシュメモリに保持させるプリフェッチを実行するプリフェッチ制御部と、
前記演算処理装置で実行させる命令のアドレスに応じて振り分けられたグループを一意に特定するグループ識別子に、前記命令を原因として前記プリフェッチ制御部によりプリフェッチされたデータがアクセスされたか否かを示す利用情報を対応付けて格納する利用情報格納部と、
前記データがプリフェッチされる原因となった命令のグループ識別子に対応する利用情報を前記利用情報格納部に書き込む利用情報書込部を有することを特徴とする演算処理装置。 - 前記演算処理装置はさらに、
前記プリフェッチ制御部がプリフェッチを実行する原因となった命令が振り分けられたグループに対応するグループ識別子ごとに、前記プリフェッチされたデータがアクセスされたか否かの履歴を示すプリフェッチ履歴情報を対応付けて格納するグループ履歴格納部と、
前記キャッシュメモリに保持されたデータが破棄される場合に、前記破棄されるデータをプリフェッチする原因となった命令が振り分けられたグループに対応するグループ識別子の利用情報を前記利用情報格納部から読み出すとともに、前記読み出した利用情報を用いて、プリフェッチ履歴情報を前記グループ履歴格納部に書き込むグループ履歴書込部を有することを特徴とする請求項8記載の演算処理装置。 - 前記演算処理装置はさらに、
前記グループ履歴格納部に格納されたプリフェッチ履歴情報を用いて、プリフェッチされたデータがアクセスされる確率が所定の閾値以下のグループ識別子を検出するグループ識別子検出部と、
前記グループ識別子検出部が検出した前記グループ識別子に対応するグループに振り分けられた命令を原因として実行されるプリフェッチを無効化するグループ無効化部を有する事を特徴とする請求項9記載の演算処理装置。 - 前記演算処理装置はさらに、
前記プリフェッチされたデータがアクセスされたか否かの成否により遷移される遷移情報を前記命令識別子ごとに格納する遷移情報格納部と、
前記キャッシュメモリに保持されたデータが破棄される場合に、前記破棄されるデータをプリフェッチする原因となった命令の命令識別子に対応する利用情報を前記利用情報格納部から読み出し、前記読み出した利用情報に応じて、前記遷移情報格納部に格納された遷移情報を遷移する遷移部を有することを特徴とする請求項1記載の演算処理装置。 - 前記演算処理装置はさらに、
前記遷移情報格納部に格納された遷移情報を用いて、プリフェッチされたデータがアクセスされる見込みが少ない命令識別子を検出する遷移命令検出部と、前記遷移命令検出部が検出した命令識別子に対応する命令を原因として実行されるプリフェッチを無効化するプリフェッチ無効化部を有することを特徴とする請求項11記載の演算処理装置。 - 前記演算処理装置はさらに、
前記プリフェッチされたデータがアクセスされたか否かの成否により遷移される遷移情報を前記グループ識別子ごとに格納するグループ遷移情報格納部と、
前記キャッシュメモリに保持されたデータが破棄される場合に、前記破棄されるデータをプリフェッチする原因となった命令のグループ識別子に対応する利用情報を前記利用情報格納部から読み出し、前記読み出した利用情報に応じて、前記グループ遷移情報格納部に格納された遷移情報を遷移するグループ遷移部を有することを特徴とする請求項8記載の演算処理装置。 - 前記演算処理装置はさらに、
前記グループ遷移情報格納部に格納された遷移情報を用いて、プリフェッチされたデータがアクセスされる見込みが少ないグループ識別子を検出する遷移グループ検出部と、
前記遷移グループ検出部が検出したグループ識別子に対応するグループに振り分けられた命令を原因として実行されるプリフェッチを無効化するグループ無効化部を有することを特徴とする請求項13記載の演算処理装置。 - データを格納する主記憶装置と、前記主記憶装置に接続される演算処理装置を有する情報処理装置であって、
前記演算処理装置は、
前記主記憶装置に格納されるデータの一部を保持するキャッシュメモリと、
アクセスが予測されるデータを前記主記憶装置から読み出して、前記キャッシュメモリに保持させるプリフェッチを実行するプリフェッチ制御部と、
前記プリフェッチ制御部が前記プリフェッチを実行する原因となった命令を一意に識別する命令識別子に、前記プリフェッチされたデータがアクセスされたか否かを示す利用情報を対応付けて格納する利用情報格納部と、
前記キャッシュメモリにプリフェッチされたデータの利用情報を前記利用情報格納部に書き込む利用情報書込部を有することを特徴とする情報処理装置。 - データを格納する主記憶装置に接続される演算処理装置の制御方法であって、
前記演算処理装置が有するプリフェッチ制御部が、アクセスが予測されるデータを前記主記憶装置から読み出して、前記主記憶装置に格納されるデータの一部を保持するキャッシュメモリに保持させるプリフェッチを実行するステップと、
前記演算処理装置が有する利用情報書込部が、前記プリフェッチ制御部が前記プリフェッチを実行する原因となった命令を一意に識別する命令識別子に、前記プリフェッチされたデータがアクセスされたか否かを示す利用情報を対応付けて、前記演算処理装置が有する利用情報格納部に書き込むステップを有することを特徴とする演算処理装置の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/051457 WO2008093399A1 (ja) | 2007-01-30 | 2007-01-30 | 情報処理システムおよび情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008093399A1 JPWO2008093399A1 (ja) | 2010-05-20 |
JP4491500B2 true JP4491500B2 (ja) | 2010-06-30 |
Family
ID=39673719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555969A Expired - Fee Related JP4491500B2 (ja) | 2007-01-30 | 2007-01-30 | 演算処理装置、情報処理装置及び演算処理装置の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8671246B2 (ja) |
JP (1) | JP4491500B2 (ja) |
WO (1) | WO2008093399A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8583894B2 (en) * | 2010-09-09 | 2013-11-12 | Advanced Micro Devices | Hybrid prefetch method and apparatus |
US8949579B2 (en) * | 2010-10-04 | 2015-02-03 | International Business Machines Corporation | Ineffective prefetch determination and latency optimization |
CN102566936B (zh) * | 2010-12-28 | 2015-04-29 | 联想(北京)有限公司 | 一种磁盘数据读取方法、装置及磁盘驱动装置 |
JP5724981B2 (ja) * | 2012-09-26 | 2015-05-27 | 日本電気株式会社 | メモリアクセス制御装置、メモリアクセス制御システム、及び、メモリアクセス制御方法 |
US20150286571A1 (en) * | 2014-04-04 | 2015-10-08 | Qualcomm Incorporated | Adaptive cache prefetching based on competing dedicated prefetch policies in dedicated cache sets to reduce cache pollution |
JP6252348B2 (ja) * | 2014-05-14 | 2017-12-27 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
US9910880B2 (en) | 2014-07-16 | 2018-03-06 | Wipro Limited | System and method for managing enterprise user group |
JP6488711B2 (ja) * | 2015-01-14 | 2019-03-27 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
US10310981B2 (en) * | 2016-04-07 | 2019-06-04 | Advanced Micro Devices, Inc. | Method and apparatus for performing memory prefetching |
JP7131156B2 (ja) | 2018-07-19 | 2022-09-06 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
US20210390053A1 (en) * | 2020-06-15 | 2021-12-16 | Micron Technology, Inc. | Host-Assisted Memory-Side Prefetcher |
US11080283B1 (en) | 2020-09-29 | 2021-08-03 | Atlassian Pty Ltd. | Systems and methods for selectively prefetching data |
US11366749B2 (en) * | 2020-11-10 | 2022-06-21 | Western Digital Technologies, Inc. | Storage system and method for performing random read |
US20240256180A1 (en) * | 2023-02-01 | 2024-08-01 | Western Digital Technologies, Inc. | Data Storage Device and Method for Host-Assisted Deferred Defragmentation and System Handling |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5263038A (en) * | 1975-10-01 | 1977-05-25 | Hitachi Ltd | Data processing device |
JPS63318654A (ja) * | 1987-06-23 | 1988-12-27 | Fujitsu Ltd | 中間バッファリプレ−ス決定方式 |
JPH0573421A (ja) * | 1991-09-17 | 1993-03-26 | Hitachi Ltd | デイスクキヤツシユ制御方式 |
JPH07253926A (ja) * | 1994-02-14 | 1995-10-03 | Hewlett Packard Co <Hp> | キャッシュ・ミスによる時間ペナルティ減少方法 |
JPH08292913A (ja) * | 1995-04-11 | 1996-11-05 | Lg Semicon Co Ltd | 未参照先取りキャッシュを利用した命令語先取り方法およびその回路 |
JPH09319652A (ja) * | 1996-03-28 | 1997-12-12 | Hitachi Ltd | 先読み制御方法 |
JPH10207772A (ja) * | 1997-01-23 | 1998-08-07 | Hitachi Ltd | キャッシュミス予測方法 |
JPH10320212A (ja) * | 1997-05-21 | 1998-12-04 | Hitachi Ltd | キャッシュ向け最適化方法 |
JPH10333916A (ja) * | 1997-06-04 | 1998-12-18 | Nec Corp | ノンブロッキングキャッシュ対応のコードスケジューリング方式及びそのプログラムを記録した記憶媒体 |
JP2000035894A (ja) * | 1998-06-26 | 2000-02-02 | Internatl Business Mach Corp <Ibm> | 長時間キャッシュ・ミスの影響を最小化するための適応方法及びシステム |
JP2001195263A (ja) * | 2000-01-17 | 2001-07-19 | Nec Ic Microcomput Syst Ltd | コンパイル装置、コンパイル方法、および、コンパイル用プログラムを記録した記録媒体 |
JP2001331793A (ja) * | 2000-05-22 | 2001-11-30 | Fuji Xerox Co Ltd | 画像処理装置及びキャッシュメモリ |
JP2001344152A (ja) * | 2000-06-05 | 2001-12-14 | Matsushita Electric Ind Co Ltd | キャッシュメモリ装置 |
JP2002215456A (ja) * | 2001-01-23 | 2002-08-02 | Nec Corp | 情報処理装置 |
JP2003044357A (ja) * | 2001-07-27 | 2003-02-14 | Nec Computertechno Ltd | キャッシュ先取り方式 |
JP2003223359A (ja) * | 2002-01-29 | 2003-08-08 | Fujitsu Ltd | 演算処理装置 |
JP2006524375A (ja) * | 2003-05-27 | 2006-10-26 | インテル・コーポレーション | ソフトウェアアプリケーションのストライドプロファイリング方法および装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04340637A (ja) | 1991-05-17 | 1992-11-27 | Mitsubishi Electric Corp | キャッシュ制御方式 |
US5983324A (en) | 1996-03-28 | 1999-11-09 | Hitachi, Ltd. | Data prefetch control method for main storage cache for protecting prefetched data from replacement before utilization thereof |
JPH10320285A (ja) | 1997-05-20 | 1998-12-04 | Toshiba Corp | キャッシュメモリ及び情報処理システム |
US6438673B1 (en) * | 1999-12-30 | 2002-08-20 | Intel Corporation | Correlated address prediction |
US6990558B2 (en) * | 2002-06-18 | 2006-01-24 | Ip-First, Llc | Microprocessor, apparatus and method for selective prefetch retire |
JP5263038B2 (ja) | 2009-07-08 | 2013-08-14 | パナソニック株式会社 | 食器洗い機 |
-
2007
- 2007-01-30 JP JP2008555969A patent/JP4491500B2/ja not_active Expired - Fee Related
- 2007-01-30 WO PCT/JP2007/051457 patent/WO2008093399A1/ja active Application Filing
-
2009
- 2009-07-28 US US12/510,510 patent/US8671246B2/en not_active Expired - Fee Related
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5263038A (en) * | 1975-10-01 | 1977-05-25 | Hitachi Ltd | Data processing device |
JPS63318654A (ja) * | 1987-06-23 | 1988-12-27 | Fujitsu Ltd | 中間バッファリプレ−ス決定方式 |
JPH0573421A (ja) * | 1991-09-17 | 1993-03-26 | Hitachi Ltd | デイスクキヤツシユ制御方式 |
JPH07253926A (ja) * | 1994-02-14 | 1995-10-03 | Hewlett Packard Co <Hp> | キャッシュ・ミスによる時間ペナルティ減少方法 |
JPH08292913A (ja) * | 1995-04-11 | 1996-11-05 | Lg Semicon Co Ltd | 未参照先取りキャッシュを利用した命令語先取り方法およびその回路 |
JPH09319652A (ja) * | 1996-03-28 | 1997-12-12 | Hitachi Ltd | 先読み制御方法 |
JPH10207772A (ja) * | 1997-01-23 | 1998-08-07 | Hitachi Ltd | キャッシュミス予測方法 |
JPH10320212A (ja) * | 1997-05-21 | 1998-12-04 | Hitachi Ltd | キャッシュ向け最適化方法 |
JPH10333916A (ja) * | 1997-06-04 | 1998-12-18 | Nec Corp | ノンブロッキングキャッシュ対応のコードスケジューリング方式及びそのプログラムを記録した記憶媒体 |
JP2000035894A (ja) * | 1998-06-26 | 2000-02-02 | Internatl Business Mach Corp <Ibm> | 長時間キャッシュ・ミスの影響を最小化するための適応方法及びシステム |
JP2001195263A (ja) * | 2000-01-17 | 2001-07-19 | Nec Ic Microcomput Syst Ltd | コンパイル装置、コンパイル方法、および、コンパイル用プログラムを記録した記録媒体 |
JP2001331793A (ja) * | 2000-05-22 | 2001-11-30 | Fuji Xerox Co Ltd | 画像処理装置及びキャッシュメモリ |
JP2001344152A (ja) * | 2000-06-05 | 2001-12-14 | Matsushita Electric Ind Co Ltd | キャッシュメモリ装置 |
JP2002215456A (ja) * | 2001-01-23 | 2002-08-02 | Nec Corp | 情報処理装置 |
JP2003044357A (ja) * | 2001-07-27 | 2003-02-14 | Nec Computertechno Ltd | キャッシュ先取り方式 |
JP2003223359A (ja) * | 2002-01-29 | 2003-08-08 | Fujitsu Ltd | 演算処理装置 |
JP2006524375A (ja) * | 2003-05-27 | 2006-10-26 | インテル・コーポレーション | ソフトウェアアプリケーションのストライドプロファイリング方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
US8671246B2 (en) | 2014-03-11 |
US20090287884A1 (en) | 2009-11-19 |
WO2008093399A1 (ja) | 2008-08-07 |
JPWO2008093399A1 (ja) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4491500B2 (ja) | 演算処理装置、情報処理装置及び演算処理装置の制御方法 | |
TWI564719B (zh) | 具有多個資料預取器的處理器、所述處理器的操作方法及所述處理器操作的電腦程式產品 | |
US8255631B2 (en) | Priority-based prefetch requests scheduling and throttling | |
JP4837456B2 (ja) | 情報処理装置 | |
TWI596479B (zh) | 具有資料預取器的處理器及其運作方法 | |
US8225070B2 (en) | Information processing apparatus and cache memory control method | |
US8843707B2 (en) | Dynamic inclusive policy in a hybrid cache hierarchy using bandwidth | |
JP4829191B2 (ja) | キャッシュシステム | |
US11416253B2 (en) | Multiple-table branch target buffer | |
US20130151780A1 (en) | Weighted History Allocation Predictor Algorithm in a Hybrid Cache | |
CN109478165B (zh) | 一种基于缓存测试区针对预取数据选择缓存转移策略的方法和一种处理器 | |
CN104636270A (zh) | 数据处理装置中的自适应预取 | |
WO2007096572A1 (en) | Cache management within a data processing apparatus | |
US20230315627A1 (en) | Cache line compression prediction and adaptive compression | |
CN109478163B (zh) | 用于在高速缓存条目处标识存储器访问请求的待决的系统和方法 | |
JP6135392B2 (ja) | キャッシュメモリ制御プログラム,キャッシュメモリを内蔵するプロセッサ及びキャッシュメモリ制御方法 | |
US20140053012A1 (en) | System and detection mode | |
JP5298826B2 (ja) | キャッシュメモリ及びプリフェッチ方法 | |
JP4327237B2 (ja) | プリフェッチ制御装置 | |
CN105706049A (zh) | 操作系统例行程序的预测历程储存器的部分使用 | |
CN118140214A (zh) | 用于重新引用间隔预测高速缓存替换策略的重新引用指示符 | |
JP2006048422A (ja) | ローディング装置、ローディング方法、ローディングプログラム及びローディングプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
US9110811B2 (en) | Prefetching method and apparatus | |
US12026097B2 (en) | Arithmetic processing apparatus and arithmetic processing method | |
JP5322854B2 (ja) | 制御装置及びデータ処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |