JP4489652B2 - Small sample table assembly - Google Patents

Small sample table assembly Download PDF

Info

Publication number
JP4489652B2
JP4489652B2 JP2005220512A JP2005220512A JP4489652B2 JP 4489652 B2 JP4489652 B2 JP 4489652B2 JP 2005220512 A JP2005220512 A JP 2005220512A JP 2005220512 A JP2005220512 A JP 2005220512A JP 4489652 B2 JP4489652 B2 JP 4489652B2
Authority
JP
Japan
Prior art keywords
micro sample
silicon wafer
stage
micro
sample table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005220512A
Other languages
Japanese (ja)
Other versions
JP2007033376A (en
Inventor
隆 今野
大輔 池田
浩二 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Science Corp
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
SII NanoTechnology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd, SII NanoTechnology Inc filed Critical Aoi Electronics Co Ltd
Priority to JP2005220512A priority Critical patent/JP4489652B2/en
Publication of JP2007033376A publication Critical patent/JP2007033376A/en
Application granted granted Critical
Publication of JP4489652B2 publication Critical patent/JP4489652B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Sampling And Sample Adjustment (AREA)

Description

本発明は、電子顕微鏡観察などに供するための微小試料片を固定する微小試料台を複数備える微小試料台集合体に関する。   The present invention relates to a micro sample base assembly including a plurality of micro sample bases for fixing micro sample pieces for use in electron microscope observation.

半導体ウエハや半導体デバイスから採取した微小試料片を透過型電子顕微鏡(TEM)で観察するには、微小試料片の電子線照射領域(観察領域)を極力薄くする必要がある。このような薄片化技術としては、平板状の試料台を立設して、その上面に微小試料片を立てて固定し、微小試料片の表面にほぼ平行に、つまり試料台の上面にほぼ垂直に、集束イオンビームを照射して微小試料片を薄くする技術が知られている(例えば、特許文献1参照)。   In order to observe a micro sample piece collected from a semiconductor wafer or semiconductor device with a transmission electron microscope (TEM), it is necessary to make the electron beam irradiation region (observation region) of the micro sample piece as thin as possible. As such a thinning technique, a flat sample stage is erected, and a small sample piece is fixed on the upper surface thereof, and is substantially parallel to the surface of the small sample piece, that is, substantially perpendicular to the upper surface of the sample stage. In addition, a technique for thinning a minute sample piece by irradiating a focused ion beam is known (for example, see Patent Document 1).

特開2003−35682号公報(第5頁、図9)Japanese Patent Laying-Open No. 2003-35682 (5th page, FIG. 9)

このような薄片化のための作業台として使用される微小試料台は、一般に、一度使用すると再使用はしない消耗品である。そのため、同じ品質のものを大量に生産できるとともに、微小試料台を使用する直前までは複数個をまとめて保管したり運搬する方が望ましい。しかし、従来は、複数個の微小試料台をまとめて保管したり運搬するということに配慮されておらず、取り扱いが煩雑であった。   A micro sample table used as a work table for thinning is generally a consumable item that is not reused once it is used. For this reason, it is desirable to produce a large quantity of the same quality, and it is desirable to store and transport a plurality of samples in a batch until just before using the micro sample table. However, conventionally, it has not been considered to store and transport a plurality of micro sample tables together, and the handling has been complicated.

(1)請求項1の発明による微小試料台集合体は、加工処理が施される微小試料を固定するための微小試料台が平板状の素材の面内に互いに連結されて2次元的に配列された微小試料台であって、各微小試料台は、厚さ方向に多段形状を有し、かつ、1つの基部と、基部の長手方向に沿って配列され、微小試料が固定される最も厚さが薄い複数の固定部とを有し、固定部は基部と同一の半導体材料により、隣接する固定部と相互に離間して形成されていることを特徴とする。
(2)請求項2の発明は、請求項1に記載の微小試料台集合体において、平板状の素材はシリコンウエハであり、基部と固定部の積層方向をシリコンウエハの厚さ方向とし、微小試料台の各々はマイクロマシニング技術により多段形状に形成されていることを特徴とする。
(3)請求項3の発明は、請求項2に記載の微小試料台集合体において、 複数の微小試料台が連結部において隣接する微小試料台に連結された列状体が複数本配列され、各列状体の間にはシリコンウエハが存在しない隙間空間形成され、各列状体の両端部は前記シリコンウエハの周縁部と接続される接続部を有することを特徴とする。
(4)請求項4の発明は、請求項3に記載の微小試料台集合体において、各列状体の間の隙間空間は、シリコンウエハに対して厚さ方向にダイシング処理した後、形成された溝をエッチング処理により除去して形成されることを特徴とする。
(5)請求項5の発明は、請求項3または4に記載の微小試料台集合体において、列状体をなす各微小試料台の間を接続する連結部におけるシリコンウエハの厚さ方向の厚みと、列状体をシリコンウエハの周縁部に接続する接続部におけるシリコンウエハの厚さ方向の厚みとは、シリコンウエハに対して、ダイシング処理とエッチング処理を施して制御されていることを特徴とする。
(6)請求項6の発明は、請求項3乃至5のいずれか1項に記載の微小試料台集合体において、連結部および接続部は、基部の高さよりも薄く形成されていることを特徴とする。
(7)請求項7の発明は、請求項1乃至6のいずれか1項に記載の微小試料台において、固定台は、多段形状を有する突状部分の最上段に設けられ、多段形状の前記突状部分は、基部の長手方向に沿って、隣接する固定部と相互に離間して配列されていることを特徴とする。
(1) The micro sample base assembly according to the invention of claim 1 is arranged in a two-dimensional manner by connecting micro sample bases for fixing a micro sample to be processed to each other in a plane of a flat plate-like material. a small sample stage that is, each of the micro sample stage has a multistage shape in the thickness direction, and a single base, arranged along the longitudinal direction of the base, most thick micro sample is fixed A plurality of thin fixing portions, and the fixing portions are formed of the same semiconductor material as that of the base portion and are spaced apart from adjacent fixing portions .
(2) The invention of claim 2 is the micro sample table assembly according to claim 1, wherein the flat plate-like material is a silicon wafer, and the stacking direction of the base portion and the fixing portion is the thickness direction of the silicon wafer. Each of the sample stands is formed in a multistage shape by a micromachining technique.
(3) The invention of claim 3 is the micro sample table assembly according to claim 2, wherein a plurality of columnar bodies in which a plurality of micro sample tables are connected to adjacent micro sample tables in the connecting portion are arranged , interstitial spaces having no silicon wafer between each column-like body is formed, both ends of each column-shaped bodies are characterized by having a connection portion to be connected to the peripheral portion of the silicon wafer.
(4) According to a fourth aspect of the present invention, in the micro sample table assembly according to the third aspect, the gap space between the respective rows is formed after the silicon wafer is diced in the thickness direction. The groove is formed by removing the groove by an etching process.
(5) The invention according to claim 5 is the micro sample table assembly according to claim 3 or 4, wherein the thickness in the thickness direction of the silicon wafer at the connecting portion connecting the micro sample tables forming the row-shaped body. And the thickness in the thickness direction of the silicon wafer at the connection portion connecting the row body to the peripheral edge of the silicon wafer is controlled by performing dicing and etching on the silicon wafer. To do.
(6) The invention of claim 6 is the micro sample table assembly according to any one of claims 3 to 5, wherein the connecting portion and the connecting portion are formed thinner than the height of the base portion. And
(7) The invention according to claim 7 is the micro sample table according to any one of claims 1 to 6, wherein the fixed table is provided on the uppermost stage of the projecting portion having a multistage shape, The projecting portions are arranged so as to be spaced apart from adjacent fixing portions along the longitudinal direction of the base portion.

本発明の微小試料台集合体によれば、それぞれが、複数の固定台を有する複数の微小試料台が平板状の素材の面内で2次元的に配列されて互いに連結されているので、保管上、運搬上の利便性に優れる。
According to the micro sample table assembly of the present invention, each of the plurality of micro sample tables having a plurality of fixed tables is two-dimensionally arranged in the plane of the plate-like material and connected to each other. Excellent transportation and convenience.

以下、本発明の実施の形態による微小試料台および微小試料台集合体について図1〜15を参照しながら説明する。
図1は、本発明の実施の形態による微小試料台を台座メッシュに貼り付けた状態を模式的に示す図であり、図1(a)は正面図、図1(b)は側面図である。図1では、XYZ直交座標で方向を表す。図1に示されるように、微小試料台10は、ほぼ半円板形状の台座メッシュ100の表面に貼着されている。微小試料台10は、半導体ウエハや半導体デバイスから採取した平板状の微小試料片Sを保持して、透過型電子顕微鏡(TEM)観察あるいはオージェ電子分光(AES)等に供するために、微小試料片Sの薄片化調製を行う作業台として用いられる。そして、微小試料台10は、顕微鏡観察あるいは分光分析の際には、薄片化された微小試料片Sを保持したまま顕微鏡装置あるいは分光装置にセットされる。
Hereinafter, a micro sample table and a micro sample table assembly according to an embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a diagram schematically showing a state in which a micro sample table according to an embodiment of the present invention is attached to a pedestal mesh, FIG. 1 (a) is a front view, and FIG. 1 (b) is a side view. . In FIG. 1, directions are represented by XYZ orthogonal coordinates. As shown in FIG. 1, the micro sample table 10 is attached to the surface of a substantially semicircular pedestal mesh 100. The micro sample stage 10 holds a flat micro sample piece S collected from a semiconductor wafer or a semiconductor device, and is used for transmission electron microscope (TEM) observation or Auger electron spectroscopy (AES). It is used as a workbench for performing S thinning preparation. Then, the micro sample table 10 is set in the microscope device or the spectroscopic device while holding the thin micro sample piece S at the time of microscopic observation or spectroscopic analysis.

図2は、実施の形態による微小試料台集合体が形成された単結晶シリコンウエハを模式的に示す斜視図である。図2のXYZ直交座標は図1の座標と対応している。微小試料台集合体50は、図1に示した微小試料台10の集合体であるが、図2では便宜上突起部の数を3つに省略して示している。図2に示されるように、複数の微小試料台10がX方向に直線状に規則正しく配列された列状体をなし、このような列がZ方向に突き抜けた空間SPを挟んでY方向に並列に規則正しく配置されている。すなわち、複数の微小試料台10は、単結晶シリコンウエハのX−Y面(水平面)に沿った面内で互いに連結され、2次元分布している。   FIG. 2 is a perspective view schematically showing a single crystal silicon wafer on which a micro sample table assembly according to the embodiment is formed. The XYZ orthogonal coordinates in FIG. 2 correspond to the coordinates in FIG. The micro sample table assembly 50 is an assembly of the micro sample table 10 shown in FIG. 1, but in FIG. 2, the number of protrusions is omitted to three for convenience. As shown in FIG. 2, a plurality of minute sample bases 10 form a columnar body regularly arranged in a straight line in the X direction, and such columns are arranged in parallel in the Y direction across a space SP that penetrates in the Z direction. Are arranged regularly. That is, the plurality of micro sample tables 10 are connected to each other in a plane along the XY plane (horizontal plane) of the single crystal silicon wafer and are two-dimensionally distributed.

微小試料台10同士は、連結リブ60を介して直列に連結され、各列において最も外側にある微小試料台10の一端が接続リブ80を介して外枠70の突起部70aに接続されている。したがって、微小試料台集合体50は、外枠70で支持された状態となっている。微小試料台10、連結リブ60、外枠70および接続リブ80は、全てシリコン製であり、後述する単結晶シリコンウエハから一体で作製される。なお、後に詳述するが、Y方向に平行な溝Y1は、連結リブ60を形成するためのダイシングによるものであり、Y方向に平行な外側の溝Y2は、接続リブ80を形成するためのダイシングによるものである。   The micro sample bases 10 are connected in series via a connecting rib 60, and one end of the micro sample base 10 located on the outermost side in each row is connected to the protrusion 70 a of the outer frame 70 via a connection rib 80. . Therefore, the micro sample table assembly 50 is supported by the outer frame 70. The micro sample table 10, the connecting rib 60, the outer frame 70, and the connecting rib 80 are all made of silicon, and are integrally manufactured from a single crystal silicon wafer described later. As will be described in detail later, the groove Y1 parallel to the Y direction is due to dicing for forming the connecting rib 60, and the outer groove Y2 parallel to the Y direction is for forming the connecting rib 80. This is due to dicing.

図3は、実施の形態による微小試料台集合体の構造を模式的に示す部分斜視図である。図3のXYZ直交座標も図1、図2の座標と対応している。図3に示されるように、微小試料台10が連結リブ60を介して直列に連結されている。図1(b)に示されるように中心線SPに対して左右対称であり、上下方向(Z方向)に4段を有する多段構造であり、上方の段ほど厚さ(Y方向の長さ)が薄い。また、微小試料台10をY方向に見ると、微小試料台10の第1段11と第2段12はX方向に延設されているが、第3段と第4段とから成る2段は、5つに分離しており、第3段13〜53と第4段14〜54とからそれぞれ構成される5つの突状部分は、X方向に配列して第2段12の上面からZ方向に突設されている。第3段と第4段とから成る突状部分1〜5は、高さ(Z方向の長さ)及び厚さ(Y方向の長さ)は一律であるが、幅(X方向の長さ)は微小試料片Sの寸法などに応じて任意に形成することができる。例えば、第4段14〜54の厚さを5μm一定とし、幅を5〜500μmの範囲で任意に変えることができる。連結リブ60および接続リブ80の厚さ(Z方向の長さ)は、微小試料台10の第1段11の高さよりも薄く作製されている。   FIG. 3 is a partial perspective view schematically showing the structure of the micro sample table assembly according to the embodiment. The XYZ orthogonal coordinates in FIG. 3 also correspond to the coordinates in FIGS. As shown in FIG. 3, the micro sample table 10 is connected in series via a connecting rib 60. As shown in FIG. 1 (b), it is symmetrical with respect to the center line SP, has a multi-stage structure having four steps in the vertical direction (Z direction), and the upper step has a thickness (length in the Y direction). Is thin. Further, when the minute sample stage 10 is viewed in the Y direction, the first stage 11 and the second stage 12 of the minute sample stage 10 are extended in the X direction, but the second stage consisting of the third stage and the fourth stage. Are separated into five, and the five projecting portions respectively constituted by the third stage 13 to 53 and the fourth stage 14 to 54 are arranged in the X direction and are separated from the upper surface of the second stage 12 by Z. Projected in the direction. The protruding portions 1 to 5 including the third step and the fourth step have the same height (length in the Z direction) and thickness (length in the Y direction), but the width (length in the X direction). ) Can be arbitrarily formed according to the size of the minute sample piece S and the like. For example, the thickness of the fourth steps 14 to 54 can be fixed at 5 μm, and the width can be arbitrarily changed within the range of 5 to 500 μm. The thickness (length in the Z direction) of the connecting rib 60 and the connecting rib 80 is made thinner than the height of the first stage 11 of the micro sample table 10.

図15は、図3に示される微小試料台10の縦断面図であり、その断面は、突状部分1の中央を通ってY−Z面に平行である。図15は、段差による傾斜角度を示している。図15(a)は、第4段14のエッジ14eと第3段13のエッジ13eとの傾斜角度θ1、図15(b)は、第4段14のエッジ14eと第2段12のエッジ12eとの傾斜角度θ2、図15(c)は、第4段14のエッジ14eと第1段11のエッジ11eとの傾斜角度θ3を表す。傾斜角度θ1は、5〜30°に入るように、第4段14の厚さと高さおよび第3段13の厚さが調整されている。なお、傾斜角度θ1、θ2、θ3のすべてが5〜30°であることが望ましい。   FIG. 15 is a vertical cross-sectional view of the micro sample table 10 shown in FIG. FIG. 15 shows an inclination angle due to a step. 15A shows the inclination angle θ1 between the edge 14e of the fourth stage 14 and the edge 13e of the third stage 13, and FIG. 15B shows the edge 14e of the fourth stage 14 and the edge 12e of the second stage 12. In FIG. 15C, the inclination angle θ3 between the edge 14e of the fourth stage 14 and the edge 11e of the first stage 11 is shown. The thickness and height of the fourth step 14 and the thickness of the third step 13 are adjusted so that the inclination angle θ1 falls within 5 to 30 °. In addition, it is desirable that all the inclination angles θ1, θ2, and θ3 are 5 to 30 °.

図1の状態で微小試料台10を使用するときは、先ず、図2、図3に示したシリコンウエハ101から連結リブ60および接続リブ80を破断することにより微小試料台10を分離する。分離の手順は後述する。次に、平板上の微小試料片Sの板面がXZ面と平行となるように、第4段14〜54の固定部のいずれかの上面(頂面)に微小試料片Sを立設する。設置の際には、半導体ウエハや半導体デバイスから採取した微小試料片Sを、例えばナノピンセットで挟持し、第4段14〜54の頂面上で位置および角度を合わせた後に、例えば接着剤で固定し、最後にナノピンセットを開いて微小試料片Sを解放する。   When using the micro sample stage 10 in the state of FIG. 1, first, the micro sample stage 10 is separated from the silicon wafer 101 shown in FIGS. 2 and 3 by breaking the connecting rib 60 and the connecting rib 80. The separation procedure will be described later. Next, the minute sample piece S is erected on the upper surface (top surface) of any of the fixed portions of the fourth steps 14 to 54 so that the plate surface of the minute sample piece S on the flat plate is parallel to the XZ plane. . At the time of installation, a micro sample piece S collected from a semiconductor wafer or a semiconductor device is sandwiched by, for example, nanotweezers, and after the position and angle are adjusted on the top surfaces of the fourth steps 14 to 54, an adhesive is used, for example. Finally, the nanotweezers are opened and the micro sample piece S is released.

続いて、微小試料片Sの薄片化調製を行う。薄片化調製には、集束イオンビーム(FIB:Focused Ion Beam)で加工する方法が用いられる。FIB加工法では、例えば細く絞ったGaビームを−Z方向に向けて微小試料片Sへ照射することにより、0.1μmレベルに薄片化する。このとき、最上段の第4段14も同時に薄く加工される。このFIB加工段階では、微小試料片S表面にGaビームの照射による加工変質層や付着物などが存在するため、これらを除去する必要がある。その仕上げ加工には、図1(b)に示されるように、例えばArビームをYZ面に対して低角度で、微小試料台10の下方から微小試料片Sへ照射するイオンミリングの手法が用いられる。その後に微小試料片SのTEM観察あるいはAES微小分析等を行う。例えばTEM観察の際、FIB加工とイオンミリングにより薄片化調製された微小試料片Sを図1(a)のようにセットした場合、TEMの電子線の向きはY方向である。 Subsequently, the thin sample of the small sample piece S is prepared. For the thinning preparation, a method of processing with a focused ion beam (FIB) is used. In the FIB processing method, for example, the fine sample piece S is irradiated with a finely focused Ga + beam in the −Z direction, so that it is thinned to a level of 0.1 μm. At this time, the uppermost fourth stage 14 is also processed thinly. In this FIB processing stage, a work-affected layer or deposits due to the irradiation of the Ga + beam exist on the surface of the minute sample piece S, and these need to be removed. For the finishing process, as shown in FIG. 1 (b), for example, an ion milling method of irradiating the micro sample piece S from below the micro sample stage 10 with an Ar + beam at a low angle with respect to the YZ plane. Used. Thereafter, TEM observation or AES microanalysis of the micro sample piece S is performed. For example, in the case of TEM observation, when a small sample piece S thinned by FIB processing and ion milling is set as shown in FIG. 1A, the direction of the electron beam of the TEM is the Y direction.

次に、本実施の形態の微小試料台10の製造工程について、図4〜図11に示す工程Aから工程Uまでを詳しく説明する。図4〜図11でも、図1〜3に対応させたXYZ直交座標で方向を表す。
本実施の形態の微小試料台10は、表面が(001)面の単結晶シリコンウエハを材料として作製され、微小試料台10の上下方向(Z方向)が単結晶シリコンウエハの厚さ方向となるように形成される。
Next, the process from the process A to the process U shown in FIGS. 4 to 11, directions are represented by XYZ orthogonal coordinates corresponding to FIGS.
The micro sample table 10 of the present embodiment is manufactured using a single crystal silicon wafer having a (001) surface as a material, and the vertical direction (Z direction) of the micro sample table 10 is the thickness direction of the single crystal silicon wafer. Formed as follows.

図4は、微小試料台10の製造工程A〜Dを説明する図であり、図4(a1)〜(a4)は微小試料台10が形成される単結晶シリコンウエハの部分平面図、図4(b1)〜(b4)は、それぞれ図4(a1)〜(a4)のII−II線に沿った部分断面図である。
工程Aでは、単結晶シリコンウエハ101を酸化炉中で熱酸化することにより、単結晶シリコンウエハ101の表裏両面にSiO層102a,102bを形成する。なお、シリコンウエハ101の表面は、単結晶Siの主面(100)を選ぶ。
工程Bでは、SiO層102の表面にスピンコータによりレジストを塗布し、ホットプレートを用いてプリベークを行う。
工程Cでは、フォトマスクを用い、マスクアライナーによりレジスト103のパターン露光と現像を行う。図4(a3)に示すように、X方向に形成された5個のパターンを含む領域が1つの微小試料台10を構成する単位となるので、図4(a3)には3つの単位C1,C2,C3が示されている。
工程Dでは、レジスト103をマスクとしてSiO層102aをバッファード弗酸でウエットエッチングする。裏面全面に形成されていたSiO層102bは、ウエットエッチングにより除去される。
FIG. 4 is a diagram for explaining the manufacturing steps A to D of the micro sample table 10, and FIGS. 4 (a1) to (a4) are partial plan views of the single crystal silicon wafer on which the micro sample table 10 is formed. (B1)-(b4) is a fragmentary sectional view which followed the II-II line | wire of Fig.4 (a1)-(a4), respectively.
In step A, the single crystal silicon wafer 101 is thermally oxidized in an oxidation furnace to form SiO 2 layers 102 a and 102 b on both the front and back surfaces of the single crystal silicon wafer 101. As the surface of the silicon wafer 101, a main surface (100) of single crystal Si is selected.
In step B, a resist is applied to the surface of the SiO 2 layer 102 by a spin coater, and prebaking is performed using a hot plate.
In step C, a photomask is used and pattern exposure and development of the resist 103 are performed using a mask aligner. As shown in FIG. 4 (a3), since the region including the five patterns formed in the X direction is a unit constituting one micro sample table 10, three units C1, C2 and C3 are shown.
In step D, the SiO 2 layer 102a is wet etched with buffered hydrofluoric acid using the resist 103 as a mask. The SiO 2 layer 102b formed on the entire back surface is removed by wet etching.

図5は、微小試料台10の製造工程E〜Hを説明する図であり、図5(a1)〜(a4)は単結晶シリコンウエハの部分平面図、図5(b1)〜(b4)は、それぞれ図5(a1)〜(a4)のII−II線に沿った部分断面図である。
工程Eでは、残存するレジスト103をリムーバでウエットエッチングすることで除去する。
工程Fでは、シリコンウエハ101のSiO層102aが形成された面にスパッタリングによりAl膜104を成膜する。
工程Gでは、Al膜104の表面にスピンコータによりレジストを塗布し、ホットプレートを用いてプリベークを行う。
工程Hでは、フォトマスクを用い、マスクアライナーによりレジスト105のパターン露光を行う。
5A and 5B are diagrams for explaining the manufacturing steps E to H of the micro sample stage 10, wherein FIGS. 5A1 to 5A4 are partial plan views of the single crystal silicon wafer, and FIGS. 5B1 to 5B4 are illustrated. FIG. 6 is a partial cross-sectional view taken along line II-II in FIGS. 5 (a1) to (a4).
In step E, the remaining resist 103 is removed by wet etching with a remover.
In step F, an Al film 104 is formed by sputtering on the surface of the silicon wafer 101 on which the SiO 2 layer 102a is formed.
In step G, a resist is applied to the surface of the Al film 104 by a spin coater, and prebaking is performed using a hot plate.
In step H, a photomask is used and pattern exposure of the resist 105 is performed using a mask aligner.

図6は、微小試料台10の製造工程I、Jを説明する図であり、図6(a1)、(a2)は単結晶シリコンウエハの部分平面図、図6(b1)、(b2)は、それぞれ図6(a1)、(a2)のII−II線に沿った部分断面図である。
工程Iでは、レジスト105をマスクとしてAl膜104を混酸P液でウエットエッチングする。SiO層102a、Al膜104およびレジスト105からなる3層がパターン状に残る。
工程Jでは、残存するレジスト105をリムーバでウエットエッチングすることで除去する。
6A and 6B are diagrams for explaining the manufacturing steps I and J of the micro sample table 10. FIGS. 6A1 and 6A2 are partial plan views of a single crystal silicon wafer, and FIGS. 6B1 and 6B2 are views. FIG. 7 is a partial cross-sectional view taken along line II-II in FIGS. 6 (a1) and (a2), respectively.
In step I, the Al film 104 is wet etched with a mixed acid P solution using the resist 105 as a mask. Three layers consisting of the SiO 2 layer 102a, the Al film 104, and the resist 105 remain in a pattern.
In step J, the remaining resist 105 is removed by wet etching with a remover.

図7は、微小試料台10の製造工程Kを説明する図であり、図7(a)は単結晶シリコンウエハの部分平面図、図7(b)は、図7(a)のII−II線に沿った部分断面図、図7(c)は、単結晶シリコンウエハの平面図である。図7(a)の部分平面図は、図7(c)の斜線部Cに対応する。この斜線部Cは図4(a3)に示したC1+C2+C3に相当する。
工程Kでは、図7(a)、(c)のY方向にダイシングを行い、シリコンウエハ101の厚さの途中までの深さd1の溝Y1とY2を形成する。溝Y1は、シリコンウエハ101中央部のみに形成するのに対し、溝Y2は、シリコンウエハ101の表面の端から端まで形成する。
7A and 7B are diagrams for explaining a manufacturing step K of the micro sample stage 10, in which FIG. 7A is a partial plan view of a single crystal silicon wafer, and FIG. 7B is II-II in FIG. 7A. FIG. 7C is a partial cross-sectional view taken along the line, and is a plan view of the single crystal silicon wafer. The partial plan view of FIG. 7A corresponds to the hatched portion C of FIG. This hatched portion C corresponds to C1 + C2 + C3 shown in FIG.
In step K, dicing is performed in the Y direction in FIGS. 7A and 7C to form grooves Y1 and Y2 having a depth d1 that is halfway through the thickness of the silicon wafer 101. The groove Y1 is formed only at the center of the silicon wafer 101, whereas the groove Y2 is formed from the end to the end of the surface of the silicon wafer 101.

図8は、微小試料台10の製造工程Lを説明する図であり、図8(a)は単結晶シリコンウエハの部分平面図、図8(b)は、図8(a)のII−II線に沿った部分断面図、図8(c)は、単結晶シリコンウエハの平面図である。図8(a)の部分平面図は、図8(c)の斜線部Cに対応する。
工程Lでは、図8(a)、(c)のX方向にダイシングを行い、シリコンウエハ101の厚さの途中までの深さd2(<d1)の溝X1〜X4を形成する。
8A and 8B are diagrams for explaining a manufacturing process L of the micro sample table 10, FIG. 8A is a partial plan view of a single crystal silicon wafer, and FIG. 8B is II-II in FIG. 8A. FIG. 8C is a partial cross-sectional view taken along the line, and is a plan view of the single crystal silicon wafer. The partial plan view of FIG. 8A corresponds to the hatched portion C of FIG.
In step L, dicing is performed in the X direction in FIGS. 8A and 8C to form grooves X1 to X4 having a depth d2 (<d1) halfway through the thickness of the silicon wafer 101.

図9は、微小試料台10の製造工程Mを説明する図であり、図9(a)は単結晶シリコンウエハの部分平面図、図9(b)は、図9(a)のII−II線に沿った部分断面図、図9(c)は、単結晶シリコンウエハの平面図である。図9(a)の部分平面図は、図9(c)の斜線部Cに対応する。
工程Mでは、工程Lで形成された溝X1〜X4の底面中央にダイシングにより溝X1a〜X4aを入れて段差を形成する。溝X1a〜X4aの深さd3は、シリコンウエハ101の裏面までは達しないが、溝Y1の深さd1より深く、溝X1a〜X4aの幅は溝X1〜X4よりも狭い。
9A and 9B are diagrams for explaining the manufacturing process M of the micro sample table 10, FIG. 9A is a partial plan view of a single crystal silicon wafer, and FIG. 9B is II-II in FIG. 9A. FIG. 9C is a partial cross-sectional view taken along the line, and is a plan view of the single crystal silicon wafer. The partial plan view of FIG. 9A corresponds to the hatched portion C of FIG.
In step M, the grooves X1a to X4a are put in the center of the bottom surface of the grooves X1 to X4 formed in step L to form a step. The depth d3 of the grooves X1a to X4a does not reach the back surface of the silicon wafer 101, but is deeper than the depth d1 of the groove Y1, and the widths of the grooves X1a to X4a are narrower than the grooves X1 to X4.

ここで、工程K〜Mで用いられるダイシングについて説明する。
図12は、図9に示す工程Mにおける微小試料台10を、溝X1、X1aを通るX−Z面で切断して見た部分側面図である。図示されるように、溝X1は、ダイシング装置の回転刃DB1の高さ位置をa1として回転刃DB1を+X方向に送ることにより形成される。同様に、溝X1aは、刃厚がDB1より薄い回転刃DB2の高さ位置をa2(<a1)として回転刃DB2を+X方向に送ることにより形成される。溝Y1は、回転刃の送り方向がY方向となり、同様に形成される。なお、シリコンウエハ101の厚さはtで表している。
Here, the dicing used in the processes K to M will be described.
FIG. 12 is a partial side view of the micro sample table 10 in step M shown in FIG. 9 as seen by cutting along the XZ plane passing through the grooves X1 and X1a. As illustrated, the groove X1 is formed by sending the rotary blade DB1 in the + X direction with the height position of the rotary blade DB1 of the dicing apparatus as a1. Similarly, the groove X1a is formed by sending the rotary blade DB2 in the + X direction with the height position of the rotary blade DB2 whose blade thickness is thinner than DB1 as a2 (<a1). The groove Y1 is formed in the same manner with the feed direction of the rotary blade being the Y direction. The thickness of the silicon wafer 101 is represented by t.

上記の溝加工は、図13に示す方法で行われる。図13は、ダイシングによる溝加工を概念的に説明する斜視図である。図2に示したように、溝Y2はシリコンウエハ101表面の端から端までダイシングして形成するが、溝Y1はシリコンウエハ101の中央部のみにダイシングする。このようなカットをチョッパー・トラバースカットと言う。溝Y1の形成では、位置b1で回転刃DBをシリコンウエハ101表面から深さd2だけ下降させ、回転刃DBを水平に送りながらカットする。位置b2で回転刃DBをシリコンウエハ101から上昇させてカットを終了する。2回目のチョッパー・トラバースカットを行うときは、回転刃DBを位置b2から別の位置に移動させる。2回目のカットでは、回転刃DBの送り方向は1回目と同じ方向でもよいし、逆方向でもよいが、同じ方向とするのがカット条件を設定する上で簡便である。   The above groove processing is performed by the method shown in FIG. FIG. 13 is a perspective view for conceptually explaining groove processing by dicing. As shown in FIG. 2, the groove Y <b> 2 is formed by dicing across the surface of the silicon wafer 101, but the groove Y <b> 1 is diced only at the center of the silicon wafer 101. Such a cut is called a chopper traverse cut. In the formation of the groove Y1, the rotary blade DB is lowered from the surface of the silicon wafer 101 by the depth d2 at the position b1, and the rotary blade DB is cut while being fed horizontally. At the position b2, the rotary blade DB is raised from the silicon wafer 101 to finish the cutting. When performing the second chopper traverse cut, the rotary blade DB is moved from the position b2 to another position. In the second cut, the feed direction of the rotary blade DB may be the same direction as the first, or the reverse direction, but the same direction is convenient for setting the cutting conditions.

図10は、微小試料台10の工程Mに続く製造工程N〜Qを説明する図であり、図10(a1)〜(a4)は単結晶シリコンウエハの部分平面図、図10(b1)〜(b4)は、それぞれ図10(a1)〜(a4)のII−II線に沿った部分断面図である。
工程Nでは、Al膜104のパターンをマスクとしてICP−RIE(inductively coupled plasma - reactive ion etching)により、シリコンウエハ101を厚さ方向(−Z方向)にドライエッチングする。このドライエッチングにより、シリコンウエハ101のAl膜104のパターンが存在しない領域は一様に厚さを減じ、溝Y1、溝X1〜X4、溝X1a〜X4aも一様に深くなるが、最も深い溝X1a〜X4aがシリコンウエハ101の裏面までは達しないようにエッチングを制御する。この工程で、図10(b2)に示されるように、多段状の微小試料台の原型となる3段のステップが形成される。
工程Oでは、Al膜104のパターンを混酸P液でウエットエッチングして除去する。
FIG. 10 is a diagram for explaining manufacturing steps N to Q following the step M of the micro sample table 10. FIGS. 10 (a1) to (a4) are partial plan views of the single crystal silicon wafer, and FIG. 10 (b1) to FIG. (B4) is a partial sectional view taken along line II-II in FIGS. 10 (a1) to (a4).
In step N, the silicon wafer 101 is dry-etched in the thickness direction (−Z direction) by ICP-RIE (inductively coupled plasma-reactive ion etching) using the pattern of the Al film 104 as a mask. By this dry etching, the area of the silicon wafer 101 where the pattern of the Al film 104 does not exist is uniformly reduced in thickness, and the grooves Y1, X1 to X4, and grooves X1a to X4a are also uniformly deepened. Etching is controlled so that X1a to X4a do not reach the back surface of the silicon wafer 101. In this process, as shown in FIG. 10 (b2), a three-step step is formed as a prototype of a multistage micro sample table.
In step O, the pattern of the Al film 104 is removed by wet etching with a mixed acid P solution.

工程Pでは、露出したSiO層102aのパターンをマスクとしてICP−RIEによりシリコンウエハ101を厚さ方向(−Z方向)にドライエッチングする。このドライエッチングにより、シリコンウエハ101のSiO層102aのパターンが存在しない領域は一様に厚さを減じる。溝Y1、溝X1〜X4、溝X1a〜X4aも一様に深くなるが、最も深い溝X1a〜X4aがシリコンウエハ101の裏面までは達しないようにエッチングを制御する。そして、3段のステップがそれぞれ掘り下げられるとともに、SiO層102aのパターンによる最上段のステップが新たに形成され、図10(b3)に示されるように、4段のステップが形成される。
工程Qでは、SiO層102aのパターンをバッファード弗酸でウエットエッチングして除去する。
In step P, the silicon wafer 101 is dry-etched in the thickness direction (−Z direction) by ICP-RIE using the exposed pattern of the SiO 2 layer 102a as a mask. By this dry etching, the region of the silicon wafer 101 where the pattern of the SiO 2 layer 102a does not exist is uniformly reduced in thickness. The grooves Y1, X1 to X4, and X1a to X4a are also uniformly deep, but the etching is controlled so that the deepest grooves X1a to X4a do not reach the back surface of the silicon wafer 101. Each of the three steps is dug down, and the uppermost step based on the pattern of the SiO 2 layer 102a is newly formed. As shown in FIG. 10 (b3), four steps are formed.
In step Q, the pattern of the SiO 2 layer 102a is removed by wet etching using buffered hydrofluoric acid.

図11は、微小試料台10の製造工程R〜Uを説明する図であり、図11(a1)〜(a4)は単結晶シリコンウエハの部分平面図、図11(b1)〜(b4)は、それぞれ図11(a1)〜(a4)のII−II線に沿った部分断面図である。
工程Rでは、微小試料台10の構造が形成されつつあるシリコンウエハ101の熱酸化を行い、全面に熱酸化膜106を形成する。熱酸化膜106は、以後のウエットエッチングに対する保護膜となる。
工程Sでは、RIEによりシリコンウエハ101の裏面101Aに形成された熱酸化膜106をエッチング除去する。
工程Tでは、ウエットエッチングによりシリコンウエハ101の裏面側の層を除去する。このエッチングは、溝X1a〜X4aの底面に形成されている熱酸化膜106に到達した時点で中止する。
工程Uでは、シリコンウエハ101の表面に残っている熱酸化膜106をエッチング除去する。溝X1a〜X4aは、シリコンウエハ101の裏面側に突き抜け、微小試料台10同士の間にはX方向に延在する空間(図2に示す空間SPに同じ)が形成される。この段階で、溝Y1はシリコンウエハ101の裏面まで達していない。
FIG. 11 is a diagram for explaining manufacturing steps R to U of the micro sample table 10. FIGS. 11 (a1) to (a4) are partial plan views of the single crystal silicon wafer, and FIGS. 11 (b1) to (b4) FIG. 12 is a partial cross-sectional view taken along line II-II in FIGS. 11 (a1) to (a4).
In step R, the silicon wafer 101 on which the structure of the micro sample table 10 is being formed is thermally oxidized to form a thermal oxide film 106 on the entire surface. The thermal oxide film 106 serves as a protective film against subsequent wet etching.
In step S, the thermal oxide film 106 formed on the back surface 101A of the silicon wafer 101 is etched away by RIE.
In step T, the layer on the back side of the silicon wafer 101 is removed by wet etching. This etching is stopped when the thermal oxide film 106 formed on the bottom surfaces of the grooves X1a to X4a is reached.
In step U, the thermal oxide film 106 remaining on the surface of the silicon wafer 101 is removed by etching. The grooves X1a to X4a penetrate to the back side of the silicon wafer 101, and a space extending in the X direction (same as the space SP shown in FIG. 2) is formed between the micro sample tables 10. At this stage, the groove Y1 does not reach the back surface of the silicon wafer 101.

上述した工程A〜Uにより、図2に示したように、溝Y1の下方部分が連結リブ60となり、微小試料台10は、連結リブ60を介してX方向に一列に連なる。また、溝Y2も溝Y1と同様にシリコンウエハ101の裏面までは達せず、溝Y2の下方部分が接続リブ80となり、微小試料台10の列が、接続リブ80を介してX方向で外枠70に接続される。すなわち、本実施の形態の微小試料台集合体50は、外枠70で支持された構造となる。   As shown in FIG. 2, the lower part of the groove Y <b> 1 becomes the connecting rib 60 by the above-described steps A to U, and the micro sample tables 10 are connected in a row in the X direction via the connecting rib 60. Similarly to the groove Y 1, the groove Y 2 does not reach the back surface of the silicon wafer 101, and the lower part of the groove Y 2 becomes the connection rib 80, and the row of the micro sample tables 10 is connected to the outer frame in the X direction via the connection rib 80. 70. That is, the minute sample base assembly 50 of the present embodiment has a structure supported by the outer frame 70.

図14は、図2に示す微小試料台集合体50が形成されたシリコンウエハ101から個々の微小試料台10を分離する手順を説明する図である。
図14(a)は、図11の工程Uが終了した時のシリコンウエハ101であり、溝Y1,Y2、溝X1〜X4が形成されている。図14(b1)と図14(b1)の側面図である図14(b2)に示されるように、図中、上下2本の溝Y2の間隔にほぼ等しい幅の平板上の2枚の治具201でシリコンウエハ101を挟み込む。図14(c1)と図14(c1)の側面図である図14(c2)に示されるように、治具201を当接していない外枠70の上下部分71を溝Y2に沿って折って切り離す。上下部分71の切り離しにより、図14(d)に示される外枠70の左右部分72も分離する。最後に、図14(e)の側面図に示される連結リブ60を、例えばピンセットを使用して切り離すことにより、各微小試料台10を分離する。このような分離作業は、ユーザーが簡便に行うことができる。
FIG. 14 is a diagram for explaining a procedure for separating individual micro sample tables 10 from the silicon wafer 101 on which the micro sample table aggregate 50 shown in FIG. 2 is formed.
FIG. 14A shows the silicon wafer 101 when the process U of FIG. 11 is completed, and grooves Y1, Y2 and grooves X1 to X4 are formed. As shown in FIG. 14 (b1) and FIG. 14 (b2) which is a side view of FIG. 14 (b1), two plates on a flat plate having a width substantially equal to the interval between the two upper and lower grooves Y2 are shown. The silicon wafer 101 is sandwiched between the tools 201. 14 (c1) and FIG. 14 (c2) which is a side view of FIG. 14 (c1), the upper and lower portions 71 of the outer frame 70 not contacting the jig 201 are folded along the groove Y2. Separate. By separating the upper and lower portions 71, the left and right portions 72 of the outer frame 70 shown in FIG. Finally, each micro sample stage 10 is separated by separating the connecting rib 60 shown in the side view of FIG. 14E using, for example, tweezers. Such a separation operation can be easily performed by the user.

上記の製造工程A〜Uでは、3個の微小試料台10についての一連の作製手順を説明したが、実際の製造工程は、シリコンウエハ単位で行われる、いわゆるバッチ処理である。このバッチ処理では、フォトリソグラフィーやダイシングなどを用いるマイクロマシニングにより、1枚のシリコンウエハから多数の微小試料台10を一括で作製することができ、大幅な製造コストの削減が期待できるものである。さらに、微小試料台10の高さ方向がシリコンウエハの厚さ方向になるように加工するので、材料を無駄なく使用できる。   In the manufacturing processes A to U described above, a series of manufacturing procedures for the three micro sample tables 10 has been described. However, the actual manufacturing process is a so-called batch process performed in units of silicon wafers. In this batch processing, a large number of micro sample tables 10 can be produced from a single silicon wafer at a time by micromachining using photolithography, dicing, and the like, and a significant reduction in manufacturing cost can be expected. Furthermore, since the processing is performed so that the height direction of the micro sample table 10 is the thickness direction of the silicon wafer, the material can be used without waste.

以上説明したように、本実施の形態の微小試料台10、微小試料台集合体50は、下記(1)〜(3)の作用効果を奏する。
(1)微小試料台10の分離作業は、ユーザーが使用直前に簡便に行うことができるので、微小試料台集合体50としてまとめて保管あるいは運搬でき、取り扱い上の利便性に優れる。
(2)マイクロマシニング技術によりシリコンウエハから微小試料台10を一体で多数同時に作製できるので、1個当りの製造コストを大幅に削減できる。また、微小試料台10の高さ方向がシリコンウエハの厚さ方向になるので、材料取りに有利である。
(3)厚さ方向に対称形状を呈するので、厚さを薄く形成してもバランスが保たれ、FIB加工中や加工後の形状安定性が高い。さらに、対称構造であるので、非対称のものと比べて製造プロセスを単純化できる。
As described above, the micro sample table 10 and the micro sample table assembly 50 of the present embodiment have the following effects (1) to (3).
(1) Since the user can easily perform the separation work of the micro sample table 10 immediately before use, the micro sample table 10 can be stored or transported collectively as the micro sample table assembly 50, which is excellent in handling convenience.
(2) Since a large number of micro sample bases 10 can be simultaneously fabricated from a silicon wafer by micromachining technology, the manufacturing cost per unit can be greatly reduced. Moreover, since the height direction of the micro sample stage 10 is the thickness direction of the silicon wafer, it is advantageous for material removal.
(3) Since a symmetrical shape is exhibited in the thickness direction, the balance is maintained even if the thickness is reduced, and the shape stability during and after FIB processing is high. Furthermore, since the structure is symmetrical, the manufacturing process can be simplified as compared with the asymmetric structure.

上記の実施の形態による微小試料台10、微小試料台集合体50には様々な変形が考えられる。例えば、連結リブ60、接続リブ80の厚さは、それぞれ溝Y1、Y2の切り込み深さを変えることによって調整できる。リブの厚さが厚いほど、分離し難いが、微小試料台集合体50としての強度的な安定性は向上する。   Various modifications are conceivable for the micro sample table 10 and the micro sample table assembly 50 according to the above embodiment. For example, the thicknesses of the connecting rib 60 and the connecting rib 80 can be adjusted by changing the cut depths of the grooves Y1 and Y2, respectively. The thicker the rib, the harder it is to separate, but the strength stability of the micro sample table assembly 50 is improved.

本発明は、その特徴を損なわない限り、以上説明した実施の形態に何ら限定されない。例えば、材料としてはシリコンウエハに限らず、各種の平板状素材を使用することができる。また、ダイシング処理を行わず、エッチング処理のみで溝や隙間空間を形成してもよい。   The present invention is not limited to the embodiments described above as long as the characteristics are not impaired. For example, the material is not limited to a silicon wafer, and various flat plate materials can be used. Further, the groove or the gap space may be formed only by the etching process without performing the dicing process.

本発明の実施の形態に係る微小試料台を台座メッシュに貼り付けた状態を模式的に示す図であり、図1(a)は正面図、図1(b)は側面図である。It is a figure which shows typically the state which affixed the micro sample stand which concerns on embodiment of this invention to the base mesh, FIG. 1 (a) is a front view, FIG.1 (b) is a side view. 本発明の実施の形態に係る微小試料台集合体が形成された単結晶シリコンウエハを模式的に示す斜視図である。It is a perspective view which shows typically the single crystal silicon wafer in which the micro sample stand aggregate | assembly concerning embodiment of this invention was formed. 実施の形態に係る微小試料台集合体の構造を模式的に示す部分斜視図である。It is a fragmentary perspective view which shows typically the structure of the micro sample stand aggregate | assembly which concerns on embodiment. 実施の形態に係る微小試料台の製造工程A〜Dを説明する図であり、図4(a1)〜(a4)は材料であるシリコンウエハ101の部分平面図、図4(b1)〜(b4)はII−II線に沿った部分断面図である。It is a figure explaining the manufacturing process AD of the micro sample stand which concerns on embodiment, FIG.4 (a1)-(a4) is a partial top view of the silicon wafer 101 which is material, FIG.4 (b1)-(b4) ) Is a partial sectional view taken along line II-II. 実施の形態に係る微小試料台の製造工程E〜Hを説明する図であり、図5(a1)〜(a4)は材料であるシリコンウエハ101の部分平面図、図5(b1)〜(b4)はII−II線に沿った部分断面図である。FIGS. 5A to 5A are partial plan views of a silicon wafer 101 as a material, and FIGS. 5B1 to 5B4. FIG. ) Is a partial sectional view taken along line II-II. 実施の形態に係る微小試料台の製造工程I、Jを説明する図であり、図6(a1)、(a2)は単結晶シリコンウエハの部分平面図、図6(b1)、(b2)は、それぞれ図6(a1)、(a2)のII−II線に沿った部分断面図である。FIGS. 6A and 6B are diagrams for explaining manufacturing steps I and J of a micro sample stage according to the embodiment, FIGS. 6A1 and 6A2 are partial plan views of a single crystal silicon wafer, and FIGS. 6B1 and 6B2 are FIGS. FIG. 7 is a partial cross-sectional view taken along line II-II in FIGS. 6 (a1) and (a2), respectively. 実施の形態に係る微小試料台の製造工程Kを説明する図であり、図7(a)は単結晶シリコンウエハの部分平面図、図7(b)は、図7(a)のII−II線に沿った部分断面図、図7(c)は、単結晶シリコンウエハの平面図である。FIGS. 7A and 7B are diagrams illustrating a manufacturing step K of a micro sample stage according to the embodiment, FIG. 7A is a partial plan view of a single crystal silicon wafer, and FIG. 7B is II-II in FIG. FIG. 7C is a partial cross-sectional view taken along the line, and is a plan view of the single crystal silicon wafer. 実施の形態に係る微小試料台の製造工程Lを説明する図であり、図8(a)は単結晶シリコンウエハの部分平面図、図8(b)は、図8(a)のII−II線に沿った部分断面図、図8(c)は、単結晶シリコンウエハの平面図である。It is a figure explaining the manufacturing process L of the micro sample stand which concerns on embodiment, FIG. 8 (a) is a partial top view of a single crystal silicon wafer, FIG.8 (b) is II-II of Fig.8 (a). FIG. 8C is a partial cross-sectional view taken along the line, and is a plan view of the single crystal silicon wafer. 実施の形態に係る微小試料台の製造工程Mを説明する図であり、図9(a)は単結晶シリコンウエハの部分平面図、図9(b)は、図9(a)のII−II線に沿った部分断面図、図9(c)は、単結晶シリコンウエハの平面図である。It is a figure explaining the manufacturing process M of the micro sample stand which concerns on embodiment, FIG. 9 (a) is a fragmentary top view of a single crystal silicon wafer, FIG.9 (b) is II-II of Fig.9 (a). FIG. 9C is a partial cross-sectional view taken along the line, and is a plan view of the single crystal silicon wafer. 実施の形態に係る微小試料台の工程Mに続く製造工程N〜Qを説明する図であり、図10(a1)〜(a4)は単結晶シリコンウエハの部分平面図、図10(b1)〜(b4)は、それぞれ図10(a1)〜(a4)のII−II線に沿った部分断面図である。It is a figure explaining manufacturing process NQ following process M of the micro sample stand concerning an embodiment, and Drawing 10 (a1)-(a4) is a partial top view of a single crystal silicon wafer, and Drawing 10 (b1)- (B4) is a partial sectional view taken along line II-II in FIGS. 10 (a1) to (a4). 実施の形態に係る微小試料台の製造工程R〜Uを説明する図であり、図11(a1)〜(a4)は単結晶シリコンウエハの部分平面図、図11(b1)〜(b4)は、それぞれ図11(a1)〜(a4)のII−II線に沿った部分断面図である。FIGS. 11A to 11A are partial plan views of a single crystal silicon wafer, and FIGS. 11B1 to 11B4 are diagrams illustrating manufacturing steps R to U of a micro sample table according to an embodiment. FIGS. FIG. 12 is a partial cross-sectional view taken along line II-II in FIGS. 11 (a1) to (a4). 微小試料台10を溝X1、X1aを通るX−Z面で切断して見た部分側面断面図である。It is the partial side surface sectional view seen by cut | disconnecting the micro sample stand 10 by the XZ surface which passes along groove | channel X1, X1a. ダイシングによる溝加工を概念的に説明する斜視図である。It is a perspective view explaining the groove processing by dicing notionally. 図2に示す微小試料台集合体50が形成されたシリコンウエハ101から個々の微小試料台10を分離する手順を説明する図である。It is a figure explaining the procedure which isolate | separates each micro sample stand 10 from the silicon wafer 101 in which the micro sample stand aggregate | assembly 50 shown in FIG. 2 was formed. 図3に示される微小試料台10の縦断面図であり、段差による傾斜角度を示す。It is a longitudinal cross-sectional view of the micro sample stand 10 shown in FIG. 3, and shows an inclination angle due to a step.

符号の説明Explanation of symbols

1〜5:突状部分 10:微小試料台
11:第1段 12:第2段
13,23,33,43,53:第3段
14,24,34,44,54:第4段
50:微小試料台集合体 60:連結リブ
70:外枠 80:接続リブ
100:台座メッシュ 101:シリコンウエハ
102:SiO層 103,105:レジスト
104:Al膜 106:熱酸化膜
DB,DB1,DB2:回転刃 S:微小試料片
X1〜X4、X1a〜X4a、Y1,Y2:溝
1-5: Protruding portion 10: Micro sample stage 11: First stage 12: Second stage 13, 23, 33, 43, 53: Third stage 14, 24, 34, 44, 54: Fourth stage 50: Micro sample base assembly 60: Connection rib 70: Outer frame 80: Connection rib 100: Base mesh 101: Silicon wafer 102: SiO 2 layer 103, 105: Resist 104: Al film 106: Thermal oxide film DB, DB1, DB2: Rotating blade S: Minute sample piece X1 to X4, X1a to X4a, Y1, Y2: Groove

Claims (7)

加工処理が施される微小試料を固定するための微小試料台が平板状の素材の面内に互いに連結されて2次元的に配列された微小試料台であって、前記各微小試料台は、厚さ方向に多段形状を有し、かつ、1つの基部と、前記基部の長手方向に沿って配列され、微小試料が固定される最も厚さが薄い複数の固定部とを有し、前記固定部は前記基部と同一の半導体材料により、隣接する固定部と相互に離間して形成されていることを特徴とする微小試料台集合体。 A micro sample table for fixing a micro sample to be processed is connected to each other in a plane of a flat plate-like material, and is arranged in a two-dimensional manner . It has a multi-stage shape in the thickness direction, and has one base portion and a plurality of fixing portions arranged along the longitudinal direction of the base portion and having the thinnest thickness to which a micro sample is fixed. The part is formed of the same semiconductor material as that of the base part and is spaced apart from the adjacent fixed part . 請求項1に記載の微小試料台集合体において、
前記平板状の素材はシリコンウエハであり、前記基部と固定部の積層方向をシリコンウエハの厚さ方向とし、前記微小試料台の各々はマイクロマシニング技術により多段形状に形成されていることを特徴とする微小試料台集合体。
In the micro sample stand assembly according to claim 1,
The flat plate material is a silicon wafer, the stacking direction of the base and the fixed portion is the thickness direction of the silicon wafer, and each of the micro sample tables is formed in a multistage shape by a micromachining technique. A small sample table assembly.
請求項2に記載の微小試料台集合体において、
複数の微小試料台が連結部において隣接する微小試料台に連結された列状体が複数本配列され、各列状体の間にはシリコンウエハが存在しない隙間空間形成され、各列状体の両端部は前記シリコンウエハの周縁部と接続される接続部を有することを特徴とする微小試料台集合体。
In the micro sample stand assembly according to claim 2,
Column-shaped body which is connected to the micro-sample stand adjacent in a plurality of micro sample stage is connected portions are a plurality of sequences, interstitial spaces there are no silicon wafers between each column-like body is formed, each column-like body Both end portions of the micro sample table assembly have connection portions connected to the peripheral edge portion of the silicon wafer.
請求項3に記載の微小試料台集合体において、
前記各列状体の間の前記隙間空間は、前記シリコンウエハに対して厚さ方向にダイシング処理した後、形成された溝をエッチング処理により除去して形成されることを特徴とする微小試料台集合体。
In the micro sample stand assembly according to claim 3,
The gap space between the rows is formed by dicing the silicon wafer in the thickness direction and then removing the formed grooves by etching. Aggregation.
請求項3または4に記載の微小試料台集合体において、
前記列状体をなす各微小試料台の間を接続する連結部における前記シリコンウエハの厚さ方向の厚みと、前記列状体を前記シリコンウエハの周縁部に接続する接続部における前記シリコンウエハの厚さ方向の厚みとは、前記シリコンウエハに対して、ダイシング処理とエッチング処理を施して制御されていることを特徴とする微小試料台集合体。
In the micro sample stand assembly according to claim 3 or 4,
The thickness in the thickness direction of the silicon wafer at the connecting portion that connects between the micro sample tables that form the columnar body, and the silicon wafer at the connection portion that connects the columnar body to the peripheral edge of the silicon wafer. The thickness in the thickness direction is controlled by performing a dicing process and an etching process on the silicon wafer.
請求項3乃至5のいずれか1項に記載の微小試料台集合体において、 前記連結部および接続部は、前記基部の高さよりも薄く形成されていることを特徴とする微小試料台集合体。   The micro sample stage assembly according to any one of claims 3 to 5, wherein the connection part and the connection part are formed thinner than a height of the base part. 請求項1乃至6のいずれか1項に記載の微小試料台において、In the micro sample stand according to any one of claims 1 to 6,
前記固定台は、多段形状を有する突状部分の最上段に設けられ、多段形状の前記突状部分は、前記基部の長手方向に沿って、隣接する固定部と相互に離間して配列されていることを特徴とする微小試料台集合体。The fixing base is provided at the uppermost stage of the projecting portion having a multi-stage shape, and the projecting portion having a multi-stage shape is arranged along the longitudinal direction of the base portion so as to be spaced apart from adjacent fixing portions. A micro sample table assembly characterized by having
JP2005220512A 2005-07-29 2005-07-29 Small sample table assembly Active JP4489652B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005220512A JP4489652B2 (en) 2005-07-29 2005-07-29 Small sample table assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005220512A JP4489652B2 (en) 2005-07-29 2005-07-29 Small sample table assembly

Publications (2)

Publication Number Publication Date
JP2007033376A JP2007033376A (en) 2007-02-08
JP4489652B2 true JP4489652B2 (en) 2010-06-23

Family

ID=37792811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005220512A Active JP4489652B2 (en) 2005-07-29 2005-07-29 Small sample table assembly

Country Status (1)

Country Link
JP (1) JP4489652B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4937896B2 (en) * 2007-12-26 2012-05-23 アオイ電子株式会社 Method for manufacturing micro sample table assembly, method for manufacturing micro sample table, and method for manufacturing sample holder
JP5101563B2 (en) * 2009-05-20 2012-12-19 アオイ電子株式会社 Manufacturing method of micro sample stage
JP5666791B2 (en) * 2009-08-25 2015-02-12 アオイ電子株式会社 Micro sample table and method for manufacturing micro sample table
JP5298230B2 (en) * 2012-08-23 2013-09-25 アオイ電子株式会社 Micro sample table, substrate for preparing micro sample table, and analysis method using micro sample table
JP6823235B2 (en) * 2016-07-12 2021-02-03 山善株式会社 Thin-layer chromatograph sorting method and thin-layer chromatograph sorting device
JP6955675B2 (en) * 2018-05-15 2021-10-27 信越半導体株式会社 Sample preparation method, defect observation method
WO2021100132A1 (en) * 2019-11-20 2021-05-27 株式会社日立ハイテク Lamellar grid and analysis system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10221227A (en) * 1997-02-06 1998-08-21 Matsushita Electron Corp Sample for transmission electron microscope and method for preparing sample
JP2002150990A (en) * 2000-11-02 2002-05-24 Hitachi Ltd Working observation method for trace sample and apparatus
JP2003035682A (en) * 2001-07-24 2003-02-07 Hitachi Ltd Sample holder and sample analysis method
JP2004179038A (en) * 2002-11-28 2004-06-24 Sumitomo Metal Mining Co Ltd Fixing method of sample for transmission electron microscope and sample table
JP2004212304A (en) * 2003-01-08 2004-07-29 Hitachi High-Technologies Corp Sample preparing apparatus and sample preparing method
JP2005195353A (en) * 2003-12-26 2005-07-21 Tdk Corp Sample evaluation method, substrate for evaluation, and substrate forming method for evaluation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10221227A (en) * 1997-02-06 1998-08-21 Matsushita Electron Corp Sample for transmission electron microscope and method for preparing sample
JP2002150990A (en) * 2000-11-02 2002-05-24 Hitachi Ltd Working observation method for trace sample and apparatus
JP2003035682A (en) * 2001-07-24 2003-02-07 Hitachi Ltd Sample holder and sample analysis method
JP2004179038A (en) * 2002-11-28 2004-06-24 Sumitomo Metal Mining Co Ltd Fixing method of sample for transmission electron microscope and sample table
JP2004212304A (en) * 2003-01-08 2004-07-29 Hitachi High-Technologies Corp Sample preparing apparatus and sample preparing method
JP2005195353A (en) * 2003-12-26 2005-07-21 Tdk Corp Sample evaluation method, substrate for evaluation, and substrate forming method for evaluation

Also Published As

Publication number Publication date
JP2007033376A (en) 2007-02-08

Similar Documents

Publication Publication Date Title
JP4489652B2 (en) Small sample table assembly
JP4426512B2 (en) Micro sample table
DE112013005128T5 (en) Production of micromechanical devices
JP4570980B2 (en) Sample stage and sample processing method
JP4951632B2 (en) Method of manufacturing an integrated circuit
JP2003194681A (en) Tem sample preparation method
JP2009216478A (en) Method of manufacturing thin-film sample for observing transmission electron microscope
JP4460501B2 (en) Micro sample table
JP2008032657A (en) Filter for biochip, method for manufacturing same, and biochip using filter
JP4937775B2 (en) Micro sample table, method for producing the same, micro sample table assembly, and sample holder
JP4937896B2 (en) Method for manufacturing micro sample table assembly, method for manufacturing micro sample table, and method for manufacturing sample holder
TW201117277A (en) Integrated circuit wafer and dicing method thereof
JP2006302926A (en) Silicon substrate for laser scribing, and dicing method thereof
JP6050613B2 (en) Semiconductor wafer, semiconductor device manufacturing method, and semiconductor device
TW201331974A (en) Device for spot size measurement at wafer level using a knife edge and a method for manufacturing such a device
JP5101563B2 (en) Manufacturing method of micro sample stage
KR101161259B1 (en) Manufacturing method of sample for TEM analysis
KR100744267B1 (en) specimen manufacturing method for Transmission Electron Microscope
JP5666791B2 (en) Micro sample table and method for manufacturing micro sample table
JP2005243947A (en) Method for manufacturing semiconductor device, and semiconductor device
KR100655180B1 (en) Specimen and the fabricating method for the same
JPH08261898A (en) Sample for transmission electron microscope and its preparation
JP2006329723A (en) Method of manufacturing sample for electron-microscopic observation
WO2019217873A1 (en) Sample support with fiducial indicia
KR20050033699A (en) Method for forming sample using analysis by tem

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100331

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4489652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250