JP4488013B2

JP4488013B2 - デジタル画像表示装置

Info

Publication number: JP4488013B2
Application number: JP2007059126A
Authority: JP
Inventors: 大輔水野
Original assignee: Funai Electric Co Ltd
Current assignee: Funai Electric Co Ltd
Priority date: 2007-03-08
Filing date: 2007-03-08
Publication date: 2010-06-23
Anticipated expiration: 2027-03-08
Also published as: US8217884B2; US20080218507A1; JP2008224770A

Description

この発明は、デジタル画像表示装置に関し、特に、デジタル映像信号を表示する表示画面部を備えたデジタル画像表示装置に関する。

従来、デジタル映像信号を表示する表示画面部を備えたデジタル画像表示装置などが知られている（たとえば、特許文献１〜３参照）。

上記特許文献１および２には、アナログデジタル変換回路と、画像開始／終了座標検出回路と、表示制御回路と、画像表示部（表示画面部）とを備えたデジタル画像表示装置が開示されている。この特許文献１および２に記載のデジタル画像表示装置では、画像表示部に出力されるデジタル映像信号のフェーズ調整を行う際に、基準となるフェーズ値と、このフェーズ値を変化させることにより画像データを有する画素領域の左端位置（座標）が水平方向に所定の距離（画素数）を移動した際のフェーズ値との算術平均値（中間値）を求めることにより、フェーズ値の最適値を決定するように構成されている。

また、上記特許文献３には、画面表示装置と、画面表示装置に対し映像信号を出力する本体画面出力装置との間で互いにそれぞれのステータスデータを送受信することにより、本体画面出力装置に接続された画面表示装置の映像信号（画像）の表示位置を調整する自動表示位置調整方式が開示されている。この特許文献３に記載の自動表示位置調整方式では、画面表示装置が有するステータスデータに基づいて、本体画面出力装置側が設定を変更することにより、本体画面出力装置に接続された画面表示装置の映像信号（画像）の表示位置を調整することが可能に構成されている。

特開平１０−６３２３４号公報特開２０００−４７６４９号公報特開２０００−４７６４８号公報

しかしながら、上記特許文献１および２に記載のデジタル画像表示装置では、画像表示部に出力されるデジタル映像信号のフェーズ調整を行う際に、基準となるフェーズ値と、フェーズ値の変化により画素領域の左端位置（座標）が所定の距離（画素数）を移動した際のフェーズ値との相加平均による中間値をフェーズ値の最適値とみなしているために、フェーズ調整によって隣り合う画素間の色の差が最大に表示される位置（エッジ部）を厳密に特定していないと考えられる。したがって、フェーズ値の厳密な最適値が求められていないという問題点がある。

また、上記特許文献３に記載の自動表示位置調整方式では、画面表示装置および本体画面出力装置の間における通信機能に基づいて、画面表示装置の接続元である本体画面出力装置側によって、映像信号（表示画像）の調整が行われるように構成されているために、本体画面出力装置（映像信号出力装置）との通信が不可能な画面表示装置が接続されている場合には、画面表示装置の表示画面部に対して出力する映像信号（表示画像）の調整が行えないという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、映像信号出力装置との通信機能の有無に関係なく表示画面部に対して出力する映像信号の調整が可能であり、特に、映像信号のフェーズ調整を精度よく行うことが可能なデジタル画像表示装置を提供することである。

課題を解決するための手段および発明の効果

この発明の一の局面によるデジタル画像表示装置は、入力されたアナログ映像信号をデジタル映像信号に変換するアナログデジタル変換部と、アナログデジタル変換部により変換されたデジタル映像信号を表示する表示画面部と、アナログデジタル変換部により変換されたデジタル映像信号のクロック値、フェーズ値、水平位置および垂直位置を調整する制御部とを備え、制御部は、デジタル映像信号のフェーズ値を調整する際に、デジタル映像信号のうち、画像を有さない映像領域と画像を有する映像領域との境界における画素データに基づいてフェーズ値の最適値を決定する制御を行うように構成され、画素データは、光の３原色に対応する各色階調値の組合せからなり、制御部は、フェーズ値の最適値を決定する際に、デジタル映像信号のうち、画像を有さない映像領域と画像を有する映像領域との境界における画像を有する映像領域側の左端または右端の一方の第１画素の光の３原色に対応する各色階調値の２乗和と、第１画素の左隣または右隣の一方の第２画素の光の３原色に対応する各色階調値の２乗和との差が最大値となるときのフェーズ値を、フェーズ値の最適値として判断するように構成されている。

この発明の一の局面によるデジタル画像表示装置では、上記のように、アナログデジタル変換部により変換されたデジタル映像信号のクロック値、フェーズ値、水平位置および垂直位置を調整する制御部を備えるように構成することによって、制御部は、装置本体外部に接続されたアナログ映像信号出力装置（映像信号出力装置）からの映像信号に基づいて、装置本体のアナログデジタル変換部により変換されたデジタル映像信号のクロック値、フェーズ値、水平位置および垂直位置を調整することができるので、通信機能を有さないアナログ映像信号出力装置（映像信号出力装置）が接続されている場合であっても、表示画面部に対して出力する映像信号の調整を行うことができる。また、制御部を、デジタル映像信号のフェーズ値を調整する際に、デジタル映像信号のうち、画像を有さない映像領域と画像を有する映像領域との境界における画素データに基づいてフェーズ値の最適値を決定する制御を行うように構成することによって、フェーズ値の厳密な最適値が求められるので、映像信号のフェーズ調整を精度よく行うことができる。また、画素データが光の３原色に対応する各色階調値からなるように構成されるとともに、制御部を、フェーズ値の最適値を決定する際に、第１画素の光の３原色に対応する各色階調値の２乗和と、第１画素の左隣または右隣の一方の第２画素の光の３原色に対応する各色階調値の２乗和との差が最大値となるときのフェーズ値を、フェーズ値の最適値として判断するように構成することによって、制御部は、画素データのもつ光の３原色に対応する各色階調値の全ての成分の影響を加味することにより画像を有さない映像領域と画像を有する映像領域との境界（エッジ部）を最も際立たせるように表示させるときのフェーズ値を探索するので、より確実にフェーズ値の最適値を決定することができる。

上記一の局面によるデジタル画像表示装置において、好ましくは、アナログ映像信号は、映像領域と、映像領域を囲むように設けられた非映像領域とから構成され、制御部は、アナログ映像信号のうち、非映像領域と映像領域との境界近傍における所定範囲を走査することにより、映像領域のうちの画像を有する映像領域側の左端または右端の一方の第１画素を検出する制御を行うように構成されている。このように構成すれば、制御部は、画像を有する映像領域の左端または右端の第１画素が検出される確立が最も高い非映像領域から映像領域に切り換わる境界部分を走査するために、容易に第１画素を検出することができる。

この場合、好ましくは、制御部は、所定範囲の走査により第１画素が検出されない場合は、所定範囲の左端または右端の一方の画素を第１画素に決定する制御を行うように構成されている。このように構成すれば、制御部は、走査が行われた所定範囲のうちの端部の画素を第１画素として決定するので、自動調整後の映像領域の左端または右端が表示画面部から欠落した状態で表示されることを抑制することができる。

以下、本発明を具体化した実施形態を図面に基づいて説明する。

図１は、本発明の一実施形態による液晶ディスプレイの回路構成を示したブロック図である。図２は、図１に示した一実施形態による液晶ディスプレイに入力されるアナログ映像信号の構成を示した図である。図３〜図５は、図１に示した一実施形態による液晶ディスプレイの構成を示した図である。まず、図１〜図５を参照して、本発明の一実施形態による液晶ディスプレイ１０の構成について説明する。なお、本実施形態では、デジタル画像表示装置の一例である液晶ディスプレイに本発明を適用した場合について説明する。

本発明の一実施形態による液晶ディスプレイ１０は、図１に示すように、装置本体に設けられた制御回路部２０が、ケーブル３０を介して、パーソナルコンピュータ４０に接続されているとともに、装置本体内部で制御回路部２０と表示画面部５０とが接続されることによって、パーソナルコンピュータ４０の映像出力部（ビデオボード）４１が出力するアナログ映像信号６０を表示画面部５０に表示することが可能に構成されている。

また、パーソナルコンピュータ４０の映像出力部（ビデオボード）４１が出力するアナログ映像信号６０は、映像１フレーム（１枚の静止画像）のデータが、画像の水平方向の１走査線毎に分割されたデータ（アナログ電圧値）として水平同期周波数により連続的に１フレーム分が伝送されるとともに、垂直同期周波数により映像１フレームが連続的に更新表示（リフレッシュ）されることによって視聴可能な映像として再生することが可能となるように構成されている。また、画像の水平方向の１走査線のデータ（水平同期間隔ＨＷ）は、図２に示すように、水平バックポーチ幅ＨＢＰ、水平有効映像領域ＨＤＩＳＰＷ、水平フロントポーチ幅ＨＦＰ、および水平同期周波数幅ＨＰＷの各データ要素が順に繋げられることにより構成されている。また、映像１フレームの垂直方向のデータ（垂直同期間隔ＶＷ）にも、垂直バックポーチ幅ＶＢＰ、垂直有効映像領域ＶＤＩＳＰＷ、垂直フロントポーチ幅ＶＦＰ、および垂直同期周波数幅ＶＰＷの各タイミングデータが繰り返し繋げられた状態として構成されることにより、垂直方向の映像の表示位置が規定されている。なお、水平バックポーチ幅ＨＢＰおよび水平有効映像領域ＨＤＩＳＰＷは、それぞれ、本発明の「非映像領域」および「映像領域」の一例である。

また、上記のアナログ映像信号６０は、一般的に、図３に示すように、画像の解像度と垂直同期周波数（リフレッシュレート）との組合せに対応して、水平バックポーチ幅ＨＢＰ、水平有効映像領域ＨＤＩＳＰＷ、水平フロントポーチ幅ＨＦＰ、水平同期周波数幅ＨＰＷ、垂直バックポーチ幅ＶＢＰ、垂直有効映像領域ＶＤＩＳＰＷおよび垂直フロントポーチ幅ＶＦＰなどの各パラメータが、ＶＥＳＡ(ＶｉｄｅｏＥｌｅｃｔｒｏｎｉｃｓＳｔａｎｄａｒｄｓＡｓｓｏｃｉａｔｉｏｎ)により規定されている。

ここで、本実施形態では、図１に示すように、液晶ディスプレイ１０の制御回路部２０は、パーソナルコンピュータ４０からのアナログ映像信号６０を、所定のタイミングによって読み取ることによりデジタル映像信号７０に変換するためのアナログデジタル変換部２１を備えている。また、図１に示すように、制御回路部２０は、アナログデジタル変換部２１を制御するＣＰＵからなる制御部２２を備えている。また、制御部２２は、アナログデジタル変換部２１を制御することによって、デジタル映像信号７０を表示画面部５０に表示する際の画質を自動調整するための制御を行うことが可能に構成されている。その際、制御部２２は、アナログデジタル変換部２１に対して、クロック値ＣＬＫ（画素クロック）、フェーズ値ＰＨ、水平描画位置および垂直描画位置などの各種パラメータを、後述する所定のアルゴリズムに従って調整する制御を行うことが可能に構成されている。

ここで、クロック値ＣＬＫ（画素クロック）の調整とは、アナログデジタル変換部２１（図１参照）がアナログ映像信号６０からデジタル映像信号７０に変換を行う際に、アナログ映像信号６０が有するドットクロック値に、アナログデジタル変換部２１（図１参照）が発振するクロック値ＣＬＫを同期させるための調整であることを示している。このアナログデジタル変換部２１（図１参照）が発振するクロック値ＣＬＫが制御部２２により適切に設定されることによって、水平方向の不適切な伸び縮みや縦縞が発生しない映像（画像）を表示画面部５０に表示することが可能とされている。また、フェーズ値ＰＨの調整とは、アナログデジタル変換部２１（図１参照）が発振するクロック値ＣＬＫの位相（フェーズ）を調整することを示している。つまり、アナログデジタル変換部２１（図１参照）がパーソナルコンピュータ４０からアナログ映像信号６０が出力される際のドットクロック値に同期したクロック値ＣＬＫでアナログ映像信号６０をサンプリングする際のタイミングを調整することを示している。このフェーズ値ＰＨが制御部２２により適切に設定されることによって、文字や画像の輪郭のぼやけや滲みが抑制された映像（画像）を表示画面部５０に表示することが可能とされている。

また、水平描画位置および垂直描画位置の調整は、アナログ映像信号６０（図１参照）が有する水平同期間隔ＨＷ（図２参照）のうちの画像が存在する領域の左端位置ＰＬ（図２参照）から右端位置ＰＲ（図２参照）までと、垂直同期間隔ＶＷ（図２参照）のうちの画像が存在する領域の上端位置ＰＵ（図２参照）から下端位置ＰＤ（図２参照）までとに囲まれた領域が、アナログデジタル変換部２１によりデジタル映像信号７０に変換された後に、表示画面部５０（図１参照）の枠内に納められた状態で表示させることを目的として行われる。

また、制御部２２は、図４に示すように、デジタル映像信号７０を表示画面部５０に表示する際の画質を自動調整するための自動調整制御フローを実行することが可能に構成されている。また、自動調整制御フローは、図４に示すように、画像の解像度と垂直同期周波数（リフレッシュレート）との組合せに対応した画質調整パラメータ（クロック値ＣＬＫ、フェーズ値ＰＨ）を初期値に設定する初期化ステップＳ１００、垂直方向の描画位置調整ステップＳ２００、クロック値調整ステップＳ３００およびＳ４００、フェーズ値調整ステップＳ５００および水平方向の描画位置調整ステップＳ６００を順次実行する制御フローにより構成されている。

ここで、本実施形態では、図５に示すように、フェーズ値調整ステップＳ５００（図４参照）において、制御部２２（図１参照）は、アナログ映像信号６０が画像を有さないことを示す信号（電圧値）から画像を有することを示す信号（電圧値）に変化する際の境界部分に存在する、隣り合う画素Ｘ１および画素Ｘ２がそれぞれもつＲ（赤色）、Ｇ（緑色）、およびＢ（青色）の各色の階調値の大きさ（度合い）を比較することに基づいて、フェーズ値の調整を実行することが可能とされている。この場合、特に、フェーズ値ＰＨを順次変化させることによって、画素Ｘ１のＲＧＢの各階調値の２乗の和Ａと、画素Ｘ２のＲＧＢの各階調値の２乗の和Ｂとの差分Ｃが変化するとともに、この差分Ｃが最大値を迎えるときのフェーズ値ＰＨが、最も適するサンプリングのタイミングであると判断するアルゴリズムが実行されるように構成されている。これにより、アナログデジタル変換部２１（図１参照）が、どのようなタイミング（フェーズ値ＰＨ）でアナログ映像信号６０をサンプリングした場合に、画素Ｘ１と画素Ｘ２とを最も際立たせた状態で表示画面部５０に表示させることが可能であるかを決定することが可能とされている。なお、画素Ｘ１および画素Ｘ２は、それぞれ、本発明の「第１画素」および「第２画素」の一例である。

また、図１に示すように、制御回路部２０は上述の構成要素に加えて、制御部２２が上述の画質の自動調整を行うための制御プログラムが格納されたプログラム格納メモリ部２３と、自動調整の際に実行する各種計算結果や、自動調整の際に決定されたクロック値ＣＬＫやフェーズ値ＰＨなどのパラメータを記憶させるメモリ部２４とをさらに備えている。また、制御回路部２０の各構成要素は、図１に示すように、バス（伝送路）２５によって互いに接続されることによって、制御信号および制御上のデータを互いに送受信することが可能なように構成されている。

図６〜図１２は、図１に示した本発明の一実施形態による液晶ディスプレイが表示する映像の自動調整のフローチャートである。図１３は、図１に示した本発明の一実施形態による液晶ディスプレイが表示する映像の自動調整終了後の表示画面部の状態を示した図である。次に、図１〜図１３を参照して、本実施形態による液晶ディスプレイ１０が、画質の自動調整を行う際の制御部２２による制御動作について説明する。

図１に示すように、液晶ディスプレイ１０がパーソナルコンピュータ４０に接続された状態において、パーソナルコンピュータ４０の映像出力部（ビデオボード）４１から所定の解像度および垂直同期周波数（リフレッシュレート）のアナログ映像信号６０が液晶ディスプレイ１０に対して出力された場合、制御部２２は、図４に示す自動調整制御フローを実行する。

まず、制御部２２は、図４に示すように、パーソナルコンピュータ４０からのアナログ映像信号６０をアナログデジタル変換部２１（図１参照）を介して検知するとともに、メモリ部２４（図１参照）に予め記憶されている各種パラメータ（図３の内容）を照合することにより、アナログ映像信号６０が有する解像度および垂直同期周波数（リフレッシュレート）を特定する。そして、ステップＳ１００（図４参照）では、特定された解像度および垂直同期周波数（リフレッシュレート）に基づいて、画質調整パラメータ（クロック値ＣＬＫ、フェーズ値ＰＨ）をメモリ部２４（図１参照）に初期値として記憶する。

次に、ステップＳ２００（図４参照）では、制御部２２は、アナログデジタル変換部２１によって読み込まれた映像１フレーム分（１枚の静止画像分）のデータに基づいて、垂直有効映像領域ＶＤＩＳＰＷ（図２参照）のうちの画像が存在する領域の上端位置ＰＵ（図２参照）と、表示画面部５０（図１参照）の上端との位置合わせを実行する。具体的には、制御部２２は、図６に示すサブルーチンを実行する。

図６に示すように、まず、ステップＳ２０１において、アナログ映像信号６０（図２参照）の映像１フレーム分のデータのうち、垂直有効映像領域ＶＤＩＳＰＷ（図２参照）が開始される水平１走査線の位置（垂直方向の行番号）を上端位置ＰＵとして仮決定するとともに、メモリ部２４（図１参照）に記憶させる。次に、ステップＳ２０２において、仮決定された上端位置ＰＵの水平１走査線の水平有効映像領域ＨＤＩＳＰＷ（図２参照）における最大輝度値が５以上か否かを判断するとともに、仮決定された上端位置ＰＵの水平１走査線の水平有効映像領域ＨＤＩＳＰＷ（図２参照）における最大輝度値が５以上でないと判断した場合には、ステップＳ２０３において、ステップＳ２０１にて仮決定された上端位置ＰＵの位置（垂直方向の行番号）を下方向に１行（水平１走査線）分だけ移動させるともに、この位置を新たな上端位置ＰＵの位置として仮決定する。そして、ステップＳ２０４では、上端位置ＰＵの位置の下げ幅（移動量）の累計が１１行（水平１１走査線に相当する）に到達したか否かを判断するとともに、上端位置ＰＵの位置の下げ幅の累計が１１行に到達していないと判断された場合には、再度ステップＳ２０２に戻ることにより、現在の水平１走査線の水平有効映像領域ＨＤＩＳＰＷ（図２参照）における最大輝度値が５以上か否かを判断する。

また、ステップＳ２０４において、上端位置ＰＵの位置の下げ幅の累計が１１行に到達したと判断された場合には、ステップＳ２０５において、ステップＳ２０１で仮決定された上端位置ＰＵの初期値を、映像１フレームの上端位置と判断する。また、ステップＳ２０２において、仮決定された上端位置ＰＵの水平１走査線の水平有効映像領域ＨＤＩＳＰＷ（図２参照）における輝度値が５以上であると判断された場合には、この水平１走査線の位置（垂直方向の行番号）が映像１フレームの上端位置であると判断する。以上から、ステップＳ２０６において、現在仮決定されている上端位置ＰＵを、表示画面部５０に表示するための垂直方向の上端位置に決定するとともに、この上端位置ＰＵ（垂直方向の行番号）をメモリ部２４（図１参照）に記憶させる。

なお、下端位置ＰＤ（垂直方向の行番号）は、上述のステップＳ２００（図４参照）により上端位置ＰＵを決定した段階で、先のステップＳ１００（図４参照）で特定された解像度の水平走査線の本数（垂直方向の解像度）に基づいて自動的に決定されている。

次に、ステップＳ３００（図４参照）では、制御部２２は、アナログデジタル変換部２１によって読み込まれた映像１フレーム分（１枚の静止画像分）のデータに基づいて、クロック値ＣＬＫの調整を実行する。具体的には、制御部２２は、図７〜図１１に示す各サブルーチンを順次実行する。

まず、図７および図８に示すように、制御部２２は、ステップＳ３１０において、映像１フレーム分のデータのうち、水平有効映像領域ＨＤＩＳＰＷ（図２参照）のうちの画像を有する領域の左端の画素位置を検出することを行う。

ここで、本実施形態では、図８に示すように、まず、ステップＳ３１１において、アナログ映像信号６０（図２参照）の映像１フレーム分のデータのうち、水平バックポーチ幅ＨＢＰ（図２参照）のうちの所定位置における画素の水平方向の位置を左端位置ＰＬ（図２参照）に仮決定するとともに、メモリ部２４（図１参照）に記憶させる。次に、ステップＳ３１２において、仮決定された左端位置ＰＬにおける垂直方向の画素列の最大輝度値が１０以上か否かを判断するとともに、仮決定された左端位置ＰＬにおける垂直方向の画素列の最大輝度値が１０以上でないと判断した場合には、次のステップＳ３１３において、ステップＳ３１１にて仮決定された左端位置ＰＬ（水平方向の画素の位置）を右方向（図２の矢印Ｐ１方向）に１画素分だけ移動させるとともに、この位置を新たな左端位置ＰＬとして仮決定する。そして、ステップＳ３１４では、左端位置ＰＬの移動画素数の累計が所定の画素数（１０画素）に到達したか否かを判断するとともに、左端位置ＰＬの移動画素数の累計が所定の画素数（１０画素）に到達していないと判断された場合には、再度ステップＳ３１２に戻ることにより、現在の左端位置ＰＬにおける垂直方向の画素の最大輝度値が１０以上か否かを判断する。また、ステップＳ３１４において、左端位置ＰＬの移動画素数の累計が所定の画素数（１０画素）に到達したと判断された場合には、ステップＳ３１５において、ステップＳ３１１で仮決定された左端位置ＰＬの初期値を、映像１フレームの左端位置と判断する。

また、図８に示すように、ステップＳ３１２において、仮決定された左端位置ＰＬにおける垂直方向の画素の最大輝度値が１０以上であると判断された場合には、この左端位置ＰＬ（水平方向の画素の位置）が映像１フレームの左端位置であると判断する。以上から、ステップＳ３１６において、現在仮決定されている左端位置ＰＬを、表示画面部５０に表示するための水平方向の左端位置ＰＬに決定するとともに、この左端位置ＰＬをメモリ部２４（図１参照）に記憶させる。

次に、制御部２２は、図７に示すように、ステップＳ３１０で決定された左端位置ＰＬに基づいて、フェーズ値ＰＨの調整を行う。具体的には、制御部２２は、図９に示すサブルーチンを実行する。

ここで、本実施形態では、図９に示すように、制御部２２は、ステップＳ５０１において、左端位置ＰＬ（図２参照）の画素Ｘ１が有するＲ（赤色）、Ｇ（緑色）およびＢ（青色）の各色階調値（Ｒ１、Ｇ１およびＢ１）の２乗の和Ａを計算する。つまり、図５に示すように、Ａ＝Ｒ１^２＋Ｇ１^２＋Ｂ１^２により算出される。そして、ステップＳ５０２では、ステップＳ５０１で計算の対象とされた画素Ｘ１（左端位置の画素）から１画素だけ左側の画素Ｘ２が有するＲ（赤色）、Ｇ（緑色）およびＢ（青色）の各色階調値（Ｒ２、Ｇ２、Ｂ２）の２乗の和Ｂを計算する。つまり、図５に示すように、Ｂ＝Ｒ２^２＋Ｇ２^２＋Ｂ２^２により算出される。そして、ステップＳ５０３では、ステップＳ５０１で求めた画素Ｘ１に関する計算値（ＲＧＢ値の２乗の和Ａ）とステップＳ５０２で求めた画素Ｘ２に関する計算値（ＲＧＢ値の２乗の和Ｂ）との差分Ｃ（Ｃ＝Ａ−Ｂ）を計算するとともに、ステップＳ５０４において、現在のフェーズ値ＰＨと差分Ｃの計算結果とを初期値として、それぞれメモリ部２４（図１参照）に記憶させる。

そして、図９に示すように、ステップＳ５０５において、現在の差分Ｃの計算結果が前回計算された差分Ｃよりも大きいか否かを判断するとともに、現在の差分Ｃの計算結果が前回の差分Ｃよりも大きいと判断された場合には、ステップＳ５０６にてフェーズ値ＰＨを１つ増加させる（本実施形態では、位相角１８０度を６４分割した角度だけ位相を進めることがフェーズ値ＰＨを１つ増加させることに対応している）。また、ステップＳ５０８において、フェーズ値ＰＨが６４に到達したか否かが判断され、フェーズ値ＰＨが６４に到達していないと判断された場合には、ステップＳ５０１に戻るとともに、ステップＳ５０１〜ステップＳ５０４までを繰り返す。また、この際、ステップＳ５０５にて、現在の差分Ｃの計算結果が前回の差分Ｃよりも小さいと判断した場合には、現在のフェーズ値ＰＨを最適値に据え置いたまま、ステップＳ５０８に進む。また、ステップＳ５０８において、フェーズ値ＰＨが６４に到達したと判断された場合には、ステップＳ５０９において、フェーズ値ＰＨを決定するとともに、このフェーズ値ＰＨをメモリ部２４（図１参照）に記憶させる。

なお、先のステップＳ３１０（図７参照）において左端位置ＰＬ（図２参照）を決定した直後にフェーズ値ＰＨを調整することにより、左端位置ＰＬ（図２参照）をより精度よく決定することが可能とされている。

次に、図７に示すように、制御部２２は、ステップＳ３２０において、映像１フレーム分のデータのうち、水平有効映像領域ＨＤＩＳＰＷ（図２参照）のうちの画像を有する領域の右端の画素位置を検出することを行う。

ここで、本実施形態では、図１０に示すように、まず、ステップＳ３２１において、映像１フレーム分のデータのうち、水平フロントポーチ幅ＨＦＰ（図２参照）のうちの所定位置における画素の水平方向の位置を右端位置ＰＲに仮決定するとともに、メモリ部２４（図１参照）に記憶させる。次に、ステップＳ３２２において、仮決定された右端位置ＰＲ（図２参照）における垂直方向の画素の最大輝度値が１０以上か否かを判断するとともに、仮決定された右端位置ＰＲにおける垂直方向の画素の最大輝度値が１０以上でないと判断した場合には、次のステップＳ３２３において、ステップＳ３２１にて仮決定された右端位置ＰＲ（水平方向の画素の位置）を左方向（図２の矢印Ｑ１方向）に１画素分だけ移動させるとともに、この位置を新たな右端位置ＰＲとして仮決定する。そして、ステップＳ３２４では、右端位置ＰＲの移動画素数の累計が所定の画素数（１０画素）に到達したか否かを判断するとともに、右端位置ＰＲの移動画素数の累計が所定の画素数（１０画素）に到達していないと判断された場合には、再度ステップＳ３２２に戻ることにより、現在の右端位置ＰＲにおける垂直方向の画素の最大輝度値が１０以上か否かを判断する。また、ステップＳ３２４において、右端位置ＰＲの移動画素数の累計が所定の画素数（１０画素）に到達したと判断された場合には、ステップＳ３２５において、ステップＳ３２１で仮決定された右端位置ＰＲの初期値を、映像１フレームの右端位置と判断する。

また、図１０に示すように、ステップＳ３２２において、仮決定された右端位置ＰＲにおける垂直方向の画素の最大輝度値が１０以上であると判断された場合には、この右端位置ＰＲ（水平方向の画素の位置）が映像１フレームの右端位置であると判断する。以上から、ステップＳ３２６において、現在仮決定されている右端位置ＰＲを、表示画面部５０に表示するための水平方向の右端位置ＰＲに決定するとともに、この右端位置ＰＲをメモリ部２４（図１参照）に記憶させる。

なお、先のステップＳ５００（図９参照）において左端位置ＰＬを決定した直後にフェーズ値ＰＨを調整することにより、右端位置ＰＲについても、より精度よく決定することが可能とされている。

次に、図７に示すように、制御部２２は、ステップＳ３３０において、ステップＳ３１０およびステップＳ３２０により求められた有効表示領域（図２の１点鎖線７００で囲まれた領域）のうちの画像が存在する画素領域の左端位置ＰＬと右端位置ＰＲとに基づいて、アナログデジタル変換部２１が発振するクロック値ＣＬＫの最適値を求めることを行う。

具体的には、図１１に示すように、まず、ステップＳ３３１において、左端位置ＰＬから右端位置ＰＲまでの水平画素数ＮＰを求める。そして、ステップＳ３３２において、現在の初期値として設定されているクロック値ＣＬＫに対して、同じく現在の初期値として設定されている解像度（水平画素数ＮＩ）と、ステップＳ３３１による水平画素数ＮＰとの変化率ＮＲ（変化率ＮＲ＝水平画素数ＮＰ／水平画素数ＮＩ）に基づいて、クロック値ＣＬＫの補正計算を行うことにより、クロック値ＣＬＫの最適値を求める。すなわち、補正後のクロック値ＣＬＫは、初期値のクロック値ＣＬＫに変化率ＮＲを乗じることにより求められる（補正後のクロック値ＣＬＫ＝初期値のクロック値ＣＬＫｘ変化率ＮＲ）。そして、ステップＳ３３３において、制御部２２は、クロック値ＣＬＫを、初期値から最適値（補正後のクロック値）に変更するとともに、メモリ部２４（図１参照）に記憶させる。

そして、ステップＳ４００（図４参照）において、制御部２２は、ステップＳ３００（図７参照）にて求められたクロック値ＣＬＫに基づいて、左端位置ＰＬ（図２参照）の位置を更新することを行う。具体的には、制御部２２は、図１２に示すサブルーチンを実行する。

図１２に示すように、まず、ステップＳ４０１において、クロック値ＣＬＫから新しい左端位置ＰＬを計算により設定する。そして、ステップＳ４０２では、ステップＳ４０１で設定された左端位置ＰＬからさらに所定の画素数（５画素）分だけ左側（図２の矢印Ｑ１方向）に位置する画素を仮の左端位置ＰＬに仮決定するとともに、メモリ部２４（図１参照）に記憶させる。

ここで、本実施形態では、ステップＳ４０３において、仮決定された左端位置ＰＬにおける垂直方向の画素の最大輝度値が１０以上か否かを判断するとともに、仮決定された左端位置ＰＬにおける垂直方向の画素の最大輝度値が１０以上でないと判断された場合には、次のステップＳ４０４において、ステップＳ４０２にて仮決定された左端位置ＰＬ（水平方向の画素の位置）を右方向（図２の矢印Ｐ１方向）に１画素分だけ移動させるとともに、この位置を新たな左端位置として仮決定する。そして、ステップＳ４０５では、左端位置ＰＬの移動画素数の累計が所定の画素数（１０画素）に到達したか否かを判断するとともに、左端位置ＰＬの移動画素数の累計が所定の画素数（１０画素）に到達していないと判断された場合には、再度ステップＳ４０３に戻ることにより、現在の左端位置ＰＬにおける垂直方向の画素の最大輝度値が１０以上か否かを判断する。また、ステップＳ４０５において、左端位置ＰＬの移動画素数の累計が所定の画素数（１０画素）に到達したと判断された場合には、ステップＳ４０６において、ステップＳ１００（図４参照）で仮決定された際のすべての初期値を設定する。

また、図１２に示すように、ステップＳ４０３において、仮決定された左端位置ＰＬにおける垂直方向の画素の最大輝度値が１０以上であると判断された場合には、この左端位置ＰＬ（水平方向の画素の位置）が映像１フレームの左端位置であると判断する。以上から、ステップＳ４０７において、現在仮決定されている左端位置ＰＬを、表示画面部５０に表示するための水平方向の左端位置ＰＬに決定するとともに、この左端位置ＰＬをメモリ部２４（図１参照）に記憶させる。

次に、ステップＳ５００（図４参照）では、制御部２２は、ステップＳ４００で更新された左端位置ＰＬに基づいて、フェーズ値ＰＨの調整を再び行う。具体的には、制御部２２は、図９に示すサブルーチンを再び実行する。

ここで、本実施形態では、前述と同様に、まず、ステップＳ５０１において、左端位置ＰＬの画素が有するＲＧＢ値の２乗の和Ａを計算する。つまり、図５に示すように、Ａ＝Ｒ１^２＋Ｇ１^２＋Ｂ１^２を算出する。そして、ステップＳ５０２では、ステップＳ５０１で計算の対象とされた画素（左端位置の画素）から１画素だけ左側の画素が有するＲＧＢ値の２乗の和Ｂを計算する。つまり、図５に示すように、Ｂ＝Ｒ２^２＋Ｇ２^２＋Ｂ２^２を算出する。そして、ステップＳ５０３では、ステップＳ５０１で求めた計算値（２乗の和Ａ）とステップＳ５０２で求めた計算値（２乗の和Ｂ）との差分Ｃ（Ｃ＝Ａ−Ｂ）を計算するとともに、ステップＳ５０４において、現在のフェーズ値ＰＨと差分Ｃの計算結果とを初期値としてメモリ部２４（図１参照）に記憶させる。

その後、制御部２２は、前述と同様に、ステップＳ５０５〜ステップＳ５０９を実行することにより、フェーズ値ＰＨを再度決定するとともに、このフェーズ値ＰＨをメモリ部２４（図１参照）に記憶させる。

そして、ステップＳ６００（図４参照）では、制御部２２は、ステップＳ３００（図４参照）およびステップＳ５００（図４参照）においてそれぞれ決定されたクロック値ＣＬＫおよびフェーズ値ＰＨに基づいて、水平有効映像領域のうちの左端および右端と、垂直有効映像領域のうちの上端および下端とを、それぞれ、表示画面部５０の表示領域に合わせ込むための表示位置の変更を行う。

以上により画質調整パラメータの自動調整が完了する。そして、制御部２２は、図１３に示すように、アナログデジタル変換部２１から調整済みのデジタル映像信号７０を表示画面部５０に表示する制御に移行する。

本実施形態では、上記のように、アナログデジタル変換部２１により変換されたデジタル映像信号７０のクロック値ＣＬＫ、フェーズ値ＰＨ、水平描画位置および垂直描画位置を調整する制御部２２を備えるように構成することによって、制御部２２は、装置本体外部に接続されたアナログ映像信号出力装置（映像信号出力装置）からのアナログ映像信号６０に基づいて、装置本体のアナログデジタル変換部２１により変換されたデジタル映像信号７０のクロック値ＣＬＫ、フェーズ値ＰＨ、水平描画位置および垂直描画位置を調整することができるので、通信機能を有さないアナログ映像信号出力装置（映像信号出力装置）が接続されている場合であっても、表示画面部５０に対して出力するデジタル映像信号７０の調整を行うことができる。また、制御部２２を、デジタル映像信号７０のフェーズ値ＰＨを調整する際に、デジタル映像信号７０のうち、水平有効映像領域ＨＤＩＳＰＷ（図２参照）のうちの画像を有さない映像領域と画像を有する映像領域との境界における画素Ｘ１（図５参照）および画素Ｘ２（図５参照）の有するデータに基づいてフェーズ値ＰＨの最適値を決定する制御を行うように構成することによって、フェーズ値ＰＨの厳密な最適値が求められるので、デジタル映像信号７０のフェーズ値ＰＨの調整を精度よく行うことができる。

また、本実施形態では、画素Ｘ１（図５参照）および画素Ｘ２（図５参照）が有するデータは、光の３原色に対応する各色階調値（ＲＧＢ値）からなり、制御部２２を、フェーズ値ＰＨの最適値を決定する際に、デジタル映像信号７０のうち、水平有効映像領域ＨＤＩＳＰＷ（図２参照）のうちの画像を有さない映像領域と画像を有する映像領域との境界における画像を有する映像領域側の左端位置ＰＬにおける画素Ｘ１（図５参照）の光の３原色に対応する各色階調値（ＲＧＢ値）と、画素Ｘ１（図５参照）の左隣の画素Ｘ２（図５参照）の光の３原色に対応する各色階調値（ＲＧＢ値）との比較結果に基づいてフェーズ値ＰＨの最適値を決定する制御を行うように構成することによって、フェーズ調整の目的である、表示画面部５０に対してデジタル映像信号７０から画像を有さない映像領域と画像を有する映像領域との境界（エッジ部）を最も際立たせるように表示させるためのフェーズ値ＰＨを探索する上で、デジタル映像信号７０の各画素データのもつ光の３原色に対応する各色階調値（ＲＧＢ値）を直接的に使用するので、制御部２２はフェーズ調整を容易に行うことができる。

また、本実施形態では、制御部２２を、フェーズ値ＰＨの最適値を決定する際に、画素Ｘ１（図５参照）の光の３原色に対応する各色階調値（ＲＧＢ値）の２乗和Ａと、画素Ｘ１（図５参照）の左隣の画素Ｘ２の光の３原色に対応する各色階調値（ＲＧＢ値）の２乗和Ｂとの差分Ｃが最大値となるときのフェーズ値ＰＨを、フェーズ値ＰＨの最適値として判断するように構成することによって、制御部２２は、画素データのもつ光の３原色に対応する各色階調値（ＲＧＢ値）の全ての成分の影響を加味することにより、水平有効映像領域ＨＤＩＳＰＷ（図２参照）のうちの画像を有さない映像領域と画像を有する映像領域との境界（エッジ部）を最も際立たせるように表示させるときのフェーズ値ＰＨを探索するので、より確実にフェーズ値ＰＨの最適値を決定することができる。

また、本実施形態では、制御部２２を、アナログ映像信号６０のうち、水平バックポーチ幅ＨＢＰと水平有効映像領域ＨＤＩＳＰＷとの境界近傍における水平方向１０画素分を右方向（図２の矢印Ｐ１方向）に走査することにより、水平有効映像領域ＨＤＩＳＰＷのうちの画像を有する映像領域側の左端位置ＰＬの画素Ｘ１を検出する制御を行うように構成することによって、制御部２２は、画像を有する映像領域の左端位置ＰＬの画素Ｘ１が検出される確立が最も高い水平バックポーチ幅ＨＢＰから水平有効映像領域ＨＤＩＳＰＷに切り換わる境界部分を走査するために、容易に画素Ｘ１を検出することができる。

また、本実施形態では、制御部２２を、水平方向１０画素分の範囲を走査することにより画素Ｘ１が検出されない場合は、水平方向１０画素分の範囲の左端における画素を画素Ｘ１に決定する制御を行うように構成することによって、制御部２２は、走査が行われた水平方向１０画素分の範囲のうちの端部（左端）の画素を画素Ｘ１として決定するので、自動調整後の映像領域の左端が表示画面部５０から欠落した状態で表示されることを抑制することができる。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、デジタル画像表示装置の一例としての液晶ディスプレイに本発明を適用した例を示したが、本発明はこれに限らず、デジタル映像信号７０のクロック値、フェーズ値、水平描画位置および垂直描画位置を調整する制御部を備えたデジタル画像表示装置であれば、有機ＥＬディスプレイなどの液晶ディスプレイ以外のデジタル画像表示装置にも適用可能である。

また、上記実施形態では、フェーズ値ＰＨの最適値を決定する手法として、デジタル映像信号７０のうち、画像を有さない映像領域と画像を有する映像領域との境界における映像領域側の左端位置ＰＬにおける画素Ｘ１と画素Ｘ１の左隣の画素Ｘ２とがそれぞれ有するＲＧＢ値の各値の２乗和ＡおよびＢの差分Ｃを判定のパラメータとした例を示したが、本発明はこれに限らず、画像を有さない映像領域と画像を有する映像領域との境界における映像領域側の右端位置ＰＲにおける画素と右隣の画素とがそれぞれ有するＲＧＢ値の各値の２乗和同志の差分を判定のパラメータとしてもよい。

また、上記実施形態では、フェーズ値ＰＨの最適値を決定する手法として、デジタル映像信号７０のうち、画像を有さない映像領域と画像を有する映像領域との境界における映像領域側の左端位置ＰＬにおける画素Ｘ１と画素Ｘ１の左隣の画素Ｘ２とがそれぞれ有するＲＧＢ値の各値の２乗和ＡおよびＢの差分Ｃを判定のパラメータとした例を示したが、本発明はこれに限らず、画素Ｘ１と画素Ｘ１の左隣の画素Ｘ２とがそれぞれ有するＲＧＢ値のうちのいずれかの値の２乗和同志の差分を判定のパラメータとしてもよい。

また、上記実施形態では、フェーズ値ＰＨの最適値を決定する際に、位相角１８０度を６４分割した角度を刻み幅として位相を進めるように構成した例を示したが、本発明はこれに限らず、位相角１８０度を６４分割以外の所定の分割数に分割した角度を刻み幅として位相を進めるようにしてもよい。

また、上記実施形態では、フェーズ値ＰＨの最適値を決定する際に、６４通りのフェーズ値ＰＨに対して、画素Ｘ１と画素Ｘ１の左隣の画素Ｘ２とがそれぞれ有するＲＧＢ値の各値の２乗和ＡおよびＢの差分Ｃを計算させることを６４回繰り返す手法を適用した例を示したが、本発明はこれに限らず、各回で計算される差分Ｃの変化率がマイナスに転じた時点で、そのときの差分Ｃが最大値であると判断するようにしてもよい。この変形例のように構成すれば、画素Ｘ１と画素Ｘ１の左隣の画素Ｘ２とがそれぞれ有するＲＧＢ値の各値の２乗和ＡおよびＢの差分Ｃを計算させることを６４回繰り返す必用がない場合もあるので、フェーズ値の最適値を決定するための計算時間を短縮させることができる。

また、上記実施形態では、クロック値ＣＬＫの調整を行う際に、左端位置ＰＬを決定した直後にフェーズ値ＰＨの調整を行い、その後、右端位置ＰＲを決定する順序によってクロック値ＣＬＫを算出するように構成した例を示したが、本発明はこれに限らず、左端位置ＰＬを決定した直後にフェーズ値ＰＨの調整を行わず（図７のステップＳ５００を省略する）、左端位置ＰＬを決定した直後に右端位置ＰＲを決定することによってクロック値ＣＬＫを算出するようにしてもよい。

本発明の一実施形態による液晶ディスプレイの回路構成を示したブロック図である。図１に示した一実施形態による液晶ディスプレイに入力されるアナログ映像信号の構成を示した図である。図１に示した一実施形態による液晶ディスプレイに予め記憶されている映像信号パラメータの内容を示した表である。図１に示した一実施形態による液晶ディスプレイに表示される映像画質を調整する自動調整制御フローの構成を示した図である。図４に示した自動調整制御フローにおけるフェーズ値調整に関する概念図である。図１に示した一実施形態による液晶ディスプレイに表示される映像画質を調整する自動調整制御フローのフローチャートを示した図である。図１に示した一実施形態による液晶ディスプレイに表示される映像画質を調整する自動調整制御フローのフローチャートを示した図である。図１に示した一実施形態による液晶ディスプレイに表示される映像画質を調整する自動調整制御フローのフローチャートを示した図である。図１に示した一実施形態による液晶ディスプレイに表示される映像画質を調整する自動調整制御フローのフローチャートを示した図である。図１に示した一実施形態による液晶ディスプレイに表示される映像画質を調整する自動調整制御フローのフローチャートを示した図である。図１に示した一実施形態による液晶ディスプレイに表示される映像画質を調整する自動調整制御フローのフローチャートを示した図である。図１に示した一実施形態による液晶ディスプレイに表示される映像画質を調整する自動調整制御フローのフローチャートを示した図である。図１に示した本発明の一実施形態による液晶ディスプレイが表示する映像の自動調整終了後の表示画面部の状態を示した図である。

符号の説明

２１アナログデジタル変換部
２２制御部
５０表示画面部
６０アナログ映像信号
７０デジタル映像信号
ＣＬＫクロック値
ＨＢＰ水平バックポーチ幅（非映像領域）
ＨＤＩＳＰＷ水平有効映像領域（映像領域）
ＰＨフェーズ値
Ｘ１画素（第１画素）
Ｘ２画素（第２画素）

Claims

入力されたアナログ映像信号をデジタル映像信号に変換するアナログデジタル変換部と、
前記アナログデジタル変換部により変換された前記デジタル映像信号を表示する表示画面部と、
前記アナログデジタル変換部により変換された前記デジタル映像信号のクロック値、フェーズ値、水平位置および垂直位置を調整する制御部とを備え、
前記制御部は、前記デジタル映像信号の前記フェーズ値を調整する際に、前記デジタル映像信号のうち、画像を有さない映像領域と画像を有する映像領域との境界における画素データに基づいて前記フェーズ値の最適値を決定する制御を行うように構成され、
前記画素データは、光の３原色に対応する各色階調値の組合せからなり、
前記制御部は、前記フェーズ値の最適値を決定する際に、前記デジタル映像信号のうち、画像を有さない前記映像領域と画像を有する前記映像領域との境界における画像を有する前記映像領域側の左端または右端の一方の第１画素の光の３原色に対応する前記各色階調値の２乗和と、前記第１画素の左隣または右隣の一方の第２画素の光の３原色に対応する前記各色階調値の２乗和との差が最大値となるときの前記フェーズ値を、前記フェーズ値の最適値として判断するように構成されている、デジタル画像表示装置。
前記アナログ映像信号は、前記映像領域と、前記映像領域を囲むように設けられた非映像領域とから構成され、
前記制御部は、前記アナログ映像信号のうち、前記非映像領域と前記映像領域との境界近傍における所定範囲を走査することにより、前記映像領域のうちの画像を有する前記映像領域側の左端または右端の一方の前記第１画素を検出する制御を行うように構成されている、請求項１に記載のデジタル画像表示装置。
前記制御部は、前記所定範囲の走査により前記第１画素が検出されない場合は、前記所定範囲の左端または右端の一方の画素を前記第１画素に決定する制御を行うように構成されている、請求項２に記載のデジタル画像表示装置。