JP4487671B2 - 直交変調器のキャリアリーク調整装置およびキャリアリーク調整方法 - Google Patents
直交変調器のキャリアリーク調整装置およびキャリアリーク調整方法 Download PDFInfo
- Publication number
- JP4487671B2 JP4487671B2 JP2004214723A JP2004214723A JP4487671B2 JP 4487671 B2 JP4487671 B2 JP 4487671B2 JP 2004214723 A JP2004214723 A JP 2004214723A JP 2004214723 A JP2004214723 A JP 2004214723A JP 4487671 B2 JP4487671 B2 JP 4487671B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier leak
- signal
- quadrature modulator
- carrier
- leak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Description
そのため、キャリアリークを抑制するための様々な技術が開示されており、たとえば下記特許文献1に示すものがある。
たとえば、直交変調は、90°の位相差を持つL0キャリア(搬送波)を必要とし、この90°の位相差を持つL0キャリアを入力した同相チャンネルの入力信号(以下、Ich)と直交チャンネルの入力信号(以下、Qch)に乗算する処理を変調回路において行う。その乗算処理を行う回路では、理想的にはL0キャリアを抑圧するように作用するが、実際には、回路素子等の不均衡に起因して搬送波が漏れるフィードスルーが発生する。
また、IchおよびQchのDCバイアスのずれが存在する場合でも、乗算処理において、L0キャリアを抑圧できないので、同様に搬送波が漏れる。
図7に示す直交変調器の基本的な動作は、次の通りである。
すなわち、Ich,QchおよびL0の信号を入力し、乗算器2では、IchとL0を乗算する。乗算器5では、L0と90°位相差を持つ信号とQchを乗算する。乗算器2および乗算器5の乗算結果は、加算器6で合成されてRF出力信号(RF OUT)が生成される。
具体的には、Ich,Qchが無信号状態において、以下の処理を行う。
すなわち、補正値に応じた複数のテストパターン(検査信号)が順に加算器1,4から入力され、A/D変換器(ADC)8は、検波器7で測定された電圧値(キャリアリーク量)をデジタル値に変換し、制御回路(CTRL)9に入力する。制御回路9は、そのデジタル値を用いて、キャリアリークが最小となる補正値を特定する。
算出された補正値は、D/A変換器(DAC)10および11によりアナログレベルの電圧もしくは電流(補正信号)に変換された上で、加算器1および4によりIch,Qchに加算される。これにより、キャリアリークが打ち消される。
図8は、一次元検索法の処理を示すフローチャートである。
なお、Itは、順次変化させるIch用補正値(変数)を、Qtは、順次変化させるQch用補正値(変数)を、Lminは、キャリアリークの最小値を、Meas(It,Qt)は、Ich用およびQch用補正値がそれぞれItおよびQtである場合の検波器出力値を、Icorは、特定されたIch用補正値を、Qcorは、特定されたQch用補正値を、それぞれ示す。
また、以下の説明では、変数として順次変化させるItおよびQtを、特定される前の補正値という意味で、補正値候補と称する。
たとえば、Icorを特定する処理では、Qt=0として固定し、Itを所定のレベルd1毎に変化させ、ステップST12に示す条件が成立するItのひとつ手前のIt(ステップST14)をIcorとして特定する。すなわち、ステップST12に示す条件は、Itの変化に対して検波出力が単調減少となっている限り成立せず、この条件が成立する時は、図9に示すA点(極小値)を越え、単調増加に転じた場合であるため、ステップST12の条件が成立した場合には、キャリアリークが最小となる補正値が一つ手前に存在したと判断する。
Qcorを特定する処理は、It=Icorとして固定し、Qtを所定のレベルd1毎に変化させて、同様な処理でQcorを特定する。
(1)D/A変換器10,11が生成可能なアナログ信号の範囲内で、キャリアリークをノイズと区別して、また、歪むことなく検波しなければならないので、広範囲のダイナミックレンジを必要とする。
(2)上記探索方法では、各補正値候補It,Qtにより測定されるキャリアリークの大きさを比較するので、精度の高い比較・判断を行うためにはキャリアリークに対する出力電圧の特性に対して、高い直線性の精度を必要とする。
すなわち、DCオフセット補正手段は、直交変調器の入力信号のDCオフセットを補正するためのDCオフセット補正信号を特定する。
キャリアリーク調整手段は、DCオフセット補正信号との信号レベル差が所定範囲内である複数の検査信号を特定する。そして、直交変調器に対して前記の検査信号を順に与え、前記直交変調器の出力からキャリアリーク量を逐次測定する。その結果、キャリアリーク量が最小となる検査信号をキャリアリーク補正信号として特定する。
さらに、キャリアリーク調整手段は、キャリアリーク補正信号により前記直交変調器のキャリアリークを調整する。
以下、本発明の一実施形態について説明する。
図1は、本発明の一実施形態に係るキャリアリーク調整装置のブロック図である。
図1に示すように、本実施形態に係るキャリアリーク調整装置の構成は、図7に関連付けて説明した従来のキャリアリーク調整装置と比較して、スイッチ29が付加された点と、制御回路の処理が改善されている点で異なる。
本実施形態に係るキャリアリーク調整装置は、IchおよびQchが無信号の状態かつL0を所望の周波数にロックさせた状態で、キャリアリークの調整(校正)を行う。すなわち、その状態で、補正値に応じた様々なテストパターン(検査信号)を加算器21,22に与え、検波器28の出力からキャリアリーク量を測定する。そして、キャリアリーク量の測定値が最小となる補正値を特定する。D/A変換器32,33を介し、加算器21,22に対して、この特定された補正値に応じた電気信号(キャリアリーク補正信号)を加算することによって、キャリアリークの調整が実現される。
なお、以下の説明では、上記の補正値を、後述するDCオフセット補正値と区別するためにキャリアリーク補正値と称することがある。
また、後述するDCオフセット補正信号はDCオフセット補正値と、キャリアリーク補正信号はキャリアリーク補正値と、それぞれ1対1で対応する。
次に、制御回路31は、スイッチ29に対して接点Bを導通させるように制御する。そして、直交変調器のQch入力のDCオフセットを測定し、A/D変換器30を介してデジタル値として取り込み、Qch用オフセット補正値を算出する。
図2は、Ichに対応するD/A変換器32のアナログ出力(IDAC out)が取りうる範囲と、Qchに対応するD/A変換器33のアナログ出力(QDAC out)が取りうる範囲とを領域AREA1として、XY平面上に表したものである。領域AREA1内の各点の間隔は、D/A変換器32,33のアナログ分解能に対応し、領域AREA1内の各点によって特定されるアナログ値(IDAC outおよびQDAC out)を、加算器21,22に出力可能である。
かかる場合に、制御回路31は、キャリアリークの調整を中止するか、または、IchおよびQchのDCオフセットの測定を再度行う。これにより、誤ったオフセット補正信号に基づいてキャリアリークの調整が行われることを未然に防止することができる。
かかる場合には、さらに、キャリアリークの調整のためのキャリアリーク補正信号を特定する。
なお、オフセット補正信号とキャリアリーク補正信号は、それぞれ独立した補正信号ではない。キャリアリーク補正信号は、キャリアリークの調整のために、オフセット補正信号を調整した、最終的なD/A変換器32,33のアナログ出力信号である。
図3に、制御回路31により特定された補正値候補の範囲の一例を示す。
図3に示す例では、Ich用およびQch用オフセット補正値を示す点P_ofstを中心として、所定範囲内の領域AREA2を補正値候補の範囲として特定している。
また、キャリアリーク測定を行う際の補正値候補の数が大幅に低減されるので、従来のキャリアリーク調整装置のように逐次隣り合う補正値候補に応じたキャリアリーク測定結果を比較せず、すべての補正値候補によるキャリアリーク測定を行ったとしても処理の負荷が軽く済む。すなわち、比較処理を行わないように構成すれば、検波器28の直線性の仕様を緩和させることができる。
したがって、この場合は、キャリアリークの調整(キャリブレーション)を中止するか、または、IchおよびQchのDCオフセットの測定を再度行う。これにより、誤ったオフセット補正信号に基づいてキャリアリークの調整が行われることを未然に防止することができる。
なお、IchおよびQchのDCオフセットの測定を再度行う場合には、再測定を行う回数に上限値を設け、その上限値に達した場合には、キャリアリークの調整を中止するように構成してもよい。
図4は、補正値候補が複数存在する場合のキャリアリーク補正値の特定方法を図解した図である。図4では、キャリアリークを最小とする補正値候補が4点(A,B,C,D)探索された後、それらの中心である点P_calがキャリアリーク補正値として特定される。
第1の実施形態に係るキャリアリーク調整装置では、IchおよびQchのオフセット補正量を算出し、その値がアナログ出力可能な範囲(図2の領域AREA1)の外周上にある場合には、その後にキャリアリーク補正値を算出しないようにした。
しかし、オフセット補正量が領域AREA1の外周上にある場合であっても、その後の補正値探索によって領域AREA1内にキャリアリーク補正値が特定された場合には、そのキャリアリーク補正値は正しく特定されている可能性が高い。したがって、かかる場合には、特定されたキャリアリーク補正値を有効なものとして、キャリアリークの調整を行うようにしてもよい。
図5では、DCオフセットの測定によって領域AREA1の外周上にある点Aがオフセット補正量として特定され、その後、領域AREA3内で補正値探索を行った場合に、領域AREA1の内側に点Bにシフトした場合を例示する。この場合には、点Bをキャリアリーク補正値として有効なものとして処理する。
これにより、第1の実施形態に係るキャリアリーク調整装置と比較して、本来有効であるキャリアリーク補正量を確実に探索することができる。
以下、第3の実施形態に係るキャリアリーク調整装置について説明する。
本実施形態に係るキャリアリーク調整装置は、キャリアリークの調整時間を短縮する点に特徴がある。具体的には、図3に示した領域AREA2のように補正値候補のための範囲が特定された場合に、各補正値候補に対して行うキャリアリークの測定の順序について特徴がある。
したがって、各テストパターン間の信号レベルの差、すなわち、補正値候補に対するアナログ出力のレベル差が最小となるように、補正値候補を選択してキャリアリークを測定すれば、全体としてキャリアリーク補正値を特定する(キャリブレーション)時間を短縮させることができる。
図6(a)〜(d)に示すような選択順序に従ってキャリアリークを測定すれば、キャリブレーションに要する時間を短縮させることができる。
Claims (5)
- 直交変調器の出力を検波する検波手段と、
前記直交変調器の入力信号のDCオフセットを補正するためのDCオフセット補正信号を特定するDCオフセット補正手段と、
前記DCオフセット補正信号との信号レベル差が所定範囲内である複数の検査信号を特定し、前記直交変調器に対して前記特定した複数の検査信号を順に与え、前記検波手段の出力結果からキャリアリーク量を逐次測定し、当該逐次測定したキャリアリーク量が最小となる検査信号をキャリアリーク補正信号として特定し、当該特定したキャリアリーク補正信号により前記直交変調器のキャリアリークを調整するキャリアリーク調整手段と
を有する直交変調器のキャリアリーク調整装置。 - キャリアリーク補正信号をアナログ信号へ変換するD/A変換手段を有し、
前記キャリアリーク調整手段は、
前記DCオフセット補正手段により特定されたDCオフセット補正信号が、前記D/A変換手段が変換可能なアナログ信号の信号範囲を越える場合であっても、特定したキャリアリーク補正信号が前記所定範囲の境界より内側にある場合には、前記DCオフセット補正信号により前記直交変調器のキャリアリークを調整する
請求項1記載の直交変調器のキャリアリーク調整装置。 - キャリアリーク補正信号としての検査信号をアナログ信号へ変換するD/A変換手段を有し、
前記キャリアリーク調整手段は、
前記複数の検査信号の中から、そのレベルの変化が前記D/A変換手段の最小分解能となるように検査信号を順次選択し、当該選択した検査信号を前記直交変調器に与える
請求項1記載の直交変調器のキャリアリーク調整装置。 - 前記キャリアリーク調整手段は、
キャリアリーク量が最小となる複数の検査信号が存在する場合には、当該複数の検査信号の略平均の信号をキャリアリーク補正信号として特定する
請求項1記載の直交変調器のキャリアリーク調整装置。 - 直交変調器の入力信号のDCオフセットを補正するためのDCオフセット補正信号を特定するステップと、
前記DCオフセット補正信号との信号レベル差が所定範囲内である複数の検査信号を特定するステップと、
前記直交変調器に対して前記の検査信号を順に与え、前記直交変調器の出力からキャリアリーク量を逐次測定するステップと、
キャリアリーク量が最小となる検査信号をキャリアリーク補正信号として特定するステップと、
当該キャリアリーク補正信号により前記直交変調器のキャリアリークを調整するステップと
を有する直交変調器のキャリアリーク調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004214723A JP4487671B2 (ja) | 2004-07-22 | 2004-07-22 | 直交変調器のキャリアリーク調整装置およびキャリアリーク調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004214723A JP4487671B2 (ja) | 2004-07-22 | 2004-07-22 | 直交変調器のキャリアリーク調整装置およびキャリアリーク調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041631A JP2006041631A (ja) | 2006-02-09 |
JP4487671B2 true JP4487671B2 (ja) | 2010-06-23 |
Family
ID=35906187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004214723A Expired - Fee Related JP4487671B2 (ja) | 2004-07-22 | 2004-07-22 | 直交変調器のキャリアリーク調整装置およびキャリアリーク調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4487671B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7760817B2 (en) * | 2006-08-10 | 2010-07-20 | Mediatek Inc. | Communication system for utilizing single tone testing signal having specific frequency or combinations of DC value and single tone testing signal to calibrate impairments in transmitting signal |
JP4901679B2 (ja) * | 2007-10-02 | 2012-03-21 | 株式会社東芝 | 無線送受信装置及び無線送信方法 |
US8170506B2 (en) * | 2008-07-29 | 2012-05-01 | Qualcomm Incorporated | Direct current (DC) offset correction using analog-to-digital conversion |
JP5263081B2 (ja) * | 2009-08-27 | 2013-08-14 | 富士通セミコンダクター株式会社 | 送信回路 |
JP2011124831A (ja) * | 2009-12-11 | 2011-06-23 | Renesas Electronics Corp | 通信装置 |
JP5932689B2 (ja) * | 2013-03-15 | 2016-06-08 | パナソニック株式会社 | 送信装置 |
-
2004
- 2004-07-22 JP JP2004214723A patent/JP4487671B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006041631A (ja) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443323B2 (en) | Calibrating a digital-to-analog converter | |
US8255183B1 (en) | Communication unit with analog test unit | |
US20110051791A1 (en) | Methods and Systems for Calibrating for Gain and Phase Imbalance and Local Oscillator Feed-Through | |
US7760817B2 (en) | Communication system for utilizing single tone testing signal having specific frequency or combinations of DC value and single tone testing signal to calibrate impairments in transmitting signal | |
US20080014873A1 (en) | Methods and apparatus for adaptive local oscillator nulling | |
US10135472B1 (en) | Apparatus and methods for compensating radio frequency transmitters for local oscillator leakage | |
US20070274471A1 (en) | Distortion compensating apparatus and method | |
CN103765841A (zh) | 用于校正iq失衡的设备和方法 | |
JP4487671B2 (ja) | 直交変調器のキャリアリーク調整装置およびキャリアリーク調整方法 | |
JP6497640B2 (ja) | キャリブレーション装置及びキャリブレーション方法 | |
JP3934585B2 (ja) | 広帯域変調pll、広帯域変調pllのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調pllを備えた無線通信装置の調整方法 | |
JP2005217911A (ja) | 直交変調器の調整装置及び調整方法並びに通信装置とプログラム | |
US20050116847A1 (en) | Calibrating capacitor mismatch in a pipeline adc | |
US7203614B2 (en) | Method and calibration system for IQ DC offset and imbalance calibration by utilizing analytic formulas to quickly determined desired compensation values | |
US10819378B2 (en) | Transmitter circuit for RF communication device, RF communication device, and method of generating an antenna output signal in a transmitter circuit | |
US9525581B2 (en) | Wireless communication device and malfunction determining method | |
JP2003344108A (ja) | 位置検出装置およびその位置検出回路ならびにその検査方法 | |
US9391722B2 (en) | Carrier leakage correction device and carrier leakage correction method | |
CN112118198B (zh) | 用于校准相位旋转器的方法及设备 | |
JP2021168508A (ja) | 受信装置、受信方法 | |
JP2013150238A (ja) | 無線通信装置 | |
JP3561184B2 (ja) | Iqスプリッタ装置 | |
TWI806277B (zh) | 調諧方法及相關處理模塊 | |
US7403747B2 (en) | Tuning a station | |
US20240205067A1 (en) | Circuit for correcting amplitude imbalance and phase imbalance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100322 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |