JP4487613B2 - Multilayer ceramic electronic components - Google Patents

Multilayer ceramic electronic components Download PDF

Info

Publication number
JP4487613B2
JP4487613B2 JP2004103899A JP2004103899A JP4487613B2 JP 4487613 B2 JP4487613 B2 JP 4487613B2 JP 2004103899 A JP2004103899 A JP 2004103899A JP 2004103899 A JP2004103899 A JP 2004103899A JP 4487613 B2 JP4487613 B2 JP 4487613B2
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
external
external electrodes
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004103899A
Other languages
Japanese (ja)
Other versions
JP2005294353A (en
Inventor
厚 安田
宏之 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004103899A priority Critical patent/JP4487613B2/en
Publication of JP2005294353A publication Critical patent/JP2005294353A/en
Application granted granted Critical
Publication of JP4487613B2 publication Critical patent/JP4487613B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

この発明は、積層セラミック電子部品に関し、特にたとえば、積層セラミックコンデンサなどの積層セラミック電子部品に関する。   The present invention relates to a multilayer ceramic electronic component, and more particularly to a multilayer ceramic electronic component such as a multilayer ceramic capacitor.

図8は、従来の積層セラミック電子部品の一例としての積層セラミックコンデンサを示す図解図である。積層セラミックコンデンサ1は、積層体2を含む。積層体2は、複数の誘電体セラミック層3と内部電極層4とが積層された構成を有する。この積層体2内において、隣接する内部電極層4は、交互に積層体2の対向する側面に引き出される。内部電極層4が引き出された積層体2の側面には、外部電極5が形成される。外部電極5は、積層体2の対向する側面から隣接する面に向かって回り込むように形成される。これらの外部電極5に、隣接する内部電極層4が交互に接続される。したがって、2つの外部電極5間に、静電容量が形成される。   FIG. 8 is an illustrative view showing a multilayer ceramic capacitor as an example of a conventional multilayer ceramic electronic component. The multilayer ceramic capacitor 1 includes a multilayer body 2. The multilayer body 2 has a configuration in which a plurality of dielectric ceramic layers 3 and internal electrode layers 4 are laminated. In the stacked body 2, the adjacent internal electrode layers 4 are alternately drawn out to the opposing side surfaces of the stacked body 2. An external electrode 5 is formed on the side surface of the laminate 2 from which the internal electrode layer 4 is drawn. The external electrode 5 is formed so as to go around from the opposite side surface of the multilayer body 2 toward the adjacent surface. Adjacent internal electrode layers 4 are alternately connected to these external electrodes 5. Accordingly, a capacitance is formed between the two external electrodes 5.

このような積層セラミックコンデンサ1を回路基板などに実装する際などに、積層セラミックコンデンサ1に機械的な応力がかかると、積層体2にクラックが生じる場合がある。積層セラミックコンデンサ1にかかった応力は、積層体2の露出部と外部電極5の端縁部との境界部分に集中する。そのため、図9に示すように、積層体2の露出部と外部電極5との境界部分から積層体2の積層方向に向かって、クラック6が発生する。クラック6が発生すると、複数の内部電極層4の間で短絡が生じる。隣接する内部電極層4は、異なる外部電極5に接続されているため、隣接する内部電極層4には電位差があり、内部電極層4間で短絡が生じると、回路基板が破損する恐れがある。   When such a multilayer ceramic capacitor 1 is mounted on a circuit board or the like, cracks may occur in the multilayer body 2 when mechanical stress is applied to the multilayer ceramic capacitor 1. The stress applied to the multilayer ceramic capacitor 1 is concentrated on the boundary portion between the exposed portion of the multilayer body 2 and the edge portion of the external electrode 5. Therefore, as shown in FIG. 9, the crack 6 is generated from the boundary portion between the exposed portion of the multilayer body 2 and the external electrode 5 toward the lamination direction of the multilayer body 2. When the crack 6 occurs, a short circuit occurs between the plurality of internal electrode layers 4. Since the adjacent internal electrode layers 4 are connected to different external electrodes 5, there is a potential difference between the adjacent internal electrode layers 4, and if a short circuit occurs between the internal electrode layers 4, the circuit board may be damaged. .

そこで、図10に示すように、一方の外部電極5に接続された内部電極層4が、対向する外部電極5側において、積層体2の露出部と外部電極5との境界部分に対応する位置に達しないような構造とする構成が開示されている。このような構成とすることにより、積層体2にクラックが発生しても、同じ外部電極5に接続された内部電極層4のみが短絡してオープン状態となり、回路基板の破損を防止することができる(例えば、特許文献1参照)。   Therefore, as shown in FIG. 10, the internal electrode layer 4 connected to one of the external electrodes 5 has a position corresponding to the boundary portion between the exposed portion of the multilayer body 2 and the external electrode 5 on the opposing external electrode 5 side. The structure which does not reach to is disclosed. By adopting such a configuration, even if a crack occurs in the laminate 2, only the internal electrode layer 4 connected to the same external electrode 5 is short-circuited to be in an open state, thereby preventing damage to the circuit board. (For example, refer to Patent Document 1).

特開平8−45777号公報JP-A-8-45777

しかしながら、図10に示すような積層セラミックコンデンサでは、外部電極の回り込み部に対応する位置において、隣接する内部電極層が対向しない構造であるため、内部電極層の対向面積が小さくなり、得られる静電容量が小さくなってしまう。   However, the multilayer ceramic capacitor as shown in FIG. 10 has a structure in which the adjacent internal electrode layers do not oppose each other at the position corresponding to the wraparound portion of the external electrode, so that the opposing area of the internal electrode layer becomes small and the static electricity obtained can be obtained. The electric capacity becomes small.

それゆえに、この発明の主たる目的は、積層体にクラックが発生しても、電位差を有する内部電極層が短絡せず、かつ大きい静電容量を得ることができる積層セラミック電子部品を提供することである。   Therefore, a main object of the present invention is to provide a multilayer ceramic electronic component capable of obtaining a large capacitance without causing a short circuit in an internal electrode layer having a potential difference even when a crack occurs in the multilayer body. is there.

この発明は、複数のセラミック層と内部電極層とが積層された積層体と、積層体の長手方向の一端側および他端側の側面から隣接する面に回り込んで形成される2つの外部電極とを含み、隣接する内部電極層の一方は、積層体の長手方向の一端側に露出することにより一方の外部電極に接続されるとともに、積層体の露出部に対応する位置および2つの外部電極の回り込み部に対応する位置の両方にわたって形成され、隣接する内部電極層の他方は、積層体の長手方向の他端側に露出することにより他方の外部電極に接続されるとともに、積層体の露出部に対応する位置および2つの外部電極の回り込み部に対応する位置の両方にわたって形成され、一方の外部電極に接続された内部電極層は、積層体の露出部と2つの外部電極との境界部分に対応する積層体の長手方向の両端側の2つの位置において欠如部と連結部とが形成されることにより、2つの位置における連結部で連結された構造を有し、他方の外部電極に接続された内部電極層は、積層体の露出部と2つの外部電極との境界部分に対応する積層体の長手方向の両端側の2つの位置において欠如部と連結部とが形成されることにより、2つの位置における連結部で連結された構造を有し、積層体の露出部と一方の外部電極の回り込み部との境界部分に対応する位置におけるセラミック層と内部電極層の積層方向において、一方の外部電極に接続された内部電極層の連結部と他方の外部電極に接続された内部電極層の連結部とが互いに重なり合わないように配置され、積層体の露出部と他方の外部電極の回り込み部との境界部分に対応する位置におけるセラミック層と内部電極層の積層方向において、一方の外部電極に接続された内部電極層の連結部と他方の外部電極に接続された内部電極層の連結部とが互いに重なり合わないように配置されたことを特徴とする、積層セラミック電子部品である。 The present invention relates to a laminate in which a plurality of ceramic layers and internal electrode layers are laminated, and two external electrodes formed so as to wrap around from the side surfaces on one end side and the other end side in the longitudinal direction of the laminate. wherein the door, one of the adjacent internal electrode layers is connected to one external electrodes by exposing the one longitudinal end of the stack, the position and two external corresponds to the exposed portion of the stack It is formed over both positions corresponding to the wraparound portion of the electrode, and the other of the adjacent internal electrode layers is connected to the other external electrode by being exposed to the other end side in the longitudinal direction of the stacked body, and The internal electrode layer formed over both the position corresponding to the exposed portion and the position corresponding to the wraparound portion of the two external electrodes and connected to one of the external electrodes is a boundary between the exposed portion of the laminate and the two external electrodes. portion By a Oite lack portion into two positions in the longitudinal direction of both ends of the corresponding stack and a connecting portion is formed, a connecting structure at the junction of the two positions, the other external electrode The connected internal electrode layers are formed by forming a lacking portion and a connecting portion at two positions on both ends in the longitudinal direction of the laminate corresponding to the boundary portion between the exposed portion of the laminate and the two external electrodes. In the laminating direction of the ceramic layer and the internal electrode layer at a position corresponding to the boundary portion between the exposed portion of the laminated body and the wraparound portion of the one external electrode, the structure is connected by the connecting portion at two positions. The connecting portion of the internal electrode layer connected to the external electrode and the connecting portion of the internal electrode layer connected to the other external electrode are arranged so as not to overlap each other, and the exposed portion of the laminate and the other external electrode Boundary with wraparound In the stacking direction of the ceramic layer and the internal electrode layer at a position corresponding to the minute, the connection portion of the internal electrode layer connected to one external electrode and the connection portion of the internal electrode layer connected to the other external electrode overlap each other. A multilayer ceramic electronic component, wherein the multilayer ceramic electronic component is arranged so as not to match .

内部電極層が積層体の露出部に対応する位置および外部電極の回り込み部に対応する位置の両方にわたって形成されることにより、積層体内における内部電極層の対向面積を大きくすることができる。また、積層体の露出部と外部電極との境界部分に対応する位置において、異なる外部電極に接続された内部電極層の連結部が、セラミック層と内部電極層との積層方向で重なり合わないように配置されることにより、この部分で積層方向にクラックが発生しても、電位差を有する内部電極層に短絡が生じない。
このような積層セラミック電子部品において、外部電極は積層体の対向する側面に形成してチップ型の積層セラミックコンデンサなどとすることができる。
By forming the internal electrode layer over both the position corresponding to the exposed portion of the multilayer body and the position corresponding to the wraparound portion of the external electrode, the facing area of the internal electrode layer in the multilayer body can be increased. Further, at the position corresponding to the boundary portion between the exposed portion of the laminate and the external electrode, the connecting portion of the internal electrode layer connected to the different external electrode does not overlap in the stacking direction of the ceramic layer and the internal electrode layer. Therefore, even if a crack is generated in the stacking direction in this portion, a short circuit does not occur in the internal electrode layer having a potential difference.
In such a multilayer ceramic electronic component, external electrodes can be formed on opposing side surfaces of the multilayer body to form a chip-type multilayer ceramic capacitor.

この発明によれば、積層体の露出部と外部電極との境界部分に対応する位置において、内部電極層の連結部が積層方向で重なり合わないように配置されているため、この部分にクラックが発生しても、異なる外部電極に接続された内部電極層が短絡しない。そのため、積層セラミック電子部品を回路基板に実装した場合において、積層セラミック電子部品の内部電極層短絡による回路基板の破損を防止することができる。また、内部電極層が、積層体の露出部分に対応する位置と外部電極の回り込み部に対応する位置の両方にわたって形成されているため、積層体内における内部電極層の対向面積を大きくすることができ、大きい静電容量を確保することができる   According to the present invention, at the position corresponding to the boundary portion between the exposed portion of the multilayer body and the external electrode, the connecting portion of the internal electrode layer is disposed so as not to overlap in the stacking direction, so that there is a crack in this portion. Even if it occurs, the internal electrode layers connected to different external electrodes do not short-circuit. Therefore, when the multilayer ceramic electronic component is mounted on the circuit board, it is possible to prevent the circuit board from being damaged by the internal electrode layer short circuit of the multilayer ceramic electronic component. Further, since the internal electrode layer is formed over both the position corresponding to the exposed portion of the multilayer body and the position corresponding to the wraparound portion of the external electrode, the opposing area of the internal electrode layer in the multilayer body can be increased. , Can ensure a large capacitance

この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の発明を実施するための最良の形態の説明から一層明らかとなろう。   The above object, other objects, features, and advantages of the present invention will become more apparent from the following description of the best mode for carrying out the invention with reference to the drawings.

図1はこの発明の積層セラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図であり、図2は図1の線A−Aにおける断面を示す図解図である。積層セラミックコンデンサ10は、たとえば直方体状の積層体12を含む。積層体12は、図3に示すように、複数の誘電体セラミック層14と内部電極層16a,16bとが積層された構成を有する。   FIG. 1 is a perspective view showing a multilayer ceramic capacitor as an example of the multilayer ceramic electronic component of the present invention, and FIG. 2 is an illustrative view showing a cross section taken along line AA of FIG. The multilayer ceramic capacitor 10 includes, for example, a rectangular parallelepiped multilayer body 12. As shown in FIG. 3, the multilayer body 12 has a configuration in which a plurality of dielectric ceramic layers 14 and internal electrode layers 16a and 16b are laminated.

内部電極層16aは、図4(A)に示すように、誘電体セラミック層14の長手方向の一端側に引き出され、誘電体セラミック層14の他端側に向かって延びるように形成される。誘電体セラミック層14の長手方向の両端から一定間隔を隔てた2か所の部分において、内部電極層16aに欠如部18aが形成される。欠如部18aは、内部電極層16aの幅方向の一方側から他方側に向かって形成され、内部電極層16aの幅方向の他方側に連結部20aが形成される。   As shown in FIG. 4A, the internal electrode layer 16 a is formed so as to be drawn out to one end side in the longitudinal direction of the dielectric ceramic layer 14 and to extend toward the other end side of the dielectric ceramic layer 14. In two portions of the dielectric ceramic layer 14 spaced apart from each other in the longitudinal direction by a certain distance, a lacking portion 18a is formed in the internal electrode layer 16a. The lacking portion 18a is formed from one side in the width direction of the internal electrode layer 16a toward the other side, and the connecting portion 20a is formed on the other side in the width direction of the internal electrode layer 16a.

また、内部電極層16bは、図4(B)に示すように、誘電体セラミック層14の長手方向の他端側に引き出され、誘電体セラミック層14の一端側に向かって延びるように形成される。誘電体セラミック層14の長手方向の両端から一定間隔を隔てた2か所の部分において、内部電極層16bに欠如部18bが形成される。欠如部18bは、内部電極層16bの幅方向の他方側から一方側に向かって形成され、内部電極層16bの幅方向の一方側に連結部20bが形成される。これらの欠如部18a,18bは、図4(A)および図4(B)に示す誘電体セラミック層14を重ね合わせたとき、互いに重なり合う位置に形成される。ただし、図4(A)および図4(B)に示す誘電体セラミック層14を重ね合わせたとき、連結部20a,20bは、誘電体セラミック層14の幅方向の反対側に配置される。   Further, as shown in FIG. 4B, the internal electrode layer 16 b is formed so as to be drawn out to the other end side in the longitudinal direction of the dielectric ceramic layer 14 and to extend toward one end side of the dielectric ceramic layer 14. The In two portions of the dielectric ceramic layer 14 that are spaced apart from both ends in the longitudinal direction by a certain distance, a lacking portion 18b is formed in the internal electrode layer 16b. The lacking portion 18b is formed from the other side in the width direction of the internal electrode layer 16b toward one side, and the connecting portion 20b is formed on one side in the width direction of the internal electrode layer 16b. These lacking portions 18a and 18b are formed at positions where they overlap each other when the dielectric ceramic layers 14 shown in FIGS. 4A and 4B are overlapped. However, when the dielectric ceramic layers 14 shown in FIGS. 4A and 4B are overlapped, the connecting portions 20 a and 20 b are arranged on the opposite side of the dielectric ceramic layer 14 in the width direction.

これらの内部電極層16a,16bが形成された誘電体セラミック層14が交互に積層され、それを挟むようにして、内部電極層のない誘電体セラミック層14が積層される。これらの誘電体セラミック層14および内部電極層16a,16bが積層一体化されることにより、積層体12が形成されている。したがって、内部電極層16a,16bの欠如部18a,18bが、積層体12の積層方向において直線状に配置される。また、内部電極層16a,16bの連結部20a,20bは、積層体12の幅方向において対応する位置に形成され、積層方向においては重なり合わないように配置される。さらに、一方の内部電極層16aは、積層体12の長手方向の一方端側に引き出され、他方の内部電極層16bは、積層体12の長手方向の他方端側に引き出される。   The dielectric ceramic layers 14 having the internal electrode layers 16a and 16b are alternately laminated, and the dielectric ceramic layers 14 without the internal electrode layers are laminated so as to sandwich the dielectric ceramic layers 14 therebetween. The laminated body 12 is formed by laminating and integrating the dielectric ceramic layer 14 and the internal electrode layers 16a and 16b. Therefore, the lacking portions 18 a and 18 b of the internal electrode layers 16 a and 16 b are arranged linearly in the stacking direction of the stacked body 12. Further, the connecting portions 20a and 20b of the internal electrode layers 16a and 16b are formed at corresponding positions in the width direction of the stacked body 12, and are arranged so as not to overlap in the stacking direction. Further, one internal electrode layer 16 a is drawn out to one end side in the longitudinal direction of the laminate 12, and the other internal electrode layer 16 b is drawn out to the other end side in the longitudinal direction of the laminate 12.

内部電極層16a,16bが引き出された積層体12の対向側面には、外部電極22a,22bが形成される。外部電極22a,22bは、積層体12の対向する側面から隣接する面に回り込むように形成される。外部電極22a,22bの回り込み部において、積層体12の露出部と外部電極22a,22bとの境界部分に対応する位置に、内部電極層16a,16bの欠如部18a,18bおよび連結部20a,20bが配置される。外部電極22a,22bは、たとえばAgやCuなどの電極ペーストを焼付けることによって形成されるが、必要に応じて、半田喰われを防止するためのNiめっき被膜や半田付き性を良好にするためのSnめっき被膜などを形成してもよい。   External electrodes 22a and 22b are formed on opposite side surfaces of the stacked body 12 from which the internal electrode layers 16a and 16b are drawn. The external electrodes 22a and 22b are formed so as to wrap around from the opposite side surfaces of the multilayer body 12 to the adjacent surfaces. In the wraparound portions of the external electrodes 22a and 22b, the lacking portions 18a and 18b of the internal electrode layers 16a and 16b and the connecting portions 20a and 20b are located at positions corresponding to the boundary portions between the exposed portions of the multilayer body 12 and the external electrodes 22a and 22b. Is placed. The external electrodes 22a and 22b are formed, for example, by baking an electrode paste such as Ag or Cu. If necessary, in order to improve the Ni plating film and solderability to prevent solder erosion. An Sn plating film or the like may be formed.

この積層セラミックコンデンサ10を作製するには、誘電体セラミック材料を用いてセラミックグリーンシートが形成される。このセラミックグリーンシート上に、内部電極層16a,16bの形状に導体ペーストが印刷されて、導体パターンが形成される。導体パターンが形成されたセラミックグリーンシートと導体パターンが形成されていないセラミックグリーンシートとが積層圧着され、焼成されることにより、積層体12が得られる。そして、内部電極層16a,16bが露出した積層体12の側面に、電極ペーストを塗布し、焼付けることによって、外部電極22a,22bが形成される。さらに、必要に応じて、外部電極22a,22bに、Niめっき被膜が形成され、さらにSnめっき被膜が形成される。   In order to produce the multilayer ceramic capacitor 10, a ceramic green sheet is formed using a dielectric ceramic material. On this ceramic green sheet, a conductor paste is printed in the shape of the internal electrode layers 16a and 16b to form a conductor pattern. A laminate 12 is obtained by laminating and pressing a ceramic green sheet on which a conductor pattern is formed and a ceramic green sheet on which a conductor pattern is not formed, and firing the laminate. Then, the external electrodes 22a and 22b are formed by applying and baking an electrode paste on the side surface of the laminate 12 where the internal electrode layers 16a and 16b are exposed. Furthermore, if necessary, a Ni plating film is formed on the external electrodes 22a and 22b, and a Sn plating film is further formed.

この積層セラミックコンデンサ10は、回路基板などに実装される。このとき、積層セラミックコンデンサ10に機械的な応力がかかると、積層体12の露出部と外部電極22a,22bとの境界部分に応力が集中する。積層体12の露出部と外部電極22a,22bとの境界部分に応力がかかると、図5に示すように、この境界部分から積層体12の積層方向に向かって、クラック24が発生する場合がある。   The multilayer ceramic capacitor 10 is mounted on a circuit board or the like. At this time, when mechanical stress is applied to the multilayer ceramic capacitor 10, the stress concentrates on the boundary portion between the exposed portion of the multilayer body 12 and the external electrodes 22a and 22b. When stress is applied to the boundary portion between the exposed portion of the multilayer body 12 and the external electrodes 22a and 22b, a crack 24 may occur from the boundary portion in the stacking direction of the multilayer body 12, as shown in FIG. is there.

しかしながら、積層体12の露出部と外部電極22a,22bとの境界部分に対応する位置においては、内部電極層16a,16bの欠如部18a,18bが配置されるため、欠如部18a,18bの位置にクラック24が発生しても、内部電極層22a,22bの短絡は発生しない。また、内部電極層16a,16bの連結部20a,20bが配置された部分にクラック24が発生しても、これらの連結部20a,20bは、積層体12の積層方向において重なり合っていないため、連結部20a同士または連結部20b同士が短絡するだけである。したがって、異なる外部電極22a,22bに接続された内部電極層16aおよび内部電極層16bは短絡されることがなく、同電位の内部電極層16aまたは16bが短絡されるだけであり、回路基板の破損などを防止することができる。   However, since the lacking portions 18a and 18b of the internal electrode layers 16a and 16b are arranged at positions corresponding to the boundary portions between the exposed portions of the multilayer body 12 and the external electrodes 22a and 22b, the positions of the lacking portions 18a and 18b are arranged. Even if the crack 24 occurs, the internal electrode layers 22a and 22b are not short-circuited. Further, even if a crack 24 occurs in the portion where the connecting portions 20a and 20b of the internal electrode layers 16a and 16b are arranged, the connecting portions 20a and 20b do not overlap in the stacking direction of the stacked body 12, Only the parts 20a or the connecting parts 20b are short-circuited. Therefore, the internal electrode layer 16a and the internal electrode layer 16b connected to the different external electrodes 22a and 22b are not short-circuited, only the internal electrode layer 16a or 16b having the same potential is short-circuited, and the circuit board is damaged. Etc. can be prevented.

さらに、この積層セラミックコンデンサ10では、連結部20a,20bを介して、積層体12の露出部に対応する位置および外部電極22a,22bの回り込み部に対応する位置にわたって、内部電極層16a,16bが対向している。そのため、積層体12内において、内部電極層16a,16bの対向面積を大きくすることができ、積層体12の露出部に対応する位置だけで内部電極層が対向する積層セラミックコンデンサに比べて、大きい静電容量を確保することができる。   Furthermore, in this multilayer ceramic capacitor 10, the internal electrode layers 16a and 16b are connected via the connecting portions 20a and 20b over the position corresponding to the exposed portion of the multilayer body 12 and the position corresponding to the wraparound portion of the external electrodes 22a and 22b. Opposite. Therefore, the facing area of the internal electrode layers 16 a and 16 b can be increased in the multilayer body 12, which is larger than the multilayer ceramic capacitor in which the internal electrode layer is opposed only at a position corresponding to the exposed portion of the multilayer body 12. Capacitance can be secured.

なお、積層体12の積層方向において、2つの内部電極層16a,16bの連結部20a,20bが重なり合っていなければ、上述のような効果を得ることができる。したがって、図6(A)(B)に示すように、欠如部18a,18bが短くてもよい。ただし、この場合、連結部20a,20bが重なり合わないように、欠如部18a,18bは、誘電体セラミック層14の幅方向の中央部を超える長さに形成される必要がある。また、図7(A)(B)に示すように、積層体12の露出部と外部電極22a,22bとの境界部分に対応する位置において、複数の連結部20a,20bで内部電極層16a,16bが連結されていてもよい。この場合、隣接する内部電極層16a,16bの連結部20a,20bは、積層体12の積層方向において重なり合わない位置に形成される。   If the connecting portions 20a and 20b of the two internal electrode layers 16a and 16b do not overlap in the stacking direction of the stacked body 12, the above-described effects can be obtained. Accordingly, as shown in FIGS. 6A and 6B, the lacking portions 18a and 18b may be short. However, in this case, the lacking portions 18a and 18b need to be formed to have a length exceeding the central portion in the width direction of the dielectric ceramic layer 14 so that the connecting portions 20a and 20b do not overlap. Further, as shown in FIGS. 7A and 7B, the internal electrode layers 16a and 20b are connected by a plurality of connecting portions 20a and 20b at positions corresponding to the boundary portions between the exposed portions of the laminate 12 and the external electrodes 22a and 22b. 16b may be connected. In this case, the connecting portions 20 a and 20 b of the adjacent internal electrode layers 16 a and 16 b are formed at positions that do not overlap in the stacking direction of the stacked body 12.

3.2mm×2.5mmのサイズの積層セラミックコンデンサを作製するために、チタン酸バリウム系の材料を用いて、セラミックグリーンシートを形成した。セラミックグリーンシートの厚みは、4.2μmである。このセラミックグリーンシート上に、Niを主成分とする導体ペーストを用いて、図4(A)(B)に示すような形状の内部電極層用の導体パターンを形成した。   In order to produce a multilayer ceramic capacitor having a size of 3.2 mm × 2.5 mm, a ceramic green sheet was formed using a barium titanate-based material. The thickness of the ceramic green sheet is 4.2 μm. A conductive pattern for the internal electrode layer having a shape as shown in FIGS. 4A and 4B was formed on the ceramic green sheet using a conductive paste mainly composed of Ni.

導体パターンのサイズは、長手方向の長さが2.4mm、幅方向の長さが2.0mmである。また、セラミックグリーンシートの長手方向の端部と導体パターンの端部との間のギャップが0.1mm、セラミックグリーンシートの幅方向の端部と導体パターンとの間のギャップが0.2mmであり、導体パターンの厚みは1μmである。さらに、欠如部の幅は200μmであり、連結部の幅は200μmである。なお、欠如部および連結部の形成位置は、積層セラミックコンデンサを作製したときに、積層体の露出部と外部電極との境界部分に対応した位置である。   As for the size of the conductor pattern, the length in the longitudinal direction is 2.4 mm, and the length in the width direction is 2.0 mm. Further, the gap between the end of the ceramic green sheet in the longitudinal direction and the end of the conductor pattern is 0.1 mm, and the gap between the end of the ceramic green sheet in the width direction and the conductor pattern is 0.2 mm. The thickness of the conductor pattern is 1 μm. Further, the width of the lacking part is 200 μm, and the width of the connecting part is 200 μm. Note that the positions where the missing portion and the connecting portion are formed correspond to the boundary portion between the exposed portion of the multilayer body and the external electrode when the multilayer ceramic capacitor is manufactured.

また、比較例として、図10に示すように、積層体の露出部に対応する位置だけで対向する内部電極層を有する積層セラミックコンデンサを作製した。そのために、セラミックグリーンシート上に、欠如部のない内部電極層を形成するための導体パターンを形成した。導体パターンのサイズは、内部電極層の長手方向の長さが1.7mm、幅方向の長さが2.0mmである。また、セラミックグリーンシートの長手方向の端部と導体パターンの端部との間のギャップが0.65mm、セラミックグリーンシートの幅方向の端部と導体パターンの端部との間のギャップが0.2mmであり、導体パターンの厚みは1μmである。   As a comparative example, a multilayer ceramic capacitor having internal electrode layers facing each other only at a position corresponding to the exposed portion of the multilayer body was produced as shown in FIG. For this purpose, a conductor pattern for forming an internal electrode layer having no missing portion was formed on the ceramic green sheet. As for the size of the conductor pattern, the length in the longitudinal direction of the internal electrode layer is 1.7 mm, and the length in the width direction is 2.0 mm. Further, the gap between the end portion of the ceramic green sheet in the longitudinal direction and the end portion of the conductor pattern is 0.65 mm, and the gap between the end portion in the width direction of the ceramic green sheet and the end portion of the conductor pattern is 0. The thickness of the conductor pattern is 1 μm.

これらの導体パターンを形成したセラミックグリーンシートを330枚積層し、その両側に導体パターンを形成していないセラミックグリーンシートを積層して圧着し、焼成することにより、積層体を作製した。得られた積層体の対向する側面に、内部電極層に接続されるようにして外部電極を形成した。なお、積層体の露出部と外部電極の端部との境界部分は、本実施例の内部電極層の欠如部および連結部に対応する位置である。また、比較例の積層セラミックコンデンサにおいては、積層体の露出部に対応する位置だけで、内部電極層が対向している。   330 ceramic green sheets on which these conductor patterns were formed were laminated, ceramic green sheets on which no conductor patterns were formed were laminated on both sides, and pressed and fired to produce a laminate. External electrodes were formed on the opposite side surfaces of the obtained laminate so as to be connected to the internal electrode layer. The boundary portion between the exposed portion of the laminate and the end portion of the external electrode is a position corresponding to the lacking portion and the connecting portion of the internal electrode layer of this embodiment. In the multilayer ceramic capacitor of the comparative example, the internal electrode layers face each other only at a position corresponding to the exposed portion of the multilayer body.

これらの実施例および比較例の積層セラミックコンデンサでは、積層体の露出部と外部電極の端部との境界部分に対応する位置において、積層方向にクラックを発生させても、異なる外部電極に接続された内部電極層間で、短絡は発生しなかった。しかしながら、静電容量を測定したところ、比較例の積層セラミックコンデンサでは4.0μFであったのに対して、実施例の積層セラミックコンデンサでは5.7μmであり、比較例に比べて約40%の静電容量増加となった。   In the multilayer ceramic capacitors of these examples and comparative examples, even if a crack occurs in the stacking direction at a position corresponding to the boundary portion between the exposed portion of the multilayer body and the end portion of the external electrode, it is connected to a different external electrode. No short circuit occurred between the internal electrode layers. However, when the capacitance was measured, it was 4.0 μF in the multilayer ceramic capacitor of the comparative example, whereas it was 5.7 μm in the multilayer ceramic capacitor of the example, which was about 40% of the comparative example. The capacitance increased.

このように、同じ外径寸法を有する積層セラミックコンデンサであっても、内部電極層の対向面積を大きくすることにより、大きい静電容量を得ることができる。さらに、積層体の露出部と外部電極の端部との境界部分に対応する位置において、内部電極層に欠如部を形成し、積層方向で連結部が重なり合わないように配置することにより、クラックによる短絡を防止することができる。   Thus, even for multilayer ceramic capacitors having the same outer diameter, a large capacitance can be obtained by increasing the opposing area of the internal electrode layers. Furthermore, at the position corresponding to the boundary portion between the exposed portion of the multilayer body and the end portion of the external electrode, the internal electrode layer is formed with a missing portion and arranged so that the connecting portions do not overlap in the stacking direction. Can prevent short circuit.

この発明の積層セラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。1 is a perspective view showing a multilayer ceramic capacitor as an example of a multilayer ceramic electronic component of the present invention. 図1の線A−Aにおける断面を示す図解図である。It is an illustration figure which shows the cross section in line AA of FIG. 図1に示す積層セラミックコンデンサに用いられる積層体の分解斜視図である。It is a disassembled perspective view of the laminated body used for the laminated ceramic capacitor shown in FIG. (A)(B)は、図3に示す積層体に用いられる誘電体セラミック層と内部電極層とを示す平面図である。(A) (B) is a top view which shows the dielectric ceramic layer and internal electrode layer which are used for the laminated body shown in FIG. 図1に示す積層セラミックコンデンサにクラックが発生した状態を示す図解図である。FIG. 2 is an illustrative view showing a state in which a crack is generated in the multilayer ceramic capacitor shown in FIG. 1. (A)(B)は、誘電体セラミック層と内部電極層の他の例を示す図解図である。(A) (B) is an illustration figure showing other examples of a dielectric ceramic layer and an internal electrode layer. (A)(B)は、誘電体セラミック層と内部電極層のさらに他の例を示す図解図である。(A) and (B) are illustrative views showing still another example of the dielectric ceramic layer and the internal electrode layer. 従来の積層セラミック電子部品の一例としての積層セラミックコンデンサの内部構造を示す図解図である。It is an illustration figure which shows the internal structure of the multilayer ceramic capacitor as an example of the conventional multilayer ceramic electronic component. 図8に示す従来の積層セラミックコンデンサにクラックが発生した状態を示す図解図である。FIG. 9 is an illustrative view showing a state in which a crack has occurred in the conventional multilayer ceramic capacitor shown in FIG. 8. 図8に示す積層セラミックコンデンサの問題点を解決するために考えられた従来の積層セラミックコンデンサを示す図解図である。FIG. 9 is an illustrative view showing a conventional multilayer ceramic capacitor that has been considered to solve the problems of the multilayer ceramic capacitor shown in FIG. 8.

符号の説明Explanation of symbols

10 積層セラミックコンデンサ
12 積層体
14 誘電体セラミック層
16a,16b 内部電極層
18a,18b 欠如部
20a,20b 連結部
22a,22b 外部電極
24 クラック
DESCRIPTION OF SYMBOLS 10 Multilayer ceramic capacitor 12 Laminated body 14 Dielectric ceramic layer 16a, 16b Internal electrode layer 18a, 18b Lack part 20a, 20b Connection part 22a, 22b External electrode 24 Crack

Claims (1)

複数のセラミック層と内部電極層とが積層された積層体、および
前記積層体の長手方向の一端側および他端側の側面から隣接する面に回り込んで形成される2つの外部電極を含み、
隣接する前記内部電極層の一方は、前記積層体の長手方向の一端側に露出することにより一方の前記外部電極に接続されるとともに、前記積層体の露出部に対応する位置および2つの前記外部電極の回り込み部に対応する位置の両方にわたって形成され、
隣接する前記内部電極層の他方は、前記積層体の長手方向の他端側に露出することにより他方の前記外部電極に接続されるとともに、前記積層体の露出部に対応する位置および2つの前記外部電極の回り込み部に対応する位置の両方にわたって形成され、
一方の前記外部電極に接続された前記内部電極層は、前記積層体の露出部と2つの前記外部電極との境界部分に対応する前記積層体の長手方向の両端側の2つの位置において欠如部と連結部とが形成されることにより、2つの位置における前記連結部で連結された構造を有し、
他方の前記外部電極に接続された前記内部電極層は、前記積層体の露出部と2つの前記外部電極との境界部分に対応する前記積層体の長手方向の両端側の2つの位置において欠如部と連結部とが形成されることにより、2つの位置における前記連結部で連結された構造を有し、
前記積層体の露出部と一方の前記外部電極の回り込み部との境界部分に対応する位置における前記セラミック層と前記内部電極層の積層方向において、一方の前記外部電極に接続された前記内部電極層の前記連結部と他方の前記外部電極に接続された前記内部電極層の前記連結部とが互いに重なり合わないように配置され
前記積層体の露出部と他方の前記外部電極の回り込み部との境界部分に対応する位置における前記セラミック層と前記内部電極層の積層方向において、一方の前記外部電極に接続された前記内部電極層の前記連結部と他方の前記外部電極に接続された前記内部電極層の前記連結部とが互いに重なり合わないように配置されたことを特徴とする、積層セラミック電子部品。
A laminated body in which a plurality of ceramic layers and internal electrode layers are laminated, and two external electrodes formed to wrap around from the side surface on one end side and the other end side in the longitudinal direction of the laminated body,
One of the adjacent the inner electrode layer, wherein is connected to one of said external electrodes by exposing the one longitudinal end of the stack, the position and the two corresponding to the exposed portion of the laminate the Formed over both positions corresponding to the wraparound portion of the external electrode,
The other of the adjacent internal electrode layers is connected to the other external electrode by being exposed to the other end side in the longitudinal direction of the multilayer body, and the position corresponding to the exposed portion of the multilayer body and the two of the two Formed over both positions corresponding to the wraparound portion of the external electrode,
The one of the external electrodes connected to the internal electrode layers, Oite into two positions in the longitudinal direction of both ends of the laminate corresponding to the boundary portion between the exposed portion and two of said external electrodes of the laminate By forming the lacking part and the connecting part, it has a structure connected by the connecting part in two positions ,
The internal electrode layer connected to the other external electrode has a missing portion at two positions on both ends in the longitudinal direction of the multilayer body corresponding to a boundary portion between the exposed portion of the multilayer body and the two external electrodes. And the connecting portion is formed, and has a structure connected by the connecting portion at two positions,
The internal electrode layer connected to one of the external electrodes in the stacking direction of the ceramic layer and the internal electrode layer at a position corresponding to a boundary portion between the exposed portion of the laminate and the wraparound portion of one of the external electrodes The connecting portion and the connecting portion of the internal electrode layer connected to the other external electrode are arranged so as not to overlap each other .
The internal electrode layer connected to one of the external electrodes in the stacking direction of the ceramic layer and the internal electrode layer at a position corresponding to a boundary portion between the exposed portion of the multilayer body and the wraparound portion of the other external electrode A multilayer ceramic electronic component , wherein the connecting portion of the internal electrode layer and the connecting portion of the internal electrode layer connected to the other external electrode are arranged so as not to overlap each other .
JP2004103899A 2004-03-31 2004-03-31 Multilayer ceramic electronic components Expired - Lifetime JP4487613B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004103899A JP4487613B2 (en) 2004-03-31 2004-03-31 Multilayer ceramic electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004103899A JP4487613B2 (en) 2004-03-31 2004-03-31 Multilayer ceramic electronic components

Publications (2)

Publication Number Publication Date
JP2005294353A JP2005294353A (en) 2005-10-20
JP4487613B2 true JP4487613B2 (en) 2010-06-23

Family

ID=35326987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004103899A Expired - Lifetime JP4487613B2 (en) 2004-03-31 2004-03-31 Multilayer ceramic electronic components

Country Status (1)

Country Link
JP (1) JP4487613B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944098B1 (en) 2005-08-19 2010-02-24 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor
JP4774910B2 (en) * 2005-10-24 2011-09-21 パナソニック株式会社 Multilayer capacitors and molded capacitors
JP7283045B2 (en) * 2018-10-04 2023-05-30 Tdk株式会社 Multilayer Capacitor and Mounting Structure of Multilayer Capacitor

Also Published As

Publication number Publication date
JP2005294353A (en) 2005-10-20

Similar Documents

Publication Publication Date Title
JP4929487B2 (en) Multilayer ceramic electronic components
TWI708273B (en) Multilayer ceramic capacitors
US10622146B2 (en) Multilayer capacitor and electronic component device
JP2018157029A (en) Electronic component
JP2014027255A (en) Ceramic electronic component and ceramic electronic device
JP4375006B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2008205073A (en) Ceramic capacitor
JP5929279B2 (en) Multilayer capacitor
KR101963284B1 (en) Capacitor Component And Manufacturing Method Of The Same
KR20170109823A (en) Capacitor and manufacturing method of the same
JP5120450B2 (en) Multilayer ceramic electronic components
JP4487613B2 (en) Multilayer ceramic electronic components
JP2014222783A (en) Multilayer capacitor and mounting structure of multilayer capacitor
JP4287807B2 (en) Multilayer capacitor
KR102483617B1 (en) Multilayer electronic component
KR20170078136A (en) Multi-layer electronic component and method for manufacturing the same
JP5769487B2 (en) Capacitor
JP4837275B2 (en) Multilayer capacitor mounting structure
JP4975668B2 (en) Multilayer capacitor and its mounting structure
JP2010098052A (en) Laminated feedthrough capacitor
JP6930114B2 (en) Electronic component equipment
JP2018170322A (en) Electronic component
WO2024089948A1 (en) Electronic component and electronic component mounting structure
JP6958429B2 (en) Multilayer capacitor
JP7003496B2 (en) Electronic component equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4487613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

EXPY Cancellation because of completion of term