JP4481614B2 - 遊技機 - Google Patents

Description

本発明は、パチンコ遊技機等の遊技機に係り、詳しくは、可変表示の実行条件が成立した後に可変表示の開始条件が成立したことに基づいて、各々を識別可能な複数種類の識別情報を可変表示する可変表示装置を備え、可変表示の表示結果が予め定められた特定表示結果となったときに、遊技者にとって有利な特定遊技状態に制御する遊技機に関する。

パチンコ遊技機等の遊技機においては、液晶表示装置（以下、ＬＣＤ：Liquid Crystal Display）等の表示装置上に所定の識別情報（以下、表示図柄）を更新表示させることで可変表示を行い、その組合せ結果である表示結果により所定の遊技価値を付与するか否かを決定する、いわゆる可変表示ゲームによって遊技興趣を高めたものが数多く提供されている。

可変表示ゲームには、前述した表示装置を画像表示装置として用いることにより行うもの（以下、特図ゲーム）がある。特図ゲームは、始動入賞口を通過する遊技球の検出（可変表示の始動条件が成立したこと）に基づいて、表示図柄の更新表示を行い、表示図柄の更新表示が完全に停止した際の停止図柄態様が予め定められた特定表示態様となっている場合を「大当り」とするゲームである。特図ゲームにおいて「大当り」となるか否かは、ランダムカウンタ等から読み出された乱数の値が所定の大当り判定値と一致するか否かによって決定され、「大当り」となると、大入賞口またはアタッカと呼ばれる特別電動役物を開放状態とし、遊技者に対して遊技球の入賞が極めて容易となる状態を一定時間継続的に提供する。

この「大当り」とするか否かを判定するための乱数（以下、大当り判定用乱数）は、従来では、遊技制御用のマイクロプロセッサに外付けされた乱数回路により生成されている（例えば、特許文献１に記載のカウンタ部６２）。また、マイクロプロセッサがアプリケーションプログラムにより乱数を生成する手法も提案されている（例えば、特許文献２）。
特開２０００−３００８１３号公報。 特開２００２−２８２４５７号公報。

しかし、特許文献１の構成では、マイクロプロセッサとは別個に乱数発生用の回路を配置しなければならず、ハードウェア量が増加すると共に基板スペースを占有してしまう。また、特許文献１の乱数回路は、パルスジェネレータの出力をカウントしているだけなので、発生する乱数に周期性が発生するなどのランダム性が低くなるおそれがあった。

特許文献２に記載の手法では、マイクロプロセッサがソフト処理で乱数を発生させる。従って、ハードウェアが該マイクロプロセッサのほかに必要となることはない。しかし、プログラムで乱数を発生させるので、マイクロプロセッサの処理負担が大きい。特に、遊技制御のためのタイマ割込処理の実行中に乱数の更新処理を行っているため、遊技制御用と同様のプログラム開発が必要であり、また、限られた割り込み処理時間の間で乱数発生のための処理を開始・終了しなければならず、マイクロプロセッサの処理負担が増大するといった問題があった。

この発明は上記実状に鑑みてなされたものであり、マイクロプロセッサの処理負担の低減を可能とする遊技機を提供することを目的とする。

また、この発明は、ランダム性の高い乱数の発生を可能とする遊技機を提供することを目的とする。さらに、この発明は、基板スペースの確保を可能とする遊技機を提供することを目的とする。

上記目的を達成するため、本願の請求項１に記載の遊技機は、可変表示の実行条件（例えば普通可変入賞球装置６への入賞）が成立した後に可変表示の開始条件（例えば可変表示装置４における前回の可変表示及び大当り遊技状態の終了）が成立したことに基づいて、各々を識別可能な複数種類の識別情報を可変表示する可変表示装置（例えば可変表示装置４）を備え、可変表示の表示結果が予め定められた特定表示結果となったときに、遊技者にとって有利な特定遊技状態（例えば大当り遊技状態）に制御する遊技機であって、遊技機に電力を供給する電力供給手段（例えば電源基板１０）と、乱数（例えばランダムＲなど）を発生する乱数回路（例えば乱数回路１０３）を内蔵し、前記電力供給手段から供給される電力を用いて動作し、遊技の進行を制御するマイクロプロセッサ（例えば主基板１１に搭載された遊技制御用マイクロプロセッサ１００）と、前記マイクロプロセッサからの制御信号に基づいて前記可変表示装置における識別情報の可変表示を制御する可変表示制御手段（例えば表示制御基板１２）と、を備え、前記乱数回路は、数値データ（例えばカウント値）を更新する数値更新手段（例えばカウンタ１２１）と、前記数値更新手段により更新された数値データを乱数値（例えばランダムＲの値など）として格納する乱数値格納手段（例えば乱数値レジスタ１３１）と、数値データの更新順である順列の変更を要求する数値順列変更データ（例えばカウント値順列変更データ「０１ｈ」）を格納する数値順列変更レジスタ（例えばカウント値順列変更レジスタ１３３）と、前記数値順列変更レジスタに前記数値順列変更データが格納されているとき、該数値順列変更データが格納されていないときの順列とは異なる更新順の順列に変更する数値順列変更手段（例えばカウント値順列変更回路１２３）と、を含み、前記マイクロプロセッサは、前記電力供給手段による電力の供給開始後、前記乱数回路に数値データを更新させるための設定を行う乱数回路設定手段（例えばＣＰＵ１０６がステップＳ１０の乱数回路設定処理を実行する部分）と、前記乱数回路設定手段により前記乱数回路に前記設定が行われた後、定期的（例えば２ミリ秒ごと）に発生するタイマ割込処理の実行を許可するタイマ割込処理実行許可手段（例えばＣＰＵ１０６がステップＳ１４での処理を実行する部分）と、前記実行条件の成立に応じて、前記乱数値格納手段に格納された乱数値を読み出して、該読み出した乱数値が所定の判定値データ（例えば「３」など）と合致するか否かを判定することにより、該実行条件の成立を契機とする前記可変表示における表示結果を特定表示結果とするか否かを決定する表示結果決定手段（例えばＣＰＵ１０６がステップＳ１２２の入賞処理とステップＳ１３０の特別図柄通常処理とステップＳ１３１の大当り判定処理とを実行する部分）と、を含み、前記数値順列変更手段により順列が変更されたことに応答して、前記数値順列変更レジスタを初期化し、前記数値順列変更手段は、前記数値順列変更レジスタが初期化された後、前記数値順列変更データが該数値順列変更レジスタに再度格納されたときには、変更した順列をさらに変更する、ことを特徴とする。

請求項２に記載の遊技機においては、前記マイクロプロセッサは、前記電力供給手段による電力の供給開始後、所定の復旧条件（例えばバックアップがあり、バックアップデータのチェック結果が正常であることなどの条件）が成立したこと（例えばＣＰＵ１０６がステップＳ６及びＳ７にてＹｅｓと判別したこと）に基づいて、前回の電力供給停止時における制御状態を復旧するための復旧処理（例えば主基板１１の内部状態とサブ側の各制御基板の制御状態とを電源断時の状態に戻すため処理など）を実行する復旧処理実行手段（例えばＣＰＵ１０６がステップＳ８の遊技状態復旧処理を実行する部分）と、前記電力供給手段による電力の供給開始後、前記所定の復旧条件の不成立（例えばＣＰＵ１０６がステップＳ６又はＳ７にてＮｏと判別したこと）に基づいて、制御状態を初期化する初期化処理（例えばＲＡＭ１０５のクリアや、所定の作業領域に対する初期設定など）を実行する初期化処理実行手段（例えばＣＰＵ１０６がステップＳ９での処理を実行する部分）と、を含み、前記乱数回路設定手段は、前記復旧処理実行手段による復旧処理の実行後又は前記初期化処理実行手段による初期化処理の実行後に、前記乱数回路に数値データを更新するための設定を行う（例えばＣＰＵ１０６がステップＳ１０の乱数回路設定処理を実行する）。

請求項３に記載の遊技機においては、前記乱数回路は、該乱数回路が発生する乱数の最大値（例えば「２５５」など）を指定する乱数最大値設定データ（例えば乱数最大値設定データ「００ＦＦｈ」など）を格納する乱数最大値設定レジスタ（例えば乱数最大値設定レジスタ１３２など）と、前記乱数最大値設定レジスタに指定された乱数最大値設定データに応じて前記数値更新手段による更新範囲（例えば「１」〜「２５５」までの範囲など）を規制する更新範囲規制手段（例えば比較器１２２）と、を含み、前記乱数回路設定手段は、前記乱数最大値設定レジスタに乱数最大値設定データを書き込む乱数最大値設定手段（例えばＣＰＵ１０６がステップＳ２１の処理を実行する部分）を含む。

請求項４に記載の遊技機においては、前記マイクロプロセッサは、該マイクロプロセッサをシステムリセットするシステムリセット手段（例えばリセットコントローラ１０２）を含み、前記システムリセット手段により前記マイクロプロセッサをシステムリセットするまで、前記乱数最大値設定手段により前記乱数最大値設定データが書き込まれた前記乱数最大値設定レジスタを書込不能に制御する。

請求項５に記載の遊技機においては、前記マイクロプロセッサは、前記乱数最大値設定手段が前記乱数最大値設定レジスタに書き込んだ前記乱数最大値設定データにより指定される前記乱数の最大値が所定の下限値（例えば「４」など）より小さいとき（乱数最大値設定データにより指定される乱数の最大値が「０」〜「３」のときなど）、該所定の下限値以上の所定値（例えば「４０９５」など）を指定する乱数最大値設定データ（例えば乱数値最大値設定データ「０ＦＦＦｈ」など）を該乱数最大値設定レジスタに格納する。

請求項６に記載の遊技機においては、前記乱数回路は、該乱数回路の起動を要求する乱数回路起動データ（例えば乱数回路起動データ「８０ｈ」）を格納する乱数回路起動レジスタ（例えば乱数回路起動レジスタ１４０）と、
前記乱数回路起動レジスタに前記乱数回路起動データが書き込まれたことに応答して、該乱数回路を起動させる乱数回路起動手段（例えば乱数回路起動信号出力回路１３０）と、を含み、前記乱数回路設定手段は、前記乱数回路起動データを前記乱数回路起動レジスタに書き込む乱数回路起動設定手段（例えばＣＰＵ１０６がステップＳ２４の処理を実行する部分）を含む。

請求項７に記載の遊技機においては、前記マイクロプロセッサは、該マイクロプロセッサをシステムリセットするシステムリセット手段（例えばリセットコントローラ１０２）を含み、前記乱数回路起動設定手段は、前記システムリセット手段により前記マイクロプロセッサがシステムリセットされたとき、前記乱数回路起動データを前記乱数回路起動レジスタに再度書き込んで前記乱数回路を起動させる（例えばＣＰＵ１０６がステップＳ２４の処理を実行する）。

本願の請求項１乃至７に記載の発明は、以下に示す効果を有する。

請求項１に記載の構成によれば、前記電力の供給開始後、前記乱数回路に前記数値データを更新するための設定を行い、その後、定期的に発生するタイマ割込処理の実行を許可するため、限られた割り込み処理時間の間で乱数発生のための処理を開始・終了する必要はなくなり、マイクロプロセッサの処理負担の増加を防止することができる。さらに、前記乱数値格納手段に入力される数値データの更新順である順列を変更させることにより、前記乱数のランダム性をより一層高めることができる。また、前記乱数回路は前記マイクロプロセッサに内蔵されていることから、基板スペースを確保することができる。また、前記乱数回路を前記マイクロプロセッサに内蔵させることにより、不正基盤の設置等の偽造を困難にすることができる。

請求項２に記載の構成によれば、前記復旧処理実行手段による復旧処理の実行後又は前記初期化処理実行手段による初期化処理の実行後に、前記乱数回路に数値データを更新するための設定を行い、その後、定期的に発生するタイマ割込処理の実行を許可するため、限られた割り込み処理時間の間で乱数発生のための処理を開始・終了する必要はなくなり、マイクロプロセッサの処理負担の増加を防止することができる。また、前記乱数回路が発生する乱数を用いて、前記可変表示における表示結果を特定表示結果とするか否かを決定することにより、マイクロプロセッサが記憶するプログラムの容量を削減することができる。

請求項３に記載の構成によれば、予め設定された前記乱数の最大値を上限として、前記乱数値更新手段に格納されている乱数値を更新することができるため、遊技機毎に異なる前記乱数の最大値を設定することにより、該乱数値格納手段から読み出され、前記可変表示における表示結果を特定表示結果とする否かを決定するのに用いられる乱数のランダム性を高めることができる。

請求項４に記載の構成によれば、前記システムリセット手段によりシステムリセットされるまで前記乱数回路に設定された前記乱数の最大値を変更することができないため、悪質な遊技客が該乱数の最大値を変更して、前記乱数値格納手段から読み出される乱数値と所定の判定値とが合致するタイミングを自在に設定し、前記特定遊技状態を頻発させるといった不正行為を防止することができる。

請求項５に記載の構成によれば、前記所定の下限値以下の値が前記乱数の最大値として前記乱数回路に設定されることを防止することができる。

請求項１に記載の構成によれば、前記数値順列変更手段により順列が変更されたことに応答して、前記数値順列変更レジスタを初期化するため、前記乱数値格納手段に出力される数値データの順列が連続的に変更されることを防止することができる。

請求項１に記載の構成によれば、前記数値順列変更レジスタが初期化された後、変更した順列をさらに変更することにより、該乱数値格納手段から読み出され、前記可変表示における表示結果を特定表示結果とするか否かを決定するのに用いられる乱数のランダム性をより一層高めることができる。

請求項６に記載の構成によれば、前記乱数回路に数値データを更新させるための設定を行った後、該乱数回路を起動させることができるため、該電力の供給開始後、該設定を行う前に、該乱数回路が乱数を発生してしまうといった不具合を防止することができる。

請求項７に記載の構成によれば、前記システムリセット手段によりシステムリセットされたときであっても、前記乱数回路を再度起動させることができる。

以下、図面を参照しつつ、本発明の一実施形態を詳細に説明する。なお、以下の説明においてリーチ表示状態とは、表示結果として導出表示した図柄（リーチ図柄という）が大当り図柄の一部を構成しているときに未だ導出表示していない図柄（リーチ可変図柄という）については可変表示が行われている状態、あるいは、全て又は一部の図柄が大当り図柄の全て又は一部を構成しながら同期して可変表示している状態のことである。具体的には、予め定められた複数の表示領域に、予め定められた図柄が停止することで大当りとなる有効ラインが定められ、その有効ライン上の一部の表示領域に予め定められた図柄が停止しているときに未だ停止していない有効ライン上の表示領域において可変表示が行われている状態（例えば、左、中、右の表示領域のうち左、右の表示領域には大当り図柄の一部となる（例えば「７」）が停止表示されている状態で中の表示領域は未だ可変表示が行われている状態）、あるいは、有効ライン上の表示領域の全て又は一部の図柄が大当り図柄の全て又は一部を構成しながら同期して可変表示している状態（例えば、左、中、右の表示領域の全てで可変表示が行われてどの状態が表示されても同一の図柄が揃っている態様で可変表示が行われている状態）である。

本実施例における遊技機は、ＬＣＤ等からなる画像表示装置により特図ゲームを行う遊技機であり、プリペイドカードによって球貸しを行うカードリーダ（ＣＲ：Card Reader）式の第１種パチンコ遊技機や、ＬＣＤを搭載したスロットマシン等の遊技機である。

また、遊技機は、パチンコ遊技機等の弾球遊技機であってもよく、画像表示装置を有するものであれば、例えば、第２種あるいは第３種に分類されるパチンコ遊技機や、一般電役機、又はパチコンと呼ばれる確率設定機能付き弾球遊技機等であっても構わない。さらには、プリペイドカードによって球貸しを行うＣＲ式パチンコ遊技機だけではなく、現金によって球貸しを行うパチンコ遊技機にも適用可能である。すなわち、ＬＣＤ等からなる画像表示装置を有し、識別情報としての図柄を可変表示することが可能な遊技機であれば、どのような形態のものであっても構わない。

図１は、本実施例におけるパチンコ遊技機の正面図であり、主要部材の配置レイアウトを示す。パチンコ遊技機（遊技機）１は、大別して、遊技盤面を構成する遊技盤（ゲージ盤）２と、遊技盤２を支持固定する遊技機用枠（台枠）３と、から構成されている。遊技盤２にはガイドレールによって囲まれた、ほぼ円形状の遊技領域が形成されている。この遊技領域のほぼ中央位置には、各々が識別可能な識別情報として特別図柄を可変表示可能に表示する可変表示装置４が設けられている。この可変表示装置４の下側には、普通可変入賞球装置（始動入賞口）６が配置されている。普通可変入賞球装置６の下側には、特別可変入賞球装置（大入賞口）７が配置されている。また、可変表示装置４の上部には、普通図柄表示器４０が設けられている。

可変表示装置４は、複数の変動表示部により識別情報としての図柄を変動表示するＬＣＤ（Liquid Crystal Display）モジュール等を備えて構成され、例えば、普通可変入賞球装置６に遊技球が入賞することが実行条件となる特図ゲームにおいて、数字、文字、図柄等から構成される３つの表示図柄（特別図柄）の変動表示を開始し、一定時間が経過すると、左、右、中の順で表示図柄を確定する。可変表示装置４には、普通可変入賞球装置６に入った有効入賞球数すなわち始動記憶数を表示する４つの始動記憶表示エリアが設けられていてもよい。

この実施の形態では、図柄番号が偶数である特別図柄を通常大当り図柄とし、図柄番号が奇数である特別図柄を確変大当り図柄とする。すなわち、可変表示装置４による特図ゲームにおいて、特別図柄の可変表示を開始した後、左・中・右の表示領域にて同一の特別図柄が表示結果として導出表示されて確定したときには、パチンコ遊技機１は、大当り遊技状態となる。また、可変表示装置４による特図ゲームにおいて、特別図柄の可変表示を開始した後、左・中・右の表示領域にて同一の確変大当り図柄が表示結果として導出表示されて確定したときには、パチンコ遊技機１は大当り遊技状態の終了に続いて特別遊技状態（確率向上状態）となり、以後、所定条件が成立するまで特図ゲームにおける表示結果が大当り組合せとなる確率が向上する。また、確率向上状態では、普通可変入賞球装置６の開放時間が通常遊技状態よりも長くなるとともに、その開放回数が通常遊技状態のときよりも増加するなど、大当り遊技状態とは異なる遊技者にとって有利な状態となる。なお、通常遊技状態とは、大当り遊技状態や確率向上状態以外の遊技状態のことである。

普通図柄表示器４０は、発光ダイオード（ＬＥＤ）等を備えて構成され、遊技領域に設けられた通過ゲートを遊技球が通過することを始動条件とする普通図ゲームにおいて、点灯、点滅、発色などが制御される。この普通図ゲームにおいて所定の当りパターンで表示が行われると、普通図ゲームにおける表示結果が「当り」となり、普通可変入賞球装置６を構成する電動チューリップの可動翼片を所定時間が経過するまで傾動制御する。

普通可変入賞球装置６は、ソレノイド２１（図３）によって垂直（通常開放）位置と傾動（拡大開放）位置との間で可動制御される一対の可動翼片を有するチューリップ型役物（普通電動役物）を備えて構成される。普通可変入賞球装置６への遊技球の入賞に基づく特別図柄の可変表示は、所定回数（本実施形態では、４回）まで後述する特図保留メモリ１７０（図２２）に記憶される。

特別可変入賞球装置７は、ソレノイド２２（図３）によって入賞領域を開成・閉成制御する開閉板を備える。この開閉板は、通常時には閉成し、普通可変入賞球装置６への遊技球の入賞に基づいて可変表示装置４による特図ゲームが行われた結果、大当り遊技状態となった場合に、ソレノイド２２によって入賞領域を所定期間（例えば、２９秒）あるいは所定個数（例えば、１０個）の入賞球が発生するまで開成（開成サイクル）する状態となるように設定され、その開成している間に遊技領域を落下する遊技球を受け止める。そして、この開成サイクルを例えば最高１６回繰り返すことができるようになっている。特別可変入賞球装置７に入賞した遊技球は、所定の検出部により検出される。入賞球の検出に応答し、後述する主基板１１と払出制御基板１５（図２）とにより、所定数の賞球の払い出しが行われる。

また、遊技盤２の表面には、上記した構成以外にも、ランプを内蔵した風車、アウト口等が設けられている。また、パチンコ遊技機１には、点灯又は点滅する遊技効果ランプ９や効果音を発生するスピーカ８Ｌ、８Ｒが設けられている。

図２は、パチンコ遊技機１の背面図であり、主要基板の配置レイアウトを示す。本実施例におけるパチンコ遊技機１は、主として、電力供給手段として機能する電源基板１０と、主基板１１と、表示制御基板１２と、音声制御基板１３と、ランプ制御基板１４と、払出制御基板１５と、情報端子基板１６と、を備え、それぞれ適所に配設されている。なお、表示制御基板１２、音声制御基板１３及びランプ制御基板１４は、それぞれ独立した基板として、例えば、パチンコ遊技機１の裏面において、１つのボックスに収容された状態で配置されてもよい。さらに、表示制御基板１２、音声制御基板１３及びランプ制御基板１４を、まとめて１つの基板として構成してもよい。

電源基板１０は、パチンコ遊技機１内の各回路に所定の電力を供給するものである。

主基板１１は、メイン側の制御基板であり、パチンコ遊技機１における遊技の進行を制御するための各種回路が搭載されている。主基板１１は、主として、所定位置に配設されたスイッチ等からの信号の入力を行う機能、表示制御基板１２と音声制御基板１３とランプ制御基板１４と払出制御基板１５となどからなるサブ側の制御基板に対して、それぞれ指令情報の一例となる制御コマンドを出力して送信する機能、ホールの管理コンピュータに対して各種情報を出力する機能などを備えている。

主基板１１から表示制御基板１２へ送信される制御コマンドは表示制御コマンドである。図３は、主基板１１における回路構成、及び主基板１１から表示制御基板１２に送信される表示制御コマンドの信号線を示すブロック図である。図３に示すように、この実施の形態では、表示制御コマンドが、表示制御信号ＣＤ０〜ＣＤ７の８本の信号線で主基板１１から表示制御基板１２に対して送出される。また、主基板１１と表示制御基板１２との間には、ストローブ信号を送受するための表示制御ＩＮＴ信号の信号線も配線されている。

主基板１１には、図３に示すように、始動入賞口である普通可変入賞球装置６や、大入賞口である特別可変入賞球装置７、その他の入賞口への遊技球の入賞等を検出するための各入賞口スイッチ７０からの配線も接続されている。さらに、主基板１１には、普通可変入賞球装置６における可動翼片の可動制御や特別可変入賞球装置７における開成・閉成制御を行うためのソレノイド２１、２２への配線が接続されている。

主基板１１は、遊技制御用マイクロプロセッサ１００、スイッチ回路１０９、ソレノイド回路１１０などを搭載して構成される。遊技制御用マイクロプロセッサ１００は、例えば１チップマイクロプロセッサであり、クロック回路１０１、システムリセット手段として機能するリセットコントローラ１０２、乱数回路１０３、ゲーム制御用のプログラム等を記憶するＲＯＭ（Read Only Memory）１０４、ワークメモリとして使用されるＲＡＭ（Random Access Memory）１０５、制御動作を行うＣＰＵ（Central Processing Unit）１０６、ＣＰＵに割込要求信号を送出するＣＴＣ（Counter Timer Circuit）１０７及びＩ／Ｏ（Input/Output）ポート１０８を内蔵している。

クロック回路１０１は、システムクロック信号をＣＰＵ１０６に出力し、このシステムクロック信号を２７（＝１２８）分週して生成した基準クロック信号を乱数回路１０３に出力する。リセットコントローラ１０２は、ローレベルの信号が一定期間入力されたとき、ＣＰＵ１０６及び乱数回路１０３等に所定の初期化信号を出力して、遊技制御用マイクロプロセッサ１００をシステムリセットする。

図４は、乱数回路１０３の構成例を示すブロック図である。図４に示すように、乱数回路１０３は、数値更新手段として機能するカウンタ１２１と、カウント値順列変更回路１２３と、更新範囲規制手段として機能する比較器１２２と、クロック信号生成手段としての機能を含むクロック信号出力回路１２４と、第１のトリガ信号出力回路１２５と、第２のトリガ信号出力回路１２６と、乱数更新方式選択信号出力回路１２７と、数値更新信号出力手段として機能する第１のセレクタ１２８と、数値取込信号出力手段として機能する第２のセレクタ１２９と、乱数回路起動信号出力回路１３０と、乱数値格納手段として機能する乱数値レジスタ（ＲＮＤ）１３１と、から構成されている。乱数回路１０３は、大当りを発生させてパチンコ遊技機１を大当り遊技状態とするか否かを決定する大当り判定用の乱数であるランダムＲを発生する。

カウンタ１２１は、カウント値の更新を指示するカウント値更新信号に応答して、出力するカウント値を、一定の規則に従って、初期値から最終値までの範囲で循環的に更新する。この実施の形態において、カウンタ１２１は、カウント値更新信号が入力される毎に、カウント値を「１」から「４０９５」まで１ずつカウントアップして行く。そして、カウンタ１２１は、カウント値を「４０９５」までカウントアップすると、「１」に戻して再び「４０９５」までカウントアップする。即ち、カウント値は、カウンタ１２１にカウント値更新信号が入力される毎に、「１」→「２」→…→「４０９５」→「１」→…と循環的に更新される。

カウント値順列変更回路１２３は、カウント値の更新順である順列の変更を要求するカウント値順列変更データ「０１ｈ」を格納するカウント値順列変更レジスタ（ＲＣＳ）１３３と、更新規則選択レジスタ（ＲＲＣ）１４１と、更新規則メモリ１４２と、を備える。カウント値順列変更回路１２３は、カウント値順列変更レジスタに数値順列変更データ「０１ｈ」が格納されているとき、カウント値順列変更データ「０１ｈ」が格納されていないときの順列とは異なる順列に変更する。

図５は、更新規則選択レジスタ１４１の構成例を示すブロック図である。図５に示すように、更新規則選択レジスタ１４１は、８ビットレジスタであり、その初期値は、「０（＝００ｈ）」に設定されている。更新規則選択レジスタ１４１は、ビット０〜ビット３が書込可能及び読出可能に、ビット４〜ビット７が書込不能及び読出不能に構成されている。したがって、更新規則選択レジスタ１４１のビット４〜ビット７に値を書き込んでも、その値は無効であり、ビット４〜ビット７から読み出した値は全て「０（＝００００ｂ）」となる。

更新規則選択レジスタ１４１の値（レジスタ値）は、カウント値順列変更レジスタ１３３にカウント値順列変更データ「０１ｈ」が書き込まれたことに応答して、「０（＝００ｈ）」から「１５（＝０Ｆｈ）」まで循環的に更新される。すなわち、カウント値順列変更レジスタ１３３にカウント値順列データ「０１ｈ」が書き込まれる毎に、レジスタ値は、「０」から「１」ずつ加算され、「１５」になると再び「０」に戻る。

図６は、更新規則メモリ１４２の構成例を示すブロック図である。図６に示すように、更新規則メモリ１４２は、カウント値の更新規則と、更新規則選択レジスタ１４１の値と、を対応付けて格納している。更新規則メモリ１４２には、カウンタ１２１の更新規則と同一の更新規則Ａがレジスタ値「０」と対応して格納され、カウンタ１２１の更新規則とは異なる更新規則Ｂ〜Ｐがレジスタ値「１」〜「１５」と対応して格納されている。

図４に示すカウント値順列変更回路１２３は、カウント値順列変更レジスタ１３３にカウント値順列変更データ「０１ｈ」が書き込まれているとき、カウンタ１２１からカウント値の最終値「４０９５」が入力されると、更新されたレジスタ値に基づいて、更新規則メモリ１４２のうちから更新規則を選択して設定することにより、出力するカウント値の更新規則を切り替える。そして、カウント値順列変更回路１２３は、カウンタ１２１からの入力に応答して、この切り替えた更新規則に従って、カウント値を更新して出力する。

このように、カウント値順列変更回路１２３は、カウント値順列変更レジスタ１３３にカウント値順列変更データ「０１ｈ」が書き込まれたことに応答して、更新規則を切り替えることにより、出力するカウント値の順列を変更する。

図７は、カウント値順列変更回路１２３におけるカウント値順列の変更動作の説明図である。図７に示すように、ＣＰＵ１０６により所定のタイミングにカウント値順列変更データ「０１ｈ」がカウント値順列変更レジスタ１３３に書き込まれると、レジスタ値は、１加算され、例えば「０」から「１」に更新される。この後、カウント値順列変更回路１２３は、カウンタ１２１からカウント値の最終値「４０９５」が入力されるまで、更新前のレジスタ値「０」に対応する「更新規則Ａ」に従ってカウント値を更新して出力する。このとき、カウント値順列変更回路１２３から出力されるカウント値の順列は、「１→２→…→４０９５」である。

そして、カウンタ１２１からカウント値の最終値「４０９５」が入力されると、カウント値順列変更回路１２３は、更新規則メモリ１４２から、更新後のレジスタ値「１」に対応する「更新規則Ｂ」を選択して設定する。カウント値順列変更回路１２３は、カウンタ１２１からの入力に応答して、この選択設定した「更新規則Ｂ」に従って、カウント値を更新して出力する。これにより、カウント値順列変更回路１２３から出力されるカウント値の順列は、「１→２→…→４０９５」から「４０９５→４０９４→…→１」に変更される。

この後、後述するようにカウント値順列変更レジスタ１３３は初期化され、カウント値順列変更回路１２３から出力されるカウント値の順列は、「４０９５→４０９４→…→１」のままとなる。

ＣＰＵ１０６によりカウント値順列変更データ「０１ｈ」がカウント値順列変更レジスタ１３３に再度書き込まれると、レジスタ値は「１」から「２」に更新される。そして、カウンタ１２１からカウント値の最終値「４０９５」が入力されると、カウント値順列変更回路１２３は、更新規則メモリ１４２から、レジスタ値「２」に対応する「更新規則Ｃ」を選択して設定する。カウント値順列変更回路１２３は、カウンタ１２１からの入力に応答して、この選択設定した「更新規則Ｃ」に従って、カウント値を更新して出力することにより、カウント値の順列は、さらに変更され、「１→３→…→４０９５→２…→４０９４」となる。

このように、カウント値順列変更レジスタ１３３が初期化された後、カウント値順列データ「０１ｈ」をカウント値順列レジスタ１３３に再度書き込むことにより、変更したカウント値の順列をさらに変更することができる。

図８は、カウント値順列変更レジスタ１２３の構成例を示す図である。図８に示すように、カウント値順列変更レジスタ１３３は、読出可能な８ビットレジスタであり、その初期値は、「０（＝００ｈ）」に設定されている。また、カウント値順列変更レジスタ１２３は、ビット０のみが書込可能及び書込可能に構成され、したがって、ビット１〜ビット７に値を書き込んでも、その値は無効であり、ビット１〜ビット７から読み出した値は全て「０（＝０００００００ｂ）」となる。

なお、カウント値順列変更回路１２３が、切り替えた更新規則に従ってカウント値の更新動作を開始したことに応答して、ＣＰＵ１０６は、カウント値順列変更データ「０１ｈ」が書き込まれたカウント値順列変更レジスタ１３３を初期化して格納されている値を初期値である「０（＝００ｈ）」に戻す。

比較器１２２は、ランダムＲの最大値（乱数最大値）を指定する乱数最大値設定データを格納する乱数最大値設定レジスタ（ＲＭＸ）１３２を備える。比較器１２２は、乱数最大値設定レジスタ１３２に格納されている乱数最大値設定データに応じて、カウンタ１２１によるカウント値の更新範囲を規制する。この実施の形態において、カウンタ１２１から入力されたカウント値と乱数最大値設定レジスタ１３２に格納されている乱数最大値設定データ（例えば「００ＦＦｈ」）により指定される乱数最大値（例えば「２５５」）とを比較し、入力されたカウント値が乱数最大値以下のとき、入力されたカウント値を乱数値レジスタ１３１に出力し、入力されたカウント値が乱数最大値より大きいとき、カウント値更新信号をカウンタ１２１に出力する。

図９は、カウンタ１２１及び比較器１２２におけるカウント値の更新動作の説明図である。なお、図９では、カウント値順列変更回路１２３において更新規則Ａが選択され、乱数最大値を「２５５」と設定した場合を例に説明する。

入力されるカウント値が「１」から「２５５」までのとき、比較器１２２は、この入力されたカウント値をそのまま乱数値レジスタ１３１に出力する。そして、入力されるカウント値が乱数最大値「２５５」より大きい値「２５６」になると、比較器１２２は、カウンタ１２１にカウント値更新信号を出力してカウント値を「２５７」に更新させる。このような動作を繰り返すことにより、比較器１２２は、入力されるカウント値をカウンタ１２１により「２５６」から「４０９５」まで連続的にカウントアップさせ、その後、カウント値を「１」に戻させる。なお、このときの比較器１２２から出力されるカウント値は、「２５５」のままである。そして、比較器１２２は、カウント値「１」が入力されると、この入力されたカウント値「１」をそのまま乱数値レジスタ１３１に出力する。

上記説明したカウンタ１２１及び比較器１２２におけるカウント値の更新動作により、乱数最大値設定レジスタ１３２に格納されている乱数最大値以下のカウント値のみを乱数値レジスタ１３１に出力することができるため、乱数回路１０３は、乱数最大値設定レジスタ１３２に格納した乱数最大値「２５５」を上限としたランダムＲを発生することができる。

図１０は、乱数最大値設定レジスタ１３２の構成例を示すブロック図である。図１０に示すように、乱数最大値設定レジスタ１３２は、１６ビットレジスタであり、その初期値は、「４０９５（＝０ＦＦＦｈ）」に設定されている。乱数最大値設定レジスタ１３２は、ビット０〜ビット１１が書込可能及び読出可能に、ビット１２〜ビット１５が書込不能及び読出不能に構成されている。したがって、乱数最大値設定レジスタ１３２のビット１２〜ビット１５に値を書き込んでも、その値は無効であり、ビット１２〜ビット１５から読み出した値は全て「０（＝００００ｂ）」となる。

また、乱数最大値設定レジスタ１３２に下限値「４」より小さい値を指定する乱数最大値設定データ「００００ｈ」〜「０００３ｈ」が書き込まれた場合、乱数最大値設定レジスタ１３２には、ＣＰＵ１０６により、初期値「４０９５」を指定する乱数最大値設定データ「０ＦＦＦｈ」が格納される。即ち、乱数最大値設定レジスタ１３２に設定可能な乱数最大値は、「４」から「４０９５」までである。なお、ＣＰＵ１０６は、リセットコントローラ１０２により遊技制御用マイクロプロセッサ１００がシステムリセットされるまで、乱数最大値設定データが書き込まれた乱数最大値設定レジスタ１３２を書込不能に制御する。

図４に示すクロック信号出力回路１２４は、第１及び第２のセレクタ１２８，１２９に出力するクロック信号の周期を指定する周期設定データを格納する周期設定レジスタ（ＲＰＳ）１３４を備える。クロック信号出力回路１２４は、周期設定レジスタ１３４に格納されている周期設定データに基づいて、乱数回路１０３外部のクロック回路１０１から入力される基準クロック信号を分週して、乱数回路１０３内部で用いるクロック信号（内部クロック信号）を生成し、この生成した内部クロック信号を第１及び第２のセレクタ１２８，１２９に出力する。

例えば、周期設定レジスタ１３４に書き込まれた周期設定データが「０Ｆｈ（＝１６）」の場合、クロック信号出力回路１２４は、クロック回路１０１から入力される基準クロック信号を１６分週して内部クロック信号を生成する。この生成された内部クロック信号の周期は、「システムクロック信号の周期×１２８×１６」となる。

図１１は、周期設定レジスタ１３４の構成例を示すブロック図である。図１１に示すように、周期設定レジスタ１３４は、書込可能及び読出可能な８ビットレジスタであり、その初期値は、「２５６（＝ＦＦｈ）」に設定されている。

また、周期設定レジスタ１３４に下限値「７」より小さい値を指定する周期設定データ「００ｈ」〜「０６ｈ」が書き込まれた場合、ＣＰＵ１０６は、周期設定レジスタ１３４に下限値「７」を指定する周期設定データ「０７ｈ」を格納する。即ち、周期設定レジスタ１３４に設定可能な周期は、「システムクロック信号の周期×１２８×７」から「システムクロック信号の周期×１２８×２５６」までである。なお、ＣＰＵ１０６は、リセットコントローラ１０２により遊技制御用マイクロプロセッサ１００がシステムリセットされるまで、周期設定データが書き込まれた周期設定レジスタ１３４を書込不能に制御する。

図４に示す第１のトリガ信号出力回路１２５は、カウント値の更新を要求するカウント値更新データ「０１ｈ」を格納するカウント値更新レジスタ（ＲＧＮ）１３５を備える。第１のトリガ信号出力回路１２５は、カウント値更新レジスタ１３５にカウント値更新データ「０１ｈ」が書き込まれたことに応答して、第１のトリガ信号を第１のセレクタ１２８に出力する。

図１２は、カウント値更新レジスタ１３５の構成例を示すブロック図である。図１２に示すように、カウント値更新レジスタ１３５は、読出不能な８ビットレジスタであり、その初期値は、「０（＝００ｈ）」に設定されている。また、カウント値更新レジスタ１３５は、ビット０のみが書込可能に構成され、ビット１〜ビット７に値を書き込んでも、その値は無効である。

図４に示す第２のトリガ信号出力回路１２６は、カウント値の取込を要求するカウント値取込データ「０１ｈ」を格納するカウント値取込レジスタ（ＲＬＴ）１３６を備える。第２のトリガ信号出力回路１２６は、カウント値取込レジスタ１３６にカウント値取込データ「０１ｈ」が書き込まれたことに応答して、第２のトリガ信号を第２のセレクタ１２９に出力する。

図１３は、カウント値取込レジスタ１３６の構成例を示すブロック図である。図１３に示すように、カウント値取込レジスタ１３６は、読出不能な８ビットレジスタであり、その初期値は、「０（＝００ｈ）」に設定されている。また、カウント値取込レジスタ１３６は、ビット０のみが書込可能に構成され、ビット１〜ビット７に値を書き込んでも、その値は無効である。

図４に示す乱数更新方式選択信号出力回路１２７は、ランダムＲの値を更新する方式である第１及び第２の乱数更新方式のうちから選択された乱数更新方式を指定する乱数更新方式選択データを格納する乱数更新方式選択レジスタ（ＲＴＳ）１３７を備える。乱数更新方式選択信号出力回路１２７は、乱数更新方式選択レジスタ１３７に乱数更新方式選択データが書き込まれたことに応答して、この書き込まれた乱数更新方式選択データにより指定される乱数更新方式に対応する乱数更新方式選択信号を第１及び第２のセレクタ１２８，１２９に出力する。

図１４（Ａ）は、乱数更新方式選択レジスタ１３７の構成例を示すブロック図である。図１４（Ａ）に示すように、乱数更新方式選択レジスタ１３７は、８ビットレジスタであり、その初期値は、「００ｈ」に設定されている。乱数更新方式選択レジスタ１３７は、ビット０〜ビット１が書込可能及び読出可能に、ビット２〜ビット７が書込不能及び読出不能に構成されている。したがって、乱数更新方式選択レジスタ１３７のビット２〜ビット７に値を書き込んでも、その値は無効であり、ビット２〜ビット７から読み出した値は全て「０（＝００００００ｂ）」となる。

図１４（Ｂ）は、乱数更新方式選択レジスタ１３７に書き込まれる乱数更新方式選択データの一例の説明図である。図１４（Ｂ）に示すように、乱数更新方式選択データは、２ビットのデータから構成され、「０１ｂ」は、第１の乱数更新方式を指定するデータであり、「１０ｂ」は、第２の乱数更新方式を指定するデータである。乱数更新方式選択データ「００ｂ」又は「１１ｂ」が乱数更新方式選択レジスタ１３７に書き込まれた場合、乱数回路１０３は起動不能となる。

図４に示す第１のセレクタ１２８は、乱数更新方式選択信号出力回路１２７から第１の乱数更新方式に対応する乱数更新方式選択信号（第１の乱数更新方式選択信号）が入力されたとき、第１のトリガ信号出力回路１２５から出力される第１のトリガ信号に応答して、カウント値更新信号をカウンタ１２１に出力する。一方、第１のセレクタ１２８は、乱数更新方式選択信号出力回路１２７から第２の乱数更新方式に対応する乱数更新方式選択信号（第２の乱数更新方式選択信号）が入力されたとき、クロック信号出力回路１２４から出力される内部クロック信号に応答して、カウント値更新信号をカウンタ１２１に出力する。

第２のセレクタ１２９は、乱数更新方式選択信号出力回路１２７から第１の乱数更新方式選択信号が入力されたとき、クロック信号出力回路１２４から出力される内部クロック信号に応答して、カウント値の取込を指示するカウント値取込信号を乱数値レジスタ１３１に出力する。一方、第２のセレクタ１２９は、乱数更新方式選択信号出力回路１２７から第２の乱数更新方式選択信号が入力されたとき、クロック信号出力回路１２４から出力される内部クロック信号に応答して、カウント値取込信号を乱数値レジスタ１３１に出力する。

乱数値レジスタ１３１は、後述するステップＳ１２２の入賞処理において抽出されるランダムＲの値を格納する。乱数値レジスタ１３１は、第２のセレクタ１２９から出力されるカウント値取込信号を応答して、カウンタ１２１からカウント値順列変更回路１２３及び比較器１２２を介して出力されるカウント値をランダムＲの値として格納することにより、ランダムＲの値を更新する。

図１５は、乱数値レジスタ１３１の構成例を示すブロック図である。図１５に示すように、乱数値レジスタ１３１は、書込不能な１６ビットレジスタであり、その初期値は、「０００１ｈ」に設定されている。乱数値レジスタ１３１は、ビット０〜ビット１１が読出可能に、ビット１２〜ビット１５が読出不能に構成されている。したがって、乱数値レジスタ１３１のビット１２〜ビット１５から読み出した値は全て「０（＝００００ｂ）」となる。

図４に示す乱数回路起動信号出力回路１３０は、乱数回路１０３の起動を要求する乱数回路起動データ「８０ｈ」を格納する乱数回路起動レジスタ（ＲＳＴ）１４０を備える。乱数回路起動信号出力回路１３０は、乱数回路起動レジスタ１４０に乱数回路起動データ「８０ｈ」が書き込まれたことに応答して、所定の乱数回路起動信号を出力し、カウンタ１２１とクロック信号出力回路１２４とをオンして、カウンタ１２１によるカウント値の更新動作とクロック信号出力回路１２４による内部クロック信号の出力動作とを開始させることにより、乱数回路１０３を起動させる。

図１６は、乱数回路起動レジスタ１４０の構成例を示すブロック図である。図１６に示すように、乱数回路起動レジスタ１４０は、１６ビットレジスタであり、その初期値は、「００ｈ」に設定されている。乱数回路起動レジスタ１４０は、ビット７のみが読出可能及び読出可能に構成され、ビット０〜ビット６に値を書き込んでも、その値は無効であり、ビット０〜ビット６から読み出した値は全て「０（＝００００ｂ）」となる。

図１７は、図３に示す遊技制御用マイクロプロセッサ１００におけるアドレスマップの一例を示す図である。図１７に示すように、００００ｈ番地〜１ＦＦＦｈ番地の領域は、ＲＯＭ１０４に割り当てられ、７Ｅ００ｈ番地〜７ＦＦＦｈ番地の領域は、ＲＡＭ１０５に割り当てられ、ＦＤ００ｈ番地〜ＦＥ００ｈ番地の領域は、乱数最大値設定レジスタ１３２等の内蔵レジスタに割り当てられている。

ＲＯＭ１０４における００００ｈ番地〜１Ｆ７Ｆｈ番地の領域のユーザプログラムエリアには、ユーザにより予め作成されたプログラム（ユーザプログラム）１５０が記憶され、１Ｆ８０ｈ番地〜１ＦＦＦｈ番地の領域のユーザプログラム管理エリアには、ＣＰＵ１０６がユーザプログラム１５０を実行するために必要となるデータ（ユーザプログラム実行データ）が記憶されている。また、ＲＡＭ１０５における７Ｅ００ｈ番地〜７ＥＦＦｈ番地の領域は、使用されておらず、７ＥＦＦｈ番地〜７ＦＦＦｈ番地は、ワークエリアとして使用されている。

図１８は、ユーザプログラム１５０の構成例を示す図である。この実施の形態において、ユーザプログラム１５０は、図１８に示すように、複数種類のプログラムモジュールから構成される乱数回路設定プログラム１５１と、表示結果決定プログラム１５２と、カウント値順列変更プログラム１５４と、を含んで構成されている。

乱数回路設定プログラム１５１は、乱数回路１０３にランダムＲの値を更新するための設定を行う乱数回路設定処理を実行するためのプログラムであり、ＣＰＵ１０６は、この乱数回路設定プログラム１５１を実行することにより、乱数回路設定手段として機能する。

図１９は、乱数回路設定プログラム１５１の構成例を示す図である。図１９に示すように、乱数回路設定プログラム１５１は、前述した複数種類のプログラムモジュールとして、乱数最大値設定モジュール１５１ａと、乱数更新方式選択モジュール１５１ｂと、周期設定モジュール１５１ｃと、乱数回路起動モジュール１５１ｄと、を含んで構成されている。

乱数最大値設定モジュール１５１ａは、ユーザにより予め設定されたランダムＲの最大値を乱数回路１０３に設定するためのプログラムモジュールである。ＣＰＵ１０６は、この乱数最大値設定モジュール１５１ａを実行して、ユーザにより予め設定されたランダムＲの最大値を指定する乱数最大値設定データを書き込むことにより、この予め設定されたランダムＲの最大値を乱数回路１０３に設定する。例えば、ユーザにより予め設定されたランダムＲの最大値が「２５５」の場合、ＣＰＵ１０６は、乱数最大値設定レジスタ１３２に乱数最大値設定データ「００ＦＦｈ」を書き込んで、ランダムＲの最大値「２５５」を乱数回路１０３に設定する。

乱数更新方式選択モジュール１５１ｂは、ユーザが第１及び第２の乱数更新方式のうちから選択した乱数更新方式を乱数回路１０３に設定するためのプログラムモジュールである。ＣＰＵ１０６は、この乱数更新方式選択モジュール１５１ｂを実行して、ユーザが選択した乱数更新方式を指定する乱数更新方式選択データ「０１ｂ」又は「１０ｂ」を乱数更新方式選択レジスタ１３７に書き込むことにより、この選択した乱数更新方式を乱数回路１０３に設定する。これにより、遊技制御用マイクロプロセッサ１００は、乱数回路１０３に設定する乱数更新方式を第１及び前記第２の乱数更新方式のうちから選択する機能を発揮することができる。この実施の形態において、ＣＰＵ１０６は、乱数更新方式選択レジスタ１３７に乱数更新方式選択データ「１０ｂ」を書き込んで、第２の乱数更新方式を乱数回路１０３に設定する。

周期設定モジュール１５１ｃは、ユーザにより予め設定された内部クロック信号の周期を乱数回路１０３に設定するためのプログラムモジュールである。ＣＰＵ１０６は、この周期設定モジュール１５１ｃを実行して、ユーザにより予め設定された内部クロック信号の周期を指定する周期設定データを周期設定レジスタ１３４に書き込むことにより、この予め設定された内部クロック信号の周期を乱数回路１０３に設定する。例えば、ユーザにより予め設定された内部クロック信号の周期が「システムクロック信号の周期×１２８×１６」の場合、ＣＰＵ１０６は、周期設定レジスタ１３４に周期設定データ「０Ｆｈ」を書き込んで、内部クロック信号の周期「システムクロック信号の周期×１２８×１６」を乱数回路１０３に設定する。

乱数回路起動モジュール１５１ｄは、乱数回路１０３を起動させるためのプログラムモジュールである。ＣＰＵ１０６は、この乱数回路起動モジュール１５１ｄを実行して、乱数回路起動データ「８０ｈ」を乱数回路起動レジスタ１４０に書き込むことにより、乱数回路１０３を起動させる。

表示結果決定プログラム１５２は、特図ゲームにおける表示結果を大当りとするか否かを決定するためのプログラムであり、ＣＰＵ１０６は、この表示結果決定プログラム１５２を実行することにより、表示結果決定手段として機能する。

ＣＰＵ１０６は、遊技球が普通可変入賞球装置６に入賞して特別図柄の可変表示（特図ゲーム）を実行するための条件（実行条件）が成立したことに応じて、この表示結果決定プログラム１５２を実行することにより、乱数値レジスタ１３１に格納されているランダムＲの値を更新させ、乱数値レジスタ１３１からこの更新させたランダムＲの値を読み出して、可変表示装置４による特図ゲームの表示結果を大当りとするか否かを決定する。

図２０は、第１の乱数更新方式が選択されているときのＣＰＵ１０６によるランダムＲの値の更新動作の説明図である。図２０に示すように、第１の乱数更新方式が選択されているとき、ＣＰＵ１０６は、カウント値更新データ「０１ｈ」をカウント値更新レジスタ１３５に書き込むことにより、乱数値レジスタ１３１に格納されているランダムＲの値を更新させる。そして、乱数値レジスタ１３１からこの更新させたランダムＲの値（例えば「２」）を読み出す。乱数値レジスタ１３１に格納されているランダムＲの値をさらに更新させる場合は、前回のランダムＲの値を更新したときからクロック回路１０１により出力されるシステムクロック信号の周期以上の間隔をあけて、カウント値更新レジスタ１３５にカウント値更新データ「０１ｈ」を書き込まなければならない。これは、更新させたランダムＲの値を乱数値レジスタ１３１から読み出す時間を確保するためである。

図２１は、第２の乱数更新方式が選択されているときのＣＰＵ１０６によるランダムＲの値の更新動作の説明図である。図２１に示すように、第２の乱数更新方式が選択されているとき、ＣＰＵ１０６は、カウント値取込データ「０１ｈ」をカウント値取込レジスタ１３６に書き込むことにより、カウンタ１２１から出力されるカウント値（例えば「２」）を乱数値レジスタ１３１に取り込ませて、乱数値レジスタ１３１に格納されているランダムＲの値を更新させる。そして、乱数値レジスタ１３１からこの更新させたランダムＲの値「２」を読み出す。

なお、ＣＰＵ１０６がカウント値取込データ「０１ｈ」をカウント値取込レジスタ１３６に書き込まなければ、カウンタ１２１から出力されるカウント値が更新されていても、乱数値レジスタ１３１に格納されている乱数値は更新されない。例えば、ＣＰＵ１０６がカウント値取込データ「０１ｈ」をカウント値取込レジスタ１３６に書き込み、カウンタ１２１から出力されるカウント値「３」を乱数値レジスタ１３１に取り込ませて、乱数値レジスタ１３１に格納されているランダムＲの値「３」を更新させた場合、その後、ＣＰＵ１０６がカウント値取込データ「０１ｈ」をカウント値取込レジスタ１３６に書き込まなければ、カウンタ１２１から出力されるカウント値が「３」から「４」や「５」に更新されていても、乱数値レジスタ１３１に格納されている乱数値は更新されず、乱数値レジスタ１３１から読み出される乱数値は「３」のままとなる。

カウント値順列変更プログラム１５４は、カウント値順列変更レジスタ１３３にカウント値順列変更データ「０１ｈ」を書き込んで、乱数値レジスタ１３１に格納されているカウント値の順列を変更するカウント値順列変更処理を実行するためのプログラムであり、ＣＰＵ１０６は、このカウント値順列変更プログラム１５４を実行することにより、数値データ順列変更手段として機能する。ＣＰＵ１０６は、このカウント値順列更新プログラム１５４を実行して、カウント値順列変更レジスタ１３３にカウント値順列変更データ「０１ｈ」を書き込むことにより、カウント値順列変更回路１２３から出力され、乱数値レジスタ１３１に入力されるカウント値の順列を変更させる。

また、図３に示す遊技制御用マイクロプロセッサ１００は、図２２に示すように、特図保留メモリ１７０と、大当り判定テーブルメモリ１７１と、フラグメモリ１７２と、を備えている。

特図保留メモリ１７０は、遊技球が普通可変入賞球装置６に入賞して特別図柄の可変表示（特図ゲーム）を実行するための条件（実行条件）が成立したが、従前の可変表示を実行中である等の理由のために可変表示を実際に開始するための条件（開始条件）が成立していない保留状態を記憶するためのメモリである。特図保留メモリ１７０は、４つのエントリを備え、各エントリには、普通可変入賞球装置６への入賞順に、保留番号と、その入賞に応じて乱数値レジスタ１３１から読み出したランダムＲの値とが対応付けて格納される。主基板１１から表示制御基板１２へ特別図柄確定コマンドが送出されて特別図柄の可変表示が１回終了したり、大当り遊技状態が終了したりするごとに、最上位の情報に基づいた可変表示の開始条件が成立し、最上位の情報に基づいた可変表示が実行される。このとき、第２位以下の登録情報が１位ずつ繰り上がる。また、特別図柄の可変表示中等に遊技球が普通可変入賞球装置６に新たに入賞した場合には、その入賞に基づいて乱数値レジスタ１３１から読み出されたランダムＲの値が最上位の空エントリに登録される。

図２２に示す大当り判定テーブルメモリ１７１は、ＣＰＵ１０６が特図ゲームにおける表示結果を大当りとするか否かを判定するために設定される複数の大当り判定テーブルを記憶する。具体的には、大当り判定テーブルメモリ１７１は、図２３（Ａ）に示す通常時大当り判定テーブル１７１ａ、図２３（Ｂ）に示す確変時大当り判定テーブル１７１ｂを格納する。

図２３（Ａ）に示す通常時大当り判定テーブル１７１ａと、図２３（Ｂ）に示す確変時大当り判定テーブル１７１ｂと、は、可変表示装置４による特図ゲームの表示結果を大当りとするか否かを判定するためのテーブルである。各大当り判定テーブル１７１ａ、１７１ｂでは、ランダムＲの値と特図ゲームの表示結果を示す設定データとが対応付けて格納されている。そして、確変時大当り判定テーブル１７１ｂでは、通常時大当り判定テーブル１７１ａに比べてより多くのランダムＲの値が、「大当り」の表示結果と対応付けられている。すなわち、確変時大当り判定テーブル１７１ｂを用いて特図ゲームの表示結果を決定することで、通常遊技状態のときよりも大当り遊技状態となる確率が高い確率向上状態とすることができる。

図２２に示すフラグメモリ１７２は、パチンコ遊技機１において遊技の進行を制御するために用いられる各種のフラグが設定される。例えば、フラグメモリ１７２には、特別図柄プロセスフラグ、普通図柄プロセスフラグ、大当り状態フラグ、入力状態フラグ、タイマ割込フラグなどが設けられている。

特別図柄プロセスフラグは、後述する特別図柄プロセス処理（図２７）において、どの処理を選択・実行すべきかを指示する。普通図柄プロセスフラグは、普通図柄表示器４０の表示状態を所定の順序で制御するために、所定の普通図柄プロセス処理においてどの処理を選択・実行すべきかを指示する。大当り状態フラグは、可変表示装置４による特図ゲームの表示結果が大当りとなるときにオン状態にセットされ、大当り遊技状態が終了するときにクリアされてオフ状態となる。

入力状態フラグは、Ｉ／Ｏポート１０８に入力される各種信号の状態や各入賞口スイッチ７０から入力される検出信号の状態等に応じて各々セットあるいはクリアさせる複数ビットからなるフラグである。タイマ割込フラグは、所定時間が経過してタイマ割込みが発生するごとにオン状態にセットされる。

図３に示すスイッチ回路１０９は、各入賞口スイッチ７０からの検出信号を取り込んで、遊技制御用マイクロプロセッサ１００に伝達する。ソレノイド回路１１０は、遊技制御用マイクロプロセッサ１００からの指令に従って各ソレノイド２１、２２を駆動する。ソレノイド２１は、リンク機構を介して普通可変入賞球装置６の可動翼片に連結されている。ソレノイド２２は、リンク機構を介して特別可変入賞球装置７の開閉板に連結されている。

表示制御基板１２は、主基板１１から受信した制御コマンドに従って演出制御を行うためのものである。具体的には、表示制御基板１２は、可変表示装置４の表示制御や、遊技効果ランプ９及び普通図柄表示器４０の点灯制御を行う。

音声制御基板１３、ランプ制御基板１４は、主基板１１から送信される制御コマンドに基づいて、音声出力制御、ランプ出力制御を、それぞれ主基板１１とは独立して実行するサブ側の制御基板である。払出制御基板１５は、遊技球の貸出や賞球等の払出制御を行うものである。情報端子基板１６は、各種の遊技関連情報を外部に出力するためのものである。

図２４は、遊技制御用マイクロプロセッサ１００にてＣＰＵ１０６が実行する遊技制御メイン処理のフローチャートである。パチンコ遊技機１に対する電源が投入されると、遊技制御メイン処理が開始され、まず、ＣＰＵ１０６は、割込禁止に設定し（ステップＳ１）、続いて、割込モードをモード２に設定する（ステップＳ２）。

この後、ＣＰＵ１０６は、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、遊技制御用マイクロプロセッサ１００の主基板１１の内蔵デバイスであるＣＴＣ１０７などのレジスタ設定を行う（ステップＳ４）。例えば、ＣＴＣ１０７に対して、割込ベクタを設定する。

ステップＳ４に続いて、ＣＰＵ１０６は、例えばＲＡＭ１０５に設けられたバックアップフラグ領域をチェックするなどして（ステップＳ５）、前回の電源断時にＲＡＭ１０５の全部又は一部について所定のデータ保護処理によるバックアップがなされたか否かを判別する（ステップＳ６）。パチンコ遊技機１では、不測の電源断が生じたときに、ＲＡＭ１０５に記憶されたデータの全部又は一部を保護するためのデータ保護処理が行われる。このようなデータ保護処理が行われていた場合には、バックアップありと判別される。

ステップＳ６にてバックアップありと判別したとき（ステップＳ６；Ｙｅｓ）、ＣＰＵ１０６は、バックアップデータのチェックとしてパリティチェックを行い、チェック結果が正常であるか否かを判別する（ステップＳ７）。チェック結果が正常であれば（ステップＳ７；Ｙｅｓ）、主基板１１の内部状態とサブ側の各制御基板（表示制御基板１２、音声制御基板１３、ランプ制御基板１４、及び払出制御基板１５）の制御状態を電源断時の状態に戻すための遊技状態復旧処理を実行する（ステップＳ８）。その後、ステップＳ１０に進む。

ステップＳ６にてバックアップなしと判別したときや（ステップＳ６；Ｎｏ）、ステップＳ７にてチェック結果が正常ではなかったとき（ステップＳ７；Ｎｏ）、ＣＰＵ１０６は、ＲＡＭ１０５のクリアや、所定の作業領域に対する初期設定などの初期化処理を行う（ステップＳ９）。

続いて、ＣＰＵ１０６は、乱数回路設定プログラム１５１を実行して、乱数回路設定処理を行う（ステップＳ１０）。この乱数回路設定処理では、乱数回路１０３にランダムＲの値を更新するための設定が行われる。

図２５は、ステップＳ１０の乱数回路設定処理を示すフローチャートである。この乱数回路設定処理において、ＣＰＵ１０６は、まず、乱数回路設定プログラム１５１に含まれる乱数最大値設定モジュール１５１ａを実行して、ユーザにより予め設定された乱数最大値を指定する乱数最大値設定データを乱数最大値設定レジスタ１３２に書き込むことにより、この予め設定されたランダムＲの最大値を乱数回路１０３に設定する（ステップＳ２１）。

次に、ＣＰＵ１０６は、乱数回路設定プログラム１５１に含まれる乱数更新方式選択モジュール１５１ｂを実行して、乱数更新方式選択データ「１０ｂ」を乱数更新方式選択レジスタ１３７に書き込むことにより、第２の乱数更新方式を乱数回路１０３に設定する（ステップＳ２２）。

続いて、ＣＰＵ１０６は、乱数回路設定プログラム１５１に含まれる周期設定モジュール１５１ｃを実行して、ユーザにより予め設定された内部クロック信号の周期を指定する周期設定データを周期設定レジスタ１３４に書き込むことにより、この予め設定された内部クロック信号の周期を乱数回路１０３に設定する（ステップＳ２３）。

この後、ＣＰＵ１０６は、乱数回路設定プログラム１５１に含まれる乱数回路起動モジュール１５１ｄを実行して、乱数回路起動データ「８０ｈ」を乱数回路起動レジスタ１４０に書き込むことにより、乱数回路１０３を起動させる（ステップＳ２４）。

ステップＳ１０の乱数回路設定処理に続いて、ＣＰＵ１０６は、ＣＴＣ１０７によるタイマ割込みのための設定を行う（ステップＳ１１）。具体的には、ＣＴＣ１０７に対して、ＣＴＣ１０７が備える複数のチャネルのうちの１つ（具体的には、第０チャネルから第３チャネルのうちの第３チャネル）に割込許可を与えてタイマモードで動作させるとともに、当該チャネルのカウント初期値を指定する。これにより、以後、所定時間（例えば２ミリ秒）ごとにＣＴＣ１０７から割込要求信号がＣＰＵ１０６へ送出され、ＣＰＵ１０６は定期的にタイマ割込処理を実行することができる。

この後、ＣＰＵ１０６は、ＣＴＣ１０７からの割込要求信号によるタイマ割込が発生したか否かを監視するためのループ処理に移行する。このループ処理では、割込禁止に設定した後（ステップＳ１２）、表示用乱数更新処理（ステップＳ１３）が実行され、表示用乱数更新処理が完了すると、割込許可に設定する（ステップＳ１４）。

図２４に示す遊技制御メイン処理を実行したＣＰＵ１０６は、ＣＴＣ１０７からの割込要求信号を受信して割込要求を受け付けると、図２６に示す遊技制御割込処理の実行を開始する。

遊技制御割込処理を開始すると、ＣＰＵ１０６は、所定の電源断処理を実行することにより、電源基板１０から供給される電力が低下したときなどに所定のデータ保護処理等を実行可能とする（ステップＳ１０１）。続いて、所定のスイッチ処理を実行することにより、各入賞口スイッチ７０から入力される検出信号の状態を判定する（ステップＳ１０２）。

次に、ＣＰＵ１０６は、表示用乱数更新処理（ステップＳ１０３）を実行する。続いて、ＣＰＵ１０６は、カウント値順列変更プログラム１５４を実行して、カウント値順列変更処理を行う（ステップＳ１０４）。このカウント値順列更新処理において、ＣＰＵ１０６は、カウント値順列変更レジスタ１３３にカウント値順列変更データ「０１ｈ」を書き込むことにより、乱数値レジスタ１３１に入力されるカウント値の順列を変更させる。

そして、特別図柄プロセス処理を実行する（ステップＳ１０５）。特別図柄プロセス処理では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選択されて実行される。特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。

また、ＣＰＵ１０６は、普通図柄プロセス処理を実行する（ステップＳ１０６）。普通図柄プロセス処理では、普通図柄表示器４０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選択されて実行される。普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。さらに、特別図柄コマンド制御処理（ステップＳ１０７）と、普通図柄コマンド制御処理（ステップＳ１０８）と、を順次実行する。これにより、ＣＰＵ１０６は、主基板１１から表示制御基板１２に対して表示制御コマンドを送ることにより、可変表示装置４の表示制御や普通図柄表示器４０の点灯制御を指示する。

続いて、ＣＰＵ１０６は、所定の情報出力処理を実行することにより、各種出力データをＩ／Ｏポート１０８に含まれる各出力ポートに出力する（ステップＳ１０９）。この情報出力処理では、主基板１１から情報端子基板１６に、大当り情報、始動情報、確率可変情報などをホール管理用コンピュータに対して出力する指令の送出も行われる。

また、ＣＰＵ１０６は、所定の賞球処理を実行することにより、各入賞口スイッチ７０から入力された検出信号に基づく賞球数の設定などを行い、払出制御基板１５に対して払出制御コマンドを出力可能とする（ステップＳ１１０）。さらに、ＣＰＵ１０６は、所定のソレノイド出力処理を実行することにより、所定の条件が成立したときに普通可変入賞球装置６における可動翼片や特別可変入賞球装置７における開閉板の開閉駆動を行う（ステップＳ１１１）。

図２７は、ステップＳ１０５にて実行される特別図柄プロセス処理を示すフローチャートである。特別図柄プロセス処理を開始すると、ＣＰＵ１０６は、まず、表示結果決定プログラム１５２を実行して、遊技球が普通可変入賞球装置６に入賞したか否かを、各入賞口スイッチ７０に含まれる始動球検出スイッチから入力される検出信号や、フラグメモリ１７２に設けられた入力状態フラグなどをチェックすることにより、判別する（ステップＳ１２１）。遊技球が入賞して始動球検出スイッチからの検出信号がオン状態となった場合（ステップＳ１２１；Ｙｅｓ）、入賞処理を実行し（ステップＳ１２２）、遊技球が入賞していない場合（ステップＳ１２１；Ｎｏ）、入賞処理をスキップする。

図２８は、ステップＳ１２２の入賞処理を示すフローチャートである。この入賞処理において、ＣＰＵ１０６は、まず、特図保留メモリ１７０が記憶している始動入賞記憶数が最大値の「４」であるか否かを判別する（ステップＳ１４１）。ここで、特図保留メモリ１７０において、始動入賞記憶番号「４」に対応したランダムＲの値が記憶されている場合には、始動入賞記憶数が「４」であると判別される。

始動入賞記憶数が「４」であるときには（ステップＳ１４１；Ｙｅｓ）、今回の入賞による始動検出は無効として、そのまま入賞処理が終了する。一方、始動入賞記憶数が「４」未満であるときには（ステップＳ１４１；Ｎｏ）、カウント値取込データ「０１ｈ」をカウント値取込レジスタ１３６に書き込んで、乱数値レジスタ１３１に格納されているランダムＲの値を更新させる（ステップＳ１４２）。

続いて、ＣＰＵ１０６は、乱数値レジスタ１３１からこの更新させたランダムＲの値を読み出し（ステップＳ１４３）、この読み出したランダムＲの値を、例えばＲＡＭ１０５に設けられた所定のバッファ領域に格納した後（ステップＳ１４４）、始動入賞記憶数を「１」加算する（ステップＳ１４５）。そして、ＣＰＵ１０６は、所定のバッファ領域に格納したランダムＲの値を特図保留メモリ１７０の空エントリの先頭にセットする（ステップＳ１４６）。

この後、ＣＰＵ１０６は、フラグメモリ１７２に格納されている特別図柄プロセスフラグの値に基づいて、図２７に示すステップＳ１３０〜Ｓ１３８の９個の処理のいずれかを選択する。以下に、ステップＳ１３０〜Ｓ１３８の各処理について説明する。

ステップＳ１３０の特別図柄通常処理は、特別図柄プロセスフラグの値が初期値「０」のときに実行される処理である。この処理において、ＣＰＵ１０６は、特図保留メモリ１７０が記憶している保留記憶数が「０」であるか否かを判別する。ここで、特図保留メモリ１７０において、保留番号「１」に対応したランダムＲ１の値等の各種データが記憶されていない場合には、保留記憶数が「０」であると判別される。保留記憶数が「０」であれば、表示制御基板１２を介して可変表示装置４上にデモンストレーション画面を表示するなどして、特別図柄通常処理を終了する。一方、保留記憶数が「０」ではないと判別すると、特別図柄プロセスフラグの値を大当り判定処理に対応した値である「１」に更新する。

ステップＳ１３１の大当り判定処理は、特別図柄プロセスフラグの値が「１」のときに実行される処理である。この処理において、ＣＰＵ１０６は、図２９に示すように、まず、特図保留メモリ１７０から保留番号「１」に対応して格納されているランダムＲの値を読み出す（ステップＳ１５１）。この際、保留記憶数を１減算し、且つ、特図保留メモリ１７０の第２〜第４エントリ（保留番号「２」〜「４」）に格納されたランダムＲの値を１エントリずつ上位にシフトする（ステップＳ１５２）。

続いて、ＣＰＵ１０６は、確率向上状態（確変中）であるか否かを判別し（ステップＳ１５３）、確変中ではなければ（ステップＳ１５３；Ｎｏ）、通常遊技状態であると判断し、特図ゲームの表示結果を大当りとするか否かを判定するためのテーブルとして、図２３（Ａ）に示すような通常時大当り判定テーブル１７１ａを設定する（ステップＳ１５４）。これに対して、確変中であれば（ステップＳ１５３；Ｙｅｓ）、図２３（Ｂ）に示すような確変時大当り判定テーブル１７１ｂを設定する（ステップＳ１５５）。

ＣＰＵ１０６は、ステップＳ１５１にて読み出したランダムＲの値に基づき、ステップＳ１５４又はＳ１５５にて設定した大当り判定テーブル１７１ａは１７１ｂを用いて特図ゲームの表示結果を大当りとするか否かを判定する（ステップＳ１５６）。そして、大当りとすることに決定した場合には（ステップＳ１５６；Ｙｅｓ）、フラグメモリ１７２に設けられた大当り状態フラグをオン状態にセットし（ステップＳ１５７）、ハズレとすることに決定した場合には（ステップＳ１５６；Ｎｏ）、大当り状態フラグをクリアしてオフ状態とする（ステップＳ１５８）。この後、特別図柄プロセスフラグの値を確定図柄決定処理に対応した値である「２」に更新する（ステップＳ１５９）。

図２７に示すステップＳ１３２の確定図柄決定処理は、特別図柄プロセスフラグの値が「２」のときに実行される処理である。この処理において、ＣＰＵ１０６は、フラグメモリ１７２に設けられた大当り状態フラグがオンとなっているか否かを判別するとともに、所定のリーチ判定用乱数を抽出した結果等に基づいて、リーチとするか否かを判別する。これらの判別結果に従って、可変表示装置４による特図ゲームにおける最終的な確定図柄が設定される。その後、特別図柄プロセスフラグの値を可変表示パターン設定処理に対応した値である「３」に更新する。

ステップＳ１３３の可変表示パターン設定処理は、特別図柄プロセスフラグの値が「３」のときに実行される処理である。この処理において、ＣＰＵ１０６は、まず、フラグメモリ１７２に設けられた大当り状態フラグがオンとなっているか否かを判別するとともに、上記ステップＳ１３２の確定図柄決定処理にてリーチとすることが決定されたか否かを判別し、これらの判別結果に従って、所定の可変表示パターンテーブルを設定する。そして、所定の可変表示パターン決定用乱数を抽出した結果等に基づいて、設定した可変表示パターンテーブルのうちから、今回の特図ゲームで使用する可変表示パターンを決定する。こうして可変表示パターンを決定した後、ＣＰＵ１０６は、特別図柄プロセスフラグの値を可変表示指令処理に対応した値である「４」に更新する。

ステップＳ１３４の可変表示指令処理は、特別図柄プロセスフラグの値が「４」のときに実行される処理である。この処理において、ＣＰＵ１０６は、可変表示装置４において特別図柄の全図柄が可変表示を開始するように制御する。具体的には、上述したステップＳ１３２の確定図柄決定処理にて決定した特別図柄の確定図柄に対応する制御データや、ステップＳ１３３の可変表示パターン設定処理にて決定した可変表示パターンに対応する制御データを、所定のコマンド送信テーブルに設定するなどして、可変表示開始コマンドと左・中・右の図柄指定コマンドを表示制御基板１２に対して送出可能に設定する。そして、可変表示パターンに対応する総可変表示時間を所定の可変表示時間タイマに設定し、可変表示開始コマンドが送信されるとともにカウントダウンを開始する。この後、所定の可変表示時間タイマがタイムアウトすると、特別図柄プロセスフラグの値を可変表示停止時処理に対応した値である「５」に更新する。

ステップＳ１３５の可変表示停止時処理は、特別図柄プロセスフラグの値が「５」のときに実行される処理である。この処理において、ＣＰＵ１０６は、主基板１１から表示制御基板１２に対して特別図柄確定コマンドを送出するための設定を行う。具体的には、特別図柄確定コマンドに対応する制御データを、所定のコマンド送信テーブルに設定するなどして、特別図柄確定コマンドを表示制御基板１２に対して送出可能に設定する。また、パチンコ遊技機１が確率向上状態となっているときには、確率向上状態から通常遊技状態に戻すか否かを判定し、戻すと判定すると、パチンコ遊技機１における遊技状態を確率向上状態から通常遊技状態に移行させる。そして、可変表示の表示結果が大当りになるときは、特別図柄プロセスフラグの値を大入賞口開放前処理に対応した値である「６」に更新し、ハズレとなるときには、特別図柄プロセスフラグの値を「０」に更新する。

ステップＳ１３６の大入賞口開放前処理は、特別図柄プロセスフラグの値が「６」のときに実行される処理である。この処理において、ＣＰＵ１０６は、大入賞口としての特別可変入賞球装置７を開放する制御を開始するための設定を行う。そして、特別可変入賞球装置７を開放する制御を開始するとともに、特別図柄プロセスフラグの値を大入賞口開放中処理に対応した値である「７」に更新する。

ステップＳ１３７の大入賞口開放中処理は、特別図柄プロセスフラグの値が「７」のときに実行される処理である。この処理において、ＣＰＵ１０６は、開成された特別可変入賞球装置７への遊技球の入賞検出、賞球の払出指令、開成時間の計測、及び開成サイクルのラウンド数表示のための表示制御コマンド設定等を行う。そして、例えば、１回の大当りについて、特別可変入賞球装置７の開成回数をカウントし、開成回数が例えば１６回に達していれば、特定遊技状態（大当り遊技状態）を終了する条件が終了したとして特別図柄プロセスフラグの値を大当り終了処理に対応した値である「８」に更新する。一方、開成回数が１６回に達していなければ、特別可変入賞球装置７を一旦閉成した後、所定時間が経過するのを待って再度開成する。

ステップＳ１３８の大当り終了処理は、特別図柄プロセスフラグの値が「８」のときに実行される処理である。この処理において、ＣＰＵ１０６は、表示制御基板１２に対して所定の大当り終了コマンドを送出するための設定を行うなどして、大当り遊技状態を終了させる。また、ＣＰＵ１０６は、フラグメモリ１７２に設けられた大当り状態フラグをクリアしてオフ状態とする。そして、特別図柄プロセスフラグの値を「０」に更新する。

以上説明したように、この実施の形態によれば、ＣＰＵ１０６は、パチンコ遊技機１に電源が投入され、遊技制御メイン処理が開始された後、タイマ割込処理の実行を許可してループ処理に移行する前に、乱数回路設定プログラム１５１を実行して乱数回路設定処理を行うため、限られた割り込み処理時間（例えば２ミリ秒）の間で乱数発生のための処理を開始・終了する必要はなくなり、遊技制御用マイクロプロセッサ１００の処理負担の増加を防止することができる。

なお、好適には、この乱数回路設定処理は、遊技状態復旧処理の実行後又はＲＡＭ１０５のクリアや所定の作業領域に対する初期設定などの初期化処理の実行後、タイマ割込処理の実行を許可してループ処理に移行する前に、実行されることが望ましい。

また、ＣＰＵ１０６は、乱数回路１０３が発生するランダムＲを用いて特図ゲームおける表示結果を大当りとするか否かを決定するため、ＲＯＭ１０４等に記憶するプログラムの容量を削減することができる。

さらに、乱数値レジスタ１３１に格納されているランダムＲの値を、乱数回路設定プログラム１５１を実行してなされた設定に従って、更新させることができるため、パチンコ遊技機１毎に異なる設定を行うことにより、乱数値レジスタ１３１から読み出され、特図ゲームおける表示結果を大当りとするか否かを判定するのに用いられるランダムＲのランダム性を高めることができる。

より詳細には、ＣＰＵ１０６は、乱数値設定プログラム１５１に含まれる乱数最大値設定モジュール１５１ａ，乱数更新方式選択モジュール１５１ｂ及び周期設定モジュール１５１ｃを実行して、ユーザがパチンコ遊技機１毎に適宜設定したランダムＲの最大値、乱数更新方式及び内部クロック信号の周期を乱数回路１０３に設定し、その後、乱数回路起動モジュール１５１ｄを実行して乱数回路１０３を起動させる。このようにして乱数回路１０３に設定されたランダムＲの最大値、乱数更新方式及び内部クロック信号の周期に従って、乱数値レジスタ１３１に格納されているランダムＲの値を更新させることにより、乱数値レジスタ１３１から読み出され、特図ゲームおける表示結果を大当りとするか否かを判定するのに用いられるランダムＲのランダム性を高めることができる。

また、カウント値順列変更プログラム１５４を実行して、カウント値の更新順である順列を変更させることにより、乱数値レジスタ１３１に入力されるカウント値のランダム性が高まる結果、乱数値レジスタ１３１から読み出され、特図ゲームおける表示結果を大当りとするか否かを判定するのに用いられるランダムＲのランダム性を高めることができる。

さらに、カウント値順列変更回路１２３が、切り替えた更新規則に従ってカウント値の更新動作を開始したことに応答して、ＣＰＵ１０６は、カウント値順列変更データ「０１ｈ」が書き込まれたカウント値順列変更レジスタ１３２を初期化するため、カウント値順列変更回路１２３から出力され、乱数値レジスタ１３１に入力されるカウント値の順列が連続的に変更されるといった不具合を防止することができる。

また、カウント値順列変更レジスタ１３３が初期化された後、ＣＰＵ１０６は、カウント値順列データ「０１ｈ」をカウント値順列レジスタ１３３に再度書き込むことにより、変更したカウント値の順列をさらに変更することができる。

また、ＣＰＵ１０６は、リセットコントローラ１０２によりシステムリセットされるまで、乱数最大値設定データが書き込まれた乱数最大値設定レジスタ１２２を書込制御して乱数回路１０３に設定された乱数最大値を変更不能にすることにより、悪質な遊技客が乱数最大値を変更して乱数値レジスタ１３１から読み出されるランダムＲの値と大当り判定値とが一致するタイミングを自在に設定し、大当りを頻発させるといった不正行為を防止することができる。

さらに、乱数最大値設定レジスタ１３２に、下限値「４」以下の値を指定する乱数最大値設定データ「００００ｈ〜０００３ｈ」が書き込まれた場合、ＣＰＵ１０６は、この乱数最大値設定レジスタ１３２に「０ＦＦＦｈ」を格納するため、「４」以下の値が乱数最大値として乱数回路１０３に設定されることを防止することができる。

また、ＣＰＵ１０６は、乱数回路１０３に乱数の最大値及び内部クロック信号の周期を設定した後に、乱数回路１０３を起動させるため、電源の投入後、乱数の最大値及び内部クロック信号の周期の設定を行う前に、この乱数回路１０３から乱数が発生してしまうといった不具合を防止することができる。

さらに、リセットコントローラ１０２によりシステムリセットされたときは、乱数回路起動レジスタ１４０に乱数回路起動データ「８０ｈ」を書き込むことにより、乱数回路１０３を再度起動させることができる。

また、乱数回路１０３が遊技制御用マイクロプロセッサ１００に内蔵されているため、主基板１１のスペースを確保することができ、さらに、不正基盤の設置等の偽造を困難にすることができる。

なお、この発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、この発明に適用可能な上記の実施の形態の変形態様について説明する。

上記の実施の形態において、ユーザにより第２の乱数更新方式が選択されていたが、本発明は、これに限定されず、第１の乱数更新方式が選択されてもよい。このときの乱数回路設定処理のフローチャートを図３０に、入賞処理のフローチャートを図３１に、それぞれ示す。

図３０に示す乱数回路設定処理において、ＣＰＵ１０６は、まず、乱数回路設定プログラム１５１に含まれる乱数最大値設定モジュール１５１ａを実行して、ユーザにより予め設定された乱数最大値を指定する乱数最大値設定データを乱数最大値設定レジスタ１３２に書き込むことにより、この予め設定されたランダムＲの最大値を乱数回路１０３に設定する（ステップＳ３１）。次に、ＣＰＵ１０６は、乱数回路設定プログラム１５１に含まれる乱数更新方式選択モジュール１５１ｂを実行して、乱数更新方式選択データ「０１ｂ」を乱数更新方式選択レジスタ１３７に書き込むことにより、第１の乱数更新方式を乱数回路１０３に設定する（ステップＳ３２）。この後、ＣＰＵ１０６は、乱数回路設定プログラム１５１に含まれる乱数回路起動モジュール１５１ｄを実行して、乱数回路起動データ「８０ｈ」を乱数回路起動レジスタ１４０に書き込むことにより、乱数回路１０３を起動させる（ステップＳ３３）。

図３１に示す入賞処理において、ＣＰＵ１０６は、まず、特図保留メモリ１７０が記憶している始動入賞記憶数が最大値の「４」であるか否かを判別する（ステップＳ１６１）。ここで、特図保留メモリ１７０において、始動入賞記憶番号「４」に対応したランダムＲの値が記憶されている場合には、始動入賞記憶数が「４」であると判別される。

始動入賞記憶数が「４」であるときには（ステップＳ１６１；Ｙｅｓ）、今回の入賞による始動検出は無効として、そのまま入賞処理が終了する。一方、始動入賞記憶数が「４」未満であるときには（ステップＳ１６１；Ｎｏ）、カウント値更新データ「０１ｈ」をカウント値更新レジスタ１３５に書き込んで、乱数値レジスタ１３１に格納されているランダムＲの値を更新させる（ステップＳ１６２）。続いて、ＣＰＵ１０６は、乱数値レジスタ１３１からこの更新させたランダムＲの値を読み出し（ステップＳ１６３）、この読み出したランダムＲの値を、例えばＲＡＭ１０５に設けられた所定のバッファ領域に格納した後（ステップＳ１６４）、始動入賞記憶数を「１」加算する（ステップＳ１６５）。そして、ＣＰＵ１０６は、所定のバッファ領域に格納したランダムＲの値を特図保留メモリ１７０の空エントリの先頭にセットする（ステップＳ１６６）。

また、上記の実施の形態において、カウンタ１２１は、カウント値を「１」から「４０９５」まで１ずつカウントアップして更新していた。しかしながら、本発明は、これに限定されず、カウンタ１２１は、カウント値を更新する規則は、任意である。また、カウンタ１２１の各ビット出力端子の接続を入れ替えること等により、乱数値レジスタ１３１に入力されるカウント値のランダム性を高めてもよい。

さらに、上記の実施の形態において、更新範囲規制手段は、カウンタ１２１から入力されたカウント値と乱数最大値設定レジスタ１３２に格納されている乱数最大値設定データにより指定される乱数最大値とを比較し、入力されたカウント値が乱数最大値以下のとき、入力されたカウント値を乱数値レジスタ１３１に出力し、入力されたカウント値が乱数最大値より大きいとき、カウント値更新信号をカウンタ１２１に出力する比較器１２２であった。

しかしながら、本発明は、これに限定されず、更新範囲規制手段は、乱数最大値設定レジスタ１３２に格納されている乱数最大値設定データに応じて、所定の演算を行い、カウント値の更新範囲を規制するもの等、任意である。

例えば図３２に示すように、更新範囲規制手段は、カウンタ１２１から入力されたカウント値が「０」〜「９９」で、乱数最大値設定レジスタ１３２に格納されている乱数最大値設定データにより指定される乱数最大値「９」の場合、入力カウント値「０」〜「９」のときカウント値「０」を、入力カウント値「１０」〜「１９」のときカウント値「１」を、…、入力カウント値「９０」〜「９９」のときカウント値「９」を、出力することにより、カウント値の更新範囲を「９」に規制するものであってもよい。

また、上記の実施の形態において、乱数値レジスタ１３１から読み出した乱数を、大当りを発生させてパチンコ遊技機１を大当り遊技状態とするか否かを決定する大当り判定用の乱数として用いられていた。

しかしながら、本発明は、これに限定されず、この読み出した乱数を、何に用いるかは任意であり、ハズレ時にリーチするか否かを決定するリーチ判定用の乱数、特別図柄及び飾り図柄の可変表示に用いる可変表示パターンを決定するための表示用の乱数、大当り時における特別図柄の確定図柄を決定するための表示用の乱数、ハズレ時における特別図柄の確定図柄を決定するための表示用の乱数、大当りを生じさせる確率が向上している高確率状態（特別遊技状態）とするか否かを決定する確変判定用の乱数や、普通図柄表示器４０による普通図ゲームにおける表示結果を当りとするか否かを決定する普通図当り判定用の乱数などに用いてもよい。

但し、ここに挙げた乱数の全てを乱数回路１０３を用いて更新する必要はなく、一部の乱数を乱数回路１０３を用いずに更新してもよい。例えば、これらの乱数のうちの一部を、遊技制御割込処理中に所定のプログラムを実行することによって、更新してもよく、また、リフレッシュレジスタを用いた乱数の更新方式を併用してもよい。さらに、乱数値レジスタ１３１から読み出した乱数の値と、遊技制御割込処理中に所定のプログラムを実行することによって更新した乱数の値及び／又はリフレッシュレジスタを用いて更新した乱数の値と、を加算、減算、積算、乗算するなど、演算して得られた値を、大当り、リーチ、可変パターン等の決定用の乱数として用いてもよい。

上記の実施の形態において、乱数回路１０３を内蔵する遊技機は、第１種パチンコ遊技機、即ち、可変表示の実行条件（例えば普通可変入賞球装置６への入賞）が成立した後に可変表示の開始条件（例えば可変表示装置４における前回の可変表示及び大当り遊技状態の終了）が成立したことに基づいて、各々が識別可能な複数種類の識別情報を可変表示する可変表示装置（例えば可変表示装置４）を備え、可変表示の表示結果が予め定められた特定表示結果となったときに、遊技者にとって有利な特定遊技状態（例えば大当り遊技状態）に制御するパチンコ遊技機であった。

しかしながら、本発明は、これに限定されず、例えば、乱数回路１０３を内蔵する遊技機は、遊技領域に設けられた始動領域にて遊技媒体を検出する始動検出手段（例えば始動玉検出器）の検出により、遊技者にとって不利な第２の状態から遊技者にとって有利な第１の状態となる始動動作（例えば開放動作）を行う可変入賞装置（例えば可変入賞球装置）を有し、可変入賞装置に設けられた特定領域にて遊技媒体を検出する特定検出手段（例えば特定玉検出器）の検出により、始動動作よりも遊技者にとってさらに有利な特定の態様で可変入賞装置を第１の状態に制御する特定遊技状態（例えば大当り遊技状態）を発生させる第２種パチンコ遊技機であってもよい。

この場合、乱数値レジスタ１３１から読み出した乱数を、特定遊技状態（例えば大当り遊技状態）におけるラウンドの継続上限回数の判定や、可変入賞装置（例えば可変入賞球装置）の内部構造変化に関わる判定用乱数として用いることができる。

また、乱数回路１０３を内蔵する遊技機は、特別領域（例えば特別装置作動領域）に設けられた特別検出手段（例えば特定球検出スイッチや特別領域スイッチ）で遊技球が検出されたことを条件に権利発生状態となり、権利発生状態となっている期間中に、始動領域（例えば作動入賞口や始動入賞装置における始動口）に設けられた始動検出手段（例えば作動球検出スイッチや始動口スイッチ）により遊技球が検出されたことに基づいて、特別可変入賞装置（例えば大入賞口）を遊技者にとって不利な状態（例えば閉鎖状態）から遊技者にとって有利な状態（例えば開放状態）に変化させる制御を行うことが可能な第３種パチンコ遊技機であってもよい。

この第３種パチンコ遊技機が、入賞することにより権利発生状態を発生させる入賞装置の開閉に関わる表示結果を表示する可変表示装置を備える遊技機（いわゆる普通図柄タイプの第３種パチンコ遊技機）である場合、乱数値レジスタ１３１から読み出した乱数を、普通図柄の事前判定用乱数として用いることができる。

また、第３種パチンコ遊技機が、可変表示装置にて特定の表示結果が表示されたときに、可変表示装置に特定の表示結果を導出させる起因となった遊技媒体を、権利発生状態を発生させる特定検出装置に遊技球を誘導する誘導装置を備える遊技機（いわゆる判定図柄タイプの第３種遊技機）場合、乱数値レジスタ１３１から読み出した乱数を、判定図柄の事前判定用乱数として用いることができる。

さらに、上記の実施の形態において、ＣＰＵ１０６は、遊技制御メイン処理において、ステップＳ８による遊技状態復旧処理又はＳ９による初期化処理の後、ステップＳ１１によるＣＴＣ１０７によるタイマ割込みのための設定をする前に、乱数回路設定処理を実行していたが、本発明は、これに限定されず、電源が投入された後、ループ処理に移行する前であれば任意であり、例えば、ステップＳ１にて割込禁止に設定した直後に行ってもよく、ステップＳ２にて割込モードをモード２に設定した直後に行ってもよい。また、ステップＳ３にてスタックポインタにスタックポインタ指定アドレスを設定した直後、ステップＳ４にてＣＴＣ１０７などのレジスタ設定を行った直後や、ステップＳ１１にてタイマ割込みのための設定をした直後に行ってもよい。

また、図１及び図２に示した装置構成、図３，図４及び図２２に示すブロック構成、図５，図１０〜図１５及び図１６に示すレジスタ構成、図１８，図１９に示すプログラム構成、図６，図２３に示すテーブル構成や、図２４〜図３１に示すフローチャート構成は、発明の趣旨を逸脱しない範囲で任意に変更及び修正が可能である。

さらに、パチンコ遊技機１の動作をシミュレーションするゲーム機などにも本発明を適用することができる。本発明を実現するためのプログラム及びデータは、コンピュータ装置等に対して、着脱自在の記録媒体により配布・提供される形態に限定されるものではなく、予めコンピュータ装置等の有する記憶装置にプリインストールしておくことで配布される形態を採っても構わない。さらに、本発明を実現するためのプログラム及びデータは、通信処理部を設けておくことにより、通信回線等を介して接続されたネットワーク上の、他の機器からダウンロードすることによって配布する形態を採っても構わない。

そして、ゲームの実行形態も、着脱自在の記録媒体を装着することにより実行するものだけではなく、通信回線等を介してダウンロードしたプログラム及びデータを、内部メモリ等にいったん格納することにより実行可能とする形態、通信回線等を介して接続されたネットワーク上における、他の機器側のハードウェア資源を用いて直接実行する形態としてもよい。さらには、他のコンピュータ装置等とネットワークを介してデータの交換を行うことによりゲームを実行するような形態とすることもできる。

また、本発明は、入賞球の検出に応答して所定数の賞球を払い出す払出式遊技機に限定されるものではなく、遊技球を封入し入賞球の検出に応答して得点を付与する封入式遊技機にも適用することができる。

本発明の実施の形態におけるパチンコ遊技機の正面図である。 本発明の実施の形態におけるパチンコ遊技機の背面図である。 主基板における回路構成等を示すブロック図である。 乱数回路の構成例を示すブロック図である。 更新規則選択レジスタの構成例を示す図である。 更新規則メモリの構成例を示す図である。 カウント値順列変更回路によるカウント値の順列の変更動作の説明図である。 カウント値順列変更レジスタの構成例を示す図である。 カウンタ及び比較器によるカウント値の更新動作の説明図である。 乱数最大値設定レジスタの構成例を示す図である。 周期設定レジスタの構成例を示す図である。 カウント値更新レジスタの構成例を示す図である。 カウント値取込レジスタの構成例を示す図である。 （Ａ）は、乱数更新方式選択レジスタの構成例を示す図であり、（Ｂ）は、乱数更新方式選択データの説明図である。 乱数値レジスタの構成例を示す図である。 乱数回路起動レジスタの構成例を示す図である。 遊技制御用マイクロプロセッサにおけるアドレスマップの一例を示す図である。 ユーザプログラムの構成例を示す図である。 乱数回路設定プログラムの構成例を示す図である。 第１の乱数更新方式が選択されているときのＣＰＵによるランダム値の更新動作の説明図である。 第２の乱数更新方式が選択されているときのＣＰＵによるランダム値の更新動作の説明図である。 遊技制御用マイクロコンピュータの構成例を示すブロック図である。 大当り判定テーブルの構成例を示す図である。 遊技制御メイン処理を示すフローチャートである。 乱数回路設定処理を示すフローチャートである。 遊技制御割込処理を示すフローチャートである。 特別図柄プロセス処理を示すフローチャートである。 図２７における入賞処理の詳細を示すフローチャートである。 図２７における大当り判定処理の詳細を示すフローチャートである。 図２５における乱数回路設定処理の変形例を示すフローチャートである。 図２８における入賞処理の変形例を示すフローチャートである。 図９に示すカウント値の更新動作の変形例の説明図である。

符号の説明

１ … パチンコ遊技機
２ … 遊技盤
３ … 遊技機用枠
４ … 可変表示装置
６ … 普通可変入賞球装置
７ … 特別可変入賞球装置
８Ｌ，８Ｒ… スピーカ
９ … 遊技効果ランプ
１０ … 電源基板
１１ … 主基板
１２ … 表示制御基板
１３ … 音声制御基板
１４ … ランプ制御基板
１５ … 払出制御基板
１６ … 情報端子基板
２１，２２ … ソレノイド
４０ … 普通図柄表示器
７０ … 各入賞口スイッチ
１００ … 遊技制御用マイクロプロセッサ
１０１ … クロック回路
１０２ … リセットコントローラ
１０３ … 乱数回路
１０４ … ＲＯＭ
１０５ … ＲＡＭ
１０６ … ＣＰＵ
１０７ … ＣＴＣ
１０８ … Ｉ／Ｏポート
１０９ … スイッチ回路
１１０ … ソレノイド回路
１２１ … カウンタ
１２２ … 比較器
１２３ … カウント値順列変更回路
１２４ … クロック信号出力回路
１２５ … 第１のトリガ信号出力回路
１２６ … 第２のトリガ信号出力回路
１２７ … 乱数更新方式選択信号出力回路
１２８ … 第１のセレクタ
１２９ … 第２のセレクタ
１３０ … 乱数回路起動信号出力回路
１３１ … 乱数値レジスタ
１３２ … 乱数最大値設定レジスタ
１３３ … カウント値順列変更レジスタ
１３４ … 周期設定レジスタ
１３５ … カウント値更新レジスタ
１３６ … カウント値取込レジスタ
１３７ … 乱数更新方式選択レジスタ
１４０ … 乱数回路起動レジスタ
１４１ … 更新規則選択レジスタ
１４２ … 更新規則メモリ
１５０ … ユーザプログラム
１５１ … 乱数回路設定プログラム
１５１ａ… 乱数最大値設定モジュール
１５１ｂ… 乱数更新方式選択モジュール
１５１ｃ… 周期設定モジュール
１５１ｄ… 乱数回路起動モジュール
１５２ … 表示結果決定プログラム
１５４ … カウント値順列変更プログラム
１７０ … 特図保留メモリ
１７１ … 大当り判定テーブルメモリ
１７１ａ… 通常時大当り判定テーブル
１７１ｂ… 確変時大当り判定テーブル
１７２ … フラグメモリ

Claims (7)

1. 可変表示の実行条件が成立した後に可変表示の開始条件が成立したことに基づいて、各々を識別可能な複数種類の識別情報を可変表示する可変表示装置を備え、可変表示の表示結果が予め定められた特定表示結果となったときに、遊技者にとって有利な特定遊技状態に制御する遊技機であって、
   遊技機に電力を供給する電力供給手段と、
   乱数を発生する乱数回路を内蔵し、前記電力供給手段から供給される電力を用いて動作し、遊技の進行を制御するマイクロプロセッサと、
   前記マイクロプロセッサからの制御信号に基づいて前記可変表示装置における識別情報の可変表示を制御する可変表示制御手段と、
   を備え、
   前記乱数回路は、
   数値データを更新する数値更新手段と、
   前記数値更新手段により更新された数値データを乱数値として格納する乱数値格納手段と、
   数値データの更新順である順列の変更を要求する数値順列変更データを格納する数値順列変更レジスタと、
   前記数値順列変更レジスタに前記数値順列変更データが格納されているとき、該数値順列変更データが格納されていないときの順列とは異なる更新順の順列に変更する数値順列変更手段と、
   を含み、
   前記マイクロプロセッサは、
   前記電力供給手段による電力の供給開始後、前記乱数回路に数値データを更新させるための設定を行う乱数回路設定手段と、
   前記乱数回路設定手段により前記乱数回路に前記設定が行われた後、定期的に発生するタイマ割込処理の実行を許可するタイマ割込処理実行許可手段と、
   前記実行条件の成立に応じて、前記乱数値格納手段に格納された乱数値を読み出して、該読み出した乱数値が所定の判定値データと合致するか否かを判定することにより、該実行条件の成立を契機とする前記可変表示における表示結果を特定表示結果とするか否かを決定する表示結果決定手段と、
   を含み、
   前記数値順列変更手段により順列が変更されたことに応答して、前記数値順列変更レジスタを初期化し、
   前記数値順列変更手段は、前記数値順列変更レジスタが初期化された後、前記数値順列変更データが該数値順列変更レジスタに再度格納されたときには、変更した順列をさらに変更する、
   ことを特徴とする遊技機。
2. 前記マイクロプロセッサは、
   前記電力供給手段による電力の供給開始後、所定の復旧条件が成立したことに基づいて、前回の電力供給停止時における制御状態を復旧するための復旧処理を実行する復旧処理実行手段と、
   前記電力供給手段による電力の供給開始後、前記所定の復旧条件の不成立に基づいて、制御状態を初期化する初期化処理を実行する初期化処理実行手段と、
   を含み、
   前記乱数回路設定手段は、前記復旧処理実行手段による復旧処理の実行後又は前記初期化処理実行手段による初期化処理の実行後に、前記乱数回路に数値データを更新するための設定を行う、
   ことを特徴とする請求項１に記載の遊技機。
3. 前記乱数回路は、
   該乱数回路が発生する乱数の最大値を指定する乱数最大値設定データを格納する乱数最大値設定レジスタと、
   前記乱数最大値設定レジスタに指定された乱数最大値設定データに応じて前記数値更新手段による更新範囲を規制する更新範囲規制手段と、
   を含み、
   前記乱数回路設定手段は、前記乱数最大値設定レジスタに乱数最大値設定データを書き込む乱数最大値設定手段を含む、
   ことを特徴とする請求項１又は２に記載の遊技機。
4. 前記マイクロプロセッサは、
   該マイクロプロセッサをシステムリセットするシステムリセット手段を含み、
   前記システムリセット手段により前記マイクロプロセッサをシステムリセットするまで、前記乱数最大値設定データが書き込まれた前記乱数最大値設定レジスタを書込不能に制御する、
   ことを特徴とする請求項３に記載の遊技機。
5. 前記マイクロプロセッサは、前記乱数最大値設定手段が前記乱数最大値設定レジスタに書き込んだ前記乱数最大値設定データにより指定される前記乱数の最大値が所定の下限値より小さいとき、該所定の下限値以上の所定値を指定する乱数最大値設定データを該乱数最大値設定レジスタに格納する、
   ことを特徴とする請求項３又は４に記載の遊技機。
6. 前記乱数回路は、
   該乱数回路の起動を要求する乱数回路起動データを格納する乱数回路起動レジスタと、
   前記乱数回路起動レジスタに前記乱数回路起動データが書き込まれたことに応答して、該乱数回路を起動させる乱数回路起動手段と、
   を含み、
   前記乱数回路設定手段は、前記乱数回路起動データを前記乱数回路起動レジスタに書き込む乱数回路起動設定手段を含む、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の遊技機。
7. 前記マイクロプロセッサは、該マイクロプロセッサをシステムリセットするシステムリセット手段を含み、
   前記乱数回路起動設定手段は、前記システムリセット手段により前記マイクロプロセッサがシステムリセットされたとき、前記乱数回路起動データを前記乱数回路起動レジスタに再度書き込んで前記乱数回路を起動させる、
   ことを特徴とする請求項６に記載の遊技機。

Images