JP4481023B2 - Ｕｗｂにおける通信装置および通信方式 - Google Patents

Description

本発明は、ＵＷＢ（Ultra Wideband）においてデータの送受信をおこなう通信装置および通信方式に関するものである。

近年、超広帯域を利用する通信技術であるＵＷＢが注目されている（非特許文献１、非特許文献２参照）。ＵＷＢは、幅がわずか１ｎｓ程度のパルスを使用する。このパルスには、きわめて広帯域な周波数成分が含まれている。したがって、周波数上で見ると、数ＧＨｚ幅という非常に広い範囲を占有する格好になる。

ＵＷＢでは、このパルスの時間軸上の位置を変化させることで、情報を付加することができる。この方式をＰＰＭ（Pulse Position Modulation）方式という。ＰＰＭ方式における一般的な通信装置の回路構成とＰＰＭ出力について図６（ａ）の通信装置４０および図６（ｂ）の波形図を使用して説明する。入力データの一例として”０１０１”のデータを使用する。発信器４４からのクロックに合わせてパルス生成器４６がＰＰＭ出力を生成する。図６（ｂ）のＰＰＭ出力は、”１”の時間軸上での位置がクロックに対して早くなるようになっている。なお図６（ｂ）は一例であり、ＰＰＭ方式では、１ビットの出力に対し、そのパルスが元のクロックに対して前後に移動することにより、１または０を決定している。

ＰＰＭ出力は、アンプ４８で増幅され、アンテナ５０から放射される。送信機４２のアンテナ５０から放射されたＰＰＭ出力は、受信機５２のアンテナ５４で受信される。アンテナ５４で受信されたＰＰＭ出力は低雑音アンプ５６を経た後、復調される。

復調の手順は、発信器５８のクロックのタイミングに合わせてパルス生成器６０がパルスを生成する。ミキサ６２において、パルス生成器６０からのパルスとＰＰＭ出力のパルスと時間軸の位置を比較する。比較の結果、パルスが”０”であるか”１”であるかがわかり、ＰＰＭ出力を復調し、出力データを得ることができる。

しかし、ＰＰＭ出力のパルスの間隔は送受信データのパターンにより短くなり、このことが送受信のレートを制限することとなる。また、すべてのデータにおいてパルスを発生しているため、消費電力の点でも問題がある。さらに、ジッターなどの不都合な作用により、ＰＰＭ出力のパルスの位置が変化すると、データが正しく受信できなくなる。なお、ジッターは、パルスの振幅、幅、位置などの乱れである。

日経エレクトロニクス ２００３ ２−１７ no.８４１ 日経ＢＰ社 NIKKEIMICRODEVICES ２００３．８ No.２１８ 日経ＢＰ社

本発明の目的は、送受信レートの向上、正確なデータの送受信、および、低消費電力を達成するためのＵＷＢにおける通信装置および通信方式を提供することにある。

本発明に係る通信装置の要旨は、ＵＷＢにおけるディジタルのデータの送受信をおこなうための通信装置であって、前記データを複数本の出力に変換するエンコーダと、前記複数本と同数のタイミング・パルスを出力するタイミング発生回路と、前記エンコーダの出力とタイミング発生回路の出力とがそれぞれ入力され、複数ポジションにおいて１または複数のパルスを出力するＡＮＤ−ＯＲ回路と、を備えた送信機を含む。

前記ＡＮＤ−ＯＲ回路は、前記複数ポジションにおいて、隣り合うポジションにパルスを出力しない。

前記データは４ビットであり、前記複数ポジションは８ポジションである。

さらに本発明に係る通信装置の要旨は、ＵＷＢにおけるディジタルのデータの送受信をおこなうための通信装置であって、複数ポジションにおいて１または複数のパルスとなった前記データを受信するアンテナと、送受信におけるボーレートの複数倍のクロックで前記パルスをサンプリングするサンプリング回路と、前記パルスがプリアンブルパターンを含んでおり、該プリアンブルパターンを使用して位相情報を検出するプリアンブル位相検出回路と、前記位相情報を保持するデータ位相保持回路と、前記位相情報を元に、サンプリングされた前記パルスをシフトするシフトレジスタと、サンプリングされた前記パルスが本来の位置から変化していることを検出するデータ位相変化検出回路と、シフトされた前記パルスを復調するデコーダと、を備えた受信機を含む。

前記複数倍のクロックが４倍クロックであり、前記サンプリング回路がサンプリングしたパルスの幅が、４倍クロックの１周期乃至２周期分である。

サンプリングされる前のパルスの幅が、前記４倍クロックの１周期から２周期分が適切である。

前記データ位相変化検出回路は、サンプリングしたパルスの幅の変化を検出する。

前記データ位相保持回路は、データ位相変化検出回路がサンプリングしたパルスの幅の変化を検出後に、パルスの幅の変化した方向にあわせて位相情報を変更する。

また通信装置は、上記送信機と上記受信機を備えて構成される。

本発明に係る通信方法の要旨は、ＵＷＢにおけるディジタルのデータの送受信をおこなうための通信方法であって、前記データを複数の出力に変換するステップと、前記複数の出力と同数のタイミング・パルスを出力するステップと、前記複数の出力とタイミング・パルスを使用して、複数ポジションにおいて１または複数のパルスを出力するステップと、を備えた送信方法を含む。

前記複数ポジションにおいて、隣り合うポジションにパルスを出力しない。

さらに本発明に係る通信方法の要旨は、ＵＷＢにおけるディジタルのデータの送受信をおこなうための通信方法であって、複数ポジションにおいて１または複数のパルスとなった前記データを受信するステップと、送受信におけるボーレートの複数倍のクロックで前記パルスをサンプリングするステップと、前記パルスがプリアンブルパターンを含んでおり、該プリアンブルパターンを使用して位相情報を検出するステップと、前記位相情報を保持するステップと、前記位相情報を元に、サンプリングされた前記パルスをシフトするステップと、サンプリングされた前記パルスが本来の位置から変化していることを検出するステップと、シフトされた前記パルスを復調するステップと、を備えた受信方法を含む。

前記サンプリングされたパルスが本来の位置から変化していることを検出するステップが、サンプリングされたパルスの幅を検出する。

前記サンプリングされたパルスが本来の位置から変化していることを検出するステップの後、前記位相情報を補正する。

また通信方法は、上記の送信方法と上記の受信方法を含む。

本発明は、送信機において、複数ポジションにおいて１または複数のパルスを出力することにより、クロックにあわせて常にパルスを出力するＰＰＭ方式と比較して低消費電力となる。隣り合うポジションにパルスを出力しないため、クロックを早くしても無理がなく、送受信レートの向上が図れる。

また、受信機において、サンプリングによりシフトされたパルスが本来の位置から変化していることを検出することにより、正確なデータの送受信が可能となる。

本発明の実施形態について図面を用いて説明する。通信装置は図１および図４の送信機１０と受信機２２により構成される。まず送信機１０から説明する。

図１に示す送信機１０は、入力データを複数本の出力に変換するエンコーダ１２と、複数本と同数のタイミング出力を出力するタイミング発生回路１４と、エンコーダ１２の出力とタイミング発生回路１４の出力とがそれぞれ入力され、複数ポジションにおいて１または複数のパルスを出力する出力回路と、を備える。

入力データはＵＷＢにおける通信をおこなうため、”０”または”１”より成るディジタルデータである。本発明において入力データは４ビットのデータである。したがって、”００００”から”１１１１”までのデータを１単位として通信をおこなう。

エンコーダ１２は、データを複数本の出力で、かつ、１または複数の出力がハイレベル（以下単にハイと呼ぶ）になるように変換する回路である。本発明では、７本の出力で、かつ、１または２の出力がハイになるようにする。このようになるために、周知の論理回路を任意に組み合わせて構成する。

タイミング発生回路１４はクロックに同期して動作する。図２に示すように、クロックの立ち上がりまたは立ち下がりにあわせて、ある出力をハイにし、他の出力をローレベルにする。各出力は、一定クロックの間に１回だけハイになる。本発明では、出力の本数は、デコーダと同じ７本である。なお、図２の出力データとエンコーダ出力は、クロックにあわせた時間的な範囲を示す。

本発明の出力回路は図１に示すＡＮＤ−ＯＲ回路１６で構成される。このＡＮＤ−ＯＲ回路１６は、複数のＡＮＤ回路１８とＡＮＤ回路１８の出力が入力されるＯＲ回路２０より構成される。各ＡＮＤ回路１８は、エンコーダ１２およびタイミング発生回路１４の出力がそれぞれ１本ずつ入力される。したがって、本実施形態においてＡＮＤ回路１８の数は７個となる。

本発明は、エンコーダ１２とタイミング発生回路１４の出力のＡＮＤおよびＯＲを取ることによって、図３に示す出力となるように構成する。クロックの立ち上がりまたは立ち下がりにパルスを出力する。例えば、”１０００”のデータを送信する場合、図１の１番上のＡＮＤ回路１８にエンコーダ１２からハイを入力すれば、図２の１番上のタイミング出力を同じＡＮＤ回路１８に入力する。そうすることによって、図３の”１０００”の出力結果を得ることができる。

なお、図２に示すように、クロック４周期分の間に、エンコーダ１２の出力は一定とする。また、タイミング発生回路１４の出力は、クロック４周期分の間に、クロックの立ち上がりまたは立ち下がりのうちの１回でハイを出力する。

本発明では８ポジションに１または２のパルスが出力されている。したがって、クロックすべてに対応してパルスを出力するＰＰＭ方式よりも消費電力を低くすることができる。図３のパルス数および経験的なデータの出現回数より、ＰＰＭ方式に比べて約１／３の消費電力となる。なお、本発明とＰＰＭ方式の出力のパルス幅は同じとする。図３に示すデータとパルスの組み合わせ以外の組み合わせであってもよい。なお、例えばクロックは１００ＭＨｚを使用する。

本発明は、複数のパルスを出力するときに、図３に示すように隣り合うポジションにパルスが出力されないように構成する。このように構成するためには、エンコーダ１２およびタイミング発生回路１４の出力とＡＮＤ−ＯＲ回路１６の組み合わせ方法によって種々の方法で可能である。これはクロックの周波数を早くしても無理なく送信機を動作させるためである。すなわち、すべてのクロックに対応してパルスを出力するＰＰＭ方式よりも送信レートの向上を図ることができる。

また、８ポジションの最後のポジション、すなわち４クロック目の立ち下がりは使用しない。これはデータとデータの境目を区別するためである。

送信機１０は、受信機２２でデータの始まりや終わりの制御をおこなうために、図３に示すpreambleやEnd of txを出力する。また、上記の構成以外に、ＡＮＤ−ＯＲ回路の出力を増幅するアンプ、データを放射するアンテナを含む。なお、図３に示す出力を出力するのであるならば、図１に示すＡＮＤ−ＯＲ回路１６以外の論理回路の回路構成であってもよい。

上述したように、図３に示すよなデータの出力となるように図１の送信機１０を構成することによって、消費電力の低減と、送信レートの向上を図ることができる。

次に、図４に示す受信機２２について説明する。受信機２２は、複数ポジションにおいて１または複数のパルスとなったデータを受信するアンテナと、送受信におけるボーレートの複数倍のクロックでパルスをサンプリングするサンプリング回路２４と、パルスがプリアンブルパターンを含んでおり、プリアンブルパターンを使用して位相情報を検出するプリアンブル位相検出回路２６と、位相情報を保持するデータ位相保持回路２８と、位相情報を元に、サンプリングされたパルスをシフトするシフトレジスタ３０と、サンプリングされたパルスが本来の位置から変化していることを検出するデータ位相変化検出回路３２と、シフトされたパルスを復調するデコーダ３４と、を備える。

サンプリング回路２４がサンプリングをおこなうのは、周知の通信方式と同様に、同期を取るためである。本発明のサンプリングは図５に示すように、送受信のボーレートの４倍クロックでおこなう。サンプリングをおこなう前のパルス幅は、４倍クロックの１周期から２周期であり、理想は１．５周期から１．６周期であり、特に１．５周期が有効である。サンプリングされたパルスの幅は、４倍クロックの１周期または２周期分である。図５に示すように、４倍クロックの立ち上がりでサンプリング回路２４に入力された入力データのサンプリングをおこなう。なお、４倍クロックの立ち下がりでサンプリングをおこなってもよい。

上述したサンプリングのクロックやパルス幅の値は、データ位相変化検出回路３２で位相変化を検出するために決定された値である。データ位相変化検出回路３２は、パルスの位置の変化を検出するために、サンプリングしたパルスの幅の変化を検出する。入力データのパルスの位相が変化しない場合、サンプリングされたパルス幅は一定である。図５に示すように、パルスの位相に変化があると、サンプリングされたパルスの幅が変化する。サンプリングされたパルスの幅の変化方向は、入力データのパルスの位相の変化方向である。データ位相変化検出回路３２は、どちらの方向に位相がずれたかを示す情報をデータ位相保持回路２８に送る。

プリアンブル位相検出回路２６は、図３で示したプリアンブル（preamble）パターンを検出する回路である。周知の通信方式と同じで、複数回のプリアンブルパターンを連続して送信した後にデータを送信する。プリアンブル位相検出回路２６は、プリアンブルパターンとデータとの変化位置を位相情報として検出する。このことによって、データをデコードするためのタイミングを取ることができる。

データ位相保持回路２８は、データ位相変化検出回路３２がサンプリングしたパルスの幅の変化を検出後に、パルスの幅の変化した方向にあわせて位相情報を補正することもおこなう。例えば、図５のように入力データのパルスの位相が遅れた場合、サンプリングの結果は、時間的に遅れた方向にパルス幅が変化する。したがって、位相情報を遅れる方向に補正すればよい。このようにデータ位相変化検出回路３２とデータ位相保持回路２８とによって、サンプリングされたパルスの位相を補正することができる。ジッターや送受信周波数の変動によってデータを正しく受信できなくなることを防止できる。

また、シフトレジスタ３０は、サンプリングされたパルスを、位相情報を元にシフトすることにより、送信機１０からの出力データのパルスの時間位置に整合したパルスを出力する。したがって、受信したデータの位相がずれ、位相情報が変化すると、それにあわせてデコーダへの出力を変化させる。デコーダ３４は、シフトレジスタからの出力により正しいデータをデコードすることができる。

なお、サンプリング回路２４などの受信機２２の各回路は、周知の論理回路を組み合わせて構成する。

上述したように、受信機２２は、送受信のボーレートの４倍クロックで入力データのパルスをサンプリングし、サンプリングされたパルスの変化を検出することで、サンプリングされたパルスの位相を後追いで補正することができ、データを正しく受信することができる。

次に、本発明の通信装置を使用した通信方法について説明する。（１）エンコーダ１２にデータを入力し、データを複数の出力に変換する。データは４ビットであり、４ビットを１単位として通信する。

（２）タイミング発生回路１４は、クロックにあわせて、エンコーダ１２からの出力と同数のタイミング出力を出力する。なお、（１）と（２）は同時におこなう。

（３）エンコーダ１２およびタイミング発生回路１４の複数の出力を使用して、ＡＮＤ−ＯＲ回路１６は８ポジションにおいて１または２のパルスを出力する。このとき、複数のパルスを出力する場合、隣り合うポジションにはパルスを出力しない。隣り合うポジションにパルスがないため、クロックを早くしても無理なく送信をおこなうことができる。４ビットのデータを１または２のパルスで送信するため、周知のＰＰＭ方式と比較して消費電力を低くできる。

（４）ＡＮＤ−ＯＲ回路１６の出力は、アンプで増幅し、アンテナで放射する。従来のＵＷＢ通信と同様に、パルスを直接放射し、搬送波に乗せることはしない。

（５）受信機２２は、送信機１０からの出力を受信し、サンプリング回路２４に入力する。

（６）サンプリング回路２４は、入力されたデータのパルスを送受信におけるボーレートの４倍のクロックでサンプリングする。

（７）パルスはプリアンブルパターンを含んでおり、プリアンブル位相検出回路２６は、プリアンブルパターンを使用して位相情報を検出する。

（８）データ位相保持回路２８は、プリアンブル位相検出回路２６で検出された位相情報を保持する。

（９）シフトレジスタ３０は、位相情報を元に、サンプリングされたパルスをシフトし、送信側でのパルスの時間軸の位置に整合するようにパルスをシフトする。

（１０）デコーダ３４は、シフトされたパルスを復調し、送信機１０から送られてきたデータを復調し、出力する。

（１１）また、ジッターなどによってパルスの位相が変化しても正しくデータを受信するために、データ位相変化検出回路３２は、サンプリングされたパルスが本来の位置から変化していることを検出する。この（１１）は、上記（８）と連動しておこなう。

上記（１１）は、サンプリングされたパルスの幅を検出することでおこなう。上述したように、サンプリング回路２４に入力されたパルスの位相が変化するとサンプリングされたパルスの幅が変化するためである。

上記（１１）の後、サンプリングされたパルスの幅の変化の方向の情報をデータ位相保持回路２８に送り、データ位相保持回路２８は位相情報を補正する。位相情報が補正されるため、シフトレジスタ３０は、常に正しい位置にパルスをシフトすることができる。したがって、送受信を安定しておこなうことができる。

以上、本発明の実施形態について上述したが、本発明は上記実施形態に限定されることはない。例えば、４ビットのデータを送受信したが、他のビット数でもよい。その場合、本発明と同じコンセプトで送信機および受信機の回路を構成する。

また、図１や図４に示す各回路は論理回路以外で構成してもよい。例えば、アナログ回路、論理回路、メモリに記憶したプログラムなど、任意の組み合わせが可能である。

その他、本発明は、主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。

本発明の通信装置に係る送信機の構成を示す図である。 デコーダの出力とタイミング発生回路の出力とのタイミングを示す図である。 送信機における出力データのパルスのタイミングを示す図である。 本発明の通信装置に係る受信機の構成を示す図である。 受信したデータのサンプリングの状態を示す図である。 従来のＵＷＢ通信装置の実施形態を示す図であり、（ａ）は通信装置の構成を示す図であり、（ｂ）はデータに対するＰＰＭ出力のタイミングを示す図である。

符号の説明

１０：通信装置
１２：エンコーダ
１４：タイミング発生回路
１６：ＡＮＤ−ＯＲ回路（出力回路）
１８：ＡＮＤ回路
２０：ＯＲ回路
２２：受信機
２４：サンプリング回路
２６：プリアンブル位相検出回路
２８：データ位相保持回路
３０：シフトレジスタ
３２：データ位相変化検出回路
３２：デコーダ

Claims (3)

1. ＵＷＢにおけるディジタルのデータの送受信をおこなうための通信装置であって、
   前記データを複数本の出力に変換するエンコーダと、
   前記複数本と同数のタイミング・パルスを出力するタイミング発生回路と、
   前記エンコーダの出力とタイミング発生回路の出力とがそれぞれ入力され、複数ポジションにおいて1または複数のパルスを出力する出力回路と、
   を備えた送信機を含む通信装置であって、
   前記出力回路が、前記複数ポジションにおいて、隣り合うポジションにパルスを出力しないことを特徴とする通信装置。
2. 請求項１に記載の通信装置において、
   前記データが4ビットであり、前記複数ポジションが8ポジションであることを特徴とする通信装置。
3. ＵＷＢにおけるディジタルのデータの送受信をおこなうための通信方法であって、
   前記データを複数の出力に変換するステップと、
   前記複数の出力と同数のタイミング・パルスを出力するステップと、
   前記複数の出力とタイミング・パルスを使用して、複数ポジションにおいて1または複数のパルスを出力するステップと、
   を備えた送信方法を含む通信方法であって、
   前記複数ポジションにおいて、隣り合うポジションにパルスを出力しないことを特徴とする通信方法。
   

Images