JP4480895B2 - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP4480895B2 JP4480895B2 JP2000581592A JP2000581592A JP4480895B2 JP 4480895 B2 JP4480895 B2 JP 4480895B2 JP 2000581592 A JP2000581592 A JP 2000581592A JP 2000581592 A JP2000581592 A JP 2000581592A JP 4480895 B2 JP4480895 B2 JP 4480895B2
- Authority
- JP
- Japan
- Prior art keywords
- rendering
- image
- rendering devices
- tiles
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Polarising Elements (AREA)
- Image Processing (AREA)
Description
発明の背景
本発明は、画像を処理するための装置に関する。
【0002】
本発明は、特に、3次元(3D)画像のリアルタイム−レンダリング、テクスチャリング、又はシェーディングのためのシステムにおいて好適に使用することができる。ただし、これに限定されるものではない。ここで言うリアルタイムとは、見る者が認識しうる知覚可能な遅延を生じないで十分迅速に画像を表示することである。
【0003】
リアルタイム3D画像を発生するための既存の最も知られているシステムは、Zブァッファ(又は深度・バッファ)画像精度アルゴリズムである。このZブァッファ・アルゴリズムは、フレーム・バッファを必要とし、ここには、画像におけるそれぞれのピクセル(要素に分けられた画像要素)についてのカラー値が記憶される。これに加え、各ピクセルについて入口を有するZブァッファが必要である。このZブァッファには、各ピクセルについてのZ値又は深度値が記憶される。3D表示を生成させるために、ポリゴンが任意の順序でレンダリングされ、フレーム・バッファへ入れられる。これに続くポリゴンがフレーム・バッファへと入力される際に、当該ピクセルについて、ポリゴン上の点が、既にフレーム・バッファにある点よりも見る者に近い場合には、この新たな点の色およびZ値が、以前から記憶されていた値と置き換わる。ポリゴンのテクスチャリング又はシェーディングを行う場合には、レンダリングされてフレーム・バッファへ入れられる前に、ポリゴンについてのテクスチャリング又はシェーディングが行われる。このシステムには、ポリゴンを規定する頂点のリストが与えられており、テクスチャリングおよびシェーディングのオペレーションは、深度・テストを実行する前にそれぞれのポリゴンについて実行される。上述したシステムの性能は、入力データのバンド幅、テクスチャリングおよびシェーディングの速度、およびローカル・メモリ・インタフェイスのバンド幅といった種々の要因により制限を受ける。デュアル・レンダリング・デバイスを使用してシステムの性能を改善することが提案されており、これは、“スキャン・ライン・インターリーブ”と呼ばれる。すなわち、イメージ・ラスタのスキャン・ラインを交互に処理する二つのプロセッサを設け、これらの間において処理を分担させるものである。
【0004】
リアルタイム3D画像を発生させるための別のシステムが、ビデオロジック・リミテッドに譲渡された米国特許US−A−5,729,672に開示されている。このシステムは、従来のポリゴン・ベースのレンダリングではなく、「レイ・キャスティング」技術を用いて3次元画像のレンダリングを行う。このシステムでは、各オブジェクトは、データセットとして記憶されている面のうちの一組の面により表現される。画像平面は見る者と見られるシーンとの間にあるものとされ、画像平面は、複数のピクセルにより構成されている。レイは、視点からスクリーンのピクセルを通って見られているシーンへ達するものと仮定され、シーンの中でオブジェクトを示す種々の表面と交わる。これらの交点と、見る者からの距離とを分析することにより、システムは表面が見えるのかどうかを判断することができる。表面が見える場合には、その表面は、その後希望に従ってテクスチャリング又はシェーディングされる。しかしながら、その表面が見えない場合には、その表面のテクスチャリング又はシェーディングは必要ない。このシステムのZブァッファに対する利点は、見えない面は、テクスチャリングやシェーディングを行う必要がないことである。
【0005】
画像のテクスチャリング、又はシェーディングは、膨大なプロセッシング能力を必要とする。したがって、上述した米国特許のシステムにより達成される処理の軽減はきわめて有効であり、特に多くのポリゴン又は表面が互いに重なり合うような種類の画像にはその有効性はめざましいものとなる。
【0006】
上述した米国特許のシステムにおいては、オブジェクトを規定する表面は、画像平面の全体にわたって延びているものと、すなわち、広さが「無限」であると仮定されている。また、それぞれの表面は、オブジェクトの前面にあって観察者側を向いている場合にはフォワード面として定義され、オブジェクトの後ろ側の部分を形成して観察者から遠ざかる方向を向いている場合にはリバース面として定義されている。所与のオブジェクトが所与のピクセルにおいて見えるかどうかを決定するために、レイ・キャスティング技術では、観察点から、(a)この観察点から最も遠いレイとフォワード面との交点、および(b)観察点に最も近いリバース面とレイとの交点のそれぞれの距離を比較する。(a)が(b)よりも大きい場合には、これは、前記特許に例示されているように、レイがオブジェクトと交わらない、すなわちその特定のオブジェクトが、レイが通過する画像平面における当該ピクセルでは見えないことを表している。この技術を用いると、表面のエッジは、それ自体を定義する必要も計算する必要もなく、オブジェクトのすべての頂点を知り、表面が占めている平面を計算すれば十分である。この技術では、画像平面のすべてのピクセルについてすべてのオブジェクトをチェックして、オブジェクトがその位置において見えるかどうかを決定する必要があることが理解されるであろう。
【0007】
前記特許に開示されているように、この技術は、画像の適切な部分に影をつけることを、非常に容易にする。またこのシステムは、種々の形態をとる透明を処理することも可能である。
【0008】
この技術は、Zブァッファ・システムを超える効果を有するものの、処理の要求がなお制約となりうる。前記特許では、画像平面すなわちスクリーンを多数の小領域もしくは「タイル」に分割することによって性能を向上させることが提案されている。これらのタイルは、便宜上、長方形(正方形を含む)とする。そして、各タイルについて、まず、そのタイル内に入ることになる面を有するオブジェクトを決定し、タイルの中に入っているオブジェクトだけを処理することによって、処理すべき表面の数を減少させている。どのオブジェクトがそれぞれのタイルに寄与するかの決定は、そのオブジェクトを完全に収容するバウンディング・ボリューム、すなわち平行六面体でオブジェクトを包囲し、そしてタイルの領域をバウンディング・ボリュームと比較することによって行われる。これをおこなうために、すべてのバウンディング・ボリュームが画像平面へ射影され、タイルの角部に対してテストされる。これらのうち、そのタイルの完全に外側にあるバウンディング面を有するオブジェクトは、そのタイルについては破棄される。このため、すべてのタイルを処理する全時間が短縮されるので、タイル内のピクセル当たりに処理しなければならない表面の数が削減され、したがって画像をレンダリングするための時間は短縮される。
【0009】
前述の米国特許は、寸法が可変のタイルを使用することを提案している。これは、通常オブジェクトはスクリーン全体に均等には分布しないという事実を反映している。本出願の図1に示すように、三つのタイル10は、三つのオブジェクトを収容できるよう一辺10ピクセルの正方形とされ、四つのタイル12は、四つのより小さいオブジェクトを収容できるよう一辺5ピクセルの正方形とされている。前述の特許において説明されているように、処理システムによって、いくつかのタイルについての画像の部分がパイプライン方式で処理される。
【0010】
我々は、前述のすべての特徴があるにもかかわらず処理能力がなお制約となり、しかしながら、本発明により処理能力を改善しうることを認識した。
【0011】
(発明の要約)
本発明の種々の態様が、特許請求の範囲に規定されており、ここでこれを参照することができる。特許請求の範囲には、本発明の好適な特徴が記載されている。
【0012】
以下に本発明の好適な実施例を、図面を参照しながらより詳細に説明する。簡単に述べると、本発明のこの好適な実施例は、画像をレンダリング(すなわち、カラーリング、テクスチャリング、あるいはシェーディング)するための画像処理装置という形態とされ、画像を分割して小領域又はタイルとするタイリングデバイスを含んでいる。二つのレンダリング・デバイスが設けられ、タイルは、いくつかが一つのレンダリング・デバイスによって、他のいくつかが別のレンダリング・デバイスによって処理されるように割り当てられる。表示しようとするオブジェクトの表面を表すポリゴンは、タイルと対照してテストされる。ある表面が一つの小領域だけに含まれる場合には、そのデータは一つのレンダリング・デバイスだけへ送られる。他方、ある表面が別々のレンダリング・デバイスによって処理される二つの小領域に含まれる場合には、そのデータは両方のレンダリング・デバイスへ送られる。結果として、データの実質的な部分だけを供給すればよく、これらは一つのレンダリング・デバイスによって処理されることになって、装置の動作速度が向上する。二つのレンダリング・デバイスの出力は、続いてタイルのインターリーブ動作及び画像表示回路によって結合される。
【0013】
以下では、図面を参照しながら、例示として本発明をより詳細に説明する。
【0014】
(好適な実施例の詳細な説明)
以下で、図2以降を参照しながら、画像処理、より詳しくは、3次元(3D)画像のリアルタイムでのテクスチャリングおよびシェーディングのための方法および装置について説明する。
【0015】
前述の導入部で説明した「バウンディング・ボリューム」技術は、完全にタイルの外側にあるバウンディング・ボリュームを有するオブジェクトはそのタイルについては破棄されるというものである。以下の説明では、この方針を実行する。すなわち、オブジェクトをスクリーンもしくは画像平面に投影し、この平面上において見えるバウンディング面をタイルと比較する。
【0016】
図2を参照する。同図には、12個の小領域すなわちタイル22を含むスクリーンの一部20が示されている。各タイルは、典型的には一辺が32ピクセル又は64ピクセルの正方形である。すなわち、従来のラスタ・スキャンを行うと、長さが32ピクセル又は64ピクセルで、高さが32ライン又は64ラインとなる。見て分かるように、この図には模式的に二つのオブジェクト、すなわち家24と自転車26が示されている。これらのオブジェクトは、例示のめに、二つのタイル22にわたるように延在させてある。これら二つのタイルは、家24の場合には像の上下に配置され、自転車の場合には横並びに配置されている。いずれの方法においても、オペレーションは同じである。
【0017】
これらのタイルは、二つのタイルグループに分割される。図に示したように、タイルは、市松模様状に二つのタイルグループに分割される。図2に示すように、タイルは一つ置きに明るく又は暗くシェーディングされ、各明るいタイル22Aは四つの暗いタイルによって囲まれ、各暗いタイル22Bは四つの明るいタイルによって囲まれる。明るいタイルと暗いタイルはそれぞれ、スクリーン全体について斜め模様を形成している。
【0018】
これまでは、オブジェクトのレンダリング、すなわちオブジェクトのテクスチャリング及びシェーディングを、単一のプロセッサによって処理したが、本発明では、これらを二つのプロセッサに分割する。これらのプロセッサをプロセッサA及びプロセッサBとする。各タイルグループを、これらのプロセッサA、プロセッサBのそれぞれと結びつける。すなわち、図2に示すように、明るいタイル22AはすべてプロセッサAに結びつけられ、暗いタイル22BはすべてプロセッサBに結びつけられる。明るいタイルの中に見える表面の処理はプロセッサAによって行われ、暗いタイルの中に見える表面の処理はプロセッサBによって行われる。
【0019】
複雑なオブジェクトは、一群のいくつかの小さなポリゴンによって構成されていることがわかる。たとえば家24は、屋根28のための三角形と、煙突30のための三角形及び四角形と、家の本体32、窓34、ドア36のための複数の長方形から構成されている。
【0020】
これらのうち屋根28と、煙突30と、二階の窓34の一つを形成するのポリゴンは、それぞれ全体が明るいタイル22Aの中に収まっており、したがってプロセッサA、すなわちデバイスAだけに送ればよい。ドア36と一階の窓34は、それぞれ全体が暗いタイル22Bの中に収まっており、したがってプロセッサB、すなわちデバイスBだけに送ればよい。しかしながら、家の本体32は、二つのタイルにまたがっている。したがって、これは明るいタイルと暗いタイルの両方における表示に影響を与えるので、両方のプロセッサ又はデバイスへ送る必要がある。
【0021】
自転車26についても同様に、前輪と前輪フォークとハンドルを構成するポリゴンはデバイスAだけに送られ、後輪と後輪フォークとサドルはデバイスBだけに送られるが、自転車のフレームについては両方のデバイスへ送られる。より大きなオブジェクトの場合は三つのタイル又はそれ以上にまたがって延在することもあるが、適用される処理及びその効果は、二つだけのタイルに重なるオブジェクトの場合と同じである。
【0022】
複雑のオブジェクトを構成するポリゴンの大きさは、そのポリゴン全体を囲むように四角形を描き、その四角形をスクリーンのタイルの座標と対照させてポリゴンの大きさを決定することによって得られる。これを、任意のポリゴン40を示した図3に例示する。このポリゴンは内側に凹んだものとして示されており、希望する場合は、便利なように内側に凹まない複数のポリゴンに細分することも可能であるが、バウンディングボックスを設定する方法は同じである。ポリゴンのデータは、ポリゴンの各頂点の座標値を与えることによって、レンダリング・デバイスへ供給される。この座標値は、X,Y,Zという三つの直交軸を有するデカルト座標系によって与えられる。最終的な表示スクリーンはX軸とY軸で形成される平面とされ、Z軸は、通常行われるように、オブジェクトの深度を表す。
バウンディングボックス42の角部44を規定するxとyの最小値の決定に用いる手順を、図4に示す。
【0023】
図4の手順50において、最初のステップ52では、最初に、処理される最初の頂点の入力値xin、yinが所望の値xmin、xmax、ymin、ymaxであると仮定する。続いてステップ54において次の頂点が処理される。新たな入力値xin、yinを、記憶されているxmin、xmax、ymin、ymaxと比較する。x又はyのいずれかについて、新たな入力値が記憶されている最小値よりも小さい場合は、新たな入力値で最小値を置き換え、新たな入力値が最大値を超える場合は、新たな入力値で最大値を置き換える。続いて手順はステップ56へ移行し、ここでポリゴンを規定する最後の頂点が処理されたかどうかをチェックする。ノーであれば、手順はステップ54へ戻って、次の頂点を処理する。一方、最後の頂点が処理された場合には、バウンディングボックス42の座標値がこれで決定され、手順はステップ58へ移行し、ここでバウンディングボックスがスクリーンの処理されているタイルと重なるかどうかの決定がなされる。この決定もまた、バウンディングボックス42の角部のXY座標値と、タイルの角部のXY座標値との単純な比較によって行われる。ピクセル数で表されるタイルの寸法は、例えば32又は64というような2のべき乗に選ぶのが望ましく、このようにすれば、スクリーンタイルテスト58は、多数の単純な二進数の比較に還元される。
【0024】
前述のバウンディングボックスの手法では、ごく希に、表面が実際には所与のタイル内に収まっていないときに、システムに収まっていると表示させる場合があるが、これは重大な問題にはならない。
【0025】
前述のように、タイルは、プロセッサA用とプロセッサB用という二つに、市松模様状に分割した。しかしながら、他の方法を用いてスクリーンを分割することもできる。最適な方法は画像内容に依存するであろうし、これにより一方のプロセッサが他方よりも多くのタイルを処理する場合もある。図5は分割形態を例示しており、ここでは大きい四角形2に、高さと幅の短い小さな四角形1が内包されている。プロセッサBは小さい四角形1を形成するタイルを処理するよう構成され、プロセッサAは残りのタイル、すなわち四角形2から四角形1を除いた部分のタイルを処理するよう構成されている。したがって、四角形1は、プロセッサAについて、インクルージョン四角形として定義され、四角形2はイクスクルージョン四角形として定義される。すなわち、全体が四角形1に含まれるすべてのポリゴンは、デバイスAに送られる。四角形1の外側、かつ四角形2の内側にあるポリゴンは、デバイスBへ送られる。二つの領域にまたがるポリゴンは、両方のデバイスへ送られる。
【0026】
スクリーンの分割は、相当数の表面がたった一つのプロセッサに送られるように行われる。すなわち、タイルは、表面のうちの相当の割合が一つのタイルだけに入る可能性が高くなるように、タイルのピクセルを単位とした一方の辺の長さが、もう一方の辺の例えばせいぜい2倍から3倍程度の四角形とするのが好ましい。このようにすると、たった一つのプロセッサへ送られる表面によって、処理は削減される。したがって、スキャンラインが一つ置きに異なるプロセッサによって処理されるように分割してしまうと、一本のスキャンラインに含まれる面の数というのはゼロ又はそれに近いことから、利点は得られない。他の可能な分割として、スクリーンを水平なバンドに分割する方法が考えられるが、この場合はバンド幅を十分に広く、例えばスクリーン全体を3分割又は4分割する程度にする必要があると考えられる。いずれの場合も、通常は少なくとも三つのスクリーン領域が存在し、プロセッサのうちの少なくとも一つが少なくとも二つの別々の離れた画像領域を処理するよう構成されるだろう。
【0027】
前述の実施例を実施化するのに必要なハードウエアは、図6に示すような形態のハードウェア構成をとる。図6は、本発明を具体化した画像処理装置60をブロック図として示したものであり、主メモリ64に接続された中央処理ユニット(CPU)62を備えている。タイル化デバイス66はタイルを定義し、CPU62との間だけでなくローカルメモリ68との間でも通信する。タイル化デバイスは、有効に二つの出力を有し、これらには第1のテクスチャリングもしくはレンダリング・デバイス70Aと、第2のテクスチャリングもしくはレンダリングデバイス70Bとに接続されている。二つのレンダリング・デバイス68A、68Bの出力は、いずれもタイル・インターリーブおよび画像表示回路72へ与えられている。好適なハードウエアのさらに詳しい説明については、我々の前述の米国特許を参照することができるが、重要なのは、タイル化デバイス66と回路72との間に、二つのレンダリングデバイス70A及び70Bが並列に接続されているという点である。
【0028】
実際には、タイル化デバイス66の二つの出力を、レンダリングデバイス70A、70Bのうち必要とされる一方を特定する適当なアドレス動作とともに、単一のデータバスとして構成することができる。
【0029】
図6の装置のオペレーションに含まれるステップは、おおむね以下のように説明することができる:
1. オブジェクトは、ユーザ(プログラマ)により生成される。これらは頂点と、そして各面に必要とされるテクスチャリングの種類を示すテクスチャ・コードによって定義される。これには色とその他の表面効果が含まれる。
2. バウンディングボックスは、前述の方法に従って、各面について生成される。
3. どの面がどのタイルに含まれるか、すなわち複数のレンダリングデバイス(ここでは二つ)のうちのどれがデータを必要としているかを決定するために、バウンディングボックスが、用いられているマクロなタイリング・パターンと対照して比較される。そして表面の頂点及びテクスチャ・コードが、各メモリデバイスに結びつけられた適切なローカル・メモリ部分に格納される。
4. この段階で、各レンダリング・デバイスに対するタイル表示リストが生成され、これにより、レンダリング・デバイスが動作するときには、そのタイルのそれぞれについてのデータを考慮するだけでよく、スクリーン表示リスト全体を考慮する必要はない。
5. タイルの各ピクセルについて、最も近い面が最初にリストされるよう、深度値にによって表面をソートする。
6. 前述の米国特許のレイ・キャスティング方法を用いて、その特定のピクセルにおいて見える最も前方にある不透明な面を見出す。
7. そして、このように最も前方に配置された目に見える面をレンダリングし、表面に希望する色、テクスチャ、シェーディングを与える。
8. この結果は、ディスプレイ・バッファに記憶される。
【0030】
本発明によれば、前述の各ステップのうちのいくつかは、並列に動作する二つのプロセッサにより実行される。このオペレーションは、前述の方法で、二つのプロセッサの間で割り当てられる。つまり、いくつかのタイル(上で明るいタイルとしたもの)についてのステップ7は一つのプロセッサによって実行され、他の(暗い)タイルについての同じステップは他方のプロセッサによって実行される。これによって処理に要する時間が、半分あるいはそれに近い程度に短縮される。二つのプロセッサの出力は結合されてディスプレー・バッファに供給され、続いてディスプレーのスクリーン上に表示される。
【0031】
したがって、このシステムは、例えば図2に示した家や自転車などのオブジェクトを表す一群の表面を定義するデータを与えることによって動作することが理解されるだろう。ディスプレイは、多数のタイルに分割され、どの面がどのタイルに入るかが決定される。そしてそのデータは、種々の表面がどのタイルに入っているかに応じて二つのレンダリング・デバイスに供給される。いくつかの表面のデータは一つのレンダリング・デバイスだけへ送られ、別の表面のデータは両方のレンダリング・デバイスへ送られるだろう。より詳しく言うと、例えば図2の屋根やドアのように、表面が一つのタイルだけに属しているときは、そのデータは一つのレンダリング・デバイスもしくはテクスチャリング・デバイスへ送られる。表面が、異なるレンダリング・デバイスによって処理される二つのタイルに属しているときは、その表面のデータは両方のレンダリング・デバイスへ送られる必要がある。
【0032】
表面が、同一のレンダリング・デバイスすなわち同一のプロセッサによって処理される二つのタイルにまたがる場合もあるが、そのような場合には、データは一つのレンダリング・デバイスのみへと送られればよい。これは図2のタイルの配置とは異なるが、別の構成では容易に起こりうるものである。
【0033】
例示した本発明の実施例では、通常は一つであるレンダリング用(例えばテクスチャリング又はシェーディング用)のプロセッサの代わりに二つのプロセッサが設けてあることを前提としている。しかしながら、本発明は、二つのデバイスの使用に限定されるものではなく、希望すれば二つよりも多く使用することもでき、その場合スクリーンは、それぞれのタイルグループを有する適切な多くの数の領域に分割される。
【0034】
例示した実施例は、プロセッサが同時並行的に動作し、各プロセッサは画像の全ての表面ではなくその幾分かだけを処理するばよいという事実から、通常の画像を処理すると仮定した場合に、処理時間が短縮されるという効果を有する。
【0035】
純粋に例示目的で説明し例示した上記のシステムに対しては、種々の変更を施すことが可能なことが理解されるだろう。
【図面の簡単な説明】
【図1】 米国特許第5,729,672号から引用した図であって、いくつかのオブジェクトを含み、可変サイズのタイルを有する画像平面の一部を例示している。
【図2】 本発明の実施の形態に基づいて、複数のタイルを含むスクリーンの一部を例示している。
【図3】 オブジェクトの周りのバウンディングボックスの図を示している。
【図4】 オブジェクトの周囲のバウンディングボックスの座標を決定するのに用いられる手順のフローチャートである。
【図5】 図1の実施例を変形した、タイルを含むスクリーンの一部を示した図である。
【図6】 本発明を実施化する好適な画像処理装置に使用するハードウエアの概略ブロック図である。
Claims (20)
- 画像処理装置であって、該装置は、
画像内の各オブジェクトを表す一群の表面を定義するデータを供給する手段と、
ディスプレーを複数の小領域に分割する分割手段であって、前記供給手段に接続されているとともに、複数の出力を有する分割手段と、
それぞれが前記分割手段の複数の出力にそれぞれ接続された対応する複数のレンダリング・デバイスと、
前記複数のレンダリング・デバイスに接続され、表示のために前記複数のレンダリング・デバイスのそれぞれの出力を受け取り、かつ結合する結合手段とを含み、
前記分割手段は、
画像内容に基づいて前記小領域を小領域のグループに分割し、各グループを前記複数の出力の各一つ及び前記複数のレンダリング・デバイスのうちの対応するものに割り当てるよう構成されており、
得られたどの小領域にどの表面が入るかを決定するよう構成されており、そして
各小領域について該決定された表面のデータを前記複数の出力の各一つに適用する構成されており、
その表面が異なるレンダリング・デバイスによって処理される複数の小領域のうちの一つの小領域のみに入るか複数の処理領域に入るかに応じて、前記分割手段が、いくつかの表面のデータを一つのレンダリング・デバイスのみに送り、他の表面のデータを一つよりも多くのレンダリング・デバイスに送ることを特徴とする画像処理装置。 - 前記供給手段は、CPU(62)と、メモリ・デバイス(64)とを含んでいる、請求項1に記載の装置。
- 前記分割手段(66)は、関連するメモリ手段(68)を含んでいる請求項1に記載の装置。
- 前記分割手段(66)は、それぞれの表面について四角形のバウンディング・ボリュームを決定し、そしてどの小領域に当該バウンディング・ボリュームが入るかを決定することによって、どの表面がどの小領域に含まれるのかを決定する、請求項1に記載の装置。
- 前記分割手段(66)は、レイ・キャスティング手法を用いて、どの表面が画像平面のどの小領域に入るかを決定する、請求項1に記載の装置。
- 前記レンダリング手段(70A、70B)によってレンダリングする前に前記表面を深度値によってソートする、請求項1に記載の装置。
- 前記表面はポリゴンである、請求項1に記載の装置。
- 二つのレンダリング・デバイス(70A、70B)のみが設けられている、請求項1に記載の装置。
- 前記小領域は、市松模様状に前記レンダリング・デバイスと結びつけられている、請求項8に記載の装置。
- 前記小領域は、前記画像にわたるそれぞれのバンドから構成されている、請求項1に記載の装置。
- 前記小領域は、1:6以下のアスペクト比の長方形である、請求項1に記載の装置。
- 前記小領域は、1:3以下のアスペクト比の長方形である、請求項1に記載の装置。
- 前記小領域のうち少なくともいくつかは、実質的に正方形である、請求項1に記載の装置。
- 少なくとも一つの小領域は、第一の四角形に含まれ、かつ第二の四角形に含まれないものとして定義される、請求項1に記載の装置。
- 前記小領域のうち少なくともいくつかは、幅および高さが32ピクセルから64ピクセルの間である、請求項1に記載の装置。
- 前記分割手段は、前記複数のレンダリング・デバイスの他方よりも多くの小領域が、前記複数のレンダリング・デバイスのうちの一つに割り当てられるように、画像内容に基づいて前記小領域を小領域のグループに分割し、各グループを前記複数の出力の各一つ及び前記複数のレンダリング・デバイスのうちの対応するものに割り当てるよう構成されている、請求項1に記載の装置。
- 前記分割手段は、レンダリングが実行される前に、小領域を小領域のグループに分割することを特徴とする請求項1に記載の装置。
- 前記分割手段は、どの表面がどの小領域に入るかが決定される前に、小領域を小領域のグループに分割することを特徴とする請求項1に記載の装置。
- 対応するレンダリング・デバイスによる各小領域のレンダリングの実行中に考慮すべきデータを示すために、レンダリングが実行される前に、前記複数のレンダリング・デバイスのそれぞれに対する小領域表示リストを生成する手段をさらに含んでいる、請求項1に記載の装置。
- 対応するレンダリング・デバイスによる各小領域の画像全体のレンダリングの実行中に考慮すべきデータを示すために、画像全体のレンダリングを実行する前に、前記複数のレンダリング・デバイスのそれぞれのために小領域表示リストを生成する手段をさらに含んでいる、請求項1に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9824406A GB2343598B (en) | 1998-11-06 | 1998-11-06 | Image processing apparatus |
GB9824406.4 | 1998-11-06 | ||
PCT/GB1999/003716 WO2000028477A1 (en) | 1998-11-06 | 1999-11-08 | Image processing apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002529865A JP2002529865A (ja) | 2002-09-10 |
JP2002529865A5 JP2002529865A5 (ja) | 2007-01-11 |
JP4480895B2 true JP4480895B2 (ja) | 2010-06-16 |
Family
ID=10842011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000581592A Expired - Lifetime JP4480895B2 (ja) | 1998-11-06 | 1999-11-08 | 画像処理装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6750867B1 (ja) |
EP (1) | EP1125250B1 (ja) |
JP (1) | JP4480895B2 (ja) |
AT (1) | ATE258327T1 (ja) |
DE (1) | DE69914355T2 (ja) |
GB (1) | GB2343598B (ja) |
WO (1) | WO2000028477A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2469050A1 (en) * | 2000-12-22 | 2002-07-04 | Volume Interactions Pte. Ltd. | A method of rendering a graphics image |
US7796133B1 (en) | 2002-11-18 | 2010-09-14 | Ati Technologies Ulc | Unified shader |
US7061495B1 (en) * | 2002-11-18 | 2006-06-13 | Ati Technologies, Inc. | Method and apparatus for rasterizer interpolation |
US7633506B1 (en) * | 2002-11-27 | 2009-12-15 | Ati Technologies Ulc | Parallel pipeline graphics system |
US8933945B2 (en) * | 2002-11-27 | 2015-01-13 | Ati Technologies Ulc | Dividing work among multiple graphics pipelines using a super-tiling technique |
JP2005100176A (ja) * | 2003-09-25 | 2005-04-14 | Sony Corp | 画像処理装置およびその方法 |
US8133115B2 (en) | 2003-10-22 | 2012-03-13 | Sony Computer Entertainment America Llc | System and method for recording and displaying a graphical path in a video game |
US7403661B2 (en) * | 2004-02-12 | 2008-07-22 | Xerox Corporation | Systems and methods for generating high compression image data files having multiple foreground planes |
US20060071933A1 (en) | 2004-10-06 | 2006-04-06 | Sony Computer Entertainment Inc. | Application binary interface for multi-pass shaders |
ATE383627T1 (de) * | 2004-11-19 | 2008-01-15 | Ericsson Telefon Ab L M | Verfahren und vorrichtung zur erzeugung dreidimensionaler bilder |
US7636126B2 (en) | 2005-06-22 | 2009-12-22 | Sony Computer Entertainment Inc. | Delay matching in audio/video systems |
US7965859B2 (en) | 2006-05-04 | 2011-06-21 | Sony Computer Entertainment Inc. | Lighting control of a user environment via a display device |
US7880746B2 (en) | 2006-05-04 | 2011-02-01 | Sony Computer Entertainment Inc. | Bandwidth management through lighting control of a user environment via a display device |
GB2449398B (en) * | 2006-09-29 | 2009-02-11 | Imagination Tech Ltd | Improvements in memory management for systems for generating 3-dimensional computer images |
US8797320B2 (en) * | 2007-08-02 | 2014-08-05 | Disney Enterprises, Inc. | Surface shading of computer-generated object using multiple surfaces |
GB2452731B (en) * | 2007-09-12 | 2010-01-13 | Imagination Tech Ltd | Methods and systems for generating 3-dimensional computer images |
GB0723536D0 (en) | 2007-11-30 | 2008-01-09 | Imagination Tech Ltd | Multi-core geometry processing in a tile based rendering system |
JP5120174B2 (ja) * | 2008-09-18 | 2013-01-16 | 富士通株式会社 | 描画装置 |
US8152613B2 (en) * | 2009-01-14 | 2012-04-10 | Sony Computer Entertainment America Llc | Tiled objects in digital environments |
GB0922126D0 (en) | 2009-12-17 | 2010-02-03 | Advanced Risc Mach Ltd | Graphics processing systems |
JP5393574B2 (ja) | 2010-04-08 | 2014-01-22 | キヤノン株式会社 | 画像処理装置、画像処理方法、及びプログラム |
US10786736B2 (en) | 2010-05-11 | 2020-09-29 | Sony Interactive Entertainment LLC | Placement of user information in a game space |
JP5595151B2 (ja) | 2010-07-13 | 2014-09-24 | キヤノン株式会社 | 画像処理装置、画像処理装置における圧縮方法、および、プログラム |
JP5643574B2 (ja) * | 2010-08-26 | 2014-12-17 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
JP5664052B2 (ja) | 2010-09-15 | 2015-02-04 | 富士通セミコンダクター株式会社 | グラフィック処理装置、及び、グラフィック処理プログラム |
US9342817B2 (en) | 2011-07-07 | 2016-05-17 | Sony Interactive Entertainment LLC | Auto-creating groups for sharing photos |
GB2494903B (en) | 2011-09-22 | 2017-12-27 | Advanced Risc Mach Ltd | Graphics processing systems |
EP2648107B1 (en) * | 2012-04-05 | 2016-09-28 | Siemens Healthcare GmbH | Volume rendering on shared memory systems with multiple processors by optimizing cache reuse |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8828342D0 (en) * | 1988-12-05 | 1989-01-05 | Rediffusion Simulation Ltd | Image generator |
US5008838A (en) * | 1989-11-17 | 1991-04-16 | Digital Corporation | Method for simultaneous initialization of a double buffer and a frame buffer |
US5729672A (en) * | 1993-07-30 | 1998-03-17 | Videologic Limited | Ray tracing method and apparatus for projecting rays through an object represented by a set of infinite surfaces |
US6313841B1 (en) * | 1998-04-13 | 2001-11-06 | Terarecon, Inc. | Parallel volume rendering system with a resampling module for parallel and perspective projections |
-
1998
- 1998-11-06 GB GB9824406A patent/GB2343598B/en not_active Expired - Lifetime
-
1999
- 1999-11-08 JP JP2000581592A patent/JP4480895B2/ja not_active Expired - Lifetime
- 1999-11-08 US US09/831,386 patent/US6750867B1/en not_active Expired - Lifetime
- 1999-11-08 AT AT99954179T patent/ATE258327T1/de not_active IP Right Cessation
- 1999-11-08 EP EP19990954179 patent/EP1125250B1/en not_active Revoked
- 1999-11-08 DE DE69914355T patent/DE69914355T2/de not_active Expired - Lifetime
- 1999-11-08 WO PCT/GB1999/003716 patent/WO2000028477A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
DE69914355T2 (de) | 2004-11-11 |
US6750867B1 (en) | 2004-06-15 |
GB9824406D0 (en) | 1998-12-30 |
GB2343598B (en) | 2003-03-19 |
JP2002529865A (ja) | 2002-09-10 |
ATE258327T1 (de) | 2004-02-15 |
EP1125250B1 (en) | 2004-01-21 |
WO2000028477A1 (en) | 2000-05-18 |
EP1125250A1 (en) | 2001-08-22 |
GB2343598A (en) | 2000-05-10 |
DE69914355D1 (de) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4480895B2 (ja) | 画像処理装置 | |
US6636212B1 (en) | Method and apparatus for determining visibility of groups of pixels | |
US7145565B2 (en) | Depth bounds testing | |
JP4237271B2 (ja) | 3dグラフィックスにおける属性補間のための方法及び装置 | |
US5596685A (en) | Ray tracing method and apparatus for projecting rays through an object represented by a set of infinite surfaces | |
US7126600B1 (en) | Method and apparatus for high speed block mode triangle rendering | |
US6774910B2 (en) | Method and system for providing implicit edge antialiasing | |
US10229524B2 (en) | Apparatus, method and non-transitory computer-readable medium for image processing based on transparency information of a previous frame | |
US6919906B2 (en) | Discontinuity edge overdraw | |
WO2000011613A9 (en) | Performing hidden surface removal in a graphics processor with deferred shading | |
JP2001357410A (ja) | 別々に生成された3次元イメージを合成するグラフィックス・システム | |
US20110227921A1 (en) | Processing of 3D computer graphics data on multiple shading engines | |
JP4499291B2 (ja) | 3次元コンピュータ生成画像のシェーディング及びテクスチャリング | |
EP0425187B1 (en) | Drawing 'polygon with edge'-type primitives in a computer graphics display system | |
US7116333B1 (en) | Data retrieval method and system | |
US6839058B1 (en) | Depth sorting for use in 3-dimensional computer shading and texturing systems | |
Yu | Efficient visibility processing for projective texture mapping | |
KR20230032826A (ko) | 멀티-프래그먼트 렌더링에서 가상 두께 기반 레이어 병합 방법, 이를 수행하는 장치 및 컴퓨터 프로그램 | |
EP0725365B1 (en) | Method and apparatus for shading three-dimensional images | |
JPH09319892A (ja) | 画像処理装置及びその処理方法 | |
CN1501326A (zh) | 三维空间数字图像处理器与应用其上的能见度处理方法 | |
KR0180160B1 (ko) | 3차원 물체의 랜더링 방법 | |
GB2465812A (en) | Distributed processing for rendering 3D images |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091020 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100218 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100317 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4480895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |