JP2002529865A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2002529865A JP2002529865A JP2000581592A JP2000581592A JP2002529865A JP 2002529865 A JP2002529865 A JP 2002529865A JP 2000581592 A JP2000581592 A JP 2000581592A JP 2000581592 A JP2000581592 A JP 2000581592A JP 2002529865 A JP2002529865 A JP 2002529865A
- Authority
- JP
- Japan
- Prior art keywords
- rendering
- sub
- tiles
- image
- rendering devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Polarising Elements (AREA)
- Image Processing (AREA)
Abstract
Description
チャリング、又はシェーディングのためのシステムにおいて好適に使用すること
ができる。ただし、これに限定されるものではない。ここで言うリアルタイムと
は、見る者が認識しうる知覚可能な遅延を生じないで十分迅速に画像を表示する
ことである。
Zブァッファ(又は深度・バッファ)画像精度アルゴリズムである。このZブァ
ッファ・アルゴリズムは、フレーム・バッファを必要とし、ここには、画像にお
けるそれぞれのピクセル(要素に分けられた画像要素)についてのカラー値が記
憶される。これに加え、各ピクセルについて入口を有するZブァッファが必要で
ある。このZブァッファには、各ピクセルについてのZ値又は深度値が記憶され
る。3D表示を生成させるために、ポリゴンが任意の順序でレンダリングされ、
フレーム・バッファへ入れられる。これに続くポリゴンがフレーム・バッファへ
と入力される際に、当該ピクセルについて、ポリゴン上の点が、既にフレーム・
バッファにある点よりも見る者に近い場合には、この新たな点の色およびZ値が
、以前から記憶されていた値と置き換わる。ポリゴンのテクスチャリング又はシ
ェーディングを行う場合には、レンダリングされてフレーム・バッファへ入れら
れる前に、ポリゴンについてのテクスチャリング又はシェーディングが行われる
。このシステムには、ポリゴンを規定する頂点のリストが与えられており、テク
スチャリングおよびシェーディングのオペレーションは、深度・テストを実行す
る前にそれぞれのポリゴンについて実行される。上述したシステムの性能は、入
力データのバンド幅、テクスチャリングおよびシェーディングの速度、およびロ
ーカル・メモリ・インタフェイスのバンド幅といった種々の要因により制限を受
ける。デュアル・レンダリング・デバイスを使用してシステムの性能を改善する
ことが提案されており、これは、“スキャン・ライン・インターリーブ”と呼ば
れる。すなわち、イメージ・ラスタのスキャン・ラインを交互に処理する二つの
プロセッサを設け、これらの間において処理を分担させるものである。
リミテッドに譲渡された米国特許US−A−5,729,672に開示されてい
る。このシステムは、従来のポリゴン・ベースのレンダリングではなく、「レイ
・キャスティング」技術を用いて3次元画像のレンダリングを行う。このシステ
ムでは、各オブジェクトは、データセットとして記憶されている面のうちの一組
の面により表現される。画像平面は見る者と見られるシーンとの間にあるものと
され、画像平面は、複数のピクセルにより構成されている。レイは、視点からス
クリーンのピクセルを通って見られているシーンへ達するものと仮定され、シー
ンの中でオブジェクトを示す種々の表面と交わる。これらの交点と、見る者から
の距離とを分析することにより、システムは表面が見えるのかどうかを判断する
ことができる。表面が見える場合には、その表面は、その後希望に従ってテクス
チャリング又はシェーディングされる。しかしながら、その表面が見えない場合
には、その表面のテクスチャリング又はシェーディングは必要ない。このシステ
ムのZブァッファに対する利点は、見えない面は、テクスチャリングやシェーデ
ィングを行う必要がないことである。
を必要とする。したがって、上述した米国特許のシステムにより達成される処理
の軽減はきわめて有効であり、特に多くのポリゴン又は表面が互いに重なり合う
ような種類の画像にはその有効性はめざましいものとなる。
像平面の全体にわたって延びているものと、すなわち、広さが「無限」であると
仮定されている。また、それぞれの表面は、オブジェクトの前面にあって観察者
側を向いている場合にはフォワード面として定義され、オブジェクトの後ろ側の
部分を形成して観察者から遠ざかる方向を向いている場合にはリバース面として
定義されている。所与のオブジェクトが所与のピクセルにおいて見えるかどうか
を決定するために、レイ・キャスティング技術では、観察点から、(a)この観
察点から最も遠いレイとフォワード面との交点、および(b)観察点に最も近い
リバース面とレイとの交点のそれぞれの距離を比較する。(a)が(b)よりも
大きい場合には、これは、前記特許に例示されているように、レイがオブジェク
トと交わらない、すなわちその特定のオブジェクトが、レイが通過する画像平面
における当該ピクセルでは見えないことを表している。この技術を用いると、表
面のエッジは、それ自体を定義する必要も計算する必要もなく、オブジェクトの
すべての頂点を知り、表面が占めている平面を計算すれば十分である。この技術
では、画像平面のすべてのピクセルについてすべてのオブジェクトをチェックし
て、オブジェクトがその位置において見えるかどうかを決定する必要があること
が理解されるであろう。
ることを、非常に容易にする。またこのシステムは、種々の形態をとる透明を処
理することも可能である。
求がなお制約となりうる。前記特許では、画像平面すなわちスクリーンを多数の
小領域もしくは「タイル」に分割することによって性能を向上させることが提案
されている。これらのタイルは、便宜上、長方形(正方形を含む)とする。そし
て、各タイルについて、まず、そのタイル内に入ることになる面を有するオブジ
ェクトを決定し、タイルの中に入っているオブジェクトだけを処理することによ
って、処理すべき表面の数を減少させている。どのオブジェクトがそれぞれのタ
イルに寄与するかの決定は、そのオブジェクトを完全に収容するバウンディング
・ボリューム、すなわち平行六面体でオブジェクトを包囲し、そしてタイルの領
域をバウンディング・ボリュームと比較することによって行われる。これをおこ
なうために、すべてのバウンディング・ボリュームが画像平面へ射影され、タイ
ルの角部に対してテストされる。これらのうち、そのタイルの完全に外側にある
バウンディング面を有するオブジェクトは、そのタイルについては破棄される。
このため、すべてのタイルを処理する全時間が短縮されるので、タイル内のピク
セル当たりに処理しなければならない表面の数が削減され、したがって画像をレ
ンダリングするための時間は短縮される。
は、通常オブジェクトはスクリーン全体に均等には分布しないという事実を反映
している。本出願の図1に示すように、三つのタイル10は、三つのオブジェク
トを収容できるよう一辺10ピクセルの正方形とされ、四つのタイル12は、四
つのより小さいオブジェクトを収容できるよう一辺5ピクセルの正方形とされて
いる。前述の特許において説明されているように、処理システムによって、いく
つかのタイルについての画像の部分がパイプライン方式で処理される。
、しかしながら、本発明により処理能力を改善しうることを認識した。
することができる。特許請求の範囲には、本発明の好適な特徴が記載されている
。
単に述べると、本発明のこの好適な実施例は、画像をレンダリング(すなわち、
カラーリング、テクスチャリング、あるいはシェーディング)するための画像処
理装置という形態とされ、画像を分割して小領域又はタイルとするタイリングデ
バイスを含んでいる。二つのレンダリング・デバイスが設けられ、タイルは、い
くつかが一つのレンダリング・デバイスによって、他のいくつかが別のレンダリ
ング・デバイスによって処理されるように割り当てられる。表示しようとするオ
ブジェクトの表面を表すポリゴンは、タイルと対照してテストされる。ある表面
が一つの小領域だけに含まれる場合には、そのデータは一つのレンダリング・デ
バイスだけへ送られる。他方、ある表面が別々のレンダリング・デバイスによっ
て処理される二つの小領域に含まれる場合には、そのデータは両方のレンダリン
グ・デバイスへ送られる。結果として、データの実質的な部分だけを供給すれば
よく、これらは一つのレンダリング・デバイスによって処理されることになって
、装置の動作速度が向上する。二つのレンダリング・デバイスの出力は、続いて
タイルのインターリーブ動作及び画像表示回路によって結合される。
画像のリアルタイムでのテクスチャリングおよびシェーディングのための方法お
よび装置について説明する。
ルの外側にあるバウンディング・ボリュームを有するオブジェクトはそのタイル
については破棄されるというものである。以下の説明では、この方針を実行する
。すなわち、オブジェクトをスクリーンもしくは画像平面に投影し、この平面上
において見えるバウンディング面をタイルと比較する。
ーンの一部20が示されている。各タイルは、典型的には一辺が32ピクセル又
は64ピクセルの正方形である。すなわち、従来のラスタ・スキャンを行うと、
長さが32ピクセル又は64ピクセルで、高さが32ライン又は64ラインとな
る。見て分かるように、この図には模式的に二つのオブジェクト、すなわち家2
4と自転車26が示されている。これらのオブジェクトは、例示のめに、二つの
タイル22にわたるように延在させてある。これら二つのタイルは、家24の場
合には像の上下に配置され、自転車の場合には横並びに配置されている。いずれ
の方法においても、オペレーションは同じである。
タイルは、市松模様状に二つのタイルグループに分割される。図2に示すように
、タイルは一つ置きに明るく又は暗くシェーディングされ、各明るいタイル22
Aは四つの暗いタイルによって囲まれ、各暗いタイル22Bは四つの明るいタイ
ルによって囲まれる。明るいタイルと暗いタイルはそれぞれ、スクリーン全体に
ついて斜め模様を形成している。
ャリング及びシェーディングを、単一のプロセッサによって処理したが、本発明
では、これらを二つのプロセッサに分割する。これらのプロセッサをプロセッサ
A及びプロセッサBとする。各タイルグループを、これらのプロセッサA、プロ
セッサBのそれぞれと結びつける。すなわち、図2に示すように、明るいタイル
22AはすべてプロセッサAに結びつけられ、暗いタイル22Bはすべてプロセ
ッサBに結びつけられる。明るいタイルの中に見える表面の処理はプロセッサA
によって行われ、暗いタイルの中に見える表面の処理はプロセッサBによって行
われる。
いることがわかる。たとえば家24は、屋根28のための三角形と、煙突30の
ための三角形及び四角形と、家の本体32、窓34、ドア36のための複数の長
方形から構成されている。
ゴンは、それぞれ全体が明るいタイル22Aの中に収まっており、したがってプ
ロセッサA、すなわちデバイスAだけに送ればよい。ドア36と一階の窓34は
、それぞれ全体が暗いタイル22Bの中に収まっており、したがってプロセッサ
B、すなわちデバイスBだけに送ればよい。しかしながら、家の本体32は、二
つのタイルにまたがっている。したがって、これは明るいタイルと暗いタイルの
両方における表示に影響を与えるので、両方のプロセッサ又はデバイスへ送る必
要がある。
ゴンはデバイスAだけに送られ、後輪と後輪フォークとサドルはデバイスBだけ
に送られるが、自転車のフレームについては両方のデバイスへ送られる。より大
きなオブジェクトの場合は三つのタイル又はそれ以上にまたがって延在すること
もあるが、適用される処理及びその効果は、二つだけのタイルに重なるオブジェ
クトの場合と同じである。
ように四角形を描き、その四角形をスクリーンのタイルの座標と対照させてポリ
ゴンの大きさを決定することによって得られる。これを、任意のポリゴン40を
示した図3に例示する。このポリゴンは内側に凹んだものとして示されており、
希望する場合は、便利なように内側に凹まない複数のポリゴンに細分することも
可能であるが、バウンディングボックスを設定する方法は同じである。ポリゴン
のデータは、ポリゴンの各頂点の座標値を与えることによって、レンダリング・
デバイスへ供給される。この座標値は、X,Y,Zという三つの直交軸を有する
デカルト座標系によって与えられる。最終的な表示スクリーンはX軸とY軸で形
成される平面とされ、Z軸は、通常行われるように、オブジェクトの深度を表す
。 バウンディングボックス42の角部44を規定するxとyの最小値の決定に用
いる手順を、図4に示す。
の頂点の入力値xin、yinが所望の値xmin、xmax、ymin、ym ax であると仮定する。続いてステップ54において次の頂点が処理される。新
たな入力値xin、yinを、記憶されているxmin、xmax、ymin、
ymaxと比較する。x又はyのいずれかについて、新たな入力値が記憶されて
いる最小値よりも小さい場合は、新たな入力値で最小値を置き換え、新たな入力
値が最大値を超える場合は、新たな入力値で最大値を置き換える。続いて手順は
ステップ56へ移行し、ここでポリゴンを規定する最後の頂点が処理されたかど
うかをチェックする。ノーであれば、手順はステップ54へ戻って、次の頂点を
処理する。一方、最後の頂点が処理された場合には、バウンディングボックス4
2の座標値がこれで決定され、手順はステップ58へ移行し、ここでバウンディ
ングボックスがスクリーンの処理されているタイルと重なるかどうかの決定がな
される。この決定もまた、バウンディングボックス42の角部のXY座標値と、
タイルの角部のXY座標値との単純な比較によって行われる。ピクセル数で表さ
れるタイルの寸法は、例えば32又は64というような2のべき乗に選ぶのが望
ましく、このようにすれば、スクリーンタイルテスト58は、多数の単純な二進
数の比較に還元される。
タイル内に収まっていないときに、システムに収まっていると表示させる場合が
あるが、これは重大な問題にはならない。
松模様状に分割した。しかしながら、他の方法を用いてスクリーンを分割するこ
ともできる。最適な方法は画像内容に依存するであろうし、これにより一方のプ
ロセッサが他方よりも多くのタイルを処理する場合もある。図5は分割形態を例
示しており、ここでは大きい四角形2に、高さと幅の短い小さな四角形1が内包
されている。プロセッサBは小さい四角形1を形成するタイルを処理するよう構
成され、プロセッサAは残りのタイル、すなわち四角形2から四角形1を除いた
部分のタイルを処理するよう構成されている。したがって、四角形1は、プロセ
ッサAについて、インクルージョン四角形として定義され、四角形2はイクスク
ルージョン四角形として定義される。すなわち、全体が四角形1に含まれるすべ
てのポリゴンは、デバイスAに送られる。四角形1の外側、かつ四角形2の内側
にあるポリゴンは、デバイスBへ送られる。二つの領域にまたがるポリゴンは、
両方のデバイスへ送られる。
に行われる。すなわち、タイルは、表面のうちの相当の割合が一つのタイルだけ
に入る可能性が高くなるように、タイルのピクセルを単位とした一方の辺の長さ
が、もう一方の辺の例えばせいぜい2倍から3倍程度の四角形とするのが好まし
い。このようにすると、たった一つのプロセッサへ送られる表面によって、処理
は削減される。したがって、スキャンラインが一つ置きに異なるプロセッサによ
って処理されるように分割してしまうと、一本のスキャンラインに含まれる面の
数というのはゼロ又はそれに近いことから、利点は得られない。他の可能な分割
として、スクリーンを水平なバンドに分割する方法が考えられるが、この場合は
バンド幅を十分に広く、例えばスクリーン全体を3分割又は4分割する程度にす
る必要があると考えられる。いずれの場合も、通常は少なくとも三つのスクリー
ン領域が存在し、プロセッサのうちの少なくとも一つが少なくとも二つの別々の
離れた画像領域を処理するよう構成されるだろう。
のハードウェア構成をとる。図6は、本発明を具体化した画像処理装置60をブ
ロック図として示したものであり、主メモリ64に接続された中央処理ユニット
(CPU)62を備えている。タイル化デバイス66はタイルを定義し、CPU
62との間だけでなくローカルメモリ68との間でも通信する。タイル化デバイ
スは、有効に二つの出力を有し、これらには第1のテクスチャリングもしくはレ
ンダリング・デバイス70Aと、第2のテクスチャリングもしくはレンダリング
デバイス70Bとに接続されている。二つのレンダリング・デバイス68A、6
8Bの出力は、いずれもタイル・インターリーブおよび画像表示回路72へ与え
られている。好適なハードウエアのさらに詳しい説明については、我々の前述の
米国特許を参照することができるが、重要なのは、タイル化デバイス66と回路
72との間に、二つのレンダリングデバイス70A及び70Bが並列に接続され
ているという点である。
A、70Bのうち必要とされる一方を特定する適当なアドレス動作とともに、単
一のデータバスとして構成することができる。
明することができる: 1. オブジェクトは、ユーザ(プログラマ)により生成される。これらは頂点
と、そして各面に必要とされるテクスチャリングの種類を示すテクスチャ・コー
ドによって定義される。これには色とその他の表面効果が含まれる。 2. バウンディングボックスは、前述の方法に従って、各面について生成され
る。 3. どの面がどのタイルに含まれるか、すなわち複数のレンダリングデバイス
(ここでは二つ)のうちのどれがデータを必要としているかを決定するために、
バウンディングボックスが、用いられているマクロなタイリング・パターンと対
照して比較される。そして表面の頂点及びテクスチャ・コードが、各メモリデバ
イスに結びつけられた適切なローカル・メモリ部分に格納される。 4. この段階で、各レンダリング・デバイスに対するタイル表示リストが生成
され、これにより、レンダリング・デバイスが動作するときには、そのタイルの
それぞれについてのデータを考慮するだけでよく、スクリーン表示リスト全体を
考慮する必要はない。 5. タイルの各ピクセルについて、最も近い面が最初にリストされるよう、深
度値にによって表面をソートする。 6. 前述の米国特許のレイ・キャスティング方法を用いて、その特定のピクセ
ルにおいて見える最も前方にある不透明な面を見出す。 7. そして、このように最も前方に配置された目に見える面をレンダリングし
、表面に希望する色、テクスチャ、シェーディングを与える。 8. この結果は、ディスプレイ・バッファに記憶される。
のプロセッサにより実行される。このオペレーションは、前述の方法で、二つの
プロセッサの間で割り当てられる。つまり、いくつかのタイル(上で明るいタイ
ルとしたもの)についてのステップ7は一つのプロセッサによって実行され、他
の(暗い)タイルについての同じステップは他方のプロセッサによって実行され
る。これによって処理に要する時間が、半分あるいはそれに近い程度に短縮され
る。二つのプロセッサの出力は結合されてディスプレー・バッファに供給され、
続いてディスプレーのスクリーン上に表示される。
クトを表す一群の表面を定義するデータを与えることによって動作することが理
解されるだろう。ディスプレイは、多数のタイルに分割され、どの面がどのタイ
ルに入るかが決定される。そしてそのデータは、種々の表面がどのタイルに入っ
ているかに応じて二つのレンダリング・デバイスに供給される。いくつかの表面
のデータは一つのレンダリング・デバイスだけへ送られ、別の表面のデータは両
方のレンダリング・デバイスへ送られるだろう。より詳しく言うと、例えば図2
の屋根やドアのように、表面が一つのタイルだけに属しているときは、そのデー
タは一つのレンダリング・デバイスもしくはテクスチャリング・デバイスへ送ら
れる。表面が、異なるレンダリング・デバイスによって処理される二つのタイル
に属しているときは、その表面のデータは両方のレンダリング・デバイスへ送ら
れる必要がある。
理される二つのタイルにまたがる場合もあるが、そのような場合には、データは
一つのレンダリング・デバイスのみへと送られればよい。これは図2のタイルの
配置とは異なるが、別の構成では容易に起こりうるものである。
スチャリング又はシェーディング用)のプロセッサの代わりに二つのプロセッサ
が設けてあることを前提としている。しかしながら、本発明は、二つのデバイス
の使用に限定されるものではなく、希望すれば二つよりも多く使用することもで
き、その場合スクリーンは、それぞれのタイルグループを有する適切な多くの数
の領域に分割される。
全ての表面ではなくその幾分かだけを処理するばよいという事実から、通常の画
像を処理すると仮定した場合に、処理時間が短縮されるという効果を有する。
すことが可能なことが理解されるだろう。
ェクトを含み、可変サイズのタイルを有する画像平面の一部を例示している。
している。
る手順のフローチャートである。
ク図である。
Claims (15)
- 【請求項1】 画像処理装置であって、該装置は、 画像内の各オブジェクトを表す一群の表面を定義するデータを供給するための
供給手段(62,64)と、 ディスプレーを複数の小領域に分割し、どの表面がどの領域に入るかを決定し
、どの小領域に表面が入るかによって表面データを複数の出力手段へ与える、前
記供給手段に接続された分割手段(66,68)と、 それぞれが前記分割手段の複数の出力にそれぞれ接続された対応する複数のレ
ンダリング・デバイス(70A,70B)と、 前記複数のレンダリング・デバイスに接続され、表示のための前記複数のレン
ダリング・デバイスのそれぞれの出力を受け取り、かつ結合する結合手段(72
)とを含み、 表面が一つの小領域のみに含まれるか或いは異なるレンダリング・デバイスに
よって処理される複数の小領域に含まれるかに応じて、いくつかの表面のデータ
は一つのレンダリング・デバイスのみに送られ、別の表面のデータは二つ以上の
レンダリング・デバイスへ送られることを特徴とする画像処理装置。 - 【請求項2】 前記供給手段は、CPU(62)と、メモリ・デバイス(6
4)とを含んでいる、請求項1に記載の装置。 - 【請求項3】 前記分割手段(66)は、関連するメモリ手段(68)を含
んでいる請求項1に記載の装置。 - 【請求項4】 前記分割手段(66)は、それぞれの表面について四角形の
バウンディング・ボリュームを決定し、そしてどの小領域に当該バウンディング
・ボリュームが入るかを決定することによって、どの表面がどの小領域に含まれ
るのかを決定する、請求項1に記載の装置。 - 【請求項5】 前記分割手段(66)は、レイ・キャスティング手法を用い
て、どの表面が画像平面のどの小領域に入るかを決定する、請求項1に記載の装
置。 - 【請求項6】 前記レンダリング手段(70A、70B)によってレンダリ
ングする前に前記表面を深度値によってソートする、請求項1に記載の装置。 - 【請求項7】 前記表面はポリゴンである、請求項1に記載の装置。
- 【請求項8】 二つのレンダリング・デバイス(70A、70B)のみが設
けられている、請求項1に記載の装置。 - 【請求項9】 前記小領域は、市松模様状に前記レンダリング・デバイスと
結びつけられている、請求項8に記載の装置。 - 【請求項10】 前記小領域は、前記画像にわたるそれぞれのバンドから構
成されている、請求項1に記載の装置。 - 【請求項11】 前記小領域は、1:6以下のアスペクト比の長方形である
、請求項1に記載の装置。 - 【請求項12】 前記小領域は、1:3以下のアスペクト比の長方形である
、請求項1に記載の装置。 - 【請求項13】 前記小領域のうち少なくともいくつかは、実質的に正方形
である、請求項1に記載の装置。 - 【請求項14】 少なくとも一つの小領域は、第一の四角形に含まれ、かつ
第二の四角形に含まれないものとして定義される、請求項1に記載の装置。 - 【請求項15】 前記小領域のうち少なくともいくつかは、幅および高さが
32ピクセルから64ピクセルの間である、請求項1に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9824406A GB2343598B (en) | 1998-11-06 | 1998-11-06 | Image processing apparatus |
GB9824406.4 | 1998-11-06 | ||
PCT/GB1999/003716 WO2000028477A1 (en) | 1998-11-06 | 1999-11-08 | Image processing apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002529865A true JP2002529865A (ja) | 2002-09-10 |
JP2002529865A5 JP2002529865A5 (ja) | 2007-01-11 |
JP4480895B2 JP4480895B2 (ja) | 2010-06-16 |
Family
ID=10842011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000581592A Expired - Lifetime JP4480895B2 (ja) | 1998-11-06 | 1999-11-08 | 画像処理装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6750867B1 (ja) |
EP (1) | EP1125250B1 (ja) |
JP (1) | JP4480895B2 (ja) |
AT (1) | ATE258327T1 (ja) |
DE (1) | DE69914355T2 (ja) |
GB (1) | GB2343598B (ja) |
WO (1) | WO2000028477A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010072917A (ja) * | 2008-09-18 | 2010-04-02 | Fujitsu Ltd | 描画装置 |
JP4763712B2 (ja) * | 2004-11-19 | 2011-08-31 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 3次元グラフィックスをレンダリングする方法及びデバイス |
JP2012198932A (ja) * | 2006-09-29 | 2012-10-18 | Imagination Technologies Ltd | 三次元コンピュータ映像を発生するシステムのためのメモリマネージメントの改良 |
US8780124B2 (en) | 2010-09-15 | 2014-07-15 | Fujitsu Semiconductor Limited | Graphic processing apparatus and computer-readable medium storing graphic processing program |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2469050A1 (en) * | 2000-12-22 | 2002-07-04 | Volume Interactions Pte. Ltd. | A method of rendering a graphics image |
US7061495B1 (en) * | 2002-11-18 | 2006-06-13 | Ati Technologies, Inc. | Method and apparatus for rasterizer interpolation |
US7796133B1 (en) | 2002-11-18 | 2010-09-14 | Ati Technologies Ulc | Unified shader |
US8933945B2 (en) * | 2002-11-27 | 2015-01-13 | Ati Technologies Ulc | Dividing work among multiple graphics pipelines using a super-tiling technique |
US7633506B1 (en) * | 2002-11-27 | 2009-12-15 | Ati Technologies Ulc | Parallel pipeline graphics system |
JP2005100176A (ja) * | 2003-09-25 | 2005-04-14 | Sony Corp | 画像処理装置およびその方法 |
US8133115B2 (en) | 2003-10-22 | 2012-03-13 | Sony Computer Entertainment America Llc | System and method for recording and displaying a graphical path in a video game |
US7403661B2 (en) * | 2004-02-12 | 2008-07-22 | Xerox Corporation | Systems and methods for generating high compression image data files having multiple foreground planes |
US20060071933A1 (en) | 2004-10-06 | 2006-04-06 | Sony Computer Entertainment Inc. | Application binary interface for multi-pass shaders |
US7636126B2 (en) | 2005-06-22 | 2009-12-22 | Sony Computer Entertainment Inc. | Delay matching in audio/video systems |
US7880746B2 (en) | 2006-05-04 | 2011-02-01 | Sony Computer Entertainment Inc. | Bandwidth management through lighting control of a user environment via a display device |
US7965859B2 (en) | 2006-05-04 | 2011-06-21 | Sony Computer Entertainment Inc. | Lighting control of a user environment via a display device |
US8797320B2 (en) * | 2007-08-02 | 2014-08-05 | Disney Enterprises, Inc. | Surface shading of computer-generated object using multiple surfaces |
GB2452731B (en) * | 2007-09-12 | 2010-01-13 | Imagination Tech Ltd | Methods and systems for generating 3-dimensional computer images |
GB0723536D0 (en) | 2007-11-30 | 2008-01-09 | Imagination Tech Ltd | Multi-core geometry processing in a tile based rendering system |
US8152613B2 (en) * | 2009-01-14 | 2012-04-10 | Sony Computer Entertainment America Llc | Tiled objects in digital environments |
GB0922126D0 (en) | 2009-12-17 | 2010-02-03 | Advanced Risc Mach Ltd | Graphics processing systems |
JP5393574B2 (ja) | 2010-04-08 | 2014-01-22 | キヤノン株式会社 | 画像処理装置、画像処理方法、及びプログラム |
US10786736B2 (en) | 2010-05-11 | 2020-09-29 | Sony Interactive Entertainment LLC | Placement of user information in a game space |
JP5595151B2 (ja) | 2010-07-13 | 2014-09-24 | キヤノン株式会社 | 画像処理装置、画像処理装置における圧縮方法、および、プログラム |
JP5643574B2 (ja) * | 2010-08-26 | 2014-12-17 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
US9342817B2 (en) | 2011-07-07 | 2016-05-17 | Sony Interactive Entertainment LLC | Auto-creating groups for sharing photos |
GB2494903B (en) | 2011-09-22 | 2017-12-27 | Advanced Risc Mach Ltd | Graphics processing systems |
EP2648107B1 (en) * | 2012-04-05 | 2016-09-28 | Siemens Healthcare GmbH | Volume rendering on shared memory systems with multiple processors by optimizing cache reuse |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8828342D0 (en) * | 1988-12-05 | 1989-01-05 | Rediffusion Simulation Ltd | Image generator |
US5008838A (en) * | 1989-11-17 | 1991-04-16 | Digital Corporation | Method for simultaneous initialization of a double buffer and a frame buffer |
US5729672A (en) * | 1993-07-30 | 1998-03-17 | Videologic Limited | Ray tracing method and apparatus for projecting rays through an object represented by a set of infinite surfaces |
US6313841B1 (en) * | 1998-04-13 | 2001-11-06 | Terarecon, Inc. | Parallel volume rendering system with a resampling module for parallel and perspective projections |
-
1998
- 1998-11-06 GB GB9824406A patent/GB2343598B/en not_active Expired - Lifetime
-
1999
- 1999-11-08 US US09/831,386 patent/US6750867B1/en not_active Expired - Lifetime
- 1999-11-08 WO PCT/GB1999/003716 patent/WO2000028477A1/en active IP Right Grant
- 1999-11-08 DE DE69914355T patent/DE69914355T2/de not_active Expired - Lifetime
- 1999-11-08 AT AT99954179T patent/ATE258327T1/de not_active IP Right Cessation
- 1999-11-08 JP JP2000581592A patent/JP4480895B2/ja not_active Expired - Lifetime
- 1999-11-08 EP EP19990954179 patent/EP1125250B1/en not_active Revoked
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4763712B2 (ja) * | 2004-11-19 | 2011-08-31 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 3次元グラフィックスをレンダリングする方法及びデバイス |
JP2012198932A (ja) * | 2006-09-29 | 2012-10-18 | Imagination Technologies Ltd | 三次元コンピュータ映像を発生するシステムのためのメモリマネージメントの改良 |
JP2012198931A (ja) * | 2006-09-29 | 2012-10-18 | Imagination Technologies Ltd | 三次元コンピュータ映像を発生するシステムのためのメモリマネージメントの改良 |
JP2010072917A (ja) * | 2008-09-18 | 2010-04-02 | Fujitsu Ltd | 描画装置 |
US8780124B2 (en) | 2010-09-15 | 2014-07-15 | Fujitsu Semiconductor Limited | Graphic processing apparatus and computer-readable medium storing graphic processing program |
Also Published As
Publication number | Publication date |
---|---|
DE69914355T2 (de) | 2004-11-11 |
DE69914355D1 (de) | 2004-02-26 |
GB9824406D0 (en) | 1998-12-30 |
EP1125250A1 (en) | 2001-08-22 |
EP1125250B1 (en) | 2004-01-21 |
WO2000028477A1 (en) | 2000-05-18 |
JP4480895B2 (ja) | 2010-06-16 |
ATE258327T1 (de) | 2004-02-15 |
GB2343598B (en) | 2003-03-19 |
US6750867B1 (en) | 2004-06-15 |
GB2343598A (en) | 2000-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4480895B2 (ja) | 画像処理装置 | |
EP0610004B1 (en) | Image generating apparatus and method of generating an image | |
JP3657518B2 (ja) | ディファード・シェーディング(deferredshading)を伴うグラフィックス・プロセッサ(graphicsprocessor) | |
US6229553B1 (en) | Deferred shading graphics pipeline processor | |
US7030878B2 (en) | Method and apparatus for generating a shadow effect using shadow volumes | |
US5805782A (en) | Method and apparatus for projective texture mapping rendered from arbitrarily positioned and oriented light source | |
US7126600B1 (en) | Method and apparatus for high speed block mode triangle rendering | |
EP2860700B1 (en) | Image processing apparatus and method | |
GB2281682A (en) | Shading three-dimensional images | |
US11250620B2 (en) | Graphics processing | |
EP1229499A2 (en) | System and method for creating real-time shadows of transparent objects | |
US6700584B1 (en) | Method and apparatus for handling translucency in 3D graphics | |
US20110227921A1 (en) | Processing of 3D computer graphics data on multiple shading engines | |
US20150262413A1 (en) | Method and system of temporally asynchronous shading decoupled from rasterization | |
JP4499291B2 (ja) | 3次元コンピュータ生成画像のシェーディング及びテクスチャリング | |
JPH09231385A (ja) | オブジェクトのラスタ化方法及び装置 | |
US5926183A (en) | Efficient rendering utilizing user defined rooms and windows | |
JP4678951B2 (ja) | コンピュータによる3次元シェーディング及びテクスチャリング・システムに使用する深度ソート | |
Yu | Efficient visibility processing for projective texture mapping | |
JPH09319892A (ja) | 画像処理装置及びその処理方法 | |
EP0725365A1 (en) | Shading three-dimensional images | |
CN1501326A (zh) | 三维空间数字图像处理器与应用其上的能见度处理方法 | |
Miller et al. | Rendering hyper-sprites in real time | |
JPH07168926A (ja) | 高速サーバ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091020 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100218 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100317 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4480895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |