JP4479606B2 - Antenna device - Google Patents

Antenna device Download PDF

Info

Publication number
JP4479606B2
JP4479606B2 JP2005188676A JP2005188676A JP4479606B2 JP 4479606 B2 JP4479606 B2 JP 4479606B2 JP 2005188676 A JP2005188676 A JP 2005188676A JP 2005188676 A JP2005188676 A JP 2005188676A JP 4479606 B2 JP4479606 B2 JP 4479606B2
Authority
JP
Japan
Prior art keywords
electrode
dielectric substrate
ground electrode
transmission
antenna device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005188676A
Other languages
Japanese (ja)
Other versions
JP2007013327A (en
Inventor
信也 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005188676A priority Critical patent/JP4479606B2/en
Publication of JP2007013327A publication Critical patent/JP2007013327A/en
Application granted granted Critical
Publication of JP4479606B2 publication Critical patent/JP4479606B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)

Description

本発明はアンテナ装置に関し、特に、送受信回路を内蔵した小型で高性能なアンテナ装置に関するものである。   The present invention relates to an antenna device, and more particularly to a small and high-performance antenna device with a built-in transmission / reception circuit.

従来の無線送受信機では、プリント基板上にチップアンテナを搭載するとともに、半導体ICチップその他のチップ部品を搭載することにより送受信回路を構成していた。チップアンテナとしては、誘電体基板の上面に矩形状の導体パターンからなる放射電極を形成し、底面のほぼ全面にグランド電極を形成したパッチアンテナが好ましく用いられている(特許文献1参照)。   In a conventional wireless transceiver, a chip antenna is mounted on a printed circuit board, and a transmitter / receiver circuit is configured by mounting a semiconductor IC chip and other chip components. As the chip antenna, a patch antenna is preferably used in which a radiation electrode made of a rectangular conductor pattern is formed on the top surface of a dielectric substrate, and a ground electrode is formed on almost the entire bottom surface (see Patent Document 1).

このような従来の無線送受信機では、パッチアンテナを含めプリント基板上に多くのチップ部品を実装する必要があるため、無線送受信機の小型化、薄型化及び軽量化を図るには限界があり、製造プロセスも非常に複雑になるという問題がある。したがって、実装されるチップ部品についても、無線送受信機の小型化に寄与する小型で高機能な複合部品として提供されることが望まれている。   In such a conventional wireless transceiver, since it is necessary to mount many chip parts on the printed circuit board including the patch antenna, there is a limit in reducing the size, thickness and weight of the wireless transceiver, There is a problem that the manufacturing process becomes very complicated. Therefore, it is desired that the mounted chip parts also be provided as small and highly functional composite parts that contribute to miniaturization of the radio transceiver.

そのような事情から、最近ではアンテナ一体型高周波回路モジュールが考えられている(特許文献1参照)。このモジュールは、誘電体基体の表面に放射電極を形成し、放射電極の形成領域を避けた誘電体基体の部分に貫通部を形成し、貫通部の表面側開口部を塞ぐ回路基板を設け、回路基板上に高周波回路を形成したものである。   Under such circumstances, recently, an antenna integrated high-frequency circuit module has been considered (see Patent Document 1). In this module, a radiation electrode is formed on the surface of the dielectric substrate, a penetration portion is formed in a portion of the dielectric substrate that avoids a region where the radiation electrode is formed, and a circuit board that closes the surface side opening of the penetration portion is provided. A high-frequency circuit is formed on a circuit board.

また、従来の他のアンテナ装置としては、放射電極を形成する誘電体基板と電子回路を形成する実装回路基板とを別々に形成し、誘電体基板と実装回路基板との間に空間を形成するように支持部材を介在させて、これらの基板を層状に組み立てるものが知られている(特許文献2参照)。
特開2003−347834号公報 特開2001−308620号公報
As another conventional antenna device, a dielectric substrate for forming a radiation electrode and a mounting circuit substrate for forming an electronic circuit are separately formed, and a space is formed between the dielectric substrate and the mounting circuit substrate. As described above, there is known a method of assembling these substrates in layers with a support member interposed therebetween (see Patent Document 2).
JP 2003-347834 A JP 2001-308620 A

しかしながら、上述した従来のアンテナ一体型高周波回路モジュールでは、プリント基板上の当該モジュールの実装面積が大きくなるという問題がある。また、従来の他のアンテナ装置では、誘電体基板と実装回路基板との間に空間を形成するように支持部材を介在させて、これらの基板を層状に組み立てていることから、アンテナ装置の厚みが増し、小型化の要求に応えることができないという問題がある。   However, the above-described conventional antenna-integrated high-frequency circuit module has a problem that the mounting area of the module on the printed circuit board increases. In another conventional antenna device, since the support member is interposed so as to form a space between the dielectric substrate and the mounting circuit substrate and these substrates are assembled in layers, the thickness of the antenna device is reduced. There is a problem that the demand for miniaturization cannot be met.

したがって、本発明の目的は、送受信回路を内蔵した小型で高機能なアンテナ装置を提供することにある。   Accordingly, an object of the present invention is to provide a small and high-performance antenna device with a built-in transmission / reception circuit.

本発明の上記目的は、誘電体基板と、前記誘電体基板の表面に形成された放射電極と、前記誘電体基板の内部に埋め込まれた第1のグランド電極及び送受信回路を備え、前記第1のグランド電極は、前記誘電体基板を構成する誘電体層を介して前記放射電極と対面しており、前記送受信回路は、前記誘電体基板の内部のうち、前記放射電極と前記第1のグランド電極に挟まれた領域とは異なる領域に配置されているアンテナ装置によって達成される。これによれば、パッチアンテナと高周波回路とを一体化することができ、特に、パッチアンテナの放射電極とグランド電極との間には誘電体層のみが介在しているので、アンテナ特性の良好な送受信回路一体型アンテナを実現することができる。   The object of the present invention includes a dielectric substrate, a radiation electrode formed on the surface of the dielectric substrate, a first ground electrode embedded in the dielectric substrate, and a transmission / reception circuit. The ground electrode faces the radiation electrode via a dielectric layer constituting the dielectric substrate, and the transmission / reception circuit includes the radiation electrode and the first ground in the dielectric substrate. This is achieved by the antenna device arranged in a region different from the region sandwiched between the electrodes. According to this, the patch antenna and the high frequency circuit can be integrated, and in particular, since only the dielectric layer is interposed between the radiation electrode and the ground electrode of the patch antenna, the antenna characteristics are excellent. A transmission / reception circuit integrated antenna can be realized.

本発明において、前記誘電体基板は積層構造を有し、前記誘電体基板の内部導体層には前記第1のグランド電極が設けられるとともに、前記第1のグランド電極と同じ層に前記送受信回路を構成する配線パターンが設けられ、前記配線パターン上には前記送受信回路を構成する電子部品が搭載されていることが好ましい。これによれば、第1のグランド電極とパターンとが同一平面上に設けられているため、一回のパターンエッチングでその両方を形成することができ、製造工程の効率化を図ることができる。   In the present invention, the dielectric substrate has a laminated structure, the first ground electrode is provided on the inner conductor layer of the dielectric substrate, and the transmission / reception circuit is provided in the same layer as the first ground electrode. It is preferable that a wiring pattern to be configured is provided, and an electronic component configuring the transmission / reception circuit is mounted on the wiring pattern. According to this, since the first ground electrode and the pattern are provided on the same plane, both of them can be formed by a single pattern etching, and the manufacturing process can be made more efficient.

本発明においては、前記誘電体基板の底面に設けられた底面端子をさらに備え、前記第1のグランド電極はビアホールを介して前記底面端子に接続されていることが好ましい。これによれば、アンテナ装置をプリント基板上に実装した場合に、第1のグランド電極とプリント基板上のグランドラインとの接続を確実に取ることができる。   In the present invention, it is preferable that a bottom terminal provided on the bottom surface of the dielectric substrate is further provided, and the first ground electrode is connected to the bottom terminal through a via hole. According to this, when the antenna device is mounted on the printed board, the first ground electrode and the ground line on the printed board can be reliably connected.

本発明においては、前記送受信回路の上方に設けられ、前記送受信回路の少なくとも一部を覆う第2のグランド電極をさらに備えていることが好ましい。具体的には、前記電子部品が半導体ICチップを含み、前記アンテナの電磁界との結合が、前記第2のグランド電極は、前記送受信回路を構成する前記半導体ICチップ周辺の上方を選択的に覆っていることが好ましい。これによれば、送受信回路からの不要輻射を遮蔽することができ、アンテナ特性の低下を防止することができる。   In the present invention, it is preferable to further include a second ground electrode provided above the transmission / reception circuit and covering at least a part of the transmission / reception circuit. Specifically, the electronic component includes a semiconductor IC chip, and coupling with the electromagnetic field of the antenna is such that the second ground electrode is selectively above the periphery of the semiconductor IC chip constituting the transmission / reception circuit. It is preferable to cover. According to this, unnecessary radiation from the transmission / reception circuit can be shielded, and deterioration of the antenna characteristics can be prevented.

本発明においては、前記誘電体基板が積層構造を有し、前記誘電体基板の内部導体層に前記第1のグランド電極が設けられるとともに、前記第1のグランド電極とは別の層に前記送受信回路が設けられていることもまた好ましい。これによれば、第1のグランド電極がパッチアンテナのグランド面として機能すると共に、送受信回路からの不要輻射を遮蔽することができ、アンテナ特性の低下を防止することができる。しかも、誘電体基板の平面方向のサイズを縮小することができるので、アンテナ装置の小型化を図ることができる。   In the present invention, the dielectric substrate has a laminated structure, the first ground electrode is provided on an inner conductor layer of the dielectric substrate, and the transmission / reception is performed on a layer different from the first ground electrode. It is also preferred that a circuit is provided. According to this, the first ground electrode functions as a ground plane of the patch antenna, can shield unwanted radiation from the transmission / reception circuit, and can prevent deterioration of the antenna characteristics. Moreover, since the size of the dielectric substrate in the planar direction can be reduced, the antenna device can be downsized.

本発明において、前記放射電極が形成されている領域と前記送受信回路が設けられている領域とは、前記誘電体基板の表面とほぼ直角な方向に形成された当該誘電体基板中のスリットによって隔離されていることが好ましい。これによれば、アンテナと送受信回路とが干渉してアンテナ特性に影響が出るような場合であっても、そのような干渉を防止することができる。   In the present invention, the region where the radiation electrode is formed and the region where the transmission / reception circuit is provided are separated by a slit in the dielectric substrate formed in a direction substantially perpendicular to the surface of the dielectric substrate. It is preferable that According to this, even when the antenna and the transmission / reception circuit interfere with each other and the antenna characteristics are affected, such interference can be prevented.

本発明においては、前記放射電極の一辺に近接して同一平面に設けられた給電電極と、前記誘電体基板内に設けられ、前記給電電極と前記送受信回路とを接続するビアホール電極とをさらに備えることが好ましい。これによれば、放射電極と送受信回路とを電気的に接続することができる。   The present invention further includes a power supply electrode provided on the same plane in proximity to one side of the radiation electrode, and a via-hole electrode provided in the dielectric substrate and connecting the power supply electrode and the transmission / reception circuit. It is preferable. According to this, a radiation electrode and a transmission / reception circuit can be electrically connected.

本発明によれば、パッチアンテナと高周波回路とを一体化することができ、特に、パッチアンテナの放射電極とグランド電極との間に高周波回路は存在せず、誘電体層のみが介在しているので、アンテナ特性に影響を与えることなく、小型で高性能な送受信回路一体型アンテナ装置を実現することができる。また、パッチアンテナの一部を構成するグランド電極と同じ層に送受信回路の配線パターンを形成することにより、小型化、積層工程の削減等による工程の合理化が可能となる。このようなパッチアンテナを無線送受信機に用いた場合には、無線送受信機の小型化に寄与することが可能となる。   According to the present invention, the patch antenna and the high-frequency circuit can be integrated, and in particular, there is no high-frequency circuit between the radiation electrode and the ground electrode of the patch antenna, and only the dielectric layer is interposed. Therefore, it is possible to realize a small and high performance transmitting / receiving circuit integrated antenna device without affecting the antenna characteristics. Further, by forming the wiring pattern of the transmission / reception circuit in the same layer as the ground electrode constituting a part of the patch antenna, it is possible to rationalize the process by downsizing and the reduction of the lamination process. When such a patch antenna is used for a wireless transceiver, it is possible to contribute to miniaturization of the wireless transceiver.

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の第1の好ましい実施形態にかかるアンテナ装置の構成を示す斜視図であり、図2はその上面図である。   FIG. 1 is a perspective view showing a configuration of an antenna device according to a first preferred embodiment of the present invention, and FIG. 2 is a top view thereof.

図1及び図2に示すように、このアンテナ装置100は、RF送受信回路を内蔵する略ブロック状の誘電体基板101と、誘電体基板101の上面に形成されたパッチアンテナの放射電極102と、放射電極102の一辺に近接した位置に設けられた給電電極103と、誘電体基板101の側面に設けられた側面端子104を備えている。   As shown in FIGS. 1 and 2, the antenna device 100 includes a substantially block-shaped dielectric substrate 101 containing an RF transceiver circuit, a radiation electrode 102 of a patch antenna formed on the upper surface of the dielectric substrate 101, A feeding electrode 103 provided at a position close to one side of the radiation electrode 102 and a side terminal 104 provided on a side surface of the dielectric substrate 101 are provided.

誘電体基板101は、放射電極102の形成面を提供するものであり、その材料としては特に限定されるものではないが、例えばLTCC(低温焼成セラミック)、エポキシ系の熱硬化性樹脂、可撓性の有機フィルム等で高周波特性の良いものを用いることができる。放射電極102は略正方形状の導体パターンからなり、一辺の長さL1は、使用波長λに対して概ねλ/2に設定されている。給電電極103は、グランド面に対して概ね50Ωのインピーダンスをもつ伝送線路であり、放射電極102と電磁界結合するように配置されている。   The dielectric substrate 101 provides a surface on which the radiation electrode 102 is formed, and the material thereof is not particularly limited. For example, LTCC (low temperature fired ceramic), epoxy thermosetting resin, flexible A good organic film having good high-frequency characteristics can be used. The radiation electrode 102 is formed of a substantially square conductor pattern, and the length L1 of one side is set to approximately λ / 2 with respect to the use wavelength λ. The feed electrode 103 is a transmission line having an impedance of approximately 50Ω with respect to the ground plane, and is disposed so as to be electromagnetically coupled to the radiation electrode 102.

図3は、図2のA−A線に沿ったアンテナ装置の側面断面図であり、図4は図2のB−B線に沿ったアンテナ装置の側面断面図であり、図5は図4のC−C線に沿った平面断面図である。   3 is a side sectional view of the antenna device along the line AA in FIG. 2, FIG. 4 is a side sectional view of the antenna device along the line BB in FIG. 2, and FIG. It is a plane sectional view along line CC.

図3及び図4に示すように、誘電体基板101は積層構造を有しており、本実施形態においては、第1の誘電体層101a及び第2の誘電体層101bが積層された二層構造となっており、これらの層間には電極層(内部導体層)が設けられている。また、誘電体基板101の底面には底面端子105が設けられている。図5に示すように、誘電体基板101の内部導体層の平面領域は、グランド面形成領域S1と回路形成領域S2とに大きく分けられ、グランド面形成領域S1には第1のグランド電極106が設けられ、回路形成領域S2にはRF送受信回路用の配線パターン107が設けられている。これらの導体パターンは、例えば誘電体シートの表面に張り付けられた銅箔のパターンエッチングにより、同時に形成することができる。   As shown in FIGS. 3 and 4, the dielectric substrate 101 has a laminated structure, and in the present embodiment, two layers in which a first dielectric layer 101a and a second dielectric layer 101b are laminated. An electrode layer (internal conductor layer) is provided between these layers. A bottom terminal 105 is provided on the bottom surface of the dielectric substrate 101. As shown in FIG. 5, the planar region of the inner conductor layer of the dielectric substrate 101 is roughly divided into a ground surface formation region S1 and a circuit formation region S2, and the first ground electrode 106 is formed in the ground surface formation region S1. The wiring pattern 107 for the RF transceiver circuit is provided in the circuit formation region S2. These conductor patterns can be simultaneously formed, for example, by pattern etching of a copper foil attached to the surface of the dielectric sheet.

第1のグランド電極106は、パッチアンテナのグランド面として放射電極102の下方に設けられており、少なくとも放射電極102の投影面全体をカバーする程度の面積を有している。放射電極102と第1のグランド電極106とは誘電体基板101を構成する誘電体層101bのみを介して直接対面している。第1のグランド電極106は多数のビアホール電極109を介して底面端子105に接続されている。また、第1のグランド電極106の一部は回路形成領域S2内に引き込まれ、RF送受信回路のグランドラインとして使用される。   The first ground electrode 106 is provided below the radiation electrode 102 as a ground surface of the patch antenna, and has an area that covers at least the entire projection surface of the radiation electrode 102. The radiation electrode 102 and the first ground electrode 106 face each other directly only through the dielectric layer 101b constituting the dielectric substrate 101. The first ground electrode 106 is connected to the bottom terminal 105 through a number of via hole electrodes 109. A part of the first ground electrode 106 is drawn into the circuit formation region S2 and used as a ground line of the RF transmission / reception circuit.

配線パターン107上には半導体ICチップ108aやチップコンデンサ108bといった電子部品108がフェースボンディングにより実装され、これらによりRF送受信回路が構成される。なお、図5において、半導体ICチップ108aやチップコンデンサ108bは配線パターン107上の破線で示す位置に実装される。また、特に限定されるものではないが、本実施形態においてはこれらの電子部品が配線パターンの上面側に実装されている。   On the wiring pattern 107, electronic components 108 such as a semiconductor IC chip 108a and a chip capacitor 108b are mounted by face bonding, and these constitute an RF transmission / reception circuit. In FIG. 5, the semiconductor IC chip 108 a and the chip capacitor 108 b are mounted at positions indicated by broken lines on the wiring pattern 107. Although not particularly limited, in the present embodiment, these electronic components are mounted on the upper surface side of the wiring pattern.

給電電極103は、ビアホール電極110を介してRF送受信回路の配線パターン107に接続されている。配線パターン107の一部は側面端子104に接続され、他の一部はビアホール電極111を介して底面端子105に接続されており、これらの端子を介してRF送受信回路への電源供給及び信号の入出力が行われる。   The feed electrode 103 is connected to the wiring pattern 107 of the RF transmission / reception circuit through the via-hole electrode 110. A part of the wiring pattern 107 is connected to the side terminal 104, and the other part is connected to the bottom terminal 105 via the via-hole electrode 111. I / O is performed.

以上説明したように、本実施形態のアンテナ装置100によれば、RF送受信回路の配線パターン107が放射電極102のグランド面である第1のグランド電極106と同じ層に設けられており、RF送受信回路を内蔵する上で必要な内部導体層は一層あれば足りることから、何層にも重ねた積層構造にする必要がない。また、第1のグランド電極と導体パターンとが同じ層内に設けられていることから、例えば誘電体シートの表面に張り付けられた銅箔のパターンエッチングにより、第1のグランド電極と導体パターンとを同時に形成することができる。したがって、製造工程を簡素化することができ、製造コストの削減、製造効率の向上を図ることができる。さらに、第1のグランド電極106は、誘電体基板101を構成する誘電体層101bを介して放射電極と対面しており、送受信回路は、誘電体基板101の内部のうち、放射電極102と第1のグランド電極106に挟まれた領域とは異なる領域に配置されていることから、送受信回路を内蔵することによるアンテナ特性の劣化を十分に低減することができる。   As described above, according to the antenna device 100 of the present embodiment, the wiring pattern 107 of the RF transmission / reception circuit is provided in the same layer as the first ground electrode 106 that is the ground plane of the radiation electrode 102, and RF transmission / reception is performed. Since only one internal conductor layer is necessary for incorporating a circuit, it is not necessary to have a laminated structure in which many layers are stacked. In addition, since the first ground electrode and the conductor pattern are provided in the same layer, the first ground electrode and the conductor pattern are removed by, for example, pattern etching of a copper foil attached to the surface of the dielectric sheet. They can be formed simultaneously. Therefore, the manufacturing process can be simplified, the manufacturing cost can be reduced, and the manufacturing efficiency can be improved. Further, the first ground electrode 106 faces the radiation electrode via the dielectric layer 101 b constituting the dielectric substrate 101, and the transmission / reception circuit is connected to the radiation electrode 102 and the second electrode in the dielectric substrate 101. Since it is arranged in a region different from the region sandwiched between the single ground electrodes 106, it is possible to sufficiently reduce the deterioration of the antenna characteristics due to the built-in transmission / reception circuit.

上述した第1の実施形態において、例えば半導体ICチップ108aの実装領域周辺からの電磁界の漏れが大きく、アンテナ特性に悪影響があるような場合には、次のような構成をとることもできる。   In the first embodiment described above, for example, when the leakage of the electromagnetic field from the periphery of the mounting region of the semiconductor IC chip 108a is large and the antenna characteristics are adversely affected, the following configuration can be adopted.

図6は、本発明の第2の好ましい実施形態に係るアンテナ装置の構成を示す略側面断面図であり、図7は図6のD−D線に沿った平面断面図である。なお、第1の実施形態と同一の構成要素には同一の符号を付して詳細な説明を省略する。   FIG. 6 is a schematic side cross-sectional view showing the configuration of the antenna device according to the second preferred embodiment of the present invention, and FIG. 7 is a cross-sectional plan view taken along the line DD in FIG. In addition, the same code | symbol is attached | subjected to the component same as 1st Embodiment, and detailed description is abbreviate | omitted.

図6及び図7に示すように、このアンテナ装置200の特徴は、配線パターン107上に実装された半導体ICチップ108aの上方を覆う第2のグランド電極112を備えている点にある。なお、図7において、第2のグランド電極112は破線で示す位置に設けられる。そして、第2のグランド電極112はビアホール電極113を介して第1のグランド電極106と接続されている。このような構成であるため、本実施形態のアンテナ装置200は、第1の誘電体層、第2の誘電体層及び第3の誘電体層からなる三層構造となり、これらの層間に形成される電極層(内部導体層)は二層となるが、半導体ICチップの実装領域周辺からの不要輻射を遮蔽することができ、アンテナ特性の低下を防止することができる。また図示しないが、アンテナ装置200の内部にインダクタ(チップまたはパターン)が存在している場合には、インダクタの周辺に生じている磁界と前記アンテナの電磁界との結合を防ぐため、半導体ICチップ108aの場合と同様に、インダクタの上方を第2のグランド電極112で選択的に覆うようにしてもよい。   As shown in FIGS. 6 and 7, the antenna device 200 is characterized in that a second ground electrode 112 covering the upper side of the semiconductor IC chip 108 a mounted on the wiring pattern 107 is provided. In FIG. 7, the second ground electrode 112 is provided at a position indicated by a broken line. The second ground electrode 112 is connected to the first ground electrode 106 via the via hole electrode 113. Due to such a configuration, the antenna device 200 of the present embodiment has a three-layer structure including a first dielectric layer, a second dielectric layer, and a third dielectric layer, and is formed between these layers. Although the electrode layer (inner conductor layer) is two layers, unnecessary radiation from around the mounting area of the semiconductor IC chip can be shielded, and deterioration of antenna characteristics can be prevented. Although not shown, when an inductor (chip or pattern) is present inside the antenna device 200, a semiconductor IC chip is used to prevent coupling between the magnetic field generated around the inductor and the electromagnetic field of the antenna. Similarly to the case of 108a, the upper portion of the inductor may be selectively covered with the second ground electrode 112.

なお、本実施形態においては、半導体ICチップ108aの上方にのみ第2のグランド電極を形成しているが、例えば図8に示すように、RF送受信回路全体をカバーするような広めのグランドパターンを第2のグランド電極114として形成してもよい。   In the present embodiment, the second ground electrode is formed only above the semiconductor IC chip 108a. However, as shown in FIG. 8, for example, a wide ground pattern that covers the entire RF transceiver circuit is formed. The second ground electrode 114 may be formed.

図9は、本発明の第3の好ましい実施形態に係るアンテナ装置の上面図、図10は、図9のE−E線に沿ったアンテナ装置の側面断面図、図11は、図10のF−F線に沿ったアンテナ装置の平面断面図である。   9 is a top view of the antenna device according to the third preferred embodiment of the present invention, FIG. 10 is a side sectional view of the antenna device along the line EE of FIG. 9, and FIG. 11 is F of FIG. It is a plane sectional view of the antenna device along the -F line.

図9乃至図11に示すように、このアンテナ装置500の特徴は、第1のグランド電極106を形成すべき領域(S1)を回路形成領域S2に割り当てて配線パターン107を設けた点にある。アンテナ装置500の誘電体基板101は、第1の誘電体層101a、第2の誘電体層101b及び第3の誘電体層101cが積層された三層構造となっておりこれらの層間には電極層(内部導体層)が設けられている。そして、上側の内部導体層のほぼ全面にはグランド電極115が設けられており、下側の内部導体層のほぼ全面には前記グランド電極115をグランドとしたマイクロストリップ線路または集中定数素子からなる送受信回路用の配線パターン107が設けられている。前記配線パターン107の下方にはICチップ等のチップ部品が搭載されている。また、給電電極103は、図示のように、ビアホール電極ではなく側面端子104を介して配線パターン107に接続されている。以上のように、本実施形態によれば、アンテナ面積はそのままで、誘電体基板101の平面方向のサイズを縮小することができるので、アンテナ装置の小型化を図ることができる。   As shown in FIGS. 9 to 11, the antenna device 500 is characterized in that a wiring pattern 107 is provided by allocating a region (S1) in which the first ground electrode 106 is to be formed to the circuit forming region S2. The dielectric substrate 101 of the antenna device 500 has a three-layer structure in which a first dielectric layer 101a, a second dielectric layer 101b, and a third dielectric layer 101c are stacked, and an electrode is interposed between these layers. A layer (inner conductor layer) is provided. A ground electrode 115 is provided on almost the entire surface of the upper internal conductor layer, and transmission / reception composed of a microstrip line or a lumped constant element having the ground electrode 115 as the ground is formed on almost the entire surface of the lower internal conductor layer. A circuit wiring pattern 107 is provided. A chip component such as an IC chip is mounted below the wiring pattern 107. Further, as shown in the figure, the power supply electrode 103 is connected to the wiring pattern 107 via the side surface terminal 104 instead of the via hole electrode. As described above, according to the present embodiment, the size of the dielectric substrate 101 can be reduced without changing the antenna area, so that the antenna device can be downsized.

次に、本発明の第4の好ましい実施形態について詳細に説明する。   Next, a fourth preferred embodiment of the present invention will be described in detail.

図12は、本発明の第4の好ましい実施形態に係るアンテナ装置の構成を示す略平面図であり、図13は図13のG−G線に沿った側面断面図である。なお、第1の実施形態と同一の構成要素には同一の符号を付して詳細な説明を省略する。   FIG. 12 is a schematic plan view showing the configuration of the antenna device according to the fourth preferred embodiment of the present invention, and FIG. 13 is a side sectional view taken along the line GG of FIG. In addition, the same code | symbol is attached | subjected to the component same as 1st Embodiment, and detailed description is abbreviate | omitted.

図12及び図13に示すように、このアンテナ装置600の特徴は、放射電極102とRF送受信回路とが誘電体基板101の基板面とほぼ直角な方向に形成された当該誘電体基板101中のスリット117によって電磁気的に隔離されている点にある。スリット117内は空洞状態であることが好ましい。また、スリット117は誘電体基板の底面へ貫通していてもよい。このように、本実施形態によれば、誘電体基板101中にスリット117が設けられているので、パッチアンテナとRF送受信回路とが干渉してアンテナ特性に影響が出るような場合であっても、そのような干渉を防止することができる。   As shown in FIGS. 12 and 13, the antenna device 600 is characterized in that the radiation electrode 102 and the RF transmitting / receiving circuit are formed in the dielectric substrate 101 in a direction substantially perpendicular to the substrate surface of the dielectric substrate 101. The slit 117 is electromagnetically isolated by the slit 117. The slit 117 is preferably in a hollow state. The slit 117 may penetrate to the bottom surface of the dielectric substrate. As described above, according to the present embodiment, since the slit 117 is provided in the dielectric substrate 101, even when the patch antenna and the RF transceiver circuit interfere with each other and the antenna characteristics are affected. , Such interference can be prevented.

本発明は、以上の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、これらも本発明の範囲に包含されるものであることは言うまでもない。   The present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention, and these are also included in the scope of the present invention. Needless to say.

例えば、上記各実施形態においては、回路形成領域S2に形成された配線パターン107の上面側に半導体ICチップやチップコンデンサなどのチップ部品108がフェースボンディングにより実装されている場合について説明したが、本発明はこれに限定されるものではなく、例えば図14に示すように、チップコンデンサ108bを配線パターン107の下面側(底面側)からフェースボンディングにより実装してもよい。また図示しないが、半導体ICチップを配線パターンの下面側(底面側)からフェースボンディングにより実装してもよい。つまり、本発明においては、配線パターン上に電子部品が実装されている場合とは、配線の表面に実装されている場合及び裏面に実装されている場合の両方を意味する。   For example, in each of the above embodiments, the case where the chip component 108 such as a semiconductor IC chip or a chip capacitor is mounted on the upper surface side of the wiring pattern 107 formed in the circuit formation region S2 has been described. The invention is not limited to this. For example, as shown in FIG. 14, the chip capacitor 108b may be mounted from the lower surface side (bottom surface side) of the wiring pattern 107 by face bonding. Although not shown, the semiconductor IC chip may be mounted by face bonding from the lower surface side (bottom surface side) of the wiring pattern. That is, in the present invention, the case where the electronic component is mounted on the wiring pattern means both the case where it is mounted on the front surface of the wiring and the case where it is mounted on the back surface.

また、上記各実施形態においては、誘電体基板の上面に放射電極を形成しているが、本発明はこれに限定されるものではなく、上面または誘電体の内層に構成された概1/2波長の線状アンテナ、スロットアンテナ等を形成する場合にも適用可能である。   In each of the embodiments described above, the radiation electrode is formed on the upper surface of the dielectric substrate. However, the present invention is not limited to this, and is approximately 1/2 formed on the upper surface or the inner layer of the dielectric. The present invention can also be applied to the case of forming a wavelength linear antenna, a slot antenna, or the like.

図1は、本発明の第1の好ましい実施形態にかかるアンテナ装置100の構成を示す斜視図である。FIG. 1 is a perspective view showing a configuration of an antenna device 100 according to a first preferred embodiment of the present invention. 図2は、図1に示したアンテナ装置100の上面図である。FIG. 2 is a top view of the antenna device 100 shown in FIG. 図3は、図2のA−A線に沿ったアンテナ装置100の側面断面図である。FIG. 3 is a side sectional view of the antenna device 100 taken along line AA in FIG. 図4は図2のB−B線に沿ったアンテナ装置100の側面断面図である。FIG. 4 is a side sectional view of the antenna device 100 taken along line BB in FIG. 図5は図4のC−C線に沿ったアンテナ装置100の平面断面図である。FIG. 5 is a plan sectional view of the antenna device 100 taken along the line CC of FIG. 図6は、本発明の第2の好ましい実施形態に係るアンテナ装置200の構成を示す略側面断面図である。FIG. 6 is a schematic side sectional view showing the configuration of the antenna device 200 according to the second preferred embodiment of the present invention. 図7は図6のD−D線に沿ったアンテナ装置200の平面断面図である。FIG. 7 is a plan cross-sectional view of the antenna device 200 taken along the line DD of FIG. 図8は、アンテナ装置200の変形例を示す略平面断面図である。FIG. 8 is a schematic plan sectional view showing a modification of the antenna device 200. 図9は、本発明の第3の好ましい実施形態に係るアンテナ装置500の上面図である。FIG. 9 is a top view of an antenna device 500 according to a third preferred embodiment of the present invention. 図10は、図10のE−E線に沿ったアンテナ装置500の略側面断面図である。FIG. 10 is a schematic cross-sectional side view of the antenna device 500 taken along line EE in FIG. 図11は、図10のF−F線に沿ったアンテナ装置500の略平面断面図である。FIG. 11 is a schematic plan sectional view of the antenna device 500 taken along line FF in FIG. 図12は、本発明の第4の好ましい実施形態に係るアンテナ装置600の構成を示す略平面図である。FIG. 12 is a schematic plan view showing the configuration of the antenna device 600 according to the fourth preferred embodiment of the present invention. 図13は、図12のG−G線に沿ったアンテナ装置の略側面断面図である。13 is a schematic cross-sectional side view of the antenna device along the line GG in FIG. 図14は、上記実施形態の変形例を示す略側面断面図である。FIG. 14 is a schematic side sectional view showing a modification of the embodiment.

符号の説明Explanation of symbols

100 アンテナ装置
101 誘電体基板
101a 第1の誘電体層
101b 第2の誘電体層
101c 第3の誘電体層
102 放射電極
103 給電電極
104 側面端子
105 底面端子
106 グランド電極
107 配線パターン
108 チップ部品(電子部品)
108a 半導体ICチップ
108b チップコンデンサ
109 ビアホール電極
110 ビアホール電極
111 ビアホール電極
112 グランド電極
113 ビアホール電極
114 グランド電極
115 グランド電極
117 スリット
200 アンテナ装置
300 アンテナ装置
400 アンテナ装置
500 アンテナ装置
600 アンテナ装置
S1 グランド面形成領域
S2 回路形成領域
100 Antenna Device 101 Dielectric Substrate 101a First Dielectric Layer 101b Second Dielectric Layer 101c Third Dielectric Layer 102 Radiation Electrode 103 Feed Electrode 104 Side Terminal 105 Bottom Terminal 106 Ground Electrode 107 Wiring Pattern 108 Chip Component ( Electronic components)
108a Semiconductor IC chip 108b Chip capacitor 109 Via hole electrode 110 Via hole electrode 111 Via hole electrode 112 Ground electrode 113 Via hole electrode 114 Ground electrode 115 Ground electrode 117 Slit 200 Antenna device 300 Antenna device 400 Antenna device 500 Antenna device 600 Antenna device S1 Ground plane formation region S2 Circuit formation area

Claims (8)

誘電体基板と、前記誘電体基板の表面に形成された放射電極と、前記誘電体基板の内部に埋め込まれた第1のグランド電極及び送受信回路と、前記第1のグランド電極の直下であって前記誘電体基板の底面に設けられた底面端子と、前記第1のグランド電極と前記底面端子とを接続する第1のビアホール電極とを備え、前記第1のグランド電極は、前記誘電体基板を構成する誘電体層を介して前記放射電極と対面しており、前記送受信回路は、前記誘電体基板の内部のうち、前記放射電極と前記第1のグランド電極に挟まれた領域とは異なる領域に配置されていることを特徴とするアンテナ装置。 A dielectric substrate; a radiation electrode formed on the surface of the dielectric substrate; a first ground electrode and a transmission / reception circuit embedded in the dielectric substrate; and a position directly below the first ground electrode. A bottom terminal provided on a bottom surface of the dielectric substrate; and a first via-hole electrode connecting the first ground electrode and the bottom terminal , wherein the first ground electrode includes the dielectric substrate. The transmission / reception circuit faces the radiation electrode through a constituting dielectric layer, and the transmission / reception circuit is a region different from a region sandwiched between the radiation electrode and the first ground electrode in the dielectric substrate. An antenna device, wherein 前記誘電体基板は積層構造を有し、前記誘電体基板の内部導体層には前記第1のグランド電極が設けられるとともに、前記第1のグランド電極と同じ層に前記送受信回路を構成する配線パターンが設けられ、前記配線パターン上には前記送受信回路を構成する電子部品が搭載されていることを特徴とする請求項1に記載のアンテナ装置。   The dielectric substrate has a laminated structure, the first conductor electrode is provided on the inner conductor layer of the dielectric substrate, and the wiring pattern that configures the transmission / reception circuit on the same layer as the first ground electrode The antenna device according to claim 1, wherein an electronic component constituting the transmission / reception circuit is mounted on the wiring pattern. 前記第1のビアホール電極を複数備え、前記複数の第1のビアホール電極は、前記誘電体基板の平面方向に所定の間隔で二次元配置されていることを特徴とする請求項2に記載のアンテナ装置。3. The antenna according to claim 2, comprising a plurality of the first via-hole electrodes, wherein the plurality of first via-hole electrodes are two-dimensionally arranged at a predetermined interval in a planar direction of the dielectric substrate. apparatus. 前記送受信回路の上方に設けられ、前記送受信回路の少なくとも一部を覆う第2のグランド電極をさらに備え、前記第2のグランド電極は、前記放射電極と前記第1のグランド電極との間の層に設けられていることを特徴とする請求項2又は3に記載のアンテナ装置。 A second ground electrode provided above the transmitting / receiving circuit and covering at least a part of the transmitting / receiving circuit , wherein the second ground electrode is a layer between the radiation electrode and the first ground electrode; the antenna device according to claim 2 or 3, characterized in that provided in the. 前記電子部品が半導体ICチップを含み、前記第2のグランド電極は、前記送受信回路を構成する前記半導体ICチップ周辺の上方を選択的に覆っていることを特徴とする請求項4に記載のアンテナ装置。   5. The antenna according to claim 4, wherein the electronic component includes a semiconductor IC chip, and the second ground electrode selectively covers the periphery of the semiconductor IC chip constituting the transmission / reception circuit. apparatus. 前記第1のグランド電極の直下であって当該第1のグランド電極と前記底面端子の間に挟まれた領域は、電子部品が存在せず前記第1のビアホール電極のみが存在する領域であることを特徴とする請求項1乃至5のいずれか一項に記載のアンテナ装置。  The region directly under the first ground electrode and sandwiched between the first ground electrode and the bottom terminal is a region where there is no electronic component and only the first via hole electrode. The antenna device according to claim 1, wherein: 前記放射電極が形成されている領域と前記送受信回路が設けられている領域とは、前記誘電体基板の基板面とほぼ直角な方向に形成された当該誘電体基板中のスリットによって隔離されていることを特徴とする請求項1乃至6のいずれか1項に記載のアンテナ装置。   The region where the radiation electrode is formed and the region where the transmission / reception circuit is provided are separated by a slit in the dielectric substrate formed in a direction substantially perpendicular to the substrate surface of the dielectric substrate. The antenna device according to any one of claims 1 to 6, wherein: 前記放射電極の一辺に近接して同一平面に設けられた給電電極と、前記誘電体基板内に設けられ、前記給電電極と前記送受信回路とを接続する第2のビアホール電極とをさらに備えることを特徴とする請求項1乃至7のいずれか1項に記載のアンテナ装置。 A feed electrode provided on the same plane in the vicinity of one side of the radiation electrode; and a second via hole electrode provided in the dielectric substrate and connecting the feed electrode and the transmission / reception circuit. The antenna apparatus according to claim 1, wherein the antenna apparatus is characterized.
JP2005188676A 2005-06-28 2005-06-28 Antenna device Active JP4479606B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005188676A JP4479606B2 (en) 2005-06-28 2005-06-28 Antenna device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005188676A JP4479606B2 (en) 2005-06-28 2005-06-28 Antenna device

Publications (2)

Publication Number Publication Date
JP2007013327A JP2007013327A (en) 2007-01-18
JP4479606B2 true JP4479606B2 (en) 2010-06-09

Family

ID=37751282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005188676A Active JP4479606B2 (en) 2005-06-28 2005-06-28 Antenna device

Country Status (1)

Country Link
JP (1) JP4479606B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147561A (en) * 2008-12-16 2010-07-01 Nec Toshiba Space Systems Ltd Antenna and manufacturing method thereof
US10804765B2 (en) 2015-11-27 2020-10-13 Hitachi, Ltd. Electromechanical integral motor
WO2018037655A1 (en) * 2016-08-24 2018-03-01 株式会社村田製作所 Antenna module
KR102022353B1 (en) 2018-01-18 2019-09-18 삼성전기주식회사 Antenna module
WO2020031876A1 (en) 2018-08-09 2020-02-13 株式会社村田製作所 Antenna element, antenna module and communication device
WO2020031777A1 (en) * 2018-08-09 2020-02-13 株式会社村田製作所 Antenna element, antenna module, and communication device

Also Published As

Publication number Publication date
JP2007013327A (en) 2007-01-18

Similar Documents

Publication Publication Date Title
JP3863464B2 (en) Filter built-in antenna
KR100981582B1 (en) Radio frequency ic device and electronic apparatus
JP6469572B2 (en) Antenna-integrated radio module and method of manufacturing the module
US8400307B2 (en) Radio frequency IC device and electronic apparatus
JP3640595B2 (en) Multilayer pattern antenna and wireless communication apparatus including the same
JP3630622B2 (en) Pattern antenna and wireless communication apparatus including the same
JP3649168B2 (en) RF circuit integrated antenna, antenna module using the same, and communication device including the same
US20080019112A1 (en) Electronic Component Module and Radio Communications Equipment
JP4479606B2 (en) Antenna device
JP5790771B2 (en) High frequency module
CN113410656A (en) Antenna module including flexible substrate
KR20040002389A (en) High-frequency module and its manufacturing method
JP2014179821A (en) Method for manufacturing antenna integrated module, and antenna integrated module
JP2007243559A (en) Antenna module and antenna
JP2009212263A (en) Electronic circuit module
JP3510971B2 (en) High frequency power amplifier
US9686858B2 (en) Composite module
JP2003347834A (en) Antenna integrated high-frequency circuit module
JP2012238797A (en) Multilayer circuit module
CN109792104B (en) Antenna device, antenna assembly and communication device
JP2006211144A (en) High frequency module and wireless communication apparatus
KR101338682B1 (en) Integrated module of communication circuit
JP2005136887A (en) High frequency module and radio communication apparatus
CN219998479U (en) Electronic device
JP2019121993A (en) Radio communication module, printed board and manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4479606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4