KR101338682B1 - Integrated module of communication circuit - Google Patents

Integrated module of communication circuit Download PDF

Info

Publication number
KR101338682B1
KR101338682B1 KR1020070012052A KR20070012052A KR101338682B1 KR 101338682 B1 KR101338682 B1 KR 101338682B1 KR 1020070012052 A KR1020070012052 A KR 1020070012052A KR 20070012052 A KR20070012052 A KR 20070012052A KR 101338682 B1 KR101338682 B1 KR 101338682B1
Authority
KR
South Korea
Prior art keywords
substrate
signal
communication circuit
transmission
substrate layer
Prior art date
Application number
KR1020070012052A
Other languages
Korean (ko)
Other versions
KR20080073433A (en
Inventor
김종국
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070012052A priority Critical patent/KR101338682B1/en
Publication of KR20080073433A publication Critical patent/KR20080073433A/en
Application granted granted Critical
Publication of KR101338682B1 publication Critical patent/KR101338682B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

본 발명에 의한 통신회로 집적모듈은 송신신호를 처리하는 베이스밴드부, 송신신호를 복조하는 트랜시버부, 송신신호를 필터링하는 필터부, 송신신호의 전력을 증폭시키는 전력증폭모듈, 송수신신호를 분리하는 송수신분리부를 포함하여 단일 패키지 형태를 이루고, 상기 구성부들은 다층 구조 기판의 탑층에 실장되며, 상기 기판의 내층에는 금속패턴에 의하여 슬롯 구조가 형성된 영역에 공진 모드 억제용 비아홀을 다수개로 포함한다.According to the present invention, a communication circuit integrated module includes a baseband unit for processing a transmission signal, a transceiver unit for demodulating a transmission signal, a filter unit for filtering a transmission signal, a power amplification module for amplifying the power of the transmission signal, and transmission and reception for separating transmission and reception signals. A single package including a separator may be formed, and the components may be mounted on a top layer of a multilayer structure substrate, and an inner layer of the substrate may include a plurality of resonance hole suppression via holes in a region where a slot structure is formed by a metal pattern.

본 발명에 의하면, 다수개의 회로소자들을 단일 패키지 소자로 구현하여 기판 상의 실장 영역을 최소화할 수 있으므로 다른 외부 모듈들의 배치 설계에 자유도가 확보된다. 또한, 다층기판 설계기법, BGA 설계기법을 도입하여 기판층간 간섭을 최소화하고, 라인 패턴의 설계가 용이하며, 신호 손실을 최소화할 수 있다. 또한, 공진 현상에 의하여 발생되는 기생성분의 신호를 억제시킬 수 있으므로 간섭현상이 발생되거나 신호가 손실되는 경우를 방지할 수 있는 효과가 있다.According to the present invention, since a plurality of circuit elements can be implemented as a single package element, the mounting area on the substrate can be minimized, thereby allowing freedom in layout design of other external modules. In addition, by adopting a multi-layer substrate design technique, BGA design technique to minimize the interference between the substrate layer, it is easy to design the line pattern, it is possible to minimize the signal loss. In addition, since the signal of the parasitic component generated by the resonance phenomenon can be suppressed, there is an effect of preventing the occurrence of interference or loss of the signal.

Description

통신회로 집적모듈{Integrated module of communication circuit}Integrated module of communication circuit

도 1은 일반적인 다층 기판 구조의 통신모듈 상에 전자부품이 실장되는 형태를 예시한 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a diagram illustrating a mode in which an electronic component is mounted on a communication module in a general multilayer substrate structure; Fig.

도 2는 일반적인 다층 기판 구조의 통신모듈 상에 선로 패턴이 형성된 형태를 예시한 도면.2 is a diagram illustrating a form in which a line pattern is formed on a communication module of a general multilayer substrate structure.

도 3은 본 발명의 실시예에 따른 통신회로 집적모듈의 회로 구성을 개략적으로 도시한 블록도.3 is a block diagram schematically illustrating a circuit configuration of a communication circuit integrated module according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 통신회로 집적모듈의 제1기판층의 형태를 도시한 도면.4 is a diagram illustrating a form of a first substrate layer of a communication circuit integrated module according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 통신회로 집적모듈의 제2기판층의 형태를 도시한 도면.5 is a view showing the form of the second substrate layer of the communication circuit integrated module according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 통신회로 집적모듈의 제4기판층의 형태를 도시한 도면.6 is a view showing the form of a fourth substrate layer of a communication circuit integrated module according to an embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 통신회로 집적모듈의 제3기판층의 형태를 도시한 도면.FIG. 7 is a view showing the shape of a third substrate layer of the communication circuit integrated module according to the embodiment of the present invention; FIG.

도 8은 본 발명의 실시예에 따른 통신회로 집적모듈의 제5기판층의 형태를 도시한 도면.8 is a view showing the form of a fifth substrate layer of a communication circuit integrated module according to an embodiment of the present invention.

도 9는 본 발명의 실시예에 따른 통신회로 집적모듈의 제6기판층의 형태를 도시한 도면.9 is a view showing the form of a sixth substrate layer of the communication circuit integrated module according to the embodiment of the present invention.

도 10은 본 발명의 실시예에 따른 통신회로 집적모듈이 메인 보드 상에 플립칩 본딩되는 형태를 예시적으로 도시한 사시도.10 is a perspective view illustrating a form in which a communication circuit integrated module according to an embodiment of the present invention is flip chip bonded on a main board.

〈도면의 주요 부분에 대한 부호의 설명〉Description of the Related Art

100: 다중대역통신 집적모듈 110, 112, 113: 제1 내지 제3 송수신분리부100: multi-band communication integrated module 110, 112, 113: first to third transmission and reception separation unit

120, 122, 124: 제1 내지 제3 전력증폭모듈120, 122, 124: first to third power amplifier module

130, 132, 134: 제1 내지 제3 필터부130, 132, and 134: first to third filter parts

140: 트랜시버부 150: 베이스밴드부140: transceiver portion 150: base band portion

A, B, C, D, E, F: 제1 내지 제6 기판층A, B, C, D, E, F: first to sixth substrate layers

B2, C2, D2, E2: 비아홀 B1, C4, D1, E4, F1: 그라운드 패턴B2, C2, D2, E2: Via Holes B1, C4, D1, E4, F1: Ground Pattern

B3, C3, D3, E3: 카퍼컷 패턴 C1, E1: 선로 패턴B3, C3, D3, E3: Coppercut pattern C1, E1: Track pattern

C5, E5: 공진모드 억제용 비아홀C5, E5: Via hole for suppressing resonance mode

F2: BGA 패턴F2: BGA Pattern

본 발명은 통신회로 집적모듈에 관한 것이다.The present invention relates to a communication circuit integrated module.

현재, 다수개의 주파수 대역을 처리하는 송수신단을 하나의 모듈로 집적화한 다중 대역 통신모듈을 이용한 이동통신단말기기 널리 사용되고 있다.Currently, a mobile communication terminal using a multi-band communication module integrating transmission / reception terminals for processing a plurality of frequency bands into one module is widely used.

이러한 다중 대역 통신모듈은 가령, UMTS(Universal Mobile Telecommunications System; W-CDMA) 주파수 대역, PCS(Personal Communication Service) 주파수 대역, DCN(Digital Cellular Network; CDMA-800) 주파수 대역과 같은 다중 대역 신호를 처리할 수 있다.The multi-band communication module processes multi-band signals such as, for example, Universal Mobile Telecommunications System (W-CDMA) frequency band, Personal Communication Service (PCS) frequency band, and Digital Cellular Network (CDMA-800) frequency band. can do.

도 1은 일반적인 다층 기판 구조의 통신모듈 상에 전자부품이 실장되는 형태를 예시한 도면인데, 전자부품(10)이 기판의 탑층((a) 도면)에 실장되고, 탑층의 아래측 기판((b) 도면)에는 그라운드 영역(b5)이 형성된다.FIG. 1 is a view illustrating an example in which an electronic component is mounted on a communication module having a general multilayer board structure. An electronic component 10 is mounted on a top layer (a) of the substrate, and a bottom substrate (( b) a ground region b5 is formed.

상기 아래측 기판은 그라운드 영역(b5)을 포함하여 다수개의 비아홀(b2, b3, b4)이 형성되고, 전자부품(10)는 비아홀(b1)을 통하여 내층 기판의 비아홀(b2, b3, b4)들과 연결되는 구조를 갖는다. 이때, 전자부품(10)이 실장되는 영역과 그라운드 영역(b5)은 유전체 역할을 하는 기판을 사이에 두고 일종의 커패시터처럼 작용되어 기생성분의 신호(가령, 공진모드로 인한 하모닉 성분의 신호)가 발생된다.The lower substrate includes a ground region b5 and a plurality of via holes b2, b3 and b4 are formed. The electronic component 10 is connected to the via holes b2, b3 and b4 of the innerlayer substrate via the via hole b1. As shown in FIG. At this time, the region where the electronic component 10 is mounted and the ground region b5 act as a kind of capacitor with the substrate serving as a dielectric therebetween, so that a signal of a parasitic component (for example, a harmonic component signal due to the resonant mode) do.

따라서, 상기 기생성분 신호의 영향을 상쇄시키기 위하여 아래층 기판의 비아홀(b2; 전자부품(10)과 연결되는 비아홀임)은 주변 영역의 동박이 제거되는(원형으로 커팅된 것을 볼 수 있음) 형태(보통, "카퍼컷(Copper cut)"이라 함)를 이룬다.Therefore, in order to cancel the influence of the parasitic component signal, a via hole b2 (a via hole connected to the electronic component 10) of the lower layer substrate is formed in a form in which the copper foil in the peripheral region is removed Usually called a "copper cut").

이렇게 형성된 카퍼컷은 전자계 신호가 누설될 수 있는 그라운드 영역(b5)의 빈틈으로 작용되므로(카퍼컷의 기생성분 상쇄 기능과 접지 기능은 트레이드 오프 관계임) 그라운드 영역(b5)의 기능이 불안정해지는 문제점이 있다.Since the thus formed capper cut acts as a gap in the ground region b5 in which the electromagnetic field signal can leak (the parasitic component canceling function of the capper cut and the grounding function are in a trade-off relationship), the function of the ground region b5 becomes unstable .

또한, 카퍼컷은 인접된 영역에서 그룹지어져 슬롯 구조(점대점 형상으로 이 루어져 일종의 라인처럼 작용되며, 설계자의 의도와는 달리 여러 금속 구조물이 인접됨에 따라 우연히 발생되는 가상의 구조체로 볼 수 있음)를 형성하는데, 이러한 슬롯 구조는 공진 모드의 고조파(harmonic) 신호를 유발한다.In addition, the copper cuts are grouped in adjacent areas and are formed as a slot structure (point-to-point shape, acting as a kind of line, and unlike a designer's intention, they can be seen as a fictitious structure that occurs by chance when several metal structures are adjacent to each other. This slot structure causes a harmonic signal in resonance mode.

도 2는 일반적인 다층 기판 구조의 통신모듈 상에 선로 패턴이 형성된 형태를 예시한 도면이다.2 is a diagram illustrating a form in which a line pattern is formed on a communication module having a general multilayer substrate structure.

도 2의 (a) 도면을 보면, 전자부품을 회로로 연결하기 위하여 선로 패턴(c)이 형성되어 있으며, 선로 패턴(c)의 끝단들은 서로 인접되어 마치 폐루프(슬롯 구조)를 형성하는 것처럼 보인다.2 (a), a line pattern c is formed to connect electronic components to a circuit, and the ends of the line pattern c are adjacent to each other to form a closed loop (slot structure) see.

도 2의 (b) 도면은 도 2의 (a) 도면에 도시된 선로 패턴(c)을 조합함에 따라 가능한 폐루프 형상(슬롯 구조)을 알아보기 쉽도록 도시한 것인데, 다양한 페루프 형상(슬롯 구조)(c1, c2, c3, c4)이 조합될 수 있음을 알 수 있다.2B is a view showing a closed loop shape (slot structure) that is possible by combining the line pattern c shown in FIG. 2 (a) Structure (c1, c2, c3, c4) can be combined.

실제, 기판의 여러 영역을 측정하여 보면, 다수의 전자계 신호가 측정되며, 이는 다양한 페루프 형상(슬롯 구조)들(c1, c2, c3, c4)이 공진 현상을 일으켜 여러 차수의 고조파 신호(슬롯 구조의 길이에 따라 차별화됨)를 유발하기 때문이다.In fact, when measuring the various areas of the substrate, a large number of electromagnetic signals are measured, which is caused by various resonance shapes (slot structures) c1, c2, c3, and c4, causing resonances of various orders of harmonic signals (slots). Differentiation depending on the length of the structure).

이처럼, 다층구조의 기판은 전자부품들을 실장하고 전기적으로 연결시키기 위하여 다양한 금속패턴을 구비하며, 금속패턴들은 의도하지 않은 슬롯 구조를 형성하게 되므로 기생성분의 신호가 발생된다.As such, the multi-layered substrate has various metal patterns for mounting and electrically connecting electronic components, and the metal patterns form an unintended slot structure, so that a parasitic component signal is generated.

이러한 기생성분의 신호로 인하여, 통신모듈은 다중대역 신호를 처리함에 있어서 큰 취약점을 갖게 된다.Due to this parasitic component signal, the communication module has a great vulnerability in processing multi-band signals.

본 발명은 다중 대역 신호를 처리하는 회로소자들을 집적하여 단일 패키지 소자로 구현함으로써 이동통신단말기의 실장 면적을 최소화하고, 신호 처리 기능이 향상된 다층구조의 통신회로 집적모듈을 제공한다.The present invention provides a multi-layer communication circuit integrated module having a multi-band signal by minimizing the mounting area of the mobile communication terminal and improving the signal processing function by integrating circuit elements for processing a multi-band signal into a single package device.

또한, 본 발명은 선로 패턴, 그라운드 패턴, 카퍼컷 패턴, 본딩 패턴 등의 금속 패턴의 구조 및 형상을 새로운 방식으로 설계함으로써 공진모드에 의한 기생성분의 신호를 억제할 수 있는 통신회로 집적모듈을 제공한다.In addition, the present invention provides a communication circuit integrated module that can suppress the parasitic signal due to the resonance mode by designing the structure and shape of the metal pattern such as the line pattern, ground pattern, copper cut pattern, bonding pattern in a new way do.

본 발명에 의한 통신회로 집적모듈은 송신신호를 처리하는 베이스밴드부, 송신신호를 복조하는 트랜시버부, 송신신호를 필터링하는 필터부, 송신신호의 전력을 증폭시키는 전력증폭모듈, 송수신신호를 분리하는 송수신분리부를 포함하여 단일 패키지 형태를 이루고, 상기 구성부들은 다층 구조 기판의 탑층에 실장되며, 상기 기판의 내층에는 금속패턴에 의하여 슬롯 구조가 형성된 영역에 공진 모드 억제용 비아홀을 다수개로 포함한다.According to the present invention, a communication circuit integrated module includes a baseband unit for processing a transmission signal, a transceiver unit for demodulating a transmission signal, a filter unit for filtering a transmission signal, a power amplification module for amplifying the power of the transmission signal, and transmission and reception for separating transmission and reception signals. A single package including a separator may be formed, and the components may be mounted on a top layer of a multilayer structure substrate, and an inner layer of the substrate may include a plurality of resonance hole suppression via holes in a region where a slot structure is formed by a metal pattern.

이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 통신회로 집적모듈에 대하여 상세히 설명한다.Hereinafter, a communication circuit integrated module according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 통신회로 집적모듈(100)의 회로 구성을 개략적으로 도시한 블록도이다.3 is a block diagram schematically illustrating a circuit configuration of a communication circuit integrated module 100 according to an embodiment of the present invention.

도 3에 의하면, 본 발명의 실시예에 따른 통신회로 집적모듈(100)은 제1송수신분리부(110), 제2송수신분리부(112), 제3송수신분리부(114), 제1전력증폭모듈(PAM; Power Amplifier Module)(120), 제2전력증폭모듈(122), 제3전력증폭모 듈(124), 제1필터부(130), 제2필터부(132), 제3필터부(134), 트랜시버부(140) 및 베이스밴드부(150)를 포함하여 이루어지는데, 본 발명의 실시예에서, 상기 제1송수신분리부(110), 제1전력증폭모듈(120), 제1필터부(130)는 약 2.1GHz 대역의 주파수를 사용하는 UMTS(Universal Mobile Telecommunications System; W-CDMA)신호를 처리하고, 제2송수신분리부(112), 제2전력증폭모듈(122), 제2필터부(132)는 약 1.9GHz 대역의 주파수를 사용하는 PCS(Personal Communication Service)신호를 처리한다.Referring to FIG. 3, the communication circuit integrated module 100 according to an embodiment of the present invention may include a first transmission / reception separator 110, a second transmission / reception separator 112, a third transmission / reception separator 114, and a first power source. Amplification module (PAM) 120, the second power amplifier module 122, the third power amplifier module 124, the first filter unit 130, the second filter unit 132, the third It comprises a filter unit 134, transceiver unit 140 and the base band unit 150, in the embodiment of the present invention, the first transmission and reception separation unit 110, the first power amplifier module 120, The first filter unit 130 processes a UMTS (Universal Mobile Telecommunications System (W-CDMA)) signal using a frequency of about 2.1 GHz band, the second transmission and reception separation unit 112, the second power amplifier module 122, The second filter unit 132 processes a personal communication service (PCS) signal using a frequency of about 1.9 GHz band.

또한, 제3송수신분리부(114), 제3전력증폭모듈(124), 제3필터부(134)는 약 800MHz 대역의 주파수를 사용하는 DCN(Digital Cellular Network; CDMA-800)신호를 처리한다.In addition, the third transmission / reception separation unit 114, the third power amplifier module 124, and the third filter unit 134 process a DCN signal using a frequency of about 800 MHz band. .

상기 스위치(300)는 안테나(200)와 연결되고, 신호 경로를 선택적으로 개폐하여 DCN, PCS, UMTS의 대역 신호를 분리하여 양방향으로 전달한다.The switch 300 is connected to the antenna 200, and selectively opens and closes the signal path to separate the band signals of the DCN, PCS, and UMTS and transmits them in both directions.

상기 송수신분리부(110, 112, 114)는, 가령 듀플렉서와 같은 소자로 구비될 수 있으며, 해당 대역의 송수신신호를 분리하는 기능을 수행하고, 상기 전력증폭모듈(120, 122, 124)은 트랜시버부(140)로부터 전달된 RF 송신신호의 전력을 증폭하여 송수신분리부(110, 112, 114)로 전달한다.The transmission and reception separation unit (110, 112, 114), for example, may be provided with a device such as a duplexer, and performs the function of separating the transmission and reception signals of the corresponding band, the power amplifier module (120, 122, 124) is a transceiver The power of the RF transmission signal transmitted from the unit 140 is amplified and transmitted to the transmission and reception separation unit (110, 112, 114).

그리고, 상기 필터부(130, 132, 134)는 트랜시버부(140)에서 송신신호가 변조되는 과정에서 섞인 잡음성분의 신호를 필터링하고, 필터링된 송신신호를 전력증폭모듈(120, 122, 124)로 전달한다.In addition, the filter unit 130, 132, 134 filters the signal of the noise component mixed in the process of the transmission signal is modulated by the transceiver unit 140, and filters the filtered transmission signal by the power amplification module 120, 122, 124. To pass.

상기 트랜시버부(140)는 베이스밴드부(150)로부터 전달된 신호를 각 주파수 대역의 신호를 송신가능한 RF신호로 처리하고, 베이스밴드부(150)는 ADC, DAC, FFT회로, 에러교정회로 등을 포함하여 아날로그 신호를 디지털 신호로 변환/처리한다.The transceiver unit 140 processes the signal transmitted from the baseband unit 150 as an RF signal capable of transmitting a signal of each frequency band, and the baseband unit 150 includes an ADC, a DAC, an FFT circuit, an error correction circuit, and the like. To convert / process the analog signal into a digital signal.

이와 같은 회로소자들은 가령, MCPCB((Metal Core Printed Circuit Board)와 같은 다층구조의 기판 상에 구현되며, 탑층 레이어(도 4 참조; A)에 실장되고 비아홀(B2, C2, D2, E2)을 통하여 내층 레이어와 전기적으로 연결된다.Such circuit elements are implemented on a multi-layered substrate such as, for example, a metal core printed circuit board (MCPCB), mounted on a top layer (see FIG. 4; A), and via holes B2, C2, D2, and E2. It is electrically connected to the inner layer through.

도 4는 본 발명의 실시예에 따른 통신회로 집적모듈(100)의 제1기판층(A)의 형태를 도시한 도면이다.4 is a diagram illustrating a form of a first substrate layer A of the communication circuit integrated module 100 according to an exemplary embodiment of the present invention.

도 4를 참조하면, 제1기판층(탑층)(A)의 좌측면을 따라 제1송수신분리부(110), 제2송수신분리부(112), 제3송수신분리부(114)가 실장되고, 그 우측 옆으로 제1전력증폭모듈(120), 제2전력증폭모듈(122), 제3전력증폭모듈(124)이 수직하게 일렬 배치된다.Referring to FIG. 4, a first transmission and reception separation unit 110, a second transmission and reception separation unit 112, and a third transmission and reception separation unit 114 are mounted along the left side surface of the first substrate layer (top layer) A. The first power amplification module 120, the second power amplification module 122, and the third power amplification module 124 are vertically arranged to the right side thereof.

수직하게 일렬 배치된 제1전력증폭모듈(120), 제2전력증폭모듈(122), 제3전력증폭모듈(124)의 우측 옆으로 제1필터부(130), 제2필터부(132), 제3필터부(134)가 수직하게 일렬 배치된다.The first filter unit 130 and the second filter unit 132 are disposed on the right side of the first power amplifier module 120, the second power amplifier module 122, and the third power amplifier module 124 arranged vertically. The third filter unit 134 is vertically arranged in a line.

그리고, 나머지 영역, 즉 제1기판층(A)의 우측면을 따라 우측 상단에 베이스밴드부(150)가 실장되고, 그 밑으로 트랜시버부(140)가 실장된다.The base band part 150 is mounted on the upper right side of the remaining area, that is, on the right side surface of the first substrate layer A, and the transceiver part 140 is mounted beneath it.

상기 각 구성부간 격리도를 고려한 회로 배치 설계는 송수신 기능을 향상시키는데 있어서 매우 중요한 요소이며, 특히 간섭 현상이 많이 발생되는 트랜시버부(140)와 송수신분리부(110, 112, 114)의 격리가 가장 중요한 요인이 되므로 제1기판층(A)의 양측단에 대향하게 배치설계된다.The circuit arrangement design considering the isolation between the components is a very important factor in improving the transmission and reception function, and in particular, the isolation of the transceiver unit 140 and the transmission / reception separation unit 110, 112, and 114 that generate a lot of interference is the most important. Since it is a factor, it arranges and opposes the opposite side end part of the 1st board | substrate layer A. As shown in FIG.

이와 같이, 송수신분리부(110, 112, 114), 전력증폭모듈(120, 122, 124), 필터부(130, 132, 134), 트랜시버부(140), 베이스밴드부(150)가, 종래와 같이 개별소자칩 상태에서 메인 보드에 실장되는 구조와는 달리, 일련의 회로를 이루어 모듈화되고 몰딩됨으로써 단일 패키지칩으로 구현될 수 있다.In this way, the transmission and reception separation unit (110, 112, 114), power amplifier module (120, 122, 124), filter unit (130, 132, 134), transceiver unit 140, baseband unit 150, Unlike the structure that is mounted on the main board in the state of an individual device chip, it can be implemented as a single package chip by modularizing and molding a series of circuits.

도 5는 본 발명의 실시예에 따른 통신회로 집적모듈(100)의 제2기판층(B)의 형태를 도시한 도면이고, 도 6은 본 발명의 실시예에 따른 통신회로 집적모듈(100)의 제4기판층(D)의 형태를 도시한 도면이다.5 is a view showing the shape of the second substrate layer (B) of the communication circuit integrated module 100 according to an embodiment of the present invention, Figure 6 is a communication circuit integrated module 100 according to an embodiment of the present invention The figure which shows the form of the 4th board | substrate layer (D) of this figure.

본 발명에 의한 통신회로 집적모듈(100)은 상기 구성부들이 실장되는 제1기판층(A)을 탑층으로 하여 그 밑으로 제2기판층(B), 제3기판층(C), 제4기판층(D), 제5기판층(E), 제6기판층(F)이 순서대로 위치되는데, 각 기판층을 설명함에 있어서, 구조가 유사한 기판층들을 함께 설명하기로 한다.The communication circuit integrated module 100 according to the present invention has the first substrate layer A on which the components are mounted as a top layer, and has a second substrate layer B, a third substrate layer C, and a fourth substrate thereunder. The substrate layer (D), the fifth substrate layer (E), and the sixth substrate layer (F) are positioned in this order. In describing each substrate layer, substrate layers having similar structures will be described together.

도 5에 도시된 제2기판층(B)과 도 6에 도시된 제4기판층(D)은 그라운드층으로서 제1기판층(A), 제3기판층(C), 제5기판층(E) 사이의 전파 간섭을 차단하고 비아홀(B2, D2)을 통하여 연결된 회로 소자의 접지 기능을 수행한다.The second substrate layer B shown in FIG. 5 and the fourth substrate layer D shown in FIG. 6 are the first substrate layer A, the third substrate layer C, and the fifth substrate layer (the ground layer). E) It blocks the radio wave interference between and performs the grounding function of the circuit elements connected through the via holes B2 and D2.

상기 제2기판층과 제4기판층은 유전체층에 동박층이 적층되고, 동박층의 일부가 식각되어 비아홀(B2, D2), 카퍼컷 패턴(B3, D3)이 형성되며, 그 이외의 영역에는 그라운드 패턴(B1, D1)이 형성된다.In the second substrate layer and the fourth substrate layer, a copper foil layer is stacked on a dielectric layer, and a part of the copper foil layer is etched to form via holes B2 and D2 and copper cut patterns B3 and D3. Ground patterns B1 and D1 are formed.

상기 카퍼컷 패턴(B3, D3)은 메탈 구조물을 절제하여 주변 그라운드 영역에 생기는 기생성분을 감소시키는 패턴으로서, 가령 제1기판층(A)과 제3기판층(C) 사이의 도전체 성분에 의하여 커패시터 현상이 발생되고 커패시터 성분에 의하여 공 진 현상이 일어나는 것을 방지할 수 있다.The copper cut patterns B3 and D3 are patterns in which a parasitic component generated in a peripheral ground region is reduced by cutting a metal structure. For example, the copper cut patterns B3 and D3 may be formed on a conductor component between the first substrate layer A and the third substrate layer C. As a result, a capacitor phenomenon can be generated and a resonance phenomenon can be prevented from occurring due to the capacitor component.

도 7은 본 발명의 실시예에 따른 통신회로 집적모듈(100)의 제3기판층(C)의 형태를 도시한 도면이고, 도 8은 본 발명의 실시예에 따른 통신회로 집적모듈(100)의 제5기판층(E)의 형태를 도시한 도면이다.7 is a view showing the shape of the third substrate layer (C) of the communication circuit integrated module 100 according to an embodiment of the present invention, Figure 8 is a communication circuit integrated module 100 according to an embodiment of the present invention. The figure which shows the form of the 5th board | substrate layer E of FIG.

도 7에 도시된 제3기판층(C)과 도 8에 도시된 제5기판층(E)은 유전체층에 동박층이 적층되고, 동박층의 일부가 식각되어 비아홀(C2, E2), 카퍼컷 패턴(C3, E3), 선로 패턴(C1, E1), 공진모드 억제용 비아홀(C5, E5)이 형성되며, 그 이외의 영역에 그라운드 패턴(C4, E4)이 형성된다.In the third substrate layer C illustrated in FIG. 7 and the fifth substrate layer E illustrated in FIG. 8, a copper foil layer is stacked on a dielectric layer, and a portion of the copper foil layer is etched to form via holes C2 and E2 and a copper cut. The patterns C3 and E3, the line patterns C1 and E1, and the resonance mode suppressing via holes C5 and E5 are formed, and the ground patterns C4 and E4 are formed in other areas.

상기 선로 패턴(C1, E1)은 제1기판층(A)에 실장된 소자들을 전기적으로 연결시키는데, 이때 비아홀(C2, E2)은 제3기판층의 선로 패턴(C1)과 제5기판층의 선로 패턴(E1)을 층간 연결시키거나 제2기판층의 그라운드 패턴(B1), 제4기판층의 그라운드 패턴(D1)을 소자들의 접지단과 연결시킨다.The line patterns C1 and E1 electrically connect the devices mounted on the first substrate layer A. In this case, the via holes C2 and E2 connect the line patterns C1 and the fifth substrate layer of the third substrate layer. The line pattern E1 is connected between layers, or the ground pattern B1 of the second substrate layer and the ground pattern D1 of the fourth substrate layer are connected to the ground terminals of the devices.

상기 공진모드 억제용 비아홀(C5, E5)은 슬롯 구조가 형성된 영역(C6, E6)에서 공진 현상이 발생되는 것을 방지하는 기능을 하는데, 이에 대해서는 뒤에 다시 언급하기로 한다.The resonance mode suppressing via holes C5 and E5 prevent the resonance phenomenon from occurring in the regions C6 and E6 having the slot structure, which will be described later.

도 9는 본 발명의 실시예에 따른 통신회로 집적모듈(100)의 제6기판층(F)의 형태를 도시한 도면이다.FIG. 9 is a diagram illustrating a shape of a sixth substrate layer F of the communication circuit integrated module 100 according to an exemplary embodiment of the present invention.

도 9에 도시된 6기판층(F)에는 BGA(Ball Grid Array) 패턴(F1)이 형성되는데, 제1기판층(A)의 소자들은 각 층의 비아홀(B2, C2, D2, E2)을 통하여 제6기판층(F)의 BGA 패턴(F1)과 통전되는 구조를 가지며, 이와 같은 수직형 배선 구조를 통하여 라인 패턴(C1, E1)의 구조를 단순화할 수 있고, 소자의 배치 설계에 자유도가 확보된다.A ball grid array (BGA) pattern F1 is formed on the sixth substrate layer F illustrated in FIG. 9, and the elements of the first substrate layer A may include via holes B2, C2, D2, and E2 of each layer. It has a structure that is energized with the BGA pattern (F1) of the sixth substrate layer (F), through the vertical wiring structure can simplify the structure of the line patterns (C1, E1), the degree of freedom in the layout design of the device Is secured.

또한, BGA 패턴(F1)에 의하면, 종래의 와이어 본딩 방식과 달리, 다른 외부 기판에 플립칩 범핑 방식으로 실장될 수 있으며, 이렇게 BGA 패턴(F1)을 통하여 본 발명에 의한 통신회로 집적모듈(100)의 기판 사이즈는 한층 더 축소될 수 있다.In addition, according to the BGA pattern (F1), unlike the conventional wire bonding method, it can be mounted on the other external substrate by flip chip bumping method, and thus the communication circuit integrated module 100 according to the present invention through the BGA pattern (F1) Substrate size can be further reduced.

도 10은 본 발명의 실시예에 따른 통신회로 집적모듈(100)이 메인 보드(G) 상에 플립칩 본딩되는 형태를 예시적으로 도시한 사시도이다.FIG. 10 is a perspective view exemplarily illustrating a form in which the communication circuit integrated module 100 is flip chip bonded on the main board G according to an exemplary embodiment of the present invention.

도 10을 참조하면, 본 발명에 의한 통신회로 집적모듈(100)이 다른 외부 기판(가령, 이동통신단말기의 메인 보드)(G)에 플립칩 본딩되는 형태가 도시되어 있는데, 상기 제6기판층(F)의 BGA 패턴(F1)에는 도전성 볼(범퍼; F3)이 결착되고, 플립칩 본딩 기계를 통하여 범핑 메인 보드의 본딩 패턴(G1)과 연결된다.Referring to FIG. 10, a form in which a communication circuit integrated module 100 according to the present invention is flip chip bonded to another external substrate (eg, a main board of a mobile communication terminal) G is illustrated. A conductive ball (bumper) F3 is bound to the BGA pattern F1 of (F), and is connected to the bonding pattern G1 of the bumping main board through a flip chip bonding machine.

여기서, 범핑(Bumping)이란 반도체 웨이퍼 상의 알루미늄 패드 상에 금과 같은 금속 부재 또는 솔더 부재 등의 소재로 수십 μm 크기에서 수백 μm 크기의 외부접속단자(참고로, 외부접속단자는 "돌기형태"를 가지므로 흔히 "범퍼"라 불리운다)(D3)를 형성하는 공정을 의미한다.Here, bumping is a material such as a metal member or solder member such as gold on an aluminum pad on a semiconductor wafer. Refers to the process of forming (D3)).

이하, 기생성분 신호가 발생되는 것을 억제하기 위한 금속 패턴의 설계 구조에 대하여 설명한다.Hereinafter, the design structure of the metal pattern for suppressing generation of the parasitic component signal will be described.

상기 선로 패턴(C1, E1), 비아홀(B2, C2, D2, E2), 카퍼컷 패턴(B3, C3, D3, E3), 그라운드 패턴(B1, C4, D1, E4, F1) 등과 같은 금속 패턴은 일종의 페루프를 형성하여 슬롯 구조를 형성할 수 있는데, 슬롯 구조는 공진 모드를 유발하여 고조 파 신호와 같은 기생성분의 신호를 생성시킨다.Metal patterns such as the line patterns C1 and E1, via holes B2, C2, D2 and E2, copper cut patterns B3, C3, D3 and E3, and ground patterns B1, C4, D1, E4, and F1. May form a sort of a Peruvian to form a slot structure, which causes a resonance mode to generate a parasitic signal such as a harmonic signal.

이렇게 기생성분의 신호가 생성되면, 탑층에 실장된 상기 각 구성부들이 처리하는 트리플 밴드 신호들과 간섭 현상을 일으키거나 각 밴드 신호의 손실을 초래한다.When the parasitic component signal is generated, the components installed in the top layer cause an interference phenomenon with the processed triple band signals or cause loss of each band signal.

특히, 선로 패턴(C1, E1)에 의한 슬롯 구조의 영향이 가장 크게 발생되는데, 도 8의 "C6"영역 및 도 9의 "E6" 영역을 보면 다양한 슬롯 구조가 조합될 수 있음을 알 수 있다.In particular, the influence of the slot structure by the line patterns (C1, E1) is the greatest occurs, it can be seen that the various slot structures can be combined in the "C6" region and the "E6" region of FIG. .

그러나, 본 발명에 의한 통신회로 집적모듈(100)은 금속 패턴에 의하여 슬롯 구조가 형성된 영역, 즉 상기 "C6" 및 "E6"과 같은 영역에 공진 모드 억제용 비아홀(C5, E5)을 다수개로 배치함으로써 고조파 신호가 발생되는 것을 차단할 수 있다.However, the communication circuit integrated module 100 according to the present invention has a plurality of resonance mode suppressing via holes C5 and E5 in an area in which a slot structure is formed by a metal pattern, that is, areas such as “C6” and “E6”. By arranging, it is possible to block the generation of harmonic signals.

상기 공진 모드 억제용 비아홀(C5, E5)은 슬롯 구조의 형상을 어긋나게 하는 역할을 함으로써 공진 모드가 발생되지 않도록 할 수 있을 뿐만 아니라, 이미 발생된 공진 신호를 흡수하는 역할도 수행한다.The resonance mode suppressing via holes C5 and E5 not only prevent the resonance mode from occurring by shifting the shape of the slot structure, but also absorb the resonance signal.

상기 공진 모드 억제용 비아홀(C5, E5)은 제3기판층(C)과 제5기판층(E)의 그라운드 패턴(C4, E4) 상에 형성된다.The resonance mode suppressing via holes C5 and E5 are formed on the ground patterns C4 and E4 of the third and fifth substrate layers C and C, respectively.

또한, 본 발명에 의한 통신회로 집적모듈(100)은 금속패턴의 크기, 길이, 굴곡 각도 중 하나 이상의 요인이 차별화하고, 금속패턴들을 분산 배치함으로써 슬롯 구조를 회피할 수도 있는데, 가령 그라운드 패턴(B1, C4, D1, E4, F1)의 둘레 길이, 피할 수 없는 슬롯 구조(가령, 선로 패턴(C1, E1)에 의한 구조)의 둘레길이를 변경함으로써 공진 신호 대역을 변경할 수 있다.In addition, the communication circuit integrated module 100 according to the present invention may avoid the slot structure by differentiating one or more factors of the size, length, and bending angle of the metal pattern and distributing the metal patterns, for example, the ground pattern B1. , The resonance signal band can be changed by changing the circumferential length of the C4, D1, E4, and F1 and the circumferential length of the unavoidable slot structure (for example, the structure by the line patterns C1 and E1).

이렇게 공진 신호 대역을 UMTS, PCS, DCN 신호의 고조파 신호와 다르게 함으로써 간섭 현상을 방지할 수 있다.By making the resonance signal band different from the harmonic signal of the UMTS, PCS and DCN signals, it is possible to prevent the interference phenomenon.

가령, 800 MHz 대역의 DCN신호의 경우, 파장(λ)의 4차 분배(4차 고조파 신호)에 해당되는 크기는, "(3×108)÷(800×106)", 즉 약 35cm로 계산되고, 이를 기판 유전율(약 5)의 루트값으로 나누면 약 15cm로 계산된다.For example, in the case of a DCN signal in the 800 MHz band, the size corresponding to the fourth order (fourth harmonic signal) of the wavelength? Is "(3 × 10 8 ) ÷ (800 × 10 6 ) Divided by the root value of the substrate permittivity (about 5), which is calculated as about 15 cm.

이를 다시 고조파 신호의 차수에 해당되는 "4"로 나누면 약 3.6cm로 계산된다.And dividing it by "4" corresponding to the degree of the harmonic signal, it is calculated as about 3.6 cm.

따라서, 선로 패턴(C1, E1)을 배치 설계함에 있어서, 회피할 수 없는 슬롯 구조가 존재한다면 슬롯 구조의 둘레 길이를 3.6cm가 되지 않도록 선로 패턴(C1, E1)을 배치함으로써 DCN신호의 4차 고조파 신호가 공진되는 현상을 예방할 수 있다.Therefore, in the layout design of the line patterns C1 and E1, if there is an unavoidable slot structure, the fourth order of the DCN signal is arranged by arranging the line patterns C1 and E1 so that the circumferential length of the slot structure is not 3.6 cm. It is possible to prevent the harmonic signal from resonating.

또한, 본 발명에 의한 통신회로 집적모듈(100)은 상기 선로패턴(C1, E1)의 두께, 굴곡 각도를 조금씩 다르게 변형함으로써 공진 현상을 억제할 수도 있다.In addition, the communication circuit integrated module 100 according to the present invention may suppress the resonance phenomenon by slightly changing the thickness and the bending angle of the line patterns C1 and E1.

한편, 각 기판층(B, C, D, E)에 형성된 카퍼컷 패턴(B3, C3, D3, E3)을 보면 그 크기가 작게 형성된 것을 볼 수 있는데, 이렇게 카퍼컷 패턴(B3, C3, D3, E3)의 크기를 최소화함으로써 공진 모드가 발생될 수 있는 주파수 대역을 높일 수 있다.Meanwhile, when looking at the copper cut patterns B3, C3, D3, and E3 formed on each of the substrate layers B, C, D, and E, the size of the copper cut patterns B3, C3, and D3 can be seen. By minimizing the size of E3), the frequency band in which the resonance mode can be generated can be increased.

상기 카퍼컷 패턴(B3, C3, D3, E3)의 크기가 최소화되면, 그라운드 패턴(B1, C4, D1, E4, F1)의 전자파 차폐 기능이 향상되는 효과도 있다.When the size of the copper cut patterns B3, C3, D3, and E3 is minimized, the electromagnetic shielding function of the ground patterns B1, C4, D1, E4, and F1 may be improved.

그리고, 본 발명에 의한 통신회로 집적모듈(100)은 비아홀(C5, E5), 카퍼컷 패턴(B3, C3, D3, E3)을 분산 배치시키는데, 이렇게 함으로써 슬롯 구조를 회피하거나 모듈 구조가 공진 모드의 영향에 둔감하게 반응하도록 할 수 있다.In addition, the communication circuit integrated module 100 according to the present invention distributes and arranges the via holes C5 and E5 and the copper cut patterns B3, C3, D3 and E3, thereby avoiding the slot structure or the module structure in the resonance mode. Can react insensitively.

이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications not illustrated in the drawings are possible. For example, each component specifically shown in the embodiments of the present invention can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

본 발명에 의한 통신회로 집적모듈에 의하면, 다수개의 회로소자들을 단일 패키지 소자로 구현하여 기판 상의 실장 영역을 최소화할 수 있으므로 다른 외부 모듈들의 배치 설계에 자유도가 확보되는 효과가 있다.According to the communication circuit integrated module according to the present invention, since a plurality of circuit elements may be implemented as a single package element, the mounting area on the substrate may be minimized, thereby providing a degree of freedom in layout design of other external modules.

또한, 본 발명에 의하면, 다층기판 설계기법, BGA 설계기법을 도입하여 기판층간 간섭을 최소화하고, 라인 패턴의 설계가 용이하며, 신호 손실을 최소화할 수 있다.In addition, according to the present invention, the multilayer substrate design technique and the BGA design technique are introduced to minimize the interference between the substrate layers, the design of the line pattern is easy, and the signal loss can be minimized.

또한, 본 발명에 의하면, 공진 현상에 의하여 발생되는 고조파 신호와 같은 기생성분의 신호를 억제시킬 수 있으므로 송수신 신호, 여러 대역의 신호 사이에 간섭현상이 발생되거나 신호가 손실되는 경우를 방지할 수 있는 효과가 있다.In addition, according to the present invention, it is possible to suppress the signals of parasitic components such as harmonic signals generated by the resonance phenomenon, it is possible to prevent the occurrence of interference or loss of signals between the transmission and reception signals, signals of various bands It works.

Claims (9)

베이스밴드부, 트랜시버부, 송수신분리부, 전력증폭모듈 및 필터부가 실장되는 제1기판층;A first substrate layer on which a baseband unit, a transceiver unit, a transceiver, a power amplifier module, and a filter unit are mounted; 그라운드 패턴이 형성되는 제2기판층 및 제4기판층;A second substrate layer and a fourth substrate layer on which a ground pattern is formed; 선로 패턴이 형성되는 제3기판층 및 제5기판층; 및A third substrate layer and a fifth substrate layer on which line patterns are formed; And BGA(Ball Grid Array) 패턴이 형성되는 제6기판층으로 이루어지는 다층 구조 기판을 포함하며,It includes a multilayer structure substrate consisting of a sixth substrate layer on which a BGA (Ball Grid Array) pattern is formed, 상기 베이스밴드부, 트랜시버부, 송수신분리부, 전력증폭모듈 및 필터부는 단일 패키지 형태를 이루어, 상기 다층 구조 기판의 탑층에 해당하는 제1기판층에 실장되며,The base band part, the transceiver part, the transmission and reception separation unit, the power amplifier module and the filter unit form a single package, mounted on a first substrate layer corresponding to the top layer of the multilayer structure substrate, 상기 다층 구조 기판의 내층에는 금속패턴에 의하여 슬롯 구조가 형성된 영역에 공진 모드 억제용 비아홀이 형성되어 있는 통신회로 집적모듈.And a via hole for suppressing resonance mode in an area in which a slot structure is formed by a metal pattern in an inner layer of the multilayer structure substrate. 제1항에 있어서, 상기 송수신분리부, 전력증폭모듈 및 필터부는The method of claim 1, wherein the transmission and reception separation unit, the power amplifier module and the filter unit 다수개로 구비되어 다중대역 송수신 신호를 처리하는 통신회로 집적모듈.Communication circuit integrated module provided with a plurality to process a multi-band transmission and reception signal. 제1항에 있어서,The method of claim 1, 상기 베이스밴드부는 기판의 우측 상단에 실장되고, 상기 트랜시버부는 기판의 우측 하단에 실장되며, 상기 송수신분리부는 기판의 좌측에 실장되고, 상기 전력증폭모듈은 상기 송수신분리부 우측 옆으로 실장되며, 상기 필터부는 상기 전력증폭모듈의 우측 옆으로 실장되는 통신회로 집적모듈.The base band unit is mounted on the upper right side of the substrate, the transceiver unit is mounted on the lower right side of the substrate, the transmission and reception separation unit is mounted on the left side of the substrate, the power amplifier module is mounted to the right side of the transmission and reception separation unit, The filter unit is a communication circuit integrated module mounted to the right side of the power amplifier module. 제1항에 있어서, 상기 송수신 신호는The method of claim 1, wherein the transmission and reception signal is UMTS신호, PCS신호, DCN신호 중 적어도 하나의 신호를 포함하는 통신회로 집 적모듈.Communication circuit integration module including at least one of the UMTS signal, PCS signal, DCN signal. 삭제delete 제1항에 있어서, 상기 금속패턴은The metal pattern according to claim 1, 크기, 길이, 굴곡 각도 중 하나 이상의 요인이 차별화되고 분산 배치됨으로써 상기 슬롯 구조를 회피하는 통신회로 집적모듈.The communication circuit integrated module avoiding the slot structure by differentiating and distributing one or more factors of size, length, and bending angle. 제6항에 있어서, 상기 회피되는 슬롯 구조는7. The slot structure of claim 6, wherein the slot structure to be avoided 사용 주파수 파장의 하모닉 성분에 해당되는 크기의 슬롯 구조인 통신회로 집적모듈.A communication circuit integrated module having a slot structure of a size corresponding to a harmonic component of a used frequency wavelength. 제1항에 있어서, 상기 금속패턴은The metal pattern according to claim 1, 선로 패턴, 그라운드 패턴, 카퍼컷(Copper cut) 패턴, 본딩 패턴 중 하나 이 상의 패턴을 포함하는 통신회로 집적모듈.A communication circuit integrated module including at least one of a line pattern, a ground pattern, a copper cut pattern, and a bonding pattern. 제1항에 있어서, 상기 공진 모드 억제용 비아홀은The via hole of claim 1, wherein the via hole for suppressing the resonance mode 슬롯 구조가 형성된 영역 중 그라운드 영역에 형성되는 통신회로 집적모듈.Communication circuit integrated module formed in the ground region of the slot structure is formed.
KR1020070012052A 2007-02-06 2007-02-06 Integrated module of communication circuit KR101338682B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070012052A KR101338682B1 (en) 2007-02-06 2007-02-06 Integrated module of communication circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070012052A KR101338682B1 (en) 2007-02-06 2007-02-06 Integrated module of communication circuit

Publications (2)

Publication Number Publication Date
KR20080073433A KR20080073433A (en) 2008-08-11
KR101338682B1 true KR101338682B1 (en) 2013-12-06

Family

ID=39883203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070012052A KR101338682B1 (en) 2007-02-06 2007-02-06 Integrated module of communication circuit

Country Status (1)

Country Link
KR (1) KR101338682B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180066436A (en) 2016-12-09 2018-06-19 경북대학교 산학협력단 Transparent hybrid electrode and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470011B1 (en) * 2008-08-25 2014-12-05 엘지이노텍 주식회사 Communication module with Metal Core Printed Circuit Board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253834A (en) * 2005-03-08 2006-09-21 Kyocera Corp High-frequency module and wireless communication device mounting the same
KR20060114074A (en) * 2005-04-27 2006-11-06 엘지전자 주식회사 Rf module of a mobile terminal
KR20060134293A (en) * 2005-06-22 2006-12-28 엘지이노텍 주식회사 Front end complex module of one chip type

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253834A (en) * 2005-03-08 2006-09-21 Kyocera Corp High-frequency module and wireless communication device mounting the same
KR20060114074A (en) * 2005-04-27 2006-11-06 엘지전자 주식회사 Rf module of a mobile terminal
KR20060134293A (en) * 2005-06-22 2006-12-28 엘지이노텍 주식회사 Front end complex module of one chip type

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180066436A (en) 2016-12-09 2018-06-19 경북대학교 산학협력단 Transparent hybrid electrode and manufacturing method thereof

Also Published As

Publication number Publication date
KR20080073433A (en) 2008-08-11

Similar Documents

Publication Publication Date Title
KR101445543B1 (en) High-frequency circuit module
JP5677499B2 (en) High frequency circuit module
CN110392926B (en) High frequency module
US6683512B2 (en) High frequency module having a laminate board with a plurality of dielectric layers
JP5342704B1 (en) High frequency circuit module
US9166765B2 (en) High-frequency circuit module
EP2249478B1 (en) Filter, branching filter, communication module, and communication equipment
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
JPWO2006035518A1 (en) RF circuit module
US9484608B2 (en) Switch module
US8791369B2 (en) Electronic component
WO2010143471A1 (en) High-frequency switch module
JP7098822B2 (en) Wireless communication module
KR101338682B1 (en) Integrated module of communication circuit
JP2007036315A (en) High frequency electric component
US20140312978A1 (en) High-frequency module
JP4025654B2 (en) High frequency module
JPWO2004073063A1 (en) Electronic device and semiconductor device
JP2006211144A (en) High frequency module and wireless communication apparatus
KR20080043067A (en) Front end module of transmitter unit
JP2005136887A (en) High frequency module and radio communication apparatus
KR101393923B1 (en) Circuit board of communication module
WO2023223952A1 (en) High-frequency module
KR100430824B1 (en) Antenna switch module including coupler and fabrication method thereof
JP2005039407A (en) Branching filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 7