JP4472270B2 - 電界効果トランジスタとモノリシックマイクロ波集積回路 - Google Patents
電界効果トランジスタとモノリシックマイクロ波集積回路 Download PDFInfo
- Publication number
- JP4472270B2 JP4472270B2 JP2003144723A JP2003144723A JP4472270B2 JP 4472270 B2 JP4472270 B2 JP 4472270B2 JP 2003144723 A JP2003144723 A JP 2003144723A JP 2003144723 A JP2003144723 A JP 2003144723A JP 4472270 B2 JP4472270 B2 JP 4472270B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- field effect
- pad electrode
- pad
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波用の電界効果トランジスタ、特に高出力の電界効果トランジスタとそれを用いたモノリシックマイクロ波集積回路に関する。
【０００２】
【従来の技術】
高出力用の電界効果トランジスタは、複数のゲート電極を形成し、その各ゲート電極の両側にソース電極とドレイン電極とを形成することにより構成される（例えば、特許文献１の図１７，図１９等参照。）。この高出力用の電界効果トランジスタでは、ゲート電極の数を多くすることにより、高出力のトランジスタとすることができる。
【０００３】
【特許文献１】
特開２００１−２８４２５号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の高出力用の電界効果トランジスタは、高出力特性を得るために、ゲート電極の数を大きくする上にさらに、パッド電極を形成するための領域が大きな面積を占めており、小型化が困難であった。
また、従来の電界効果トランジスタの電極構成では、複数のゲート電極において、ボンディング位置からの距離が異なるゲート電極間で異なることに起因して高周波特性が悪化するという問題点もあった。
【０００５】
そこで、本発明は、従来の電界効果トランジスタに比較して小型化が可能でかつ高周波特性に優れた電界効果トランジスタを提供することを目的とする。
【０００６】
【課題を解決するための手段】
以上の目的を達成するために、本発明に係る電界効果トランジスタは、半導体層上に、互いに対向して設けられた第１パッド電極と第２パッド電極を備え、上記第２パッド電極に対向する上記第１パッド電極の第１縁辺部には上記第２パッド電極の方向に伸びる互いに平行な複数のゲート電極が接続され、そのゲート電極の間に交互にドレイン電極とソース電極が設けられて、上記ドレイン電極の一端がそれぞれ、上記第１パッド電極に対向する上記第２パッド電極の第２縁辺部に接続された電界効果トランジスタであって、上記第１縁辺部及び上記第２縁辺部の一方は、少なくとも１つの凸部を有し、他方は少なくとも上記一方の凸部の数より１つ多い数の凸部を有しており、上記一方の凸部は上記他方の隣接する２つの凸部の間に形成された凹部に対向するように配置されたことを特徴とする。
このように構成された本発明に係る電界効果トランジスタでは、上記第１縁辺部と上記第２縁辺部の間隔（上記ゲート電極に平行な方向の距離）を一定に保ちつつ、全体としての素子の占有面積を小さくできる。
【０００７】
【発明の実施の形態】
以下、図面を参照しながら、本発明に係る実施の形態の電界効果トランジスタについて説明する。
実施の形態．
本実施の形態の電界効果トランジスタは、以下のような特有の電極構成を有している（図１）。
本実施の形態の電界効果トランジスタにおいては、図１に示すように、例えばＧａＡｓからなる半導体層の上に、ゲート電極用のパット電極である第１パッド電極１５とドレイン電極用のパッド電極である第２パッド電極３３が互いに対向するように設けられている。
【０００８】
ここで、特に、本実施の形態の電界効果トランジスタでは、第１パッド電極１５における第２パッド電極３３と対向する第１縁辺部１５ａは、直線的ではなく、周期的に第２パッド電極３３の方向に張り出しており、第２パッド電極３３における第１パッド電極１５と対向する第２縁辺部３３ａも直線的ではなく、周期的に第１パッド電極１５の方向に張り出している。
そして、第１縁辺部１５ａの張り出す周期と第２縁辺部３３ａの張り出す周期とは同一に設定され、第１縁辺部１５ａと第２縁辺部３３ａの間隔（ゲート電極１１の長手方向における間隔であって、動作領域の幅に相当する。）が常に一定になるように、第１パッド電極１５と第２パッド電極３３は設けられる。
【０００９】
具体的には、第１縁辺部１５ａの周期的に張り出した凸部が、第２縁辺部３３ａの周期的に張り出した凸部の間に形成される凹部に対向するように、第１パッド電極１５と第２パッド電極３３とは設けられている。
尚、本実施の形態において、第１縁辺部１５ａの周期的に張り出した凸部及び第２縁辺部３３ａの周期的に張り出した凸部はそれぞれ、ボンディングされる部分（いわゆるボンディングパッド）である。
【００１０】
本実施の形態では、上述のように構成された第１パッド電極１５と第２パッド電極３３の間において、第１パッド電極１５の第１縁辺部１５ａからは、互いに平行でかつ等間隔の複数のゲート電極１１が第２パッド電極３３の方向に伸びており、その隣接するゲート電極１１の間には、ドレイン電極３１とソース電極２１が交互に設けられる。また、複数のドレイン電極３１は、第２パッド電極３３の第２縁辺部３３ａ（第１パッド電極１５に対向している辺）に接続されている。
【００１１】
尚、本実施の形態では、最も外側に位置するゲート電極１１の外側にはそれぞれ、ソース電極２１が設けられている。
また、ソース電極２１は、基板に形成された貫通孔２２を介して基板の裏面に形成された電極に接続される。
【００１２】
以下、本実施の形態の電界効果トランジスタの製造方法の概要について、ＧａＡｓ高出力トランジスタを例に説明する。
本製造方法では、まず、半絶縁性のＧａＡｓ基板の上に、動作層として機能する半導体層を形成する。
この動作層を形成する場合、例えば、エピタキシャル成長により基板の全面に動作層を成長させた後、トランジスタとして使用する領域のみを残してそれ以外の部分を絶縁化する方法と、基板上の所望の領域のみに動作層を形成する方法とがあるが、本発明ではどちらの方法を採用してもよい。
【００１３】
次に、ソース電極２１とドレイン電極３１とを形成する。尚、ドレイン電極用の第２パッド電極３３は、ドレイン電極３１と同時に一体で形成してもよいし、後の配線工程で形成してもよい。また、ソース電極２１とドレイン電極３１の形成には、例えば、リフトオフ法を用いることができる。
【００１４】
次に、ゲート電極１１を形成する。この際、ゲート電極用の第１パッド電極１５を同時に一体で形成してもよいし、後の配線工程で形成してもよい。また、このゲート電極１１の形成には、リフトオフ法を用いることもできるし、それ以外のスパッタエッチング法等を用いて構成してもよい。
最後に、必要な配線電極（図示はしていない）を形成する。この際、ソース電極２１を裏面の電極と接続するための貫通孔２２内に金属膜を形成する。
【００１５】
以下、本発明による効果を比較例と対比しながら説明する。
比較例．
比較例の電界効果トランジスタの電極構成は、本発明の電界効果トランジスタの電極構成と以下の点で異なっている。
第１に、複数のゲート電極１１がゲート電極用パッド電極１１５に直接接続されずに、ゲートバスライン電極１１５ａを介してゲート電極用パッド電極１１５に接続されている。
第２に、複数のドレイン電極３１がドレイン電極用パッド電極１３３に直接接続されずに、ドレインバスライン電極１３３ａを介してドレイン電極用パッド電極１３３に接続されている。
【００１６】
具体的には、比較例において、ゲートバスライン電極１１５ａとドレインバスライン電極１３３ａとが動作領域を挟んで互いに対向するように形成され、そのゲートバスライン電極１１５ａから複数のゲート電極１１が動作領域に伸びており、ドレインバスライン電極１３３ａから複数のドレイン電極３１が動作領域に伸びている。
【００１７】
そして、複数のゲート電極用パッド電極１１５はゲートバスライン電極１１５ａの外側（動作領域の反対側）に設けられ、複数のドレイン電極用パッド電極１３３はゲートバスライン電極１３３ａの外側（動作領域の反対側）に設けられる。
また、比較例では、ゲートバスライン電極１１５ａの両端にも、ゲート電極用パッド電極が設けられており、これにより、パット電極と各ゲート電極の間の距離が長くなり過ぎないようにしている。
尚、比較例において、ソース電極とその接続部分は、図１の実施の形態と同様に構成される。
【００１８】
以上のように構成された実施の形態の電界効果トランジスタの電極構造と比較例の電極構造とを比較する。尚、図１の実施の形態の電界効果トランジスタと比較例の電界効果トランジスタにおけるゲート電極の数及び形状（幅及び長さ）、ドレイン電極の数及び形状（幅及び長さ）及びソース電極の数及び形状（幅及び長さ）はそれぞれ同一である。
【００１９】
（１）図２から明らかなように、比較例の電極構造では、隣接するゲート電極パッド１１５の間にデッドスペース１１５ｂが存在し、隣接するドレイン電極パッド１３３の間にデッドスペース１３３ｂが存在する。
これに対して、図１から明らかなように、実施の形態の電界効果トランジスタでは、デッドスペースを形成することなく、比較例と同一の動作領域の面積を確保できるので、全体としての素子面積を小さくできる。
より具体的には、本発明の電極構成では、幅Ｗを比較例の幅ＷＲに比べて小さくできる。
【００２０】
（２）また、図２から明らかなように、比較例の電極構造では、ゲート電極１１がゲートバスライン１１５ａを介してゲートパッド電極１１５に接続されているので、ゲート電極の位置によっては、最も近いゲート電極パッド１１５からの距離が他のゲート電極のゲート電極パッド１１５までの距離に比較して大きくなる。言い換えれば、ゲート電極の位置（ゲートバスラインに接続される位置）によって最も近いゲート電極パッド１１５までの距離がそれぞれ異なる。
このようにゲート電極とゲート電極パッド１１５の間にあるゲートバスラインの長さが異なると、高周波の電圧信号をゲート電極に印加しようとした場合、ゲートバスラインの長さが異なる分、各ゲート電極における信号の位相がそれぞれ異なるものとなり、トランジスタの高周波特性が悪化する。
【００２１】
これに対して、実施の形態の電極構造では、ゲート電極パッドである第１パッド電極１５にゲート電極１１が直接接続されているので、ゲート電極１１の接続位置により第１パッド電極１５までの位置が変わることもない。
またさらに、本実施の形態では、第１パッド電極１５の第１縁辺部１５ａを周期的に三角形形状に張り出させ、その張り出した三角形部分をそれぞれボンディングパットとして用いている。これにより、各ゲート電極１１と直近のボンディング位置までの距離をそれぞれ略等しくできる。
したがって、本実施の形態の電極構造では、ゲート電極１１に高周波信号を印加した場合であっても、各ゲート電極１１における高周波信号の位相を実質的に同一にでき、高周波特性を良好にできる。
【００２２】
変形例．
以上の実施の形態の電界効果トランジスタでは、周期的に三角形形状に張り出させたが、本発明はこれに限られるものではなく、例えば、半円形又はサイン（ＳＩＮ）カーブにしたがって、周期的に張り出させるようにしてもよい。
【００２３】
また、以上の実施の形態において、第１縁辺部１５ａは４つの凸部を有するように構成し、第２縁辺部３３ａは、３つの凸部を有するように構成した。
しかしながら、本発明はこれに限られるものではなく、第１縁辺部１５ａ及び第２縁辺部３３ａの一方は、少なくとも１つの凸部を有し、他方は少なくとも一方の凸部の数より１つ多い数の凸部を有しており、一方の凸部は他方における隣接する２つの凸部の間に形成された凹部に対向するように配置されていればよい。
以上のようにしても実施の形態と同様の作用効果が得られる。
また、以上説明した発明は、ＧａＡｓ系、Ｓｉ系等の種々の半導体材料を用いて構成したトランジスタに適用できる。
【００２４】
【発明の効果】
以上説明したように、本発明に係る電界効果トランジスタは、対向して設けられた第１パッド電極の第１縁辺部と第２パッド電極の第２縁辺部のうちの一方は、少なくとも１つの凸部を有し、他方は少なくとも上記一方の凸部の数より１つ多い数の凸部を有しており、上記一方の凸部は上記他方の隣接する２つの凸部の間に形成された凹部に対向するように配置されているので、上記第１縁辺部と上記第２縁辺部の間における上記ゲート電極に平行な方向の距離を一定に保ちつつ、全体としての素子の占有面積を小さくできる。
したがって、本発明によれば、同じ動作領域を確保した場合において、全体としての占有面積の小さい電界効果トランジスタを提供できる。
また、本発明によれば、各ゲート電極と直近のボンディング位置までの距離をそれぞれ略等しくできるので、ゲート電極に高周波信号を印加した場合であっても、各ゲート電極における高周波信号の位相を実質的に同一にでき、高周波特性を良好にできる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態の電界効果トランジスタの電極構成を示す平面図である。
【図２】 比較例の電界効果トランジスタの電極構成を示す平面図である。
【符号の説明】
１１ ゲート電極、１５ 第１パッド電極、１５ａ 第１縁辺部、２１ ソース電極、２２ 貫通孔、３１ ドレイン電極、３３ 第２パッド電極、３３ａ 第２縁辺部。
【発明の属する技術分野】
本発明は、高周波用の電界効果トランジスタ、特に高出力の電界効果トランジスタとそれを用いたモノリシックマイクロ波集積回路に関する。
【０００２】
【従来の技術】
高出力用の電界効果トランジスタは、複数のゲート電極を形成し、その各ゲート電極の両側にソース電極とドレイン電極とを形成することにより構成される（例えば、特許文献１の図１７，図１９等参照。）。この高出力用の電界効果トランジスタでは、ゲート電極の数を多くすることにより、高出力のトランジスタとすることができる。
【０００３】
【特許文献１】
特開２００１−２８４２５号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の高出力用の電界効果トランジスタは、高出力特性を得るために、ゲート電極の数を大きくする上にさらに、パッド電極を形成するための領域が大きな面積を占めており、小型化が困難であった。
また、従来の電界効果トランジスタの電極構成では、複数のゲート電極において、ボンディング位置からの距離が異なるゲート電極間で異なることに起因して高周波特性が悪化するという問題点もあった。
【０００５】
そこで、本発明は、従来の電界効果トランジスタに比較して小型化が可能でかつ高周波特性に優れた電界効果トランジスタを提供することを目的とする。
【０００６】
【課題を解決するための手段】
以上の目的を達成するために、本発明に係る電界効果トランジスタは、半導体層上に、互いに対向して設けられた第１パッド電極と第２パッド電極を備え、上記第２パッド電極に対向する上記第１パッド電極の第１縁辺部には上記第２パッド電極の方向に伸びる互いに平行な複数のゲート電極が接続され、そのゲート電極の間に交互にドレイン電極とソース電極が設けられて、上記ドレイン電極の一端がそれぞれ、上記第１パッド電極に対向する上記第２パッド電極の第２縁辺部に接続された電界効果トランジスタであって、上記第１縁辺部及び上記第２縁辺部の一方は、少なくとも１つの凸部を有し、他方は少なくとも上記一方の凸部の数より１つ多い数の凸部を有しており、上記一方の凸部は上記他方の隣接する２つの凸部の間に形成された凹部に対向するように配置されたことを特徴とする。
このように構成された本発明に係る電界効果トランジスタでは、上記第１縁辺部と上記第２縁辺部の間隔（上記ゲート電極に平行な方向の距離）を一定に保ちつつ、全体としての素子の占有面積を小さくできる。
【０００７】
【発明の実施の形態】
以下、図面を参照しながら、本発明に係る実施の形態の電界効果トランジスタについて説明する。
実施の形態．
本実施の形態の電界効果トランジスタは、以下のような特有の電極構成を有している（図１）。
本実施の形態の電界効果トランジスタにおいては、図１に示すように、例えばＧａＡｓからなる半導体層の上に、ゲート電極用のパット電極である第１パッド電極１５とドレイン電極用のパッド電極である第２パッド電極３３が互いに対向するように設けられている。
【０００８】
ここで、特に、本実施の形態の電界効果トランジスタでは、第１パッド電極１５における第２パッド電極３３と対向する第１縁辺部１５ａは、直線的ではなく、周期的に第２パッド電極３３の方向に張り出しており、第２パッド電極３３における第１パッド電極１５と対向する第２縁辺部３３ａも直線的ではなく、周期的に第１パッド電極１５の方向に張り出している。
そして、第１縁辺部１５ａの張り出す周期と第２縁辺部３３ａの張り出す周期とは同一に設定され、第１縁辺部１５ａと第２縁辺部３３ａの間隔（ゲート電極１１の長手方向における間隔であって、動作領域の幅に相当する。）が常に一定になるように、第１パッド電極１５と第２パッド電極３３は設けられる。
【０００９】
具体的には、第１縁辺部１５ａの周期的に張り出した凸部が、第２縁辺部３３ａの周期的に張り出した凸部の間に形成される凹部に対向するように、第１パッド電極１５と第２パッド電極３３とは設けられている。
尚、本実施の形態において、第１縁辺部１５ａの周期的に張り出した凸部及び第２縁辺部３３ａの周期的に張り出した凸部はそれぞれ、ボンディングされる部分（いわゆるボンディングパッド）である。
【００１０】
本実施の形態では、上述のように構成された第１パッド電極１５と第２パッド電極３３の間において、第１パッド電極１５の第１縁辺部１５ａからは、互いに平行でかつ等間隔の複数のゲート電極１１が第２パッド電極３３の方向に伸びており、その隣接するゲート電極１１の間には、ドレイン電極３１とソース電極２１が交互に設けられる。また、複数のドレイン電極３１は、第２パッド電極３３の第２縁辺部３３ａ（第１パッド電極１５に対向している辺）に接続されている。
【００１１】
尚、本実施の形態では、最も外側に位置するゲート電極１１の外側にはそれぞれ、ソース電極２１が設けられている。
また、ソース電極２１は、基板に形成された貫通孔２２を介して基板の裏面に形成された電極に接続される。
【００１２】
以下、本実施の形態の電界効果トランジスタの製造方法の概要について、ＧａＡｓ高出力トランジスタを例に説明する。
本製造方法では、まず、半絶縁性のＧａＡｓ基板の上に、動作層として機能する半導体層を形成する。
この動作層を形成する場合、例えば、エピタキシャル成長により基板の全面に動作層を成長させた後、トランジスタとして使用する領域のみを残してそれ以外の部分を絶縁化する方法と、基板上の所望の領域のみに動作層を形成する方法とがあるが、本発明ではどちらの方法を採用してもよい。
【００１３】
次に、ソース電極２１とドレイン電極３１とを形成する。尚、ドレイン電極用の第２パッド電極３３は、ドレイン電極３１と同時に一体で形成してもよいし、後の配線工程で形成してもよい。また、ソース電極２１とドレイン電極３１の形成には、例えば、リフトオフ法を用いることができる。
【００１４】
次に、ゲート電極１１を形成する。この際、ゲート電極用の第１パッド電極１５を同時に一体で形成してもよいし、後の配線工程で形成してもよい。また、このゲート電極１１の形成には、リフトオフ法を用いることもできるし、それ以外のスパッタエッチング法等を用いて構成してもよい。
最後に、必要な配線電極（図示はしていない）を形成する。この際、ソース電極２１を裏面の電極と接続するための貫通孔２２内に金属膜を形成する。
【００１５】
以下、本発明による効果を比較例と対比しながら説明する。
比較例．
比較例の電界効果トランジスタの電極構成は、本発明の電界効果トランジスタの電極構成と以下の点で異なっている。
第１に、複数のゲート電極１１がゲート電極用パッド電極１１５に直接接続されずに、ゲートバスライン電極１１５ａを介してゲート電極用パッド電極１１５に接続されている。
第２に、複数のドレイン電極３１がドレイン電極用パッド電極１３３に直接接続されずに、ドレインバスライン電極１３３ａを介してドレイン電極用パッド電極１３３に接続されている。
【００１６】
具体的には、比較例において、ゲートバスライン電極１１５ａとドレインバスライン電極１３３ａとが動作領域を挟んで互いに対向するように形成され、そのゲートバスライン電極１１５ａから複数のゲート電極１１が動作領域に伸びており、ドレインバスライン電極１３３ａから複数のドレイン電極３１が動作領域に伸びている。
【００１７】
そして、複数のゲート電極用パッド電極１１５はゲートバスライン電極１１５ａの外側（動作領域の反対側）に設けられ、複数のドレイン電極用パッド電極１３３はゲートバスライン電極１３３ａの外側（動作領域の反対側）に設けられる。
また、比較例では、ゲートバスライン電極１１５ａの両端にも、ゲート電極用パッド電極が設けられており、これにより、パット電極と各ゲート電極の間の距離が長くなり過ぎないようにしている。
尚、比較例において、ソース電極とその接続部分は、図１の実施の形態と同様に構成される。
【００１８】
以上のように構成された実施の形態の電界効果トランジスタの電極構造と比較例の電極構造とを比較する。尚、図１の実施の形態の電界効果トランジスタと比較例の電界効果トランジスタにおけるゲート電極の数及び形状（幅及び長さ）、ドレイン電極の数及び形状（幅及び長さ）及びソース電極の数及び形状（幅及び長さ）はそれぞれ同一である。
【００１９】
（１）図２から明らかなように、比較例の電極構造では、隣接するゲート電極パッド１１５の間にデッドスペース１１５ｂが存在し、隣接するドレイン電極パッド１３３の間にデッドスペース１３３ｂが存在する。
これに対して、図１から明らかなように、実施の形態の電界効果トランジスタでは、デッドスペースを形成することなく、比較例と同一の動作領域の面積を確保できるので、全体としての素子面積を小さくできる。
より具体的には、本発明の電極構成では、幅Ｗを比較例の幅ＷＲに比べて小さくできる。
【００２０】
（２）また、図２から明らかなように、比較例の電極構造では、ゲート電極１１がゲートバスライン１１５ａを介してゲートパッド電極１１５に接続されているので、ゲート電極の位置によっては、最も近いゲート電極パッド１１５からの距離が他のゲート電極のゲート電極パッド１１５までの距離に比較して大きくなる。言い換えれば、ゲート電極の位置（ゲートバスラインに接続される位置）によって最も近いゲート電極パッド１１５までの距離がそれぞれ異なる。
このようにゲート電極とゲート電極パッド１１５の間にあるゲートバスラインの長さが異なると、高周波の電圧信号をゲート電極に印加しようとした場合、ゲートバスラインの長さが異なる分、各ゲート電極における信号の位相がそれぞれ異なるものとなり、トランジスタの高周波特性が悪化する。
【００２１】
これに対して、実施の形態の電極構造では、ゲート電極パッドである第１パッド電極１５にゲート電極１１が直接接続されているので、ゲート電極１１の接続位置により第１パッド電極１５までの位置が変わることもない。
またさらに、本実施の形態では、第１パッド電極１５の第１縁辺部１５ａを周期的に三角形形状に張り出させ、その張り出した三角形部分をそれぞれボンディングパットとして用いている。これにより、各ゲート電極１１と直近のボンディング位置までの距離をそれぞれ略等しくできる。
したがって、本実施の形態の電極構造では、ゲート電極１１に高周波信号を印加した場合であっても、各ゲート電極１１における高周波信号の位相を実質的に同一にでき、高周波特性を良好にできる。
【００２２】
変形例．
以上の実施の形態の電界効果トランジスタでは、周期的に三角形形状に張り出させたが、本発明はこれに限られるものではなく、例えば、半円形又はサイン（ＳＩＮ）カーブにしたがって、周期的に張り出させるようにしてもよい。
【００２３】
また、以上の実施の形態において、第１縁辺部１５ａは４つの凸部を有するように構成し、第２縁辺部３３ａは、３つの凸部を有するように構成した。
しかしながら、本発明はこれに限られるものではなく、第１縁辺部１５ａ及び第２縁辺部３３ａの一方は、少なくとも１つの凸部を有し、他方は少なくとも一方の凸部の数より１つ多い数の凸部を有しており、一方の凸部は他方における隣接する２つの凸部の間に形成された凹部に対向するように配置されていればよい。
以上のようにしても実施の形態と同様の作用効果が得られる。
また、以上説明した発明は、ＧａＡｓ系、Ｓｉ系等の種々の半導体材料を用いて構成したトランジスタに適用できる。
【００２４】
【発明の効果】
以上説明したように、本発明に係る電界効果トランジスタは、対向して設けられた第１パッド電極の第１縁辺部と第２パッド電極の第２縁辺部のうちの一方は、少なくとも１つの凸部を有し、他方は少なくとも上記一方の凸部の数より１つ多い数の凸部を有しており、上記一方の凸部は上記他方の隣接する２つの凸部の間に形成された凹部に対向するように配置されているので、上記第１縁辺部と上記第２縁辺部の間における上記ゲート電極に平行な方向の距離を一定に保ちつつ、全体としての素子の占有面積を小さくできる。
したがって、本発明によれば、同じ動作領域を確保した場合において、全体としての占有面積の小さい電界効果トランジスタを提供できる。
また、本発明によれば、各ゲート電極と直近のボンディング位置までの距離をそれぞれ略等しくできるので、ゲート電極に高周波信号を印加した場合であっても、各ゲート電極における高周波信号の位相を実質的に同一にでき、高周波特性を良好にできる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態の電界効果トランジスタの電極構成を示す平面図である。
【図２】 比較例の電界効果トランジスタの電極構成を示す平面図である。
【符号の説明】
１１ ゲート電極、１５ 第１パッド電極、１５ａ 第１縁辺部、２１ ソース電極、２２ 貫通孔、３１ ドレイン電極、３３ 第２パッド電極、３３ａ 第２縁辺部。
Claims (3)
- 半導体層上に、互いに対向して設けられた第１パッド電極と第２パッド電極を備え、上記第２パッド電極に対向する上記第１パッド電極の第１縁辺部には上記第２パッド電極の方向に伸びる互いに平行な複数のゲート電極が接続され、そのゲート電極の間に交互にドレイン電極とソース電極が設けられて、上記ドレイン電極の一端がそれぞれ、上記第１パッド電極に対向する上記第２パッド電極の第２縁辺部に接続された電界効果トランジスタであって、
上記第１縁辺部及び上記第２縁辺部の一方は、少なくとも１つの凸部を有し、他方は少なくとも上記一方の凸部の数より１つ多い数の凸部を有しており、上記一方の凸部は上記他方の隣接する２つの凸部の間に形成された凹部に対向するように配置されたことを特徴とする電界効果トランジスタ。 - 上記凸部は三角形であり、上記凹部は隣接する２つの凸部の間に形成された三角形の凹部である請求項１記載の電界効果トランジスタ。
- １つの基板上に請求項１又は２に記載の電界効果トランジスタを複数個備えたモノリシックマイクロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003144723A JP4472270B2 (ja) | 2003-05-22 | 2003-05-22 | 電界効果トランジスタとモノリシックマイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003144723A JP4472270B2 (ja) | 2003-05-22 | 2003-05-22 | 電界効果トランジスタとモノリシックマイクロ波集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004349467A JP2004349467A (ja) | 2004-12-09 |
| JP4472270B2 true JP4472270B2 (ja) | 2010-06-02 |
Family
ID=33532103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003144723A Expired - Lifetime JP4472270B2 (ja) | 2003-05-22 | 2003-05-22 | 電界効果トランジスタとモノリシックマイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4472270B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5983117B2 (ja) * | 2012-07-11 | 2016-08-31 | 三菱電機株式会社 | 半導体装置 |
| EP3474316B1 (en) * | 2016-07-25 | 2021-03-03 | Mitsubishi Electric Corporation | Semiconductor device |
-
2003
- 2003-05-22 JP JP2003144723A patent/JP4472270B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004349467A (ja) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100275094B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2007273918A (ja) | 半導体装置およびその製造方法 | |
| EP1326283A2 (en) | Schottky gate field effect transistor | |
| JP2005183770A (ja) | 高周波用半導体装置 | |
| JP4472270B2 (ja) | 電界効果トランジスタとモノリシックマイクロ波集積回路 | |
| JP2008141055A (ja) | 半導体装置 | |
| US6307245B1 (en) | Semiconductor device | |
| JP2000049169A (ja) | 電界効果トランジスタ | |
| US8338866B2 (en) | Microwave semiconductor device using compound semiconductor and method for manufacturing the same | |
| WO2008007467A1 (fr) | Transistor à effet de champ | |
| CN114141868B (zh) | 一种半导体器件及其制备方法 | |
| JPH06101532B2 (ja) | 半導体集積回路装置 | |
| JP2699909B2 (ja) | 半導体装置 | |
| JP7493590B2 (ja) | 熱誘導性湾曲を低減した半導体構造 | |
| JPH09191018A (ja) | 半導体装置およびその製造方法 | |
| JP2009123932A (ja) | 半導体装置およびその製造方法 | |
| JPH0677258A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2000114536A5 (ja) | ||
| JPH05110104A (ja) | 薄膜トランジスタ | |
| JP2785334B2 (ja) | 半導体装置の製造方法 | |
| JPH07142509A (ja) | 半導体装置およびその製造方法 | |
| JPS62237746A (ja) | 半導体集積回路 | |
| JP3038819B2 (ja) | 高出力ＧａＡｓ半導体装置 | |
| JPH088441B2 (ja) | 線路切換型移相器 | |
| JPS61113281A (ja) | Ｆｅｔの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060307 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |