CN114141868B - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN114141868B CN114141868B CN202210115399.2A CN202210115399A CN114141868B CN 114141868 B CN114141868 B CN 114141868B CN 202210115399 A CN202210115399 A CN 202210115399A CN 114141868 B CN114141868 B CN 114141868B
- Authority
- CN
- China
- Prior art keywords
- gate
- grid
- fingers
- bars
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000002346 layers by function Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000001154 acute effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本申请提供一种半导体器件及其制备方法，涉及半导体技术领域，包括：衬底以及位于衬底上的功能层，在功能层第一表面设置有源极、漏极和栅极；栅极包括栅极焊盘、栅条和多个栅指，栅条与栅极焊盘连接且在第一表面内朝向远离栅极焊盘的方向延伸，多个栅指分别与栅条连接，且每个栅指均在第一表面内朝向远离栅条方向延伸，多个栅指的延伸长度沿远离栅极焊盘的方向逐渐减小，能够通过改变单指栅宽的长度来实现多个栅指之间的电位平衡，提高漏极效率，降低发热量，同时，使得传输到各个栅指最远端的信号电位减小差异，基本保持一致，从而降低不同栅指在离栅极焊盘最远端的电位延迟。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体器件及其制备方法。
背景技术
氮化镓具有宽禁带半导体材料的高击穿电场，高电子饱和漂移速度，同时因为AlGaN/GaN非常强的自发以及压电极化效应可在异质界面形成很深的三角量子阱，并感应出高达1013cm-2量级的2维电子气（2DEG），使其在高功率射频电子器件里与GaAs，InP等其他化合物半导体相比具有很大的优势。对于以氮化镓为首的射频功率器件来说，当使用频率升高之后，栅极的电阻和电感称为决定器件增益的重要因素。
为了降低栅极电阻和电感，同时更好的散热，鱼骨栅结构被提出。鱼骨栅结构同时可以改善不同位置的信号间的相移差距从而提升功率附加效率（PAE）。这样离栅极电极远的栅指与离栅极电极近的栅指之间信号容易产生电延迟现象，影响不同栅指之间的电位平衡从而降低漏极效率。
发明内容
本申请的目的在于，针对上述现有技术中的不足，提供一种半导体器件及其制备方法，以解决现有鱼骨栅结构中所存在的不同栅指之间信号延迟、电位不平衡而引起漏极效率降低的问题。
为实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例的一方面，提供一种半导体器件，包括：衬底以及位于衬底上的功能层，在功能层第一表面设置有源极、漏极和栅极；栅极包括栅极焊盘、栅条和多个栅指，栅条与栅极焊盘连接且在第一表面内朝向远离栅极焊盘的方向延伸，多个栅指分别与栅条连接，且每个栅指均在第一表面内朝向远离栅条方向延伸，栅指的延伸方向与栅条的延伸方向相交，且多个栅指的延伸长度沿远离栅极焊盘的方向逐渐减小，漏极和源极分别配合多个栅指以形成多个晶体管器件。
可选的，多个栅指划分为两组，两组栅指分别位于栅条的相对两侧。
可选的，源极包括与栅指平行的多个源指，漏极包括漏极焊盘、与漏极焊盘连接漏条和分别与漏条连接多个漏指，漏指与栅指平行，多个源指和多个漏指沿栅条的延伸方向交替分布，栅指在相邻两个源指和漏指之间呈叉指状分布。
可选的，多个漏指的长度沿远离栅极焊盘的方向逐渐减小；和\或，多个源指的长度沿远离栅极焊盘的方向逐渐减小。
可选的，漏条与漏指在第一表面内的夹角为锐角。
可选的，功能层具有无源区，无源区至少位于部分栅指与栅条的连接处，无源区与栅指延伸方向相同，且无源区沿远离栅极焊盘的方向的延伸长度逐渐减小。
本申请实施例的另一方面，提供一种半导体器件制备方法，方法包括：提供衬底；在衬底上形成功能层；在功能层的第一表面分别形成源极和漏极；在功能层的第一表面形成栅极，其中，栅极包括栅极焊盘、栅条和多个栅指，栅条与栅极焊盘连接且在第一表面内朝向远离栅极焊盘的方向延伸，多个栅指分别与栅条连接，且每个栅指均在第一表面内朝向远离栅条方向延伸，栅指的延伸方向与栅条的延伸方向相交，且多个栅指的延伸长度沿远离栅极焊盘的方向逐渐减小，漏极和源极分别配合多个栅指以形成多个晶体管器件。
可选的，在衬底上形成功能层之后，方法还包括：通过离子注入在功能层上形成无源区，其中，无源区至少位于部分栅指与栅条的连接处，无源区与栅指延伸方向相同，且无源区沿远离栅极焊盘的方向的延伸长度逐渐减小。
可选的，在衬底上形成功能层之后，方法还包括：通过刻蚀在功能层上形成无源区，其中，无源区至少位于部分栅指与栅条的连接处，无源区与栅指延伸方向相同，且无源区沿远离栅极焊盘方向的延伸长度逐渐减小。
可选的，多个栅指划分为两组，两组栅指分别位于栅条的相对两侧。
本申请的有益效果包括：
本申请提供了一种半导体器件及其制备方法，包括：衬底以及位于衬底上的功能层，在功能层第一表面设置有源极、漏极和栅极；栅极包括栅极焊盘、栅条和多个栅指，栅条与栅极焊盘连接且在第一表面内朝向远离栅极焊盘的方向延伸，多个栅指分别与栅条连接，且每个栅指均在第一表面内朝向远离栅条方向延伸，栅指的延伸方向与栅条的延伸方向相交，且多个栅指的延伸长度沿远离栅极焊盘的方向逐渐减小，漏极和源极分别配合多个栅指以形成多个晶体管器件。如此，本申请能够通过改变单指栅宽的长度（栅指的延伸长度）来实现多个栅指之间的电位平衡，提高漏极效率，降低发热量，同时，在改变栅指的延伸长度时，根据距离栅极焊盘距离的由近及远，逐渐的缩短栅指的延伸长度，使得传输到各个栅指最远端的信号电位减小差异，基本保持一致，从而降低不同栅指在离栅极焊盘最远端的电位延迟。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种半导体器件制备方法的流程示意图；
图2为本申请实施例提供的一种半导体器件的制备状态示意图之一；
图3为本申请实施例提供的一种半导体器件的制备状态示意图之二；
图4为本申请实施例提供的一种半导体器件的制备状态示意图之三；
图5为本申请实施例提供的一种半导体器件的制备状态示意图之四；
图6为本申请另一实施例提供的一种半导体器件的制备状态示意图之一；
图7为本申请另一实施例提供的一种半导体器件的制备状态示意图之二；
图8为本申请另一实施例提供的一种半导体器件的制备状态示意图之三；
图9为本申请又一实施例提供的一种半导体器件的制备状态示意图之三；
图10为本申请实施例提供的一种2个cell的结构示意图之一；
图11为本申请实施例提供的一种2个cell的结构示意图之二。
图标：100-衬底；110-功能层；120-光刻胶层；130-欧姆金属；140-源极欧姆金属；141-源指；150-漏极欧姆金属；151-漏极焊盘；152-漏条；153-漏指；160-钝化层；170-栅极；171-栅极焊盘；172-栅条；173-栅指；180-无源区。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底100)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底100)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一(a)”、“一个(an)”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
本申请实施例的一方面，提供一种半导体器件，如图5所示，包括：衬底100、功能层110、源极、漏极和栅极170，其中，功能层110位于衬底100之上，源极、漏极和栅极170位于功能层110背离衬底100的第一表面内，具体的：
如图5所示，栅极170包括位于第一表面的栅极焊盘171、栅条172和多个栅指173，漏极和源极可以分别配合多个栅指173从而形成多个晶体管器件，其中，栅条172的一端与栅极焊盘171连接，栅条172的另一端在第一表面内朝向远离栅极焊盘171的方向d延伸，多个栅指173朝向远离栅极焊盘171的方向d排布，每个栅指173的一端均与栅条172连接，每个栅指173的另一端在第一表面内朝向远离栅条172方向f延伸，并且栅指173的延伸方向与栅条172的延伸方向相交，从而使得栅条172和多个栅指173能够形成鱼骨栅结构。多个栅指173的延伸长度m沿远离栅极焊盘171的方向d逐渐减小，如此，本申请能够通过改变单指栅宽的长度（栅指173的延伸长度m）来实现多个栅指173之间的电位平衡，提高漏极效率，降低发热量，同时，在改变栅指173的延伸长度m时，根据距离栅极焊盘171距离的由近及远，逐渐的缩短栅指173的延伸长度m，使得传输到各个栅指173最远端的信号电位减小差异，基本保持一致，从而降低不同栅指173在离栅极焊盘171最远端的电位延迟。
在一些实施方式中，同一栅极焊盘171所连接的栅条172可以是一个，也可以是两个或多个，本实施例对其不做限定。
可选的，多个栅指173划分为两组，两组栅指173分别位于栅条172的相对两侧，如此，能够使得多个栅指173共用同一栅条172的情况下，有效提高面积利用率，实现多晶体管的设计。
例如图5所示，栅条172一端与栅极焊盘171连接，另一端则朝向远离栅极焊盘171的方向d进行延伸，形成类似T型结构，栅指173为8个，其中，4个栅指173为一组，在栅条172的左右两侧各设置有一组栅指173，栅条172左侧的栅指173的右端与栅条172连接，左端则朝向f方向延伸，同理，栅条172右侧的栅指173的左端与栅条172连接，右端则朝向f方向延伸，在设置各个栅指173的延伸长度m时，需要使得各个栅指173沿远离栅极焊盘171的方向依次减小。
可选的，如图3和图5所示，漏极包括漏极焊盘151、漏条152和多个漏指153，其中，漏条152的一端和漏极焊盘151连接，多个漏指153则分别与漏条152连接，漏指153与栅指173的平行，源极包括多个源指141，多个源指141与栅指173平行，并且多个源指141和多个漏指153沿栅条172的延伸方向交替分布，而栅指173在相邻两个源指141和漏指153之间呈叉指状分布，如此，通过连续的源指141、栅指173和漏指153配合下方的功能层110便能够形成具有栅控功能的主动器件。
在一些实施方式中，如图5所示，连接于同一漏极焊盘151的漏条152可以为两个，两个漏条152一左一右分布于栅条172的两侧，如此，便可以使得两个漏条152分别向栅条172延伸出多个漏指153，栅条172左侧的漏指153则可以配合栅条172左侧的栅指173呈叉指状分布，栅条172右侧的漏指153则可以配合栅条172右侧的栅指173呈叉指状分布，配合多个源指141能够形成多个主动器件。
可选的，如图5所示，多个漏指153的长度j沿远离栅极焊盘171的方向逐渐减小，如此，能够使得漏指153的长度j与相邻的栅指173的长度m匹配，多个源指141的长度k沿远离栅极焊盘171的方向逐渐减小，如此，也能够使得源指141的长度k与相邻的栅指173的长度m匹配。
本申请通过减少栅极170和漏极之间中心部分的栅指173长度降低了中心部分的发热量，因此，可以降低热阻来提升器件产品的性能和可靠性。
在一些实施方式中，功能层110可以包括多个活性半导体层，并且在多个活性半导体层中的至少两个活性半导体层的界面处能够形成二维电子气，以便于作为主动器件导通时，连接配合的源指141和漏指153之间的电流通道。
可选的，漏条152与漏指153在第一表面内的夹角g为锐角，换言之，漏条152与漏指153的夹角不等于直角，如此，能够使得漏条152呈一定倾角设置，由此可以使得由源极、漏极和栅极170形成的结构整体呈梯形。
在一些实施方式中，如图5所示，在功能层110的第一表面由一个栅极170、一个漏极和一个源极配合功能层110形成一个cell结构，当半导体器件包括多个cell结构时，如图10所示，相邻两个cell结构可以成对称结构，相邻两个cell结构可以共用栅极焊盘171；此外，如图11所示，当漏条152呈一定倾角设置时，相邻两个cell结构便可以采用凹凸互补的形式分布，如此，能够进一步的降低多个cell结构在功能层110的第一表面内分布时所占用的面积。
在一些实施方式中，如图5所示，栅指173、源指141和漏指153应当均位于功能层110的有源区内，为了进一步的降低各栅指173距离栅极焊盘171最近端的信号延迟，如图8所示，还可以在功能层110的有源区内设置有一部分无源区180，无源区180至少位于部分栅指173与栅条172的连接处，并且无源区180朝向远离栅条172的方向延伸，无源区180沿远离栅极焊盘171的方向的延伸长度逐渐减小，换言之，通过设置无源区180，能够使得多个栅指173在沿远离栅极焊盘171的方向上，位于无源区180内的部分逐渐减小，从而能够使得各个栅指173位于有源区内且距离栅极焊盘171最近的端部的信号延迟降低，有效提高器件的性能。
在一些实施方式中，无源区180可以位于栅条172的一侧，或两侧，根据栅条172两侧是否具有栅指173来确定，如图8所示，在栅条172的两侧均具有栅指173，则使得无源区180具有间隔的两部分，一部分无源区180位于栅条172的左侧，另一部分无源区180位于栅条172的右侧，每一部分无源区180可以呈三角形、梯形等。
在一些实施方式中，如图9所示，无源区180还可以包括多个间隔的子无源区180，多个子无源区180沿远离栅极焊盘171的方向的延伸长度逐渐减小，从而实现上述效果。
本申请实施例的另一方面，提供一种半导体器件制备方法，如图1所示，方法包括：
S010：提供衬底100。
如图2中的（a）所示，提供衬底100，衬底100可以是碳化硅衬底100、氮化镓衬底100、硅衬底、蓝宝石衬底、金刚石衬底100等。
S020：在衬底100上形成功能层110。
如图2中的（a）所示，在衬底100上通过外延生长形成功能层110，功能层110可以包括多个活性半导体层，并且在多个活性半导体层中的至少两个活性半导体层的界面处能够形成二维电子气，以便于作为主动器件导通时，连接配合的源指141和漏指153之间的电流通道。
S030：在功能层110的第一表面分别形成源极和漏极。
如图2中的（a）所示，在功能层110的第一表面旋涂一层光刻胶层120，通过曝光、显影等工艺，在光刻胶层120上形成源极窗口和漏极窗口，如图2中的（b）所示，接着通过蒸镀金属，在源极窗口和漏极窗口内形成欧姆金属130，如图2中的（c）所示，通过剥离、退火等工艺，使得源极窗口和漏极窗口内的欧姆金属130分别形成源极欧姆金属140（作为源极）和漏极欧姆金属150（作为漏极），从而在俯视视角形成如图3所示结构。
S040：在功能层110的第一表面形成栅极170，其中，栅极170包括栅极焊盘171、栅条172和多个栅指173，栅条172与栅极焊盘171连接且在第一表面内朝向远离栅极焊盘171的方向延伸，多个栅指173分别与栅条172连接，且每个栅指173均在第一表面内朝向远离栅条172方向延伸，栅指173的延伸方向与栅条172的延伸方向相交，且多个栅指173的延伸长度沿远离栅极焊盘171的方向逐渐减小，漏极和源极分别配合多个栅指173以形成多个晶体管器件。
如图4中的（a）所示，接着在功能层110形成有源极和漏极的第一表面上沉积一整层钝化层160，通过刻蚀在钝化层160上打开缺口，接着旋涂整层光刻胶层120，通过曝光、显影等工艺在光刻胶层120上形成与钝化层160上连通的开口，以此形成栅极170窗口，如图4中的（b）所示，通过蒸镀金属、剥离，形成栅极170，栅极170与下方的功能层110形成肖特基接触，从而在俯视视角形成如图5所示结构，其中，栅极170包括栅极焊盘171、栅条172和多个栅指173，栅条172与栅极焊盘171连接且在第一表面内朝向远离栅极焊盘171的方向延伸，多个栅指173分别与栅条172连接，且每个栅指173均在第一表面内朝向远离栅条172方向延伸，栅指173的延伸方向与栅条172的延伸方向相交，且多个栅指173的延伸长度沿远离栅极焊盘171的方向逐渐减小，漏极和源极分别配合多个栅指173以形成多个晶体管器件。如此，本申请能够通过改变单指栅宽的长度（栅指173的延伸长度m）来实现多个栅指173之间的电位平衡，提高漏极效率，降低发热量，同时，在改变栅指173的延伸长度m时，根据距离栅极焊盘171距离的由近及远，逐渐的缩短栅指173的延伸长度m，使得传输到各个栅指173最远端的信号电位减小差异，基本保持一致，从而降低不同栅指173在离栅极焊盘171最远端的电位延迟。
可选的，为了进一步的降低各栅指173距离栅极焊盘171最近端的信号延迟，在衬底100上形成功能层110之后，在形成源极和漏极之前，方法还包括：如图6所示，先在功能层110的第一表面通过离子注入的形式在功能层110上形成部分无源区180，其中，无源区180至少位于部分栅指173与栅条172的连接处，无源区180与栅指173延伸方向相同，且无源区180沿远离栅极焊盘171的方向的延伸长度逐渐减小。然后如图7所示，采用与S030相同的步骤，在功能层110具有无源区180的第一表面上制作源极和漏极，接着再采用S040相同的步骤制作栅极170。
在一些实施方式中，采用离子注入的形式在功能层110的第一表面制作无源区180时，可以是先在功能层110的第一表面旋涂整层光刻胶层120，然后通过曝光、显影等工艺打开开口，通过注入Ar离子，从而去除在开口下方的功能层110中的二维电子气，使得该部分区域变为无源区180。
在一些实施方式中，还可以通过刻蚀的方式去除功能层110中的异质结，从而使得该部分区域无法形成二维电子气，具体的：可以是先在功能层110的第一表面旋涂整层光刻胶层120，然后通过曝光、显影等工艺打开开口，利用光刻胶层120作为掩膜版，对在开口内漏出的功能层110进行刻蚀，去除功能层110位于该开口下方的异质结，从而形成无源区180。
可选的，为了进一步的形成完整的器件结构，还可以在功能层110的第一表面内形成源极、漏极和栅极170后，继续沉积第一介质层，通过光刻，在第一介质层上形成位于源极欧姆金属140上方的源极窗口和位于漏极欧姆金属150上方的漏极窗口，通过光刻、蒸镀、剥离等工艺，分别在源极欧姆金属140上形成第一金属层，在栅极170上方的第一介质层上形成部分覆盖栅极170的场板金属，在漏极欧姆金属150上形成第一金属层。接着，由衬底100背面刻蚀形成连接至源极欧姆金属140的背孔，并通过电镀在背孔内形成接触金属，将源极欧姆金属140引出至衬底100背面。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种半导体器件，其特征在于，包括：衬底以及位于所述衬底上的功能层，在所述功能层第一表面设置有源极、漏极和栅极；所述栅极包括栅极焊盘、栅条和多个栅指，所述栅条与所述栅极焊盘连接且在所述第一表面内朝向远离所述栅极焊盘的方向延伸，多个所述栅指分别与所述栅条连接，且每个所述栅指均在所述第一表面内朝向远离所述栅条方向延伸，所述栅指的延伸方向与所述栅条的延伸方向相交，且多个所述栅指的延伸长度沿远离所述栅极焊盘的方向逐渐减小，所述漏极和所述源极分别配合多个所述栅指以形成多个晶体管器件。
2.如权利要求1所述的半导体器件，其特征在于，多个所述栅指划分为两组，两组所述栅指分别位于所述栅条的相对两侧。
3.如权利要求1所述的半导体器件，其特征在于，所述源极包括与所述栅指平行的多个源指，所述漏极包括漏极焊盘、与所述漏极焊盘连接漏条和分别与所述漏条连接多个漏指，所述漏指与所述栅指平行，多个所述源指和多个所述漏指沿所述栅条的延伸方向交替分布，所述栅指在相邻两个所述源指和所述漏指之间呈叉指状分布。
4.如权利要求3所述的半导体器件，其特征在于，多个所述漏指的长度沿远离所述栅极焊盘的方向逐渐减小；和\或，多个所述源指的长度沿远离所述栅极焊盘的方向逐渐减小。
5.如权利要求3所述的半导体器件，其特征在于，所述漏条与所述漏指在所述第一表面内的夹角为锐角。
6.如权利要求1至5任一项所述的半导体器件，其特征在于，所述功能层具有无源区，所述无源区至少位于部分所述栅指与所述栅条的连接处，所述无源区与所述栅指延伸方向相同，且所述无源区沿远离所述栅极焊盘的方向的延伸长度逐渐减小。
7.一种半导体器件制备方法，其特征在于，所述方法包括：
提供衬底；
在所述衬底上形成功能层；
在所述功能层的第一表面分别形成源极和漏极；
在所述功能层的第一表面形成栅极，其中，所述栅极包括栅极焊盘、栅条和多个栅指，所述栅条与所述栅极焊盘连接且在所述第一表面内朝向远离所述栅极焊盘的方向延伸，多个所述栅指分别与所述栅条连接，且每个所述栅指均在所述第一表面内朝向远离所述栅条方向延伸，所述栅指的延伸方向与所述栅条的延伸方向相交，且多个所述栅指的延伸长度沿远离所述栅极焊盘的方向逐渐减小，所述漏极和所述源极分别配合多个所述栅指以形成多个晶体管器件。
8.如权利要求7所述的半导体器件制备方法，其特征在于，在所述衬底上形成功能层之后，所述方法还包括：
通过离子注入在所述功能层上形成无源区，其中，所述无源区至少位于部分所述栅指与所述栅条的连接处，所述无源区与所述栅指延伸方向相同，且所述无源区沿远离所述栅极焊盘的方向的延伸长度逐渐减小。
9.如权利要求7所述的半导体器件制备方法，其特征在于，在所述衬底上形成功能层之后，所述方法还包括：
通过刻蚀在所述功能层上形成无源区，其中，所述无源区至少位于部分所述栅指与所述栅条的连接处，所述无源区与所述栅指延伸方向相同，且所述无源区沿远离所述栅极焊盘方向的延伸长度逐渐减小。
10.如权利要求7所述的半导体器件制备方法，其特征在于，多个所述栅指划分为两组，两组所述栅指分别位于所述栅条的相对两侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210115399.2A CN114141868B (zh) | 2022-02-07 | 2022-02-07 | 一种半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210115399.2A CN114141868B (zh) | 2022-02-07 | 2022-02-07 | 一种半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114141868A CN114141868A (zh) | 2022-03-04 |
| CN114141868B true CN114141868B (zh) | 2022-04-12 |
Family
ID=80381888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210115399.2A Active CN114141868B (zh) | 2022-02-07 | 2022-02-07 | 一种半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114141868B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0780897A1 (en) * | 1995-12-22 | 1997-06-25 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | High-speed MOS-technology power device integrated structure with reduced gate resistance |
| WO2001052314A1 (en) * | 2000-01-14 | 2001-07-19 | Lexmark International, Inc. | Drive transistor with folded gate |
| WO2015101973A1 (en) * | 2013-12-30 | 2015-07-09 | Visic Technologies Ltd. | Semiconductor device |
| CN107195673A (zh) * | 2017-05-19 | 2017-09-22 | 北京华进创威电子有限公司 | 一种非均匀栅长GaNHEMT栅极结构及器件 |
| CN108470764A (zh) * | 2017-01-28 | 2018-08-31 | 李湛明 | 高功率GaN器件与结构 |
| CN112259606A (zh) * | 2020-11-02 | 2021-01-22 | 英诺赛科（珠海）科技有限公司 | 氮化镓半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3474316B1 (en) * | 2016-07-25 | 2021-03-03 | Mitsubishi Electric Corporation | Semiconductor device |
-
2022
- 2022-02-07 CN CN202210115399.2A patent/CN114141868B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0780897A1 (en) * | 1995-12-22 | 1997-06-25 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | High-speed MOS-technology power device integrated structure with reduced gate resistance |
| WO2001052314A1 (en) * | 2000-01-14 | 2001-07-19 | Lexmark International, Inc. | Drive transistor with folded gate |
| WO2015101973A1 (en) * | 2013-12-30 | 2015-07-09 | Visic Technologies Ltd. | Semiconductor device |
| CN108470764A (zh) * | 2017-01-28 | 2018-08-31 | 李湛明 | 高功率GaN器件与结构 |
| CN107195673A (zh) * | 2017-05-19 | 2017-09-22 | 北京华进创威电子有限公司 | 一种非均匀栅长GaNHEMT栅极结构及器件 |
| CN112259606A (zh) * | 2020-11-02 | 2021-01-22 | 英诺赛科（珠海）科技有限公司 | 氮化镓半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114141868A (zh) | 2022-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11575037B2 (en) | Bypassed gate transistors having improved stability | |
| JP7414876B2 (ja) | バイパスされたゲート構造を有するトランジスタ | |
| CN104051520B (zh) | 高电子迁移率的半导体器件及其方法 | |
| EP1665358B1 (en) | Fabrication of single or multiple gate field plates | |
| US8791508B2 (en) | High density gallium nitride devices using island topology | |
| US7250642B2 (en) | Field-effect transistor | |
| EP1719186B1 (en) | Semiconductor device having thermal spacers | |
| US11069787B2 (en) | GaN-based microwave power device with large gate width and manufacturing method thereof | |
| TW201234538A (en) | Gallium nitride power devices using island topography | |
| CN102194867A (zh) | 表现双耗尽的高电子迁移率晶体管及其制造方法 | |
| JP2022167848A (ja) | 窒化ガリウムデバイス、スイッチングパワートランジスタ、駆動回路、及び窒化ガリウムデバイス製造方法 | |
| CN112397587B (zh) | 一种常开型高电子迁移率晶体管及其制造方法 | |
| CN114141868B (zh) | 一种半导体器件及其制备方法 | |
| JP4843651B2 (ja) | 半導体装置 | |
| JP2008072083A (ja) | 窒化物半導体デバイス及びその作製方法 | |
| JP2010062321A (ja) | 半導体装置およびその製造方法 | |
| CN112802891B (zh) | 一种空气桥互连条形阳极的准垂直肖特基二极管 | |
| CN112420828A (zh) | 一种常闭型高电子迁移率晶体管及其制造方法 | |
| CN116646395B (zh) | 一种半导体器件及其制备方法 | |
| US20230253490A1 (en) | Bypassed gate transistors having improved stability | |
| CN114664935A (zh) | 一种半导体器件及其制备方法 | |
| JP2024537818A (ja) | 安定性を改善されたバイパス・ゲート・トランジスタ | |
| WO2024191770A2 (en) | Bypassed gate transistors having improved stability | |
| JP2002222816A (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |