JP4472106B2 - How to access main ATX output without monitoring all outputs - Google Patents
How to access main ATX output without monitoring all outputs Download PDFInfo
- Publication number
- JP4472106B2 JP4472106B2 JP2000123203A JP2000123203A JP4472106B2 JP 4472106 B2 JP4472106 B2 JP 4472106B2 JP 2000123203 A JP2000123203 A JP 2000123203A JP 2000123203 A JP2000123203 A JP 2000123203A JP 4472106 B2 JP4472106 B2 JP 4472106B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- main power
- output
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、パワーモニタ回路に関し、特にパーソナルコンピュータのパワーをモニタリングする回路に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
パーソナルコンピュータは、コンピュータの異なる部分に供給されるパワーをモニタリング及び制御する回路を備えている。メモリ等のある部分は、マイクロプロセッサ等の他の部分とは異なる電圧を必要とする。パワーを保存し、集積回路の寿命を長くするためには、コンピュータがイナクティブであるときに部品に利用可能なパワーを減少することが経済的である。ほとんどのコンピュータは、所定時間後にパワーを減少させるパワー節約機能を有している。オペレータは、その時間を制御できる。パワーダウン時間中、最小パワーが、コンピュータに供給される。理論的には、必要とすることは、ユーザがフルパワーに戻すことを望んだときに検知するのに十分なパワーを供給することだけである。集積回路の速度にもかかわらず、電源が動作可能レベルに到達するのにかかる有限量の時間が残存する。コンピュータが、電源がそれらの動作レベルに到達する前に動作を開始すると、コンピュータにより実施される計算及び操作が誤ることがある。このような早すぎる動作は、動作エラーを生じて、コンピュータが故障し、遮断することがある。このとき、ユーザは、コンピュータをリスタートか、恐らくそれを修理もしなければならないであろう。
【0003】
パワー管理機能は、総合効率に寄与し、エネルギーを節約し、コンピュータの動作コストを減少させる。パーソナルコンピュータがより高性能化するにつれて、パワーアップ及びパワーダウンモニタリング回路も同様に高性能化してきた。コンピュータが非常に多くの電圧を使用するので、より高性能化した回路を必要としている。コンピュータに使用される主電圧は、12ボルト、5ボルト及び3.3ボルトである。これらは、AC/DCコンバータからコンピュータ内の他の装置及びチップに供給される。コンピュータ上のマザーボードそれ自体は、メモリチップ、グラフィックチップ及びクロックチップを動作するための主電圧に由来するさらなる電圧を必要とする。それにもかかわらず、これらの主電圧由来電圧の全ては、3種の主電圧12ボルト、5ボルト及び3.3ボルトに由来する。
【0004】
種々の装置が、コンピュータ製造業者により規定される方法によりパワーアップ及びパワーダウンすることが重要である。パワーアップ動作及びパワーダウン動作が制御され且つ十分なパワーがない限り、貴重なデータが失われるか、システムがそれ自体とコンフリクトしクラッシュすることがある。
適切な動作には、三種の主電圧が、それらの予想される動作レベルの90%又は約90%でなければならない。Intel社等のマイクロプロセッサメーカーは、マイクロプロセッサ及びマザーボードが所定の時間ウインドゥの後に十分に作動状態となることを明記している。時間ウインドゥは、現在約100msに設定されている。また、PC製造業者をアシストするために、Intel社は、3.3ボルトと5.0ボルト供給源は、40msでそれらの値の90%に達しなければならないと明記している。コンピュータ製造業者が直面している問題は、いつ主電圧に由来する電圧を得ることができるかをいかに主電圧をモニタリングして求めるかにある。
【0005】
一部の製造業者は、各主電圧に一つづつ、合計3個の電源モニタチップを用いることを提案した。これは、容易な方法であるが、電源モニタの数を3種の主電圧につり合うまで増加する。さらに他に、電源をモニタリングするのに単一のチップを使用し、その単一チップに、3個の主電圧モニタ回路(3種の主電圧の各々に1つの回路)を含ませることが提案された。
【0006】
【課題を解決するための手段】
本発明は、単一入力主電圧ピンを備えた単一パワーモニタ集積回路を提供することにより、公知の解決策を向上させるものである。本発明によれば、電源に固有の機能を使用することによりこの所望の結果が得られる。電源を、厳密な仕様を満たすようにする。これらの仕様によれば、5ボルト及び3.3ボルト供給源を、12ボルト供給源に連結する。この電源は、12ボルト供給源がその値の90%に到達した後40ms以内に3.3ボルト供給源及び5.0ボルト供給源をそれらの値の90%に到達するようにさせる。適当な遅延回路25が、3.3ボルトと5ボルトのデュアル供給をスタンドバイ電圧供給から活性電圧供給に切替えるのを主3.3ボルト及び5ボルトが動作する後まで遅延させる。
【0007】
本発明によれば、電源から複数のパワー出力を受け取る入力手段と、入力パワー出力を制御して被制御電圧パワー出力を発生する手段と、主パワー電圧を表す信号を基準信号と比較する手段とを含んでなる、各パワー出力電圧が主パワー電圧に由来するものである複数の異なる出力電圧を発生する電源からのパワーをモニタリング及び制御する集積回路であって、
前記主パワー出力電圧がしきい値基準レベルに達するか、それを超えたときに検知する手段と、
前記電源が基準しきい値レベルに達した後、パワー出力電圧のコンピュータへの接続を選択された遅延時間だけ遅延させる手段と、
をさらに含んでなることを特徴とする集積回路が提供される。
【0008】
本発明により提供される集積回路は、コンピュータATX電源からのパワーをモニタリング及び制御する。通常のATX電源は、複数の異なる出力電圧(各出力電圧は、主パワー電圧、典型的には12ボルト供給に由来する)を発生させる。この集積回路は、多数の入力ピンを含む。これらの入力ピンは、複数のパワー出力をATX電源から受け取る入力手段としての役割を果たす。また、集積回路は、パワー出力の各々を制御する通常の線形パワーコントローラ回路を含む。コンパレータ回路は、主パワー電圧を示す信号を基準信号と比較する。電圧ディバイダは、一つの入力をコンパレータに供給し、他の入力は、しきい値基準源により供給される。分割信号がしきい値を超えると、コンパレータは、結果を示す信号を出力する。この信号は、主電源が目的値の少なくとも90%に到達したことを意味する。次に、コンパレータの出力は、タイミング回路をトリガする。タイミング回路は、コンピュータの始動を、ATX電源のタイミング仕様に相当する設定時間だけ遅延させる。これらの仕様によれば、主源に由来する電圧源及びパワー源が、極めて慎重に制御された時間(典型的には40マイクロ秒)内にそれらのそれぞれの電圧レベルになることが必要とされる。タイミング回路は、遅延時間がATX仕様に等しいか、それを超えるように設定される。典型的なアプリケーションでは、遅延は、約100マイクロ秒に設定される。遅延時間が終了すると、本発明では、パワーアップ信号が発生する。
【0009】
また、本発明によれば、複数の異なる直流電圧を発生させるための電源と、メモリユニットを含むマザーボードと、中央処理ユニットとを含んでなる、モニタリングされたパワーを有するコンピュータシステムであって、各ユニットが他のユニットとは異なる動作電圧を必要とし、前記電源とマザーボードとの間に前記電源から前記マザーボードへのパワーの供給を制御するパワーモニタリング集積回路が配置されており、前記パワーモニタリング回路が、前記電源からの複数のパワー出力を受け取る入力手段と、前記入力パワー出力を制御して制御された電圧パワー出力を発生させる手段と、前記主パワー出力電圧を示す信号を基準信号と比較する手段とを含んでなるコンピュータシステムにおいて、
前記主パワー出力電圧がしきい値基準レベルに達するか、それを超えたときに検知する手段と、
前記電源が基準しきい値レベルに達した後、パワー出力電圧のコンピュータへの接続を選択された遅延時間だけ遅延させる手段と、
をさらに含んでなることを特徴とするコンピュータシステムが提供される。
【0010】
さらに、本発明によれば、各パワー出力電圧が主パワー電圧に由来するものである複数の異なる出力電圧を発生する電源からのパワーをモニタリング及び制御する方法であって、
電源から複数のパワー出力を受け取る工程と、
入力パワー出力を制御して被制御電圧パワー出力を発生する工程と、
主パワー電圧を表す信号を基準信号と比較する工程と、
前記主パワー出力電圧がしきい値基準レベルに達するか、それを超えたときに検知する工程と、
前記電源が基準しきい値レベルに達した後、パワー出力電圧のコンピュータへの接続を選択された遅延時間だけ遅延させる工程と、
を特徴とする方法が提供される。
【0011】
そのときに、コンピュータは、そのアクティブ状態又はそのスリープ状態を含む所望の動作状態に入ることができる。
【0012】
【発明の実施の形態】
以下、本発明を、添付図面を例として参照しながら説明する。
【0013】
図1は、パーソナルコンピュータの一部分を示す高レベル回路の概略図である。ATXのAC/DC電源10は、変圧器とDC−DCコンバータチップとを含む。電源10は、その入力が交流源に接続されている。電源10の9つの出力には、5ボルトスタンドバイ出力と3つの主電圧出力12ボルト、5ボルト及び3.3ボルトが含まれる。ATX電源からの出力は、互いにしっかりと結合されている。事実、これらは、全て同一AC源から得られる。主12ボルト電源がその名目設定値の90%を超えると、5ボルト供給源と3.3ボルト供給源が、40msウインドゥの終わりにはそれらの名目設定値の90%に等しいか、それを超える。実際、他の主電圧用プロキシとして12ボルト主パワー電圧を使用することができる。5ボルト供給源と3.3ボルト供給源は12ボルト供給源に関連しているので、5ボルトと3.3ボルトを実際にモニタリングする必要はない。その代わり、オーバーオールコンプライアンスのために12ボルト供給源をモニタリングする。12ボルト供給源が一旦コンプライアンスとなると、5ボルト供給源と3.3ボルト供給源は、40msウインドゥの終わりまでにはコンプライアンス状態となる。
【0014】
コンパレータ回路22を、パワーモニタ集積回路20に導入する。コンパレータ回路22は、抵抗器R1及びR2を含む抵抗器ディバイダネットワークである(図2参照)。コンパレータ24への電圧を分割して5ボルトスタンドバイ電源の範囲内とするような十分な値の抵抗器が選択される。コンパレータ24へ入力される電圧VREFは、5ボルトスタンドバイ電源に由来する。最大基準レベルを、名目値の90%、すなわち、12Vの90%=10.8ボルトに設定する。好ましい実施態様では、基準電圧は約1.2ボルトであり、電圧ディバイダは9−1ディバイダである。従って、抵抗器R2間に10.6ボルトがあると、コンパレータへの入力は等しく、コンパレータの端末27での出力信号は高く、電圧V12は、その名目値の約90%であることを示している。端末27での高信号は、コントロールライン32を介して、誘導電圧を生じる回路に送信される。コンパレータ24の高出力は、遅延回路25により遅延される。制御信号は、5ボルト用電源、3.3ボルト用電源及び2.5ボルト用電源がここでは誘導電圧を生じるのに使用するのに適当なレベルにあることを示す。
【0015】
図3に、本発明をさらに詳細に示す。電源10からの12ボルト主電源信号は、マザーボードに供給され、ライン301を介してモニタリングされる。このラインにより、入力が、モニタ集積回路22内に含まれる電圧ディバイダ(図示されていない;図2参照)に供給される。パワーモニタ集積回路22は、12ボルト供給源がその名目値の90%に等しいか、それを超えるときからの時間を測定するタイミング回路(図示されていない;図2参照)を含む。この時間は、マザーボードについて、100msウインドゥ未満である。タイミング回路がタイムアウトすると、制御論理304が、トランジスタQ2、Q3、Q4及びQ5の動作を制御して、5ボルト及び3.3ボルトデュアルラインをそれらのそれぞれのスタンドバイ電圧から、電源10からのライン電圧に切り替える。
【0016】
回路22は、マイクロプロセッサ用途及びコンピュータ用途におけるACPIコンプライアント設計の実行を簡略化する。回路22は、2つの線形コントローラと低電流パストランジスタだけでなく、モニタリング機能と制御機能とを一体化して16ピンSOICパッケージとする。一つの線形コントローラ305は、スリープ状態S3、S4/S5中に3.3Vデュアル電圧プレーンをATX電源の5VSB出力から発生して、3.3Vデュアルイネーブルピンのステータスにより命令されるように外部パストランジスタを介してPCIスロットにパワーを供給する。追加のパストランジスタを使用して、S0及びS1(アクティブ)動作状態中にPCI動作用ATX3.3V出力に切り替える。第二線形コントローラ306は、コンピュータシステムの2.5V/3.3Vメモリパワーを、アクティブ状態における外部パストランジスタを介して供給する。S3状態中、総合パストランジスタが、2.5V/3.3Vスリープ状態パワーを供給する。第三コントローラ307は、ATX5V出力をアクティブ状態又はATX5VSBをスリープ状態に切り替えることにより、5Vデュアルプレーンをパワーアップする。
回路22(アクティブ状態出力又はスリープ状態出力)の動作モードを、2つの制御ピン319及び318を介して選択できる。異なるパワーモードの起動を支配している論理304は、2つのイネーブルピン319及び320を介してさらに制御される。アクティブ状態において、3.3Vデュアル線形レギュレータ305は、外部NチャンネルパスMOSFET331を使用して出力314(VOUT1)を、最小損失で、ATX(又は等価)電源により供給される3.3V入力に直接接続する。スリープ状態において、3.3Vデュアル出力を、ATX5VSB312から、コントローラに対して外部でもあるNPNトランジスタ330を介して供給する。2.5/3.3VMEM出力351用アクティブ状態パワーデリバリを、外部NPNトランジスタ332、又は3.3V設定用NMOSスイッチを介しておこなう。スリープ状態において、この出力上の伝導を、内部パストランジスタに伝達する。5Vデュアル出力352に、2つの外部MOSトランジスタを介してパワーを供給する。スリープ状態において、PMOS(又はPNP)トランジスタ333は、ATX5VSB出力からの電流を通し、一方、アクティブ状態では、電流の流れを、ATX5V出力に接続したNMOSトランジスタ334に伝達する。3.3Vデュアル出力と同様に、5Vデュアル出力352の動作は、317ピン及び318ピンのステータスによってのみではなく、EN5VDLイネーブルピン319のステータスによっても決定される。
【0017】
リセット(POR)信号による5V5Bパワーは、ソフト起動シーケンスを開始する。内部10μA電流源は、外部コンデンサを5Vにチャージする。エラー増幅器基準入力は、ソフト起動ピン電圧に比例したレベルにクランプする。ソフト起動ピン電圧は、約1.25Vから2.5Vにスルーするにつれて、入力クランプは、迅速且つ制御された出力電圧上昇を可能にする。
【0018】
図4は、全ての出力電圧をイネーブルとした状態でのスリープ状態における典型的なアプリケーション起動用ソフト起動シーケンスを示す。時間TOで、5VSB(バイアス)を、回路に加える。時間T1で、5VSBがPORレベルを超え、内部高速チャージ回路が、SSコンデンサ電圧を約1Vに急速に上昇させる。この時点で、10μA電流源は、コンデンサをT2までチャージし続け、電圧1.25V(典型的に)に到達したら、内部クランプがさらなるチャージを制限する。ソフト起動電圧(T2〜T3間隔)のクランピングは、0.1μFより小さいコンデンサでのみ観察されなければならない。0.1μF以上のソフト起動コンデンサにより、このプラトーのソフト起動ランプボイドが提供される。時間T3(3ms(典型的には、5VSBPOR(T1)を超える)で、10μA電流源は、ソフト起動コンデンサのチャージを再開する。この時点で、エラー増幅器の基準入力は、それらの遷移を開始しつつあり、出力電圧が比例して上昇する。傾斜は、全ての電圧が設定値に到達する時間T4まで継続する。ソフト起動コンデンサ値が約2.8Vに到達する時間T5で、不足電圧モニタリング回路がアクティブとされ、ソフト起動コンデンサが、時間T2で得られた値(約1.25V)まで急速に放電して減少する。
【0019】
317と318の両方が、5VSBを加えたときに論理ハイである場合には、回路22は、アクティブ状態であるとみなし、ATXの12V出力(12V入力311で検知される)の約50ms後で設定しきい値(典型的に10.8V)を超えるまで被制御外部トランジスタを使用しない。このタイムアウト機能は、主ATX出力を確実に安定化するのに必要である。また、タイムアウトにより、スリープ状態がサポートされているときに確実にスリープからアクティブに円滑に遷移する。
【0020】
出力が最初に0Vである状態からのスリープ状態からアクティブ状態への遷移中(例えば、EN3VDL=1及びEN5VDL=0でのS4/S5からS0への遷移、又は直接アクティブ状態への単純パワーアップシーケンス)3Vデュアル及び5Vデュアル出力は、それぞれこれらの出力と3.3V及び5VATX出力との間に接続されたNチャネルMOSFETの本体ダイオードを介して高く引っぱられることにより準ソフト起動される。図5は、この起動過程を示す。
【0021】
主ATX出力が時間T0でターンオンされたときには、5VSBは、すでに存在する。同様に、ソフト起動コンデンサはすでに1.25Vまでチャージされており、クランプはアクティブであって、12VPORタイマーの満了を待機している。3.3VIN及び5VIN上昇の結果、3.3Vデュアル及び5Vデュアル出力コンデンサC1、C3は、それぞれQ3及びQ5の本体ダイオードを介してチャージアップする(図3参照)。時間T1で、12VATX出力が、回路22の12V不足電圧しきい値を超え、内部50ms(典型的)タイマー25(図2)が始動される。T2で、タイムアウトにより、ソフト起動が開始され、メモリ出力が上昇し、T3で調整限界に到達する。メモリ電圧上昇と同時に、DLA出力321が高く引っぱられ(12Vまで)、Q3及びQ5をターンオンし、時間T2で3.3Vデュアル出力と5Vデュアル出力を調整する。時間T4で、ソフト起動電圧が約2.8Vに達すると、不足電圧モニタリング回路がイネーブルされ、ソフト起動コンデンサが、約2.45Vまで急速に放電される。
アクティブ状態ソフト起動上昇中にスリープ状態に入ることの要求により、チップがリセットされた後、所望の状態への新たなソフト起動シーケンスがなされる。
【0022】
パワーモニタ回路及び方法により、複数のパワーラインが安全な動作レベルとなるまでコンピュータの起動を遅延する。集積回路は、主電源出力電圧のみをモニタリングし、各電源についてモニタ回路を設ける必要がなくなる。電源を、5ボルト電源及び3.3ボルト電源を主12ボルト電源に関連付ける厳密な仕様を満たすようにする。ATX電源は、12ボルト電源がその値の90%に到達してから40ms以内に、3.3ボルト電源と5.0ボルト電源をそれらの値の90%に到達するようにする。遅延回路25は、スタンドバイ電圧供給からアクティブ電圧供給に3.3ボルトと5ボルトのデュアル供給を切り替えるのを、主3.3ボルト及び5ボルトが安全な動作レベルとなるまで遅延させる。
【図面の簡単な説明】
【図1】コンピュータにおけるパワー分布システムの高レベル概略図である。
【図2】本発明のコンパレータ回路の概略図である。
【図3】本発明のパワー管理回路を用いた集積回路の概略図である。
【図4】全ての出力をイネーブルとしたスリープ状態におけるソフト起動間隔を示すグラフである。
【図5】アクティブ状態におけるソフト起動間隔を示すグラフである。
【符号の説明】
10 AC/DC電源
20 パワーモニタ集積回路
22 コンパレータ回路
24 コンパレータ
25 遅延回路
27 コンパレータの端末
30 マザーボード
32 コントロールライン
301 ライン
304 制御論理
305、306、307 線形コントローラ
311 入力
312 ATX5VSB
317、318 ピン
319 EN5VDLイネーブルピン
321 DLA出力
331 外部NチャンネルパスMOSFET
332 外部NPNトランジスタ
333 PMOS(又はPNP)トランジスタ
334 NMOSトランジスタ
351 2.5/3.3VVEM出力
352 5Vデュアル出力[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power monitor circuit, and more particularly to a circuit for monitoring the power of a personal computer.
[0002]
[Prior art and problems to be solved by the invention]
Personal computers include circuitry that monitors and controls the power supplied to different parts of the computer. Some parts, such as memory, require a different voltage than other parts, such as a microprocessor. In order to conserve power and increase the life of the integrated circuit, it is economical to reduce the power available to the component when the computer is inactive. Most computers have a power saving feature that reduces power after a predetermined time. The operator can control the time. During the power down time, minimal power is supplied to the computer. In theory, all that is needed is to provide enough power to detect when the user wants to return to full power. Despite the speed of the integrated circuit, a finite amount of time remains for the power supply to reach an operational level. If the computer begins to operate before the power source reaches their operating level, the calculations and operations performed by the computer may be incorrect. Such premature operation can cause operational errors that can cause the computer to fail and shut off. At this time, the user will have to restart the computer or perhaps even repair it.
[0003]
The power management function contributes to overall efficiency, saves energy, and reduces the operating cost of the computer. As personal computers become more sophisticated, power-up and power-down monitoring circuits have become more sophisticated as well. Computers use so many voltages that they need more sophisticated circuits. The main voltages used in computers are 12 volts, 5 volts and 3.3 volts. These are supplied from the AC / DC converter to other devices and chips in the computer. The motherboard on the computer itself requires an additional voltage derived from the main voltage for operating the memory chip, graphic chip and clock chip. Nevertheless, all of these main voltage derived voltages are derived from the three
[0004]
It is important that the various devices be powered up and down in a manner defined by the computer manufacturer. Unless power-up and power-down operations are controlled and there is not enough power, valuable data may be lost or the system may conflict with itself and crash.
For proper operation, the three main voltages must be 90% or about 90% of their expected operating level. Microprocessor manufacturers such as Intel specify that the microprocessor and motherboard are fully operational after a predetermined time window. The time window is currently set at about 100 ms. In addition, to assist PC manufacturers, Intel states that 3.3 and 5.0 volt sources must reach 90% of their values in 40 ms. The problem faced by computer manufacturers is how to monitor and determine the main voltage when a voltage derived from the main voltage can be obtained.
[0005]
Some manufacturers have suggested using a total of three power monitor chips, one for each main voltage. This is an easy method, but increases the number of power supply monitors to match the three main voltages. Yet another proposal is to use a single chip to monitor the power supply and to include three main voltage monitoring circuits (one circuit for each of the three main voltages) on that single chip. It was done.
[0006]
[Means for Solving the Problems]
The present invention improves upon the known solution by providing a single power monitor integrated circuit with a single input main voltage pin. In accordance with the present invention, this desired result is obtained by using functions specific to the power supply. Ensure that the power supply meets strict specifications. According to these specifications, 5 volt and 3.3 volt supplies are connected to a 12 volt supply. This power supply causes the 3.3 volt source and the 5.0 volt source to reach 90% of their value within 40 ms after the 12 volt source reaches 90% of their value. A
[0007]
According to the present invention, input means for receiving a plurality of power outputs from a power source, means for controlling the input power output to generate a controlled voltage power output, means for comparing a signal representing the main power voltage with a reference signal, An integrated circuit for monitoring and controlling power from a power source that generates a plurality of different output voltages, each power output voltage being derived from a main power voltage, comprising:
Means for detecting when the main power output voltage reaches or exceeds a threshold reference level;
Means for delaying connection of the power output voltage to the computer by a selected delay time after the power supply reaches a reference threshold level;
There is provided an integrated circuit characterized by further comprising:
[0008]
The integrated circuit provided by the present invention monitors and controls power from a computer ATX power supply. A typical ATX power supply generates a plurality of different output voltages, each output voltage coming from a main power voltage, typically a 12 volt supply. The integrated circuit includes a number of input pins. These input pins serve as input means for receiving multiple power outputs from the ATX power supply. The integrated circuit also includes a conventional linear power controller circuit that controls each of the power outputs. The comparator circuit compares a signal indicating the main power voltage with a reference signal. The voltage divider supplies one input to the comparator and the other input is supplied by a threshold reference source. When the divided signal exceeds the threshold value, the comparator outputs a signal indicating the result. This signal means that the main power supply has reached at least 90% of the target value. The output of the comparator then triggers the timing circuit. The timing circuit delays the start of the computer by a set time corresponding to the timing specification of the ATX power supply. These specifications require that the voltage source and power source derived from the main source be at their respective voltage levels within a very carefully controlled time (typically 40 microseconds). The The timing circuit is set so that the delay time is equal to or exceeds the ATX specification. In a typical application, the delay is set to about 100 microseconds. When the delay time ends, the present invention generates a power-up signal.
[0009]
According to the present invention, there is also provided a computer system having monitored power, including a power source for generating a plurality of different DC voltages, a motherboard including a memory unit, and a central processing unit, A power monitoring integrated circuit that controls the supply of power from the power source to the motherboard is disposed between the power source and the motherboard, and the power monitoring circuit includes: Means for receiving a plurality of power outputs from the power source; means for controlling the input power output to generate a controlled voltage power output; and means for comparing a signal indicative of the main power output voltage with a reference signal A computer system comprising:
Means for detecting when the main power output voltage reaches or exceeds a threshold reference level;
Means for delaying connection of the power output voltage to the computer by a selected delay time after the power supply reaches a reference threshold level;
A computer system characterized by further comprising: is provided.
[0010]
Furthermore, according to the present invention, there is a method for monitoring and controlling power from a power source that generates a plurality of different output voltages, each power output voltage being derived from a main power voltage,
Receiving a plurality of power outputs from a power source;
Controlling the input power output to generate a controlled voltage power output;
Comparing a signal representing the main power voltage with a reference signal;
Detecting when the main power output voltage reaches or exceeds a threshold reference level;
Delaying the connection of the power output voltage to the computer after the power supply reaches a reference threshold level by a selected delay time;
Is provided.
[0011]
At that time, the computer can enter a desired operating state including its active state or its sleep state.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described with reference to the accompanying drawings.
[0013]
FIG. 1 is a schematic diagram of a high level circuit showing a portion of a personal computer. The ATX AC /
[0014]
The
[0015]
FIG. 3 shows the present invention in more detail. A 12 volt main power signal from
[0016]
The operating mode of the circuit 22 (active state output or sleep state output) can be selected via two
[0017]
The 5V5B power by the reset (POR) signal initiates the soft start sequence. An internal 10 μA current source charges the external capacitor to 5V. The error amplifier reference input is clamped to a level proportional to the soft start pin voltage. As the soft start pin voltage slews from approximately 1.25V to 2.5V, the input clamp allows a quick and controlled output voltage rise.
[0018]
FIG. 4 shows a typical application activation software activation sequence in the sleep state with all output voltages enabled. At time TO, 5VSB (bias) is applied to the circuit. At time T1, 5VSB exceeds the POR level and the internal fast charge circuit rapidly raises the SS capacitor voltage to about 1V. At this point, the 10 μA current source continues to charge the capacitor to T2, and once the voltage 1.25V (typically) is reached, the internal clamp limits further charging. Clamping of the soft start-up voltage (T2-T3 interval) should only be observed with capacitors smaller than 0.1 μF. A soft start capacitor of 0.1 μF or more provides a soft start lamp void for this plateau. At time T3 (3 ms (typically greater than 5VSBPOR (T1)), the 10 μA current source resumes charging the soft start capacitor. At this point, the reference input of the error amplifier begins their transition. The output voltage rises proportionally, the ramp continues until time T4 when all the voltages reach the set value, and the undervoltage monitoring circuit at time T5 when the soft start capacitor value reaches approximately 2.8V. Is activated and the soft start-up capacitor rapidly discharges and decreases to the value obtained at time T2 (about 1.25V).
[0019]
If both 317 and 318 are logic high when 5VSB is applied, then
[0020]
During transition from sleep state to active state from state where output is initially 0V (eg, S4 / S5 to S0 transition with EN3VDL = 1 and EN5VDL = 0, or simple power-up sequence directly to active state) ) The 3V dual and 5V dual outputs are quasi-soft activated by being pulled high through the body diode of an N-channel MOSFET connected between these outputs and the 3.3V and 5VATX outputs, respectively. FIG. 5 shows this activation process.
[0021]
When the main ATX output is turned on at time T0, 5VSB already exists. Similarly, the soft start capacitor is already charged to 1.25V, the clamp is active and is waiting for the 12VPOR timer to expire. As a result of the 3.3VIN and 5VIN rise, the 3.3V dual and 5V dual output capacitors C1, C3 charge up via the body diodes of Q3 and Q5, respectively (see FIG. 3). At time T1, the 12VATX output exceeds the 12V undervoltage threshold of
A request to enter the sleep state during the active state soft start up causes a new soft start sequence to the desired state after the chip is reset.
[0022]
With the power monitor circuit and method, the startup of the computer is delayed until the plurality of power lines reach a safe operating level. The integrated circuit monitors only the main power supply output voltage, and there is no need to provide a monitor circuit for each power supply. Ensure that the power supply meets strict specifications relating the 5 volt power supply and the 3.3 volt power supply to the main 12 volt power supply. The ATX power supply causes the 3.3 and 5.0 volt power supplies to reach 90% of their values within 40 ms after the 12 volt power supply reaches 90% of their values. The
[Brief description of the drawings]
FIG. 1 is a high level schematic diagram of a power distribution system in a computer.
FIG. 2 is a schematic diagram of a comparator circuit of the present invention.
FIG. 3 is a schematic diagram of an integrated circuit using the power management circuit of the present invention.
FIG. 4 is a graph showing a soft start interval in a sleep state in which all outputs are enabled.
FIG. 5 is a graph showing a soft start interval in an active state.
[Explanation of symbols]
10 AC /
317, 318
332
Claims (9)
前記第1の主パワー電圧及び前記第2の主パワー電圧を受け取り、被制御電圧パワー出力を発生する入力手段と、
前記第1の主パワー電圧を表す信号を基準信号と比較する手段と、
前記第1の主パワー電圧がしきい値基準電圧レベルに達するか、それを超えたときに検知する手段と、
前記第1の主パワー電圧が前記しきい値基準電圧レベルに達した後、前記第1の主パワー電圧及び前記第2の主パワー電圧の前記被制御電圧パワー出力への接続を、選択された遅延時間だけ遅延させる手段と、
前記選択された遅延時間が過ぎた後、ソフトの開始を起動する手段と
を備える集積回路。An integrated circuit for monitoring and controlling a plurality of power outputs from a power source that generates a first main power voltage and one or more second main power voltages comprising:
Input means for receiving the first main power voltage and the second main power voltage and generating a controlled voltage power output;
Means for comparing a signal representative of the first main power voltage with a reference signal;
Or the first main power over voltage reaches the threshold reference voltage level, means for sensing when exceeded it,
After the first main power voltage reaches the threshold reference voltage level, a connection of the first main power voltage and the second main power voltage to the controlled voltage power output is selected. Means for delaying by the delay time;
Means for initiating a soft start after the selected delay time has passed;
An integrated circuit comprising:
前記比較手段が、電圧ディバイダとコンパレータとを有し、前記コンパレータが、しきい値基準電圧に結合され、前記電圧ディバイダが前記第1の主パワー電圧と前記コンパレータとに結合され、さらにパワーモニタ回路のパワー出力電圧の各々の出力電圧を制御する線形コントローラを備える請求項1に記載の集積回路。Means for generating a power-up signal indicating that the first main power voltage and the second main power voltage of the power supply are usable and at or above an effective voltage level ;
Said comparing means, and a voltage divider and a comparator, said comparator being coupled to a threshold reference voltage, said voltage divider being coupled to said comparator and said first main power voltage, more powerful the integrated circuit of claim 1, comprising a linear controller for controlling each of the output voltage of the power output voltage of the monitor circuit.
前記第1の主パワー電圧がしきい値基準電圧レベルに達するか、それを超えたときに検知する手段と、
前記第1の主パワー電圧がしきい値基準電圧レベルに達した後、前記第1の主パワー電圧及び前記第2の主パワー電圧の前記被制御電圧パワー出力への接続を選択された遅延時間だけ遅延させる手段と、
をさらに含んでなることを特徴とするコンピュータシステム。A computer system having a monitored power, comprising a power source for generating a first main DC voltage and one or more second main DC voltages, a motherboard including a memory unit, and a central processing unit. Each unit requires an operating voltage different from other units, and a power monitoring integrated circuit for controlling power supply from the power source to the motherboard is disposed between the power source and the motherboard, comparing the power monitoring circuit receives the first main power voltage and second main power voltage, input means for generating a controlled voltage power output, the first reference signal a signal indicating the main power over voltage and And a computer system comprising:
Or the first main power over voltage reaches the threshold reference voltage level, means for sensing when exceeded it,
After the first main power voltage reaches a threshold reference voltage level, a selected connection to the controlled voltage power output of said first main power voltage and the second main power over voltage Means for delaying by the delay time;
A computer system further comprising:
前記比較手段が、電圧ディバイダとコンパレータとを有し、前記コンパレータが、しきい値基準電圧に結合され、前記電圧ディバイダが前記第1の主パワー電圧と前記コンパレータとに結合され、前記出力電圧を制御する手段が複数の線形コントローラを含んでなり、各線形コントローラが前記パワーモニタ回路の前記被制御パワー出力電圧の一つの前記出力電圧を制御することを特徴とする、請求項4に記載のコンピュータシステム。Means for generating a power-up signal indicating that the first main power voltage and the second main power voltage of the power source are usable and at an effective voltage level or exceeded ;
Said comparing means, and a voltage divider and a comparator, said comparator being coupled to a threshold reference voltage, said voltage divider being coupled to said comparator and said first main power voltage, the output The means for controlling a voltage comprises a plurality of linear controllers, each linear controller controlling one of the output voltages of the controlled power output voltage of the power monitor circuit. Computer system.
電源から前記第1の主パワー電圧、及び前記第2の主パワー電圧を受け取る工程と、
受け取ったパワー電圧を制御して被制御電圧パワー出力を発生する工程と、
前記第1の主パワー電圧を表す信号を基準信号と比較する工程と、
前記第1の主パワー電圧がしきい値基準電圧レベルに達するか、それを超えたときに検知する工程と、
前記第1の主パワー電圧がしきい値基準電圧レベルに達した後、前記被制御電圧パワー出力のコンピュータへの接続を選択された遅延時間だけ遅延させる工程と、を含んでなることを特徴とする方法。A method of monitoring and controlling power from a power source that generates a first main power voltage and one or more second main power voltages derived from the first main power voltage ,
Receiving the first main power voltage and the second main power voltage from a power source;
Controlling the received power voltage to generate a controlled voltage power output;
Comparing a signal representative of the first main power voltage with a reference signal;
Or the first main power over voltage reaches the threshold reference voltage level, the step of detecting when it exceeds it,
Delaying the connection of the controlled voltage power output to the computer after the first main power voltage has reached a threshold reference voltage level by a selected delay time. how to.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13082899P | 1999-04-23 | 1999-04-23 | |
US60/130828 | 1999-04-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000339068A JP2000339068A (en) | 2000-12-08 |
JP4472106B2 true JP4472106B2 (en) | 2010-06-02 |
Family
ID=22446553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000123203A Expired - Fee Related JP4472106B2 (en) | 1999-04-23 | 2000-04-24 | How to access main ATX output without monitoring all outputs |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4472106B2 (en) |
KR (1) | KR20000077068A (en) |
CN (1) | CN1226681C (en) |
TW (1) | TW484050B (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6768222B1 (en) * | 2000-07-11 | 2004-07-27 | Advanced Micro Devices, Inc. | System and method for delaying power supply power-up |
DE102005022610A1 (en) * | 2004-05-12 | 2005-12-08 | Samsung Electronics Co., Ltd. | Memory system loads boot code from flash memory into RAM, if predetermined code in flash memory and register is same |
TWI396069B (en) * | 2008-10-28 | 2013-05-11 | Zippy Tech Corp | Multi-voltage supply of power supply |
JP5240281B2 (en) * | 2010-11-29 | 2013-07-17 | オムロン株式会社 | air conditioner |
CN112416046A (en) * | 2019-08-23 | 2021-02-26 | 半导体元件工业有限责任公司 | Voltage clamping circuit |
-
2000
- 2000-04-21 CN CNB001069144A patent/CN1226681C/en not_active Expired - Lifetime
- 2000-04-22 KR KR1020000021509A patent/KR20000077068A/en not_active Application Discontinuation
- 2000-04-24 JP JP2000123203A patent/JP4472106B2/en not_active Expired - Fee Related
- 2000-05-11 TW TW089107585A patent/TW484050B/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000077068A (en) | 2000-12-26 |
TW484050B (en) | 2002-04-21 |
JP2000339068A (en) | 2000-12-08 |
CN1226681C (en) | 2005-11-09 |
CN1276550A (en) | 2000-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0861468B1 (en) | Automatic voltage detection in multiple voltage applications | |
US7170197B2 (en) | Switching power supply controller with built-in supply switching | |
US8779734B2 (en) | Integrated circuit device with two voltage regulators | |
US6882942B1 (en) | Accessing main ATX outputs without monitoring all outputs | |
US20150331469A1 (en) | Power supply management integrated circuit | |
JP2007306646A (en) | Starting circuit, method and low-voltage malfunction preventive circuit using the same, power supply circuit, and electronic equipment | |
KR101692538B1 (en) | An apparatus and method for interrupting power supply utilizing the GPIO port | |
US8638161B2 (en) | Power control device and method therefor | |
EP0676857B1 (en) | Accurate reference generation technique valid during system power-up transients | |
US5532576A (en) | Efficient, well regulated, DC-DC power supply up-converter for CMOS integrated circuits | |
EP2786474A2 (en) | Integrated circuit device with integrated voltage controller | |
EP0676855B1 (en) | Supply-discriminating supply-adaptive electronic system | |
KR101741225B1 (en) | A power saving apparatus and method of a computer system using SIO | |
JP4472106B2 (en) | How to access main ATX output without monitoring all outputs | |
TW200937179A (en) | Self-configurable multi-regulator ASIC core power delivery technical field | |
US5968178A (en) | Circuit and method for resetting a microcontroller | |
JP2960727B2 (en) | Method and apparatus for reducing bias current in a reference voltage circuit | |
US6633187B1 (en) | Method and apparatus for enabling a stand alone integrated circuit | |
US20100244911A1 (en) | Supply circuitry for sleep mode | |
JPH10145970A (en) | Image forming apparatus | |
JPH11220871A (en) | Power supply device | |
JP2003223229A (en) | Stabilized power supply and electronic device using the same | |
JPH04133630A (en) | Backup power circuit | |
CIRCUIT | Integrated Power Solution with Quad Buck Regulators, Supervisory, and I2C Interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091215 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100303 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |