JP4472074B2 - Dc/acインバータ - Google Patents

Dc/acインバータ Download PDF

Info

Publication number
JP4472074B2
JP4472074B2 JP33825599A JP33825599A JP4472074B2 JP 4472074 B2 JP4472074 B2 JP 4472074B2 JP 33825599 A JP33825599 A JP 33825599A JP 33825599 A JP33825599 A JP 33825599A JP 4472074 B2 JP4472074 B2 JP 4472074B2
Authority
JP
Japan
Prior art keywords
input
converter
switching
inverter
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33825599A
Other languages
English (en)
Other versions
JP2001161075A (ja
Inventor
邦彌 荒木
順 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NF Corp
Original Assignee
NF Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NF Corp filed Critical NF Corp
Priority to JP33825599A priority Critical patent/JP4472074B2/ja
Publication of JP2001161075A publication Critical patent/JP2001161075A/ja
Application granted granted Critical
Publication of JP4472074B2 publication Critical patent/JP4472074B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、DC/ACインバータに関し、特に動作安定及びノイズを減少する電流の時間的変化率(di/dt)を低減するインダクタによるスナバ回路を用いた電力回生を簡素な回路構成で行なうDC/ACインバータに関する。
【0002】
【従来の技術】
一般的なDC/ACインバータにおいては、内蔵されたスイッチング・トランジスタがターンオンした瞬間の急激なコレクタ間電流の上昇を防止すること、トランジスのエミッタ−コレクタ間電圧が安全動作領域に入るようにすること、更には外部に出る不要ノイズを減少させることを目的としてスナバ回路が付加されることが多い。
【0003】
一方、このスナバ回路は、スイッチング時の損失を減少させ、上述のような効果を得ることができるが、ターンオフ時にはスナバ回路に蓄積されたエネルギーが放出されるため電力損失が発生して効率が低下する。この効率低下を低減するためスナバ回路で吸収したエネルギーを入力電源側に回生する(戻す)構成が採用されている。
【0004】
図4には、従来のかかる回生構成を採用して効率の良いスナバ回路を有するDC/ACインバータの回路例が示されている。
【0005】
図4を参照すると、制御入力端子INから入力されたDC/ACインバータの制御入力を受けて、制御部1はDC/DCコンバータの動作を制御する。本DC/ACインバータには、制御部1や他の回路ブロック(周辺回路)に対して電力を供給する内部DC/DCコンバータ20が設けられている。また、本DC/ACインバータに電源を供給するための直列接続された2つの直流電源13と14が設けられている。
【0006】
スイッチング素子2及び3は、縦続接続され、制御部1からの制御信号を受けてDC/ACインバート機能動作の基本動作であるスイッチング動作を行なう。スイッチング素子2及び3の夫々にはクランプ用ダイオード4及び5が並列に接続され、スイッチング素子2のドレイン側はスナバインダクタ6が接続されて直流電源13のプラス電源に、また、スイッチング素子3のソース側は直流電源14のマイナス電源に接続されている。
【0007】
スナバインダクタ6とスイッチンング素子2との接続点と直流電源14のマイナス電源側との間にはスナバダイオード7とキャパシタ8とが挿入されている。ここで、スナバインダクタ6、スナバダイオード7及びキャパシタ8はスナバ回路動作に必要な構成部でスイッチング電流の急激な変化と過大な電圧の発生を抑制する。
【0008】
基本的に上記のように構成されたDC/DCコンバータの出力は、スイッチング素子2と3の接続点OUTから得られ、この出力は出力用インダクタ11を通して負荷12に供給される。
【0009】
また、本DC/ACインバータでは、前述電力を回生するために回生用DC/DCコンバータ21が設けられている。この回生用DC/DCコンバータ21の一入力及び一出力に直流電源13のプラス電源側に接続され、他入力はスナバダイオード7とキャパシタ8の接続点に接続され、対応する出力は直流電源14のマイナス電源側に接続され、スナバ回路で発生した電力をこの回生用DC/DCコンバータ21を介して電源ラインに回生している。
【0010】
【発明が解決しようとする課題】
以上述べたように、従来の回生機能付きDC/ACインバータは、電源供給用の内蔵DC/DCコンバータ20の他に、スナバ回路で発生した電力を電源側に回生するために新たにDC/DCコンバータ21を必要とする。したがって、回路構成の複雑化、規模、大きさの増加、コストアップ等の問題が生じていた。
【0011】
そこで、本発明の目的は、上述問題を解決し、1つのDC/DCコンバータだけでスナバ回路機能と電力回生機能を得るようにしたDC/ACインバータを提供することにある。
【0012】
【課題を解決するための手段】
前述の課題を解決するため、本発明によるDC/ACインバータは、次のような特徴的な構成を採用している。
【0013】
(1)主電源からの出力を所定の態様でスイッチングするスイッチング手段が、内蔵DC/DCコンバータから電源を供給され、前記スイッチング手段に付加されたスナバ回路で発生した電力を前記主電源に回生する機能を有するDC/ACインバータにおいて、一方の入力に前記主電源からの出力を受け、前記スイッチング手段に電源を供給するとともに、他方の入力に前記スナバ回路からの電力を受け、前記主電源側に回生する1つの2入力型DC/DCコンバータを備えて成るDC/ACインバータ。
【0014】
(2)前記2入力型DC/DCコンバータの前記一方の入力側には、前記スナバ回路からの電力以外に少なくとも1つの入力が供給されている上記(1)のDC/ACインバータ。
【0015】
(3)前記2入力型DC/DCコンバータは、2つのスイッチング回路を有し、前記2つのスイッチング回路を駆動する信号の位相は互いに逆とし、一方のスイッチング回路がオン動作しているとき他方のスイッチング回路がオフ動作するような信号構成である上記(1)のDC/ACインバータ。
【0016】
【発明の実施の形態】
以下、図面を参照しながら本発明によるDC/ACインバータの実施形態例を説明する。図1は本発明によるDC/ACインバータの一実施形態を示す回路図である。
【0017】
本実施形態は、基本的構成は図4に示す回路構成と同様であるが、
図4に示す従来のDC/ACインバータでは2つのDC/DCコンバータを必要としていたのに対して、本実施形態ではDC/DCコンバータを2入力タイプの構成とすることにより内蔵DC/DCコンバータを1つで済ませることができるようにしている。
【0018】
図1において、図4と同一符号を付与した構成素子は同様な機能を為す構成素子である。制御入力端子INから入力されたDC/ACインバータの制御入力を受けて、制御部1がDC/ACインバータの動作を制御する。また、直列接続された2つの直流電源13と14が、本DC/ACインバータに電源を供給するために設けられている。スイッチング素子2及び3は、同様に、縦続接続され、制御部1からの制御信号を受けてDC/ACインバート機能(スイッチング動作)を行なう。スイッチング素子2及び3の夫々にはクランプ用ダイオード4及び5が並列に接続されている。スイッチング素子2のドレイン側はスナバインダクタ6が接続されて直流電源13のプラス電源に、また、スイッチング素子3のソース側は直流電源14のマイナス電源に接続される。スイッチング素子のスイッチング電流の急激な変化を阻止するため、スナバダイオード7とキャパシタ8が、スナバインダクタ6とスイッチンング素子2との接続点と直流電源14のマイナス電源側との間に挿入されている。スイッチング素子2と3の接続点OUTからは、本DC/ACインバータの出力が得られ、インダクタ11を通して負荷12に供給される。
【0019】
本実施形態では、制御部1や他の回路ブロック(図示せず)に電力を供給する第1の機能と、電源ライン15と16を介して制御部1と他の回路ブロックに電力を供給する第2の機能とを有する2入力型の内部DC/DCコンバータ9が設けられている。
【0020】
スナバインダクタ6、スナバダイオード7、キャパシタ8を有するスナバ回路によりスイッチング電流の急激な変化と過電圧の発生を阻止し、このスナバ回路の出力(図では、スナバダイオード7とキャパシタ8の接続点)が2入力型DC/DCコンバータ9の一方の入力に接続される。その結果、このスナバ回路で発生した電力は2入力型DC/DCコンバータ9を介して電源ラインに回生される。また、2入力型DC/DCコンバータ9の他方の入力は本DC/ACインバータのプラス電源に接続されている。
【0021】
上記スナバ回路の出力(スナバダイオード7とキャパシタ8の接続点)には、また、例えば、他のハーフブリッジからの入力(多相入力)10(1)〜10(n)がダイオードD(1)〜D(n)を介して接続され、2入力型DC/DCコンバータ9の上記一方の入力に接続することもできる。
【0022】
図2には図1における2入力型DC/DCコンバータ9の詳細回路が示されている。回路構成的には、スナバ付DC/DCコンバータにおいて、自己のスナバキャパシタの接続個所に新たな入力を設けたものである。
【0023】
2入力型DC/DCコンバータ9の第1の入力(V1)には、ラインを整流した直流電源901が接続されている。この第1の入力V1にはトランス902の1次側巻線、スイッチング素子904、スイッチング素子904に並列接続されたダイオード908及びキャパシタ909が直列に接続され、回路的にはフライバックコンバータとして動作する。ここで、トランス902は、等価的には図示の如く表わすことができ、Lsはリーケージインダクタンス902a、Lpは励磁インピーダンス902b、Coは等価キャパシタンス902cを示す。
【0024】
スイッチング素子904は、縦続接続されているスイッチング素子903(ダイオード906及びキャパシタ907が並列接続されている)とともにPWM制御部905から出力されるパルス信号によって駆動される。
【0025】
また、2入力型DC/DCコンバータ9の第2の入力(I1)は、スナバ回路からの出力が接続され、スイッチング素子903(並列に接続されたダイオード906、キャパシタ907を含む)、トランス902の1次側巻線が直列に接続されている。この第2の入力(I1)以降の回路は、出力に対してフォワードコンバータに準じた動作を行う。通常のフォワードコンバータはトランス902の2次側にインダクタを挿入するが、そのインダクタをトランス902のリーケージインダクタンスLsで代替している。
【0026】
第2の入力(I1)入力からの電力が出力よりも大きくなった場合には、スイッチング素子903がオン時に励磁インピーダンスLpにエネルギーが蓄積され、スイッチング素子903がオフ時にダイオード908を通してV1側に回生される。
【0027】
前述のように、スイッチング素子903と904のそれぞれは、PWM制御部905からの信号(p1、p2)で駆動される。この2つの信号の位相は互いに逆となっており、一方のスイッチング素子がオンしているとき他方のスイッチング素子はオフするような信号構成となっている。
【0028】
尚、図2において、第2の入力側のスイッチング素子903とは並列にキャパシタ911と912が接続され、直列に電流制限器910が接続されている。
【0029】
図3には、これら2つの信号p1、p2のタイミング図が示されている。両信号間には、デッドタイムTdが設けられ、スイッチング素子のオン/オフ遷移に伴い発生するスイッチング損失を軽減している。スイッチング素子903と904のオン/オフのタイミングにこのようなデッドタイム期間を設けることにより、キャパシタ902c、907、909及びインダクタ902a、902bの効果に起因したゼロボルトスイッチング(ZVS)を行なうこともできる。
【0030】
トランス902の2次巻線側の出力は、ダイオード913、915、キャパシタ914、916により整流・平滑され直流に変換される。この直流出力の一方は帰還回路917を介してPWM制御器905に帰還されるので出力電圧が安定化されることになる。
【0031】
上述の実施形態において、スイッチング素子903とダイオード906やスイッチング素子904とダイオード908は、それぞれMOSFETに置き換えることができることは勿論である。
【0032】
なお、ダイオード906、908は、MOSFETの内部ダイオードで代替可能であり、同様にキャパシタ907、909はスイッチング素子903、904の電極容量で代替可能である。
【0033】
以上、本発明のDC/ACインバータの好適実施形態例を説明したが、これは単なる例示にすぎず、特定用途に応じて種々の変形変更が可能であることは勿論である。
【0034】
【発明の効果】
以上説明したように、本発明のDC/ACインバータによれば、従来、スナバ回路で発生した電力を電源に回生するために独立して必要であった回生用DC/DCコンバータが不要となり、1個の2入力のDC/DCコンバータを用いるだけで電源供給機能と、従来の回生用DC/DCコンバータの機能をも兼ねさせることができる。したがって、構成が簡素化され、コンパクトかつ経済的なDC/ACインバータを得ることができるようになる。
【図面の簡単な説明】
【図1】本発明によるDC/ACインバータの一実施形態を示す回路図である。
【図2】図1に示す実施形態における2入力型DC/DCコンバータ9の一例を示す回路図である。
【図3】図2におけるスイッチング素子903及び904の駆動信号p1とp2のタイミング波形図である。
【図4】従来のスナバ電力回生タイプのDC/ACインバータの回路図である。
【符号の説明】
1 制御部
2、3 スイッチング素子
4、5、D(1)〜D(n) ダイオード
6 スナバインダクタ
7 スナバダイオード
8 キャパシタ
9 2入力型DC/DCコンバータ
10(1)〜10(n) 入力端子
11 インダクタ
12 負荷
13、14 電源

Claims (3)

  1. 主電源からの出力を所定の態様でスイッチングするスイッチング手段が、内蔵DC/DCコンバータから電源を供給され、前記スイッチング手段に付加されたスナバ回路で発生した電力を前記主電源に回生する機能を有するDC/ACインバータにおいて、
    一方の入力に前記主電源からの出力を受け、前記スイッチング手段に電源を供給するとともに、他方の入力に前記スナバ回路からの電力を受け、前記主電源側に回生する1つの2入力型DC/DCコンバータを備えて成ることを特徴とするDC/ACインバータ。
  2. 前記2入力型DC/DCコンバータの前記一方の入力側には、前記スナバ回路からの電力以外に少なくとも1つの入力が供給されていることを特徴とする請求項1に記載のDC/ACインバータ。
  3. 前記2入力型DC/DCコンバータは、2つのスイッチング回路を有し、前記2つのスイッチング回路を駆動する信号の位相は互いに逆とし、一方のスイッチング回路がオン動作しているとき他方のスイッチング回路がオフ動作するような信号構成であることを特徴とする請求項1に記載のDC/ACインバータ。
JP33825599A 1999-11-29 1999-11-29 Dc/acインバータ Expired - Lifetime JP4472074B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33825599A JP4472074B2 (ja) 1999-11-29 1999-11-29 Dc/acインバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33825599A JP4472074B2 (ja) 1999-11-29 1999-11-29 Dc/acインバータ

Publications (2)

Publication Number Publication Date
JP2001161075A JP2001161075A (ja) 2001-06-12
JP4472074B2 true JP4472074B2 (ja) 2010-06-02

Family

ID=18316404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33825599A Expired - Lifetime JP4472074B2 (ja) 1999-11-29 1999-11-29 Dc/acインバータ

Country Status (1)

Country Link
JP (1) JP4472074B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5245725B2 (ja) * 2008-10-31 2013-07-24 パナソニック株式会社 誘導加熱装置
CN115441727A (zh) * 2022-09-20 2022-12-06 苏州悉智科技有限公司 变换器系统

Also Published As

Publication number Publication date
JP2001161075A (ja) 2001-06-12

Similar Documents

Publication Publication Date Title
Zhang et al. High-power density design of a soft-switching high-power bidirectional dc–dc converter
US4730242A (en) Static power conversion and apparatus having essentially zero switching losses
US9099935B2 (en) Single-phase active front end rectifier system for use with three-phase variable frequency drives
US20060092676A1 (en) Push-pull inverter with snubber energy recovery
US7663898B2 (en) Switching power supply with direct conversion off AC power source
JP2013176174A (ja) 双方向コンバータ
JP7527738B2 (ja) 双方向dc/dcコンバータ
JP2001224172A (ja) 電力変換装置
JP4472074B2 (ja) Dc/acインバータ
JP3864799B2 (ja) Pwmサイクロコンバータ
JP3748189B2 (ja) スナバ回路
JPH07123707A (ja) 部分共振型定周波pwm制御dc/dcコンバータ
JP3681960B2 (ja) スイッチング電源
JP2001309647A (ja) チョッパ回路
JP4754866B2 (ja) インバータ電源装置
JP3493273B2 (ja) 三相整流器の力率改善回路
JP3703026B2 (ja) 双方向dc−dcコンバータ用スナバ回路および双方向dc−dcコンバータ
JP3535041B2 (ja) Dc/dcコンバータ
JP2001224165A (ja) チョッパ装置
Morimoto et al. Advanced high frequency transformer linked soft switching PWM DC-DC power converter with utility AC dual voltage modes for low voltage and large current applications
JP2842137B2 (ja) ブリッジ型インバ−タ装置
KR0156799B1 (ko) 무정전 전원장치용 공진형 직류 링크 인버터 제어기
JPH0795762A (ja) スナバエネルギー回生方式
JPS6166573A (ja) 電力変換装置
JP2004147475A (ja) 整流装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061026

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20071115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090220

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4472074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term