JP4467612B2 - Multi-layer wiring board with built-in capacitor element - Google Patents
Multi-layer wiring board with built-in capacitor element Download PDFInfo
- Publication number
- JP4467612B2 JP4467612B2 JP2007263951A JP2007263951A JP4467612B2 JP 4467612 B2 JP4467612 B2 JP 4467612B2 JP 2007263951 A JP2007263951 A JP 2007263951A JP 2007263951 A JP2007263951 A JP 2007263951A JP 4467612 B2 JP4467612 B2 JP 4467612B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor element
- wiring board
- built
- multilayer wiring
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、各種AV機器や家電機器・通信機器・コンピュータやその周辺機器等の電子機器に使用されるコンデンサ素子内蔵多層配線基板に関する。 The present invention relates to a multilayer wiring board with a built-in capacitor element used in various AV equipment, home appliances, communication equipment, computers, and electronic equipment such as peripheral equipment.
従来、配線基板は、アルミナ等のセラミック材料から成る絶縁層あるいはガラスエポキシ樹脂等の有機樹脂材料から成る絶縁層の内部および表面に複数の配線導体を形成し、上下に位置する配線導体間を絶縁層に形成した貫通導体を介して電気的に接続して成り、この配線基板の表面に半導体素子やコンデンサ・抵抗素子等の電子素子を搭載取着するとともにこれらの電極を各配線導体に接続することによって電子機器に使用される電子装置が形成されている。 Conventionally, a wiring board has a plurality of wiring conductors formed inside and on the surface of an insulating layer made of a ceramic material such as alumina or an organic resin material such as glass epoxy resin, and the wiring conductors located above and below are insulated from each other. Electrical connections are made through through conductors formed in the layers, and electronic elements such as semiconductor elements, capacitors and resistance elements are mounted on the surface of the wiring board, and these electrodes are connected to the respective wiring conductors. Thus, an electronic device used for an electronic device is formed.
しかしながら、近年、電子機器は、移動体通信機器に代表されるように小型・薄型・軽量化が要求されてきており、このような電子機器に搭載される配線基板も小型・高密度化が要求されるようになってきている。 However, in recent years, electronic devices have been required to be small, thin, and lightweight as represented by mobile communication devices, and wiring boards mounted on such electronic devices are also required to be small and high in density. It has come to be.
このような要求に対応するために、特開平11-220262号公報には、配線基板の表面に搭載される電子素子の数を減らして配線基板を小型化する目的で、配線基板の内部にチップ状コンデンサ素子を実装することが提案されている。
近年、電子機器のさらなる小型化が要求される中で、配線基板の小型化とともに配線基板に内蔵されるコンデンサ素子もより小型化が要求されるようになってきている。 In recent years, a further miniaturization of electronic devices has been demanded, and along with the miniaturization of the wiring board, the capacitor element incorporated in the wiring board has also been demanded to be miniaturized.
しかしながら、特開平11-220262号公報に示されるようなチップ状コンデンサ素子を配線基板に内蔵して配線基板内部の配線導体あるいは貫通導体と電気的な接続を行うためには、コンデンサ素子の上面および/または下面に半田や導電性ペーストから成る表面電極をスクリーン印刷法等の方法によって形成する必要があるが、コンデンサ素子の小型化にともない微細な表面電極を形成することが困難と成り、配線基板内蔵用のコンデンサ素子の小型化が困難であるという問題点を有していた。 However, in order to incorporate a chip-like capacitor element as disclosed in JP-A-11-220262 in a wiring board and make an electrical connection with a wiring conductor or a through conductor inside the wiring board, It is necessary to form a surface electrode made of solder or conductive paste on the lower surface by a method such as a screen printing method. However, it is difficult to form a fine surface electrode as the capacitor element is downsized. There is a problem that it is difficult to reduce the size of the built-in capacitor element.
さらに、近年、通信速度の高速化に伴い通信機器等の電子機器類は周波数が数100MHz以上の高周波領域で使用されるようになってきており、このような高周波領域においてはコンデンサ素子の電極と半導体素子等の電子部品とをつなぐ配線導体の長さに起因するインダクタンス成分が無視できなくなってきている。このため、配線基板にチップ状コンデンサ素子を内蔵した場合、コンデンサ素子の各電極層からコンデンサ素子側面の端面電極への電極引き出し、さらにはコンデンサ素子の上面および/あるいは下面への電極引き出しといった電極の引き回しがあるため、引き回し電極の長さに起因するインダクタンス成分が大きなものとなり、△V=L・dI/dt(△Vは電源ノイズ、Lはインダクタンス、Iは電流値、tは時間)で定義されるインダクタンス成分により発生する電源ノイズ△Vが無視できないほど大きくなってしまい、通信機器等の電子機器類に誤動作を発生させてしまう等の問題点を有していた。 Furthermore, in recent years, with the increase in communication speed, electronic devices such as communication devices have come to be used in a high frequency region having a frequency of several hundred MHz or more. An inductance component resulting from the length of a wiring conductor connecting an electronic component such as a semiconductor element cannot be ignored. For this reason, when a chip-like capacitor element is built in the wiring board, electrode lead-out from each electrode layer of the capacitor element to the end face electrode on the side surface of the capacitor element, and electrode lead-out to the upper surface and / or the lower surface of the capacitor element is performed. Since there is routing, the inductance component due to the length of the routing electrode becomes large, and is defined by ΔV = L · dI / dt (ΔV is power supply noise, L is inductance, I is current value, and t is time) As a result, the power supply noise ΔV generated by the generated inductance component becomes so large that it cannot be ignored, causing malfunctions in electronic devices such as communication devices.
本発明は、かかる従来技術の問題点に鑑み案出されたものであり、その目的は、ノイズの発生が少なく、通信機器等の電子機器類に誤動作を発生させてしまうことのない小型のコンデンサ素子を提供することにある。 The present invention has been devised in view of the problems of the prior art, and its purpose is a small capacitor that generates less noise and does not cause malfunction in electronic devices such as communication devices. It is to provide an element.
本発明のコンデンサ素子内蔵多層配線基板は、樹脂から成る複数の絶縁層を積層して成る積層体と、前記絶縁層を貫通する複数の導体と、を有する多層配線基板と、多数の電極層およびセラミック誘電体層を交互に積層して成る積層体と、前記積層体を積層方向に貫通する複数の引き出し電極部と、を有するコンデンサ素子と、を備え、前記コンデンサ素子は、該コンデンサ素子の上下に前記絶縁層となる前駆体シートを重ねて前記前駆体シートを硬化させることによって前記絶縁層に対して固定され、且つ前記多層配線基板の上面及び下面より離間した状態で前記多層配線基板の内部に配置されており、前記複数の絶縁層は、前記コンデンサ素子と上下方向に対面する第1の主面と該第1の主面とは反対側に位置する第2の主面とを有した絶縁層を含んでおり、前記引き出し電極部は、先端部が前記第1の主面よりも前記第2の主面側へ突出しているとともに該突出部分で前記導体と接続されていることを特徴とする。
The multilayer wiring board with a built-in capacitor element according to the present invention includes a multilayer body formed by laminating a plurality of insulating layers made of a resin , a plurality of conductors penetrating the insulating layer, a plurality of electrode layers, A capacitor body having a laminate formed by alternately laminating ceramic dielectric layers, and a plurality of lead electrode portions penetrating the laminate in the stacking direction, wherein the capacitor element is located above and below the capacitor element. The precursor sheet to be the insulating layer is stacked on the substrate , and the precursor sheet is cured to be fixed to the insulating layer and to be separated from the upper surface and the lower surface of the multilayer wiring substrate. The plurality of insulating layers have a first main surface facing the capacitor element in a vertical direction and a second main surface located on the opposite side of the first main surface. Includes an edge layer, the lead-out electrode portion, characterized in that it is connected to the conductor in the protruding portion with projecting into the second main surface side of the tip portion first major surface And
また、本発明のコンデンサ素子内蔵多層配線基板は、前記引き出し電極部は、その一部が前記コンデンサ素子の前記積層体の主面よりも外側に突出し、前記導体と接続されていることを特徴とする。 The multilayer wiring board with a built-in capacitor element according to the present invention is characterized in that a part of the lead electrode portion protrudes outside the main surface of the multilayer body of the capacitor element and is connected to the conductor. To do.
また、本発明のコンデンサ素子内蔵多層配線基板は、前記コンデンサ素子の前記積層体の主面は、前記絶縁層に対して密着していることを特徴とする。 The multilayer wiring board with a built-in capacitor element according to the present invention is characterized in that the main surface of the multilayer body of the capacitor element is in close contact with the insulating layer.
また、本発明のコンデンサ素子内蔵多層配線基板は、前記コンデンサ素子の前記積層体の側面は、前記絶縁層に対して密着していることを特徴とする。 The multilayer wiring board with a built-in capacitor element according to the present invention is characterized in that a side surface of the multilayer body of the capacitor element is in close contact with the insulating layer.
また、本発明のコンデンサ素子内蔵多層配線基板は、前記引き出し電極部と、前記引き出し電極部の直上直下に配された前記絶縁層を貫通する前記導体とは、断面視して直線状に配置されていることを特徴とする。 In the multilayer wiring board with a built-in capacitor element according to the present invention, the lead electrode portion and the conductor penetrating the insulating layer disposed immediately below the lead electrode portion are arranged in a straight line in a cross-sectional view. It is characterized by.
また、本発明のコンデンサ素子内蔵多層配線基板は、前記引き出し電極部の突出部の表面は曲面状を成し、前記導体と接続されていることを特徴とする。 The multilayer wiring board with a built-in capacitor element according to the present invention is characterized in that the surface of the protruding portion of the lead electrode portion has a curved surface and is connected to the conductor.
また、本発明のコンデンサ素子内蔵多層配線基板は、前記突出部の高さをT、前記絶縁層の厚みをtとすると、0.1t≦T≦0.5tを満足することを特徴とする。 The multilayer wiring board with a built-in capacitor element according to the present invention is characterized in that 0.1 t ≦ T ≦ 0.5 t is satisfied, where T is the height of the protrusion and t is the thickness of the insulating layer.
また、本発明のコンデンサ素子内蔵多層配線基板は、前記多層配線基板は、上下の最外層に位置する前記導体の一部を、チップが実装される接続パッドとし、前記接続パッドと前記引き出し電極部とが前記導体を介して接続されていることを特徴とする。 In the multilayer wiring board with a built-in capacitor element according to the present invention, the multilayer wiring board has a part of the conductor located in the upper and lower outermost layers as a connection pad on which a chip is mounted, and the connection pad and the lead electrode portion Are connected via the conductor.
本発明のコンデンサ素子内蔵多層配線基板によれば、絶縁層の少なくとも一層に設けられた空洞部の内部に上記のコンデンサ素子を内蔵したことから、コンデンサ素子が従来のコンデンサ素子のように端面電極や表面電極を配設して電極を引き回しする必要がないので、従来のコンデンサ素子を内蔵した多層配線基板よりも低インダクタンス化を実現することが可能となり、ノイズの発生が少なく、通信機器等の電子機器類に誤動作を発生させてしまうことのないコンデンサ素子内蔵多層配線基板とすることができる。 According to the multilayer wiring board with a built-in capacitor element of the present invention, the capacitor element is built in the cavity provided in at least one layer of the insulating layer. Since there is no need to provide a surface electrode and route the electrode, it is possible to achieve a lower inductance than conventional multilayer wiring boards with a built-in capacitor element. It is possible to provide a multilayer wiring board with a built-in capacitor element that does not cause malfunctions in devices.
さらに、本発明のコンデンサ素子内蔵多層配線基板によれば、上下の最外層に位置する配線導体の一部を外部電気回路と接続される接続パッドとし、コンデンサ素子の上下両主面において引き出し電極部を貫通導体を介して接続パッドに電気的に接続させたことから、最短距離でコンデンサ素子と外部電気回路を電気的に接続することが可能となるため、配線の長さに起因するインダクタンスを低減でき、ノイズ低減の効果が大きいコンデンサ素子内蔵多層配線基板とすることができる。 Furthermore, according to the multilayer wiring board with a built-in capacitor element of the present invention, a part of the wiring conductor located on the upper and lower outermost layers is used as a connection pad connected to an external electric circuit, and the lead electrode portions on both upper and lower main surfaces of the capacitor element Since the capacitor element and the external electric circuit can be electrically connected at the shortest distance, the inductance due to the wiring length is reduced In addition, a multilayer wiring board with a built-in capacitor element that has a large noise reduction effect can be obtained.
次に本発明のコンデンサ素子およびコンデンサ素子内蔵多層配線基板を添付の図面に基づいて詳細に説明する。 Next, a capacitor element and a multilayer wiring board with a built-in capacitor element according to the present invention will be described in detail with reference to the accompanying drawings.
図1は、本発明のコンデンサ素子の実施の形態の一例を示す断面図である。また、図2は、図1のコンデンサ素子を内蔵した本発明のコンデンサ素子内蔵多層配線基板の断面図であり、本例では、コンデンサ素子を1個内蔵した場合を示している。これらの図において、1は電極層、2はセラミック誘電体層、3は貫通孔、4は引き出し電極部で、主にこれらで本発明のコンデンサ素子5が構成されている。また、6は絶縁層、7は配線導体、8は貫通導体、9は接続パッドで、主にこれらとコンデンサ素子5とで本発明のコンデンサ素子内蔵多層配線基板11が構成されている。なお、図2には、絶縁層6を3層積層して成るコンデンサ素子内蔵多層配線基板11を示している。また、コンデンサ素子内蔵多層配線基板11は内部に位置する絶縁層6の少なくとも1層には空洞部10が形成されており、その空洞部10にはコンデンサ素子5が埋設されている。
FIG. 1 is a sectional view showing an example of an embodiment of a capacitor element of the present invention. 2 is a cross-sectional view of the multilayer wiring board with a built-in capacitor element of the present invention incorporating the capacitor element of FIG. 1. In this example, a case where one capacitor element is built is shown. In these drawings, 1 is an electrode layer, 2 is a ceramic dielectric layer, 3 is a through hole, 4 is a lead electrode portion, and these mainly constitute the
コンデンサ素子5は、縦・横・高さがそれぞれ0.3〜5mmの直方体であり、図1に断面図で示すように、セラミック誘電体層2と電極層1とを交互に積層することにより形成されている。
The
このようなセラミック誘電体層2の材料としては、種々の誘電体セラミック材料を用いることができ、例えば、BaTiO3やLaTiO3・CaTiO3・SrTiO3等のセラミック組成物、あるいは、BaTiO3の構成元素であるBaをCaで、TiをZrやSnで部分的に置換した固溶体等のチタン酸バリウム系材料や、鉛系ペロブスカイト型構造化合物等が挙げられる。 As the material of the ceramic dielectric layer 2, various dielectric ceramic materials can be used. For example, a ceramic composition such as BaTiO 3 , LaTiO 3 · CaTiO 3 · SrTiO 3 , or a composition of BaTiO 3 . Examples thereof include barium titanate-based materials such as solid solutions in which Ba, which is an element, is partially substituted with Ca and Ti is partially substituted with Zr or Sn, and lead-based perovskite-type structural compounds.
また、電極層1を形成する材料としては、例えばPdやAg・Pt・Ni・Cu・Pb等の金属やそれらの合金が用いられる。 Moreover, as a material which forms the electrode layer 1, metals, such as Pd, Ag * Pt * Ni * Cu * Pb, and those alloys are used, for example.
さらに、コンデンサ素子5は、多数の電極層1に対して垂直方向に貫通する貫通孔3に導体が充填されて成る引き出し電極部4を有している。
Further, the
本発明のコンデンサ素子5によれば、コンデンサ素子5を、多数の電極層1に対して垂直方向に貫通する貫通孔3に導体が充填されて成る引き出し電極部4を有するものとしたことから、コンデンサ素子5に端面電極や表面電極を印刷することなく直径が数10μmという微細な引き出し電極部4を容易に形成することができるためコンデンサ素子5を小型化することができるとともに、コンデンサ素子5に端面電極や表面電極を配設して電極を引き回しする必要もなく、電極層1の直上に最短距離で引き出し電極部4を形成することができるので、引き回し電極の長さに起因するインダクタンス成分を小さくすることが可能で、高周波領域においても電源ノイズの小さい電気特性に優れたものとすることができる。
According to the
なお、引き出し電極部4の数は4〜50個であり、これらは第1引き出し電極部と第2引き出し部とに分類される。そして、コンデンサ素子5を構成する電極層1も、第1電極層と第2電極層とに分類され、第1電極層は第1引き出し電極によって電気的に接続されている。また、第2電極層は第2引き出し電極によって電気的に接続されており、セラミック誘電体層2を介して第1電極層と対向するように配置される。
The number of
このような、引き出し電極部4は、その個数が4個未満であるとインダクタンスを低減する効果が小さくなる傾向があり、50個を超えると電極層1の面積が小さくなってコンデンサ素子5の容量が小さくなってしまう傾向がある。
When the number of the
また、引き出し電極部4の配置は、第1引き出し電極部と第2引き出し電極部が隣り合うようにすることがインダクタンスを低減するために重要であり、第1引き出し電極部と第2引き出し電極部が、格子状の配列の隣接する格子点にそれぞれ位置するように配置すると、よりインダクタンスを低減することができ好ましい。
In addition, it is important for the arrangement of the
さらに、隣接する引き出し電極部4同士の間隔は50〜400μmである。50μmよりも小さいと導電ペーストを充填する際にショートする危険性があり、400μmよりも大きいとインダクタンス低減の効果が小さくなる傾向がある。
Furthermore, the interval between adjacent
このようなコンデンサ素子5に形成される貫通孔3は、電極層1とセラミック誘電体層2とから成る積層体に、パンチングによる打ち抜き加工やUV−YAGレーザやエキシマレーザ・炭酸ガスレーザ等によるレーザ穿設加工等の方法により形成され、特に微細な貫通孔3とするためには、レーザによる穿設加工により形成されることが好ましい。また、貫通孔3の径は数10μm〜数mmであり、コンデンサ素子5の大きさにあわせて適宜決めればよい。
The through-hole 3 formed in such a
なお、貫通孔3は、内部に充填される導体と電極層1との電気的接続を良好にするために、打ち抜き加工やレーザ穿設加工後に超音波洗浄処理やデスミア処理等を施しても良い。 The through hole 3 may be subjected to an ultrasonic cleaning process, a desmear process, or the like after the punching process or the laser drilling process in order to improve the electrical connection between the conductor filled inside and the electrode layer 1. .
また、貫通孔3に充填される導体としては、PdやAg・Pt・Ni・Cu・Pb等の金属やそれらの合金が用いられ、特に電極層1との電気的接続を良好にするという観点からは、電極層1と同じ材質のものを含有することが好ましい。 The conductor filled in the through hole 3 is made of a metal such as Pd, Ag, Pt, Ni, Cu, or Pb, or an alloy thereof. In particular, the electrical connection with the electrode layer 1 is improved. From the above, it is preferable to contain the same material as the electrode layer 1.
このような貫通孔3に充填される導体は、有機溶剤に有機バインダ樹脂を溶解させた有機ビヒクル中に金属粉末を分散させて成る導電ペーストを貫通孔3にスクリーン印刷法等の方法で充填することにより形成される。なお、ビヒクル中には、これらの他、各種分散剤・活性剤・可塑剤などが必要に応じて添加されても良い。 The conductor filled in the through hole 3 is filled with a conductive paste in which metal powder is dispersed in an organic vehicle in which an organic binder resin is dissolved in an organic solvent by a method such as screen printing. Is formed. In addition to these, various dispersants, activators, plasticizers and the like may be added to the vehicle as necessary.
また、導電ペーストに用いられる有機バインダ樹脂は、金属粉末を均質に分散させるとともに貫通孔3への埋め込みに適正な粘度とレオロジーを与える役割をもっており、例えば、アクリル樹脂やフェノール樹脂・アルキッド樹脂・ロジンエステル・エチルセルロース・メチルセルロース・PVA(ポリビニルアルコール)・ポリビニルブチラート等が挙げられる。特に、金属粉末の分散性を良くするという観点からは、アクリル樹脂を用いることが好ましい。 Further, the organic binder resin used for the conductive paste has a role of uniformly dispersing the metal powder and imparting an appropriate viscosity and rheology for embedding in the through hole 3. For example, acrylic resin, phenol resin, alkyd resin, rosin Examples include ester, ethyl cellulose, methyl cellulose, PVA (polyvinyl alcohol), and polyvinyl butyrate. In particular, it is preferable to use an acrylic resin from the viewpoint of improving the dispersibility of the metal powder.
さらに、導電ペーストに用いられる有機溶剤は、有機バインダ樹脂を溶解して金属粉末粒子を分散させ、このような混合系全体をペースト状にする役割をなし、例えば、α-テルピネオールやベンジルアルコール等のアルコール系や炭化水素系・エーテル系・BCA(ブチルカルビトールアセテート)等のエステル系・ナフサ等が用いられ、特に、金属粉末の分散性を良くするという観点からは、α-テルピネオール等のアルコール系溶剤を用いることが好ましい。 Further, the organic solvent used in the conductive paste has a role of dissolving the organic binder resin to disperse the metal powder particles and making the entire mixed system into a paste, such as α-terpineol or benzyl alcohol. Alcohol-based, hydrocarbon-based, ether-based, ester-based such as BCA (butyl carbitol acetate), naphtha, etc. are used. Especially from the viewpoint of improving the dispersibility of metal powder, alcohol-based such as α-terpineol It is preferable to use a solvent.
さらにまた、導電ペーストは、埋め込み・焼成後のコンデンサ磁器への接着強度を上げるために、ガラスフリットやセラミックフリットを加えたペーストとすることができる。この場合のガラスフリットやセラミックフリットとしては特に限定されるものではなく、例えば、ホウ珪酸塩系やホウ珪酸亜鉛系のガラス、あるいは、チタニア・チタン酸バリウムなどのチタン系酸化物などを適宜用いることができる。 Furthermore, the conductive paste can be a paste to which glass frit or ceramic frit is added in order to increase the adhesive strength to the capacitor ceramic after embedding and firing. The glass frit or ceramic frit in this case is not particularly limited. For example, a borosilicate or zinc borosilicate glass or a titanium oxide such as titania / barium titanate is appropriately used. Can do.
このようなコンデンサ素子5は、次の方法により製作される。
Such a
まず、周知のシート成形法により作成されたセラミック誘電体層2と成る、例えばBaTiO3誘電体セラミックグリーンシート表面に、周知のペースト作成法により作成したNi金属ペーストをスクリーン印刷法により所定形状と成るように印刷して未焼成電極層を形成し、続いてこれらを所定順序に積層し、圧着して積層体を得る。そして、この積層体にレーザにより所定の位置に複数の貫通孔3を形成後、超音波洗浄により貫通孔3を水洗し、この貫通孔3に例えばNi金属粉末とアクリル樹脂とα-テルピネオールとから成る導電ペーストをスクリーン印刷法により充填する。しかる後、これらを800〜1600℃の温度で焼成することにより製作される。 First, a Ni metal paste prepared by a known paste forming method is formed into a predetermined shape by a screen printing method on the surface of, for example, a BaTiO 3 dielectric ceramic green sheet to be a ceramic dielectric layer 2 prepared by a known sheet forming method. To form an unsintered electrode layer, which are subsequently laminated in a predetermined order, and are pressed to obtain a laminate. Then, after forming a plurality of through holes 3 at predetermined positions by laser in this laminated body, the through holes 3 are washed with water by ultrasonic cleaning. The through holes 3 are made of, for example, Ni metal powder, acrylic resin, and α-terpineol. The conductive paste is filled by screen printing. Thereafter, these are manufactured by firing at a temperature of 800 to 1600 ° C.
なお、貫通孔3に充填された導体は、焼成後有機バインダ樹脂や溶剤が除去され、引き出し電極部4と成る。
The conductor filled in the through hole 3 is removed from the organic binder resin and the solvent after firing to form the
また、本発明では、この引き出し電極部4はコンデンサ素子5の主面の外側に突出していることを特徴とするものであり、本発明においてはこのことが重要である。
In the present invention, the
本発明のコンデンサ素子5によれば、コンデンサ素子5主面に引き出し電極部4を突出させたことから、コンデンサ素子5を多層配線基板に内蔵してコンデンサ素子内蔵多層配線基板11を製作した場合、コンデンサ素子内蔵多層配線基板11作製時の加圧工程において絶縁層6に形成された貫通導体8に均一に圧力がかることにより、貫通導体8の導体充填密度を上げることが可能となり、電気抵抗を減少させることができ、その結果、貫通導体8のインダクタンス成分を小さくすることができ、ノイズの発生が少なく、通信機器等の電子機器類に誤動作を発生させてしまうことがない。
According to the
このような引き出し電極部4は、コンデンサ素子5の主面の外側に突出した部分の高さTが、絶縁層6の厚さをtとした時に0.1t〜0.5tの範囲とすることが好ましい。突出した引き出し電極部4の高さTが0.1t未満であると、貫通導体8に十分な圧力がかからないため導体充填密度を上げる効果が小さくなり、貫通導体8のインダクタンスが大きくなる傾向にある。また、0.5tを超えると、絶縁層6を積層して加圧する際に、貫通導体8に圧力がかかりすぎて、コンデンサ内蔵多層基板11に反りが発生する傾向がある。従って、コンデンサ素子5の主面の外側に突出させた引き出し電極部4の突出部の高さTは、絶縁層6の厚さをtとした時に0.1t〜0.5tの範囲が好ましい。
In such an
また、コンデンサ素子5主面の外側に突出した引き出し電極部4の絶縁層6に平行な方向の断面の直径は、絶縁層6に形成した貫通導体8の直径よりも大きいことが好ましい。貫通導体8の直径よりも大きくすることにより、絶縁層6を積層して加圧した際に貫通導体8に均一に圧力がかかるため、貫通導体8の密度が上がり電気抵抗を減少させることができる。
Further, the diameter of the cross section in the direction parallel to the insulating
このようなコンデンサ素子5の主面の外側に引き出し電極部4を突出させる方法として、セラミック誘電体層2と成る焼成前のセラミックグリーンシート積層体に貫通孔3を形成し、この貫通孔3内に金属導体を充填して引き出し電極部4を形成した後、これらを焼成する前に、引き出し電極部4以外のセラミックグリーンシート積層体の表面部分をブラシ研磨による粗化処理を施すことにより、あるいは、セラミックグリーンシート積層体表面にレーザを照射してセラミックグリーンシート表面の一部を除去することにより引き出し電極部4を突出させることができる。あるいは、セラミックグリーンシート積層体に貫通孔3を形成した後、セラミックグリーンシート表面に貫通孔3の部分が開口された所望の厚みを有するマスクを置いてその上からスキージ等を用いて貫通孔3に金属導体を充填することにより、マスクの厚みに相当する引き出し電極部4を突出させ、これらを最終的に焼成することにより形成してもよい。さらに、セラミックグリーンシート積層体表面に樹脂フィルム等の保護膜を貼り付けた後、貫通孔3を形成し、この貫通孔3に保護膜上から金属導体を充填し、しかる後、保護膜を剥ぎ取り、あるいは、保護膜を付けたまま焼成することにより形成することもできる。さらにまた、焼成後のコンデンサ素子5の表面のセラミック誘電体層2部分をエッチングなどの化学的手法により取り除き、引き出し電気極部4を突出させてもよい。
As a method for projecting the
なお、引き出し電極部4の突出部の形状は、絶縁層6に垂直な方向の断面が半円形や多角形、または先端部が尖った三角形でも良いが、引き出し電極部4の先端部と貫通導体8の接触面積を増加させて、絶縁層6とコンデンサ素子5との密着を強固なものとするという観点からは、引き出し電極部4の断面形状は半円形であることが望ましい。このような半円形とすることにより、突出した引き出し電極部4と貫通導体8との接触面積が増加し、その結果、コンデンサ素子5が貫通導体8に拘束されることにより、引き出し電極部4と貫通導体8との間で剥離して断線してしまうこともない。
The shape of the protruding portion of the
このような引き出し電極部4の突出部の形をコントロールする方法としては、セラミックグリーンシート積層体に貫通孔3を形成し、貫通孔3に金属導体を充填する際のマスクの形状を調整したり、あるいは、焼成後の引き出し電極部4の突出部表面を研磨することで調整することができる。
As a method for controlling the shape of the protruding portion of the
次に、本発明のコンデンサ素子内蔵多層配線基板11を、図2および図3に基づいて詳細に説明する。なお、図3(a)〜(g)は、図2のコンデンサ素子内蔵多層配線基板11を製作するための工程毎の断面図である。
Next, the
まず、図3(a)に断面図で示すように、絶縁層6と成る未硬化の前駆体シート6aを準備し、この前駆体シート6aにレーザ加工により所望の個所に直径が17〜150μm程度の貫通孔12を穿設する。
First, as shown in a cross-sectional view in FIG. 3A, an
未硬化の前駆体シート6aは、エポキシ樹脂やビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂・液晶ポリマー樹脂等の有機樹脂材料から成り、機械的強度を向上させるためのシラン系やチタネート系等のカップリング剤、熱安定性を改善するための酸化防止剤や耐光性を改善するための紫外線吸収剤等の光安定剤、難燃性を改善するためのハロゲン系もしくはリン酸系の難燃性剤、アンチモン系化合物やホウ酸亜鉛・メタホウ酸バリウム・酸化ジルコニウム等の難燃助剤、潤滑性を改善するための高級脂肪酸や高級脂肪酸エステル・高級脂肪酸金属塩・フルオロカーボン系界面活性剤等の滑剤、熱膨張係数を調整するためおよび/または機械的強度を向上させるための酸化アルミニウム・酸化珪素・酸化チタン・酸化バリウム・酸化ストロンチウム・酸化ジルコニウム・酸化カルシウム・ゼオライト・窒化珪素・窒化アルミニウム・炭化珪素・ホウ酸アルミニウム・スズ酸バリウム・ジルコン酸バリウム・ジルコン酸ストロンチウム等の充填材、あるいは、繊維状ガラスを布状に織り込んだガラスクロス等や耐熱性有機樹脂繊維から成る不織布等の基材を含有させてもよい。
The
このような前駆体シート6aは、例えば、絶縁材料として熱硬化性樹脂と無機絶縁粉末との複合材料を用いる場合、以下の方法によって製作される。まず、前述した無機絶縁粉末に熱硬化性樹脂を無機絶縁粉末量が17〜80体積%となるように溶媒とともに加えた混合物を得、この混合物を混練機(ニーダ)や3本ロール等の手段によって混合してペーストを製作する。そして、このペーストを圧延法や押し出し法・射出法・ドクターブレード法などのシート成形法を採用してシート状に成形した後、熱硬化性樹脂が完全硬化しない温度に加熱して乾燥することにより絶縁層6となる前駆体シート6aが製作される。なお、ペーストは、好適には、熱硬化性樹脂と無機絶縁粉末との複合材料に、トルエン・酢酸ブチル・メチルエチルケトン・メタノール・メチルセロソルブアセテート・イソプロピルアルコール・メチルイソブチルケトン・ジメチルホルムアミド等の溶媒を添加してなる所定の粘度を有する流動体であり、その粘度は、シート成形法にもよるが100〜3000ポイズが好ましい。
Such a
次に、図3(b)に断面図で示すように、貫通孔12内に銅・銀・金・半田等から成る導電性ペーストを従来周知のスクリーン印刷法等を採用して充填し、貫通導体8を形成する。
Next, as shown in a cross-sectional view in FIG. 3B, the through-
次に、図3(c)に断面図で示すように、前駆体シートの表面と裏面とに被着する配線導体7を準備する。そして、図3(d)に断面図で示すように、配線導体7を前駆体シートの表面および裏面に、必要な配線導体7と貫通導体8とが電気的に接続するように重ね合わせて転写する。
Next, as shown in a cross-sectional view in FIG. 3C, a wiring conductor 7 to be attached to the front and back surfaces of the precursor sheet is prepared. Then, as shown in a sectional view in FIG. 3D, the wiring conductor 7 is superimposed and transferred onto the front and back surfaces of the precursor sheet so that the necessary wiring conductor 7 and the through
なお、本実施例では、配線導体7の形成を転写法によって行っており、このような配線導体7は、次に述べる方法により形成される。まず、離型シート等の支持体13の表面に銅・金・銀・アルミニウム等から選ばれる1種または2種以上の合金からなる厚さ1〜35μmの金属箔を接着し、その表面に所望の配線パターンの鏡像パターンとなるようにレジスト層を形成した後、エッチング・レジスト除去によって所定の配線パターンの鏡像の配線導体7を形成する。次に、配線導体7の前駆体シート6aの表面および裏面への被着は、配線導体7が形成された支持体13を前駆体シート6aの表面および裏面へ重ね合わせ、しかる後、圧力が0.5〜10MPa、温度が60〜150℃の条件で加圧加熱した後、支持体13を剥がすことにより、図3(e)に断面図に示すように配線導体7が前駆体シートに被着される。なお、この時、貫通導体8は、完全に硬化していない未硬化状態としておくことが重要である。
In this embodiment, the wiring conductor 7 is formed by a transfer method. Such a wiring conductor 7 is formed by the method described below. First, a metal foil having a thickness of 1 to 35 μm made of one or two or more alloys selected from copper, gold, silver, aluminum and the like is bonded to the surface of the
また、支持体13としては、ポリエチレンテレフタレートやポリエチレンナフタレート・ポリイミド・ポリフェニレンサルファイド・塩化ビニル・ポリプロピレン等公知のものが使用できる。支持体13の厚みは10〜100μmが適当であり、望ましくは25〜50μmが良い。支持体13の厚みが10μm未満であると支持体13の変形や折れ曲がりにより形成した配線導体7が断線し易くなり、厚みが100μmを超えると支持体13の柔軟性がなくなって、前駆体シートからの支持体13の剥離が困難となる傾向がある。また、支持体13表面に電解金属箔を形成するために、アクリル系やゴム系・シリコン系・エポキシ系等公知の接着剤を使用してもよい。
As the
そして、図3(f)に断面図で示すように、上記(a)〜(f)の工程を経て製作した複数の前駆体シート6aと、コンデンサ素子5とを準備し、次に、引き出し電極部4の先端部と貫通導体8との位置合わせを行い載置するとともに前駆体シートを積層し、温度が150〜300℃、圧力が0.5〜10MPaの条件で30分〜24時間ホットプレスして前駆体シートおよび導電性ペーストを完全硬化させることによって、図3(g)に断面図で示す本発明のコンデンサ素子内蔵多層配線基板11が完成する。
3 (f), a plurality of
なお、コンデンサ素子5を収容する空洞部10は、前駆体シート6aを積層する前に、前駆体シート6aのコンデンサ素子5が収容される個所にレーザ法やパンチング法により穿設しておけばよい。
Note that the
かくして本発明のコンデンサ素子内蔵多層配線基板11によれば、絶縁層6の少なくとも一層に設けられた空洞部10の内部に上記のコンデンサ素子5を内蔵したことから、従来の端面に電極が印刷されたコンデンサ素子を内蔵した多層配線基板よりも低インダクタンス化を実現することが可能となり、ノイズの発生が少なく、通信機器等の電子機器類に誤動作を発生させてしまうことのないコンデンサ素子内蔵多層配線基板11とすることができる。
Thus, according to the
また、本発明のコンデンサ素子内蔵多層配線基板11によれば、上下の最外層に位置する配線導体7の一部を外部電気回路と接続される接続パッド9とし、コンデンサ素子5の上下両主面において引き出し電極部4を貫通導体8を介して接続パッド9に電気的に接続させたことから、最短距離でコンデンサ素子5と外部電気回路を電気的に接続することが可能となるため、配線の長さに起因するインダクタンスを低減でき、ノイズ低減の効果が大きいコンデンサ素子内蔵多層配線基板11とすることができる。
Further, according to the
なお、本発明のコンデンサ素子内蔵多層配線基板11は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の実施例では4層の絶縁層6を積層することによってコンデンサ素子内蔵多層配線基板11を製作したが、2層や3層あるいは5層以上の絶縁層6を積層してコンデンサ内蔵多層配線基板11を製作してもよい。また、上述の実施例ではコンデンサ素子5を含む絶縁層6を1層としたが、2層(連続層を含む)以上としてもよい。さらに、コンデンサ素子5に形成した引き出し電極部4の数は一つの電極につき2個以上形成してもよい。
The
1・・・・・・・・・電極層
2・・・・・・・・・セラミック誘電体層
3・・・・・・・・・貫通孔
4・・・・・・・・・引き出し電極部
5・・・・・・・・・コンデンサ素子
6・・・・・・・・・絶縁層
7・・・・・・・・・配線導体
8・・・・・・・・・貫通導体
9・・・・・・・・・接続パッド
10・・・・・・・・空洞部
11・・・・・・・・コンデンサ素子内蔵多層配線基板
DESCRIPTION OF SYMBOLS 1 ...... Electrode layer 2 ... Ceramic dielectric layer 3 ... Through-
Claims (8)
多数の電極層およびセラミック誘電体層を交互に積層して成る積層体と、前記積層体を積層方向に貫通する複数の引き出し電極部と、を有するコンデンサ素子と、を備え、
前記コンデンサ素子は、該コンデンサ素子の上下に前記絶縁層となる前駆体シートを重ねて前記前駆体シートを硬化させることによって前記絶縁層に対して固定され、且つ前記多層配線基板の上面及び下面より離間した状態で前記多層配線基板の内部に配置されており、
前記複数の絶縁層は、前記コンデンサ素子と上下方向に対面する第1の主面と該第1の主面とは反対側に位置する第2の主面とを有した絶縁層を含んでおり、
前記引き出し電極部は、先端部が前記第1の主面よりも前記第2の主面側へ突出しているとともに該突出部分で前記導体と接続されていることを特徴とするコンデンサ素子内蔵多層配線基板。 A multilayer wiring board having a laminate formed by laminating a plurality of insulating layers made of a resin, and a plurality of conductors penetrating the insulating layers;
A capacitor element comprising: a laminate formed by alternately laminating a large number of electrode layers and ceramic dielectric layers; and a plurality of lead electrode portions penetrating the laminate in the lamination direction;
The capacitor element is fixed to the insulating layer by stacking a precursor sheet serving as the insulating layer on top and bottom of the capacitor element and curing the precursor sheet, and from the upper and lower surfaces of the multilayer wiring board It is arranged inside the multilayer wiring board in a separated state ,
The plurality of insulating layers include an insulating layer having a first main surface facing the capacitor element in a vertical direction and a second main surface located on the opposite side of the first main surface. ,
Capacitor element built-in multilayer wiring , wherein the lead electrode portion has a tip portion protruding from the first main surface to the second main surface side and connected to the conductor at the protruding portion substrate.
前記引き出し電極部は、その一部が前記コンデンサ素子の前記積層体の主面よりも外側に突出し、前記導体と接続されていることを特徴とするコンデンサ素子内蔵多層配線基板。 In the multilayer wiring board with a built-in capacitor element according to claim 1,
A part of the lead electrode portion protrudes outside the main surface of the multilayer body of the capacitor element, and is connected to the conductor.
前記コンデンサ素子の前記積層体の主面は、前記絶縁層に対して密着していることを特徴とするコンデンサ素子内蔵多層配線基板。 In the multilayer wiring board with a built-in capacitor element according to claim 1 or 2,
A multilayer wiring board with a built-in capacitor element, wherein a main surface of the multilayer body of the capacitor element is in close contact with the insulating layer.
前記コンデンサ素子の前記積層体の側面は、前記絶縁層に対して密着していることを特徴とするコンデンサ素子内蔵多層配線基板。 In the multilayer wiring board with a built-in capacitor element according to any one of claims 1 to 3,
A multilayer wiring board with a built-in capacitor element, wherein a side surface of the multilayer body of the capacitor element is in close contact with the insulating layer.
前記引き出し電極部と、前記引き出し電極部の直上直下に配された前記絶縁層を貫通する前記導体とは、断面視して直線状に配置されていることを特徴とするコンデンサ素子内蔵多層配線基板。 In the multilayer wiring board with a built-in capacitor element according to any one of claims 1 to 4,
The multilayer wiring board with a built-in capacitor element, wherein the lead electrode portion and the conductor penetrating the insulating layer disposed immediately below the lead electrode portion are arranged in a straight line when viewed in cross section .
前記引き出し電極部の突出部の表面は曲面状を成し、前記導体と接続されていることを特徴とするコンデンサ素子内蔵多層配線基板。 In the multilayer wiring board with a built-in capacitor element according to claim 2,
The multilayer wiring board with a built-in capacitor element, wherein the surface of the protruding portion of the lead electrode portion has a curved surface and is connected to the conductor.
前記突出部の高さをT、前記絶縁層の厚みをtとすると、0.1t≦T≦0.5tを満足することを特徴とするコンデンサ素子内蔵多層配線基板。 In the multilayer wiring board with a built-in capacitor element according to claim 6,
A multilayer wiring board with a built-in capacitor element satisfying 0.1t ≦ T ≦ 0.5t, where T is the height of the protrusion and t is the thickness of the insulating layer.
前記多層配線基板は、上下の最外層に位置する前記導体の一部を、チップが実装される接続パッドとし、前記接続パッドと前記引き出し電極部とが前記導体を介して接続されていることを特徴とするコンデンサ素子内蔵多層配線基板。 In the multilayer wiring board with a built-in capacitor element according to any one of claims 1 to 7,
In the multilayer wiring board, a part of the conductor located in the upper and lower outermost layers is used as a connection pad on which a chip is mounted, and the connection pad and the lead electrode part are connected via the conductor. A multilayer wiring board with a built-in capacitor element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263951A JP4467612B2 (en) | 2007-10-10 | 2007-10-10 | Multi-layer wiring board with built-in capacitor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263951A JP4467612B2 (en) | 2007-10-10 | 2007-10-10 | Multi-layer wiring board with built-in capacitor element |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002048834A Division JP4530605B2 (en) | 2002-02-25 | 2002-02-25 | Multi-layer wiring board with built-in capacitor element |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009147627A Division JP5038360B2 (en) | 2009-06-22 | 2009-06-22 | Manufacturing method of multilayer wiring board with built-in capacitor element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008072133A JP2008072133A (en) | 2008-03-27 |
JP4467612B2 true JP4467612B2 (en) | 2010-05-26 |
Family
ID=39293388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007263951A Expired - Fee Related JP4467612B2 (en) | 2007-10-10 | 2007-10-10 | Multi-layer wiring board with built-in capacitor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4467612B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212536A (en) * | 2009-06-22 | 2009-09-17 | Kyocera Corp | Method for manufacturing capacitive element built-in multilayer circuit board |
-
2007
- 2007-10-10 JP JP2007263951A patent/JP4467612B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212536A (en) * | 2009-06-22 | 2009-09-17 | Kyocera Corp | Method for manufacturing capacitive element built-in multilayer circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP2008072133A (en) | 2008-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4773531B2 (en) | Wiring board and manufacturing method thereof | |
US20090097218A1 (en) | Capacitor-embedded printed wiring board and method of manufacturing the same | |
JP2010087499A (en) | Method of manufacturing capacitor device | |
JP2012033968A (en) | Printed wiring board and method of manufacturing the same | |
US20210329786A1 (en) | Multi-layer ceramic electronic component, method of producing a multi-layer ceramic electronic component, and substrate with a built-in electronic component | |
JP3956851B2 (en) | Passive element embedded substrate and manufacturing method thereof | |
JP5188954B2 (en) | Integrated thin film capacitors with optimized temperature characteristics | |
JP2006222440A (en) | Capacitor element | |
JP4530605B2 (en) | Multi-layer wiring board with built-in capacitor element | |
JP2003188048A (en) | Capacitor element and multilayer wiring board having built-in capacitor element | |
JP2006510233A (en) | Printed wiring board having low-inductance embedded capacitor and manufacturing method thereof | |
JP4051194B2 (en) | Multi-layer wiring board with built-in capacitor element | |
JP4467612B2 (en) | Multi-layer wiring board with built-in capacitor element | |
JP2003198139A (en) | Capacitor element built-in type multilayer wiring board | |
JP5038360B2 (en) | Manufacturing method of multilayer wiring board with built-in capacitor element | |
JP2005019686A (en) | Multilayer circuit board incorporating capacitor element | |
JP2003046215A (en) | Wiring board with electronic element and its manufacturing method | |
JP4772132B2 (en) | Multi-layer wiring board with built-in capacitor element | |
JP4936756B2 (en) | Manufacturing method of ceramic capacitor element for built-in multilayer wiring board | |
JP2004172412A (en) | Capacitor element and multilayer wiring board with built-in capacitor element | |
JP2004172305A (en) | Multilayer wiring board | |
JP4429282B2 (en) | Manufacturing method of wiring board with built-in capacitor element | |
JP2006237446A (en) | Multilayer wiring board and its manufacturing method | |
JP2004119732A (en) | Multilayer wiring board with built-in capacitor | |
JP4429375B2 (en) | Manufacturing method of wiring board with built-in capacitor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4467612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |