JP4454499B2 - 多数の論理サブ送信システムの機能性を持つ送信システム - Google Patents

多数の論理サブ送信システムの機能性を持つ送信システム Download PDF

Info

Publication number
JP4454499B2
JP4454499B2 JP2004552298A JP2004552298A JP4454499B2 JP 4454499 B2 JP4454499 B2 JP 4454499B2 JP 2004552298 A JP2004552298 A JP 2004552298A JP 2004552298 A JP2004552298 A JP 2004552298A JP 4454499 B2 JP4454499 B2 JP 4454499B2
Authority
JP
Japan
Prior art keywords
mapping
next hop
interface
data element
hop interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004552298A
Other languages
English (en)
Other versions
JP2006506858A (ja
Inventor
クレメンセン、ダニエル、ジー．
Original Assignee
ハイパーチップ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハイパーチップ インコーポレイテッド filed Critical ハイパーチップ インコーポレイテッド
Publication of JP2006506858A publication Critical patent/JP2006506858A/ja
Application granted granted Critical
Publication of JP4454499B2 publication Critical patent/JP4454499B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/56—Routing software
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/58—Association of routers
    • H04L45/586—Association of routers of virtual routers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Description

本発明は、一般的にはデータ通信送信システムに関し、特に、多数の相互接続論理送信サブシステムの機能性(functionality)を示しながらその通信インターフェイスの効率的使用を維持することが可能なデータ送信装置に関する。
現代のデータ通信送信システム（例えば、交換機及びルータ）は、一般的には、「制御平面」と「データ平面」に仕切られた機能性を有している。制御平面は、一般的には、制御プロトコルとオペレータ・インターフェイスを実装するために汎用言語で記載された複雑なソフトウエアを実行することができるハードウエアを使用して実装される。データ平面は、専用ハードウエアで実装され、送信及び処理の決定は別々のシステムで別々の方法で実行される。データ平面の処理が汎用ＣＰＵで実施されるときでも、データ平面は、一般的には、別個の存在として扱われ、効率的な送信のために最適化される。
制御平面とデータ平面に仕切られた機能性を有する送信システムの例は、ＩＰルータ、種々のタイプのレイヤ−２(layer-2)交換機（例えば、イーサネット（登録商標）、フレーム・リレー（ＦＲ）、非同期転送モード（ＡＴＭ）、マルチプロトコル・ラベル・スイッチング（ＭＰＬＳ））、種々のタイプの回路交換機（例えば、ＤＡＣＳ、同期光ネットワーク（ＳＯＮＥＴ）アドドロップ・マルチプレクサ（Add-Drop Multiplexer：ＡＤＭ）、光クロスコネクト（ＯＸＣ）、無線電話装置、上記の動作の組み合わせを行う装置、及び送信機能を実行する大部分の他のプログラム可能な通信装置を有している。
データ平面により達成される処理の例は、ラベル・ルックアップ（ＭＰＬＳ、ＦＲ、ＡＴＭ、Ｘ．２５）、ソース・ルックアップ（イーサネット（登録商標）、インターネット・プロトコル（ＩＰ））、行き先ルックアップ（イーサネット（登録商標）、ＩＰ）、出インターフェイス・ルックアップ（全ての交換タイプ）、出サブ・インターフェイス・ルックアップ（大部分の交換タイプ）、カプセル化（大部分の交換タイプ）、フィルタリング、メータリング、統計累算及びサンプリングを含んでいる。
多数の論理送信サブシステムに単一の物理的な送信システムを仕切ることはしばしば望ましい。例えば、サービス・プロバイダは、カストマごとの別々の装置を実際に設置せずに各カストマにルータを提供することを望むであろう。あるいは、２つの機能（例えば、ＩＰルーティングとフレーム・リレー交換）を遂行する送信システムでは、その２つの機能のために論理的に分離した制御平面を実装することは容易であろう。更に別のシナリオでは、大ＩＰネットワークにおけるように、ネットワークを階層に論理的に仕切り、その階層の各層内でルータに別々の機能性を持たせることが望ましい。別々の層のルータが同一場所に配置される場合には、単一の物理的な送信システムにおいて２つ以上の論理送信サブシステムを具体化(instantiate)することが好都合である。
同一のハードウエアに多くの論理送信サブシステムを実装する現在の方式は、このサブシステムごとのデータ平面処理の個別の段階(instance)を具体化することにより動作する。データは、２つ以上の論理送信サブシステムによって順次論理的に処理する必要があるとき、第１のデータ平面の段階から次のデータ平面の段階へと順次送られてついに最後のデータ平面の段階に達する。更に、一般的な実装では、論理送信サブシステムの間で物理的なシステムの入インターフェイスと出インターフェイスが分離される。特定のサブシステムに属する入力部(ingress)への全ての入力は、まずそのサブシステムにより処理される。物理的なポートが（例えば、ＴＤＭによりまたはラベルを使用して）低レベルで何らかの方法でデータを識別することができるプロトコルを使用する場合は、個々のデータ・ストリームは種々の論理送信サブシステムにより取り扱ってもよい。
しかし、論理送信サブシステムの間で物理的な送信システムのインターフェイスを仕切るには、重大な欠陥がある。特に、論理送信サブシステムは互いに接続されているので、この各接続は物理的送信システムの１対のインターフェイスを消費することになる。従って、物理的な送信システムのインターフェイスのかなりの部分は、論理送信サブシステム間の接続により占められ、これによりインターフェイスの利用が非常に非効率的となる。このことは、事実上複数の論理送信サブシステムの役割を演ずるように割り当てられた単一の物理的送信システムが、インターフェイス・レベルで過度に資源を供給させる(over-provisioned)必要があるということを意味する。このことは、少なくとも費用が増加した形となり、サービス・プロバイダにとっては不便なことになる。
本発明は、まず複数の論理送信サブシステム内の１つの論理送信サブシステムのデータ平面により、次に、そのサブシステム内の他の１つのサブシステムのデータ平面により、論理的にデータを処理する形式の送信システムに適用可能である。敷衍すると、本発明は、３つ以上の論理送信サブシステムのデータ平面が順次同一データを処理する必要があるときにも適用される。本発明は、個々の論理ルータの送信動作を特定する個々のマッピング機能に基づく統合マッピング機能の作成に関する。この概念により、多くの論理送信サブシステムを具体化する送信システムにおける効率的な共同データ平面動作が可能となる。同一データが同一の物理的送信システムにおける１つ以上の論理送信サブシステムにより処理されるときに、効率は増大する。この概念は、集中または分散データ平面を持つシステムに適用可能である。また、集中または分散制御平面を持つシステムにも適用可能である。
広義の態様によれば、本発明は、複数の通信インターフェイスを備えたデータ送信装置により使用されるマッピングの生成方法を提供する。本方法は、前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定する第１のマッピングを受信することを含む。少なくとも１つの次のホップ・インターフェイスは１組の論理インターフェイスに属する。本方法は、前記第１のマッピングにより特定された前記次のホップ・インターフェイスが前記１組の論理インターフェイスに属する特定のデータ要素のための第２の次のホップ・インターフェイスを特定する第２のマッピングを受信することをも含む。少なくとも１つの第２の次のホップ・インターフェイスは、前記複数の通信インターフェイスに属する。
さらに、本方法は、前記１組の論理インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの各部を、第２の次のホップ・インターフェイスを特定する前記第２のマッピングの対応部分により置換することによって前記第１と第２のマッピングから統合マッピングを生成することを含む。
他の広義の態様によれば、本発明は、データ送信装置と要約してもよい。このデータ送信装置は、データ要素を受信する複数の通信インターフェイスと、メモリと、前記通信インターフェイスと前記メモリに接続された処理装置を有している。前記メモリは、第１のマッピング、第２のマッピング及びこの統合されたマッピングを記憶する。前記第１のマッピングは、前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定する。少なくとも１つの次のホップ・インターフェイスは１組の論理インターフェイスに属する。前記第２のマッピングは、前記第１のマッピングにより特定された前記次のホップ・インターフェイスが前記１組の論理インターフェイスに属する特定のデータ要素のための第２の次のホップ・インターフェイスを特定する。少なくとも１つの第２の次のホップ・インターフェイスは前記複数の通信インターフェイスに属する。
前記統合されたマッピングは、前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定する。前記統合されたマッピングにより特定された如何なる次のホップ・インターフェイスも前記１組の論理インターフェイスには属さない。前記処理装置は、前記１組の論理インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの各部を、第２の次のホップ・インターフェイスを特定する前記第２のマッピングの対応部分により置換することによって前記第１と第２のマッピングから統合マッピングを生成する。更に、前記処理装置は、前記通信インターフェイスで受信された各データ要素に関連する次のホップ・インターフェイスを決定するために前記統合マッピングにアクセスし、このアクセス段階で決定された前記次のホップ・インターフェイスに前記受信されたデータ要素を送信する。
更に他の広義の態様によれば、本発明は、複数の通信インターフエイスを備えたデータ処理システムで実行されるアプリケーション・プログラムによりアクセスされるデータを記憶するメモリとして要約してもよい。本メモリは、前記メモリに記憶されたデータ構造体を有し、このデータ構造体は、前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定する第１のマッピングに関する情報を有し、少なくとも１つの次のホップ・インターフェイスは１組の論理インターフェイスに属する。前記データ構造体は、前記第１のマッピングにより特定された前記次のホップ・インターフェイスが前記１組の論理インターフェイスに属する特定のデータ要素のための第２の次のホップ・インターフェイスを特定する第２のマッピングに関する情報をも有し、少なくとも１つの第２の次のホップ・インターフェイスは前記複数の通信インターフェイスに属する。
更に、前記データ構造体は、前記１組の論理インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの各部を、第２の次のホップ・インターフェイスを特定する前記第２のマッピングの対応部分により置換することによって前記第１と第２のマッピングから作成された統合マッピングに関する情報を有する。
本発明は、マルチキャスト環境にも適用可能であり、複数の通信インターフェイスを備えたデータ送信装置により使用されるマッピングの発生方法と要約してもよい。本方法は、前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定する第１のマッピングを受信する。前記受信されたデータ要素内の特定のものの少なくとも１つのために特定された前記複数の次のホップ・インターフェイスの少なくとも１つは１組の論理インターフェイスに属する。本方法は、前記第１のマッピングにより特定された前記次のホップ・インターフェイスが前記１組の論理インターフェイスに属する特定のデータ要素用の複数の第２の次のホップ・インターフェイスを特定する第２のマッピングを受信もする。少なくとも１つの第２の次のホップ・インターフェイスは前記複数の通信インターフェイスに属する。
更に、本方法は、前記１組の論理インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの少なくとも１部を、複数の第２の次のホップ・インターフェイスを特定する前記第２のマッピングの対応部分により置換することによって前記第１と第２のマッピングから統合マッピングを生成する。
本発明は、上記の方法を実施するためにデータ送信装置により実行可能な命令のプログラムを明確に具体化するコンピュータが読み取り可能なメディアと要約してもよい。
本発明の以上及び他の態様及び特徴は、添付図面に関し本発明の特定の実施例の以下の記載を吟味するときに当業者に明らかとなろう。
図１を参照するに、本発明の単一のデータ通信送信システムにより置換されるべきデータ通信送信システムのクラスタが（今後単に「クラスタ」１０と呼ばれる）示してある。この例では、クラスタ１０は、２つのデータ通信送信システム、すなわち、第１のルータＲ１と第２のルータＲ２を有している。一般的に、クラスタ１０の要素は、ルータ以外のデータ通信システムであってもよく、更に、要素の数が２つ以上であってもよく、更に、要素は同一タイプのものである必要はない。
本発明の単一のデータ通信送信システムにより置換されることが可能なデータ通信送信システムの特定例は、ＩＰルータ、種々のタイプのレイヤ−２(layer-2)交換機（例えば、イーサネット（登録商標）、フレーム・リレー（ＦＲ）、非同期転送モード（ＡＴＭ）、マルチプロトコル・ラベル・スイッチング（ＭＰＬＳ））、種々のタイプの回路交換機（例えば、ＤＡＣＳ、同期光ネットワーク（ＳＯＮＥＴ）アドドロップ・マルチプレクサ（Add-Drop Multiplexer：ＡＤＭ）、光クロスコネクト（ＯＸＣ）、無線電話装置、上記の動作の組み合わせを行う装置、及び送信機能を実行する大部分の他のプログラム可能な通信装置を有している。
また、本発明においては、用語「データ要素」は、記載される状況に依存して、パケット交換データ（例えば、パケットまたはデータグラム）の要素または回路交換データ（例えば、タイム・スロットに含まれるデータ）を包含するものとする。その役割について用語「パケット」は、限定的な意味で解釈されるべきではなく、むしろ、任意の統計的に多重化された情報単位を広く包含するものとする。従って、明らかに本発明は、パケット交換機能及び回路交換機能のいずれかまたは両方を実施するデータ送信装置に適用される。
図１に見ることができるように、クラスタ１０は、複数のクラスタ外インターフェイスｘ、ｙ、ｚ、ｗ及び複数のクラスタ内インターフェイスａ、ｂ、ｃ、ｄを有している。クラスタ外インターフェイスｘ、ｙ、ｚ、ｗは、クラスタ１０の外部からデータ要素を受信し、経路を決めたデータ要素をクラスタ１０の外部の行き先へ送信もする。この特定の実施例では、クラスタ外インターフェイスｘ、ｙ、ｚ、ｗは、それぞれ行く先１．３．２．７．、１．５．７．９、１．２．３．４、２．４．６．８へ接続されている。クラスタ内インターフェイスａ、ｂ、ｃ、ｄは、互いにルータＲ１とＲ２を接続する働きをする。特に、ルータＲ１のクラスタ内インターフェイスａは、ルータＲ２のクラスタ内インターフェイスｃに接続され、ルータＲ１のクラスタ内インターフェイスｂは、ルータＲ２のクラスタ内インターフェイスｄに接続されている。
クラスタ外インターフェイスとクラスタ内インターフェイスの数は、例示的にのみ示してあるが、本発明のデータ通信送信システムは、広範囲のクラスタ外インターフェイスとクラスタ内インターフェイスを備えたクラスタ１０に代わってもよいということは理解されるべきである。
ルータＲ１、Ｒ２の各々は、一般的には問題の特定のルータの送信動作を明示するマッピングを記憶する制御平面を有している。この場合、Ｍ１とＭ２は、ルータＲ１とＲ２にそれぞれ関連するマッピングを表すものとする。従って、マッピングＭ１は、インターフェイスｘ、ｙ、ａ及びｂの間のマッピングを明示し、一方、マッピングＭ２は、インターフェイスｚ、ｗ、ｃ及びｄの間のマッピングを明示する。さらに特定すると、マッピングＭ１とＭ２は、そのインターフェイスの１つで受信されたデータ要素ごとの次のホップ・インターフェイスを特定する。次のホップ・インターフェイスは、（例えば、ＩＰアドレスにより識別される）データ要素のソース、（例えば、ＩＰアドレスにより識別される）データ要素の行き先、データ要素に関連する優先レベル、データ要素が到着するインターフェイスの独自性、（例えば、接続指向交換用の）接続状態または受信されたデータ要素の一部の他の特性の関数として探してもよい。
マッピングＭ１とＭ２及びルータＲ１とＲ２の間に存在する相互接続のためにクラスタ外インターフェイスｘ、ｙ、ｚ、ｗの内の１つに到着するデータ要素は、同一ルータでクラスタ外インターフェイス内の１つを介して直接送り出されるか、またはクラスタ１０の他のルータへ送られ、そこからこの他のルータのクラスタ外インターフェイス内の１つに現れる。例えば、インターフェイスｘに到達するデータ要素は、インターフェイスｙ（またはｘ、しかしこれは稀である）を介してルータＲ１を介してルータＲ１から去るか、またはクラスタ内インターフェイスａ、ｂの一方を介してルータＲ２へ移動する。このデータ要素は、次にクラスタ外インターフェイスｚ、ｗの内の１つを介してルータＲ２から現れる。
単一のルータが成功裏にクラスタ１０に置き換わることができるためには、クラスタ外インターフェイスｘ、ｙ、ｚ、ｗを介してクラスタ１０に入り更にこれを去るという視点からのデータ要素の動作を再現する必要がある。
図２Ａには、本発明の実施例によるデータ通信送信システム２００が示してある。この特定例では、データ通信送信システム２００は、ルータではあるが、本発明の動作必要条件に従う他の役割を演じてもよい。外から見ると、単一のルータ２００は、図１に関して上に記載したクラスタ１０に機能的には等価である。ルータＲ１とＲ２は、物理的には存在しないが、論理形でルータ２００内に明示されるので、今後便宜上「論理ルータ」を呼ぶことにする。
ルータ２００は、制御平面に維持されたマッピングに従ってデータ要素を受信したり送信したりするデータ平面を有している。データ要素は、クラスタ１０のクラスタ外インターフェイスｘ、ｙ、ｚ、ｗに対応する複数の通信インターフェイスｘ、ｙ、ｚ、ｗで受信される。しかし、ルータ２００は、クラスタ１０のクラスタ内インターフェイスａ、ｂ、ｃ、ｄに匹敵するどんな通信インターフェイスも所有していない。むしろ、これらの前者のクラスタ内インターフェイスは、本質が論理的であるので本例ではＶａ、Ｖｂ、Ｖｃ、Ｖｄと示す。従って、明らかにルータ２００は、置換するように設計されたクラスタ１０のクラスタ外インターフェイスの数よりも大きな数の通信インターフェイスを必要とはしない。
物理的観点からは、図３に示したように、通信インターフェイスｘ、ｙ、ｚ、ｗは、複数のライン・カード２２０に存在してもよく、この複数のライン・カード２２０は、プロセッサと他のハードウエアを有している。ルータ２００のデータ平面は、ライン・カード２２０が接続された交換装置２３０を物理的に有していてデータ要素が１つのライン・カードから他のライン・カードへ移動する（すなわち「ホップする」）ことができるようにしてもよい。この例では、通信インターフェイスｘとｙが位置づけられているライン・カード２２０は、論理ルータＲ１（一様色のブロック）と関連付けられ、通信インターフェイスｚとｗが位置づけられているライン・カード２２０は、論理ルータＲ２（縞付きブロック）と関連付けられる。
他の実施例では、論理ルータの間での物理的資源の仕切りは、ライン・カードごとに行われる必要はない。しかし、ルータ２００の全ての場合に、どのライン・カードまたは他の物理的資源も論理インターフェイスＶａ、Ｖｂ、Ｖｃ、Ｖｄと関連付けられてはいない。
引き続き図２Ａにおいて、本発明のルータ２００の制御平面は、ルータ２００の送信動作を明示するマッピングＭ３を維持している。この制御平面は、ライン・カード２２０の間に分布されるか、ルータ２００のシャーシ内に別々に設けられた一組の制御カード上に実装してもよい。マッピングＭ３は、通信インターフェイスｘ、ｙ、ｚ、ｗの内の１つで受信された各データ要素の次のホップ・インターフェイスを明示する。ルータ２００は、ルータＲ１とＲ２を置換するように設計されているので、マッピングＭ３はマッピングＭ１とＭ２に何らかの関係を有しなければならない。
実際、マッピングＭ１とＭ２は、ルータ２００に提供されるが、マッピングＭ３を作成するに必要な情報の全てを有している。しかし、マッピングＭ１とＭ２は（もはや存在しない）クラスタ内インターフェイスに関わるものであり、従って、マッピングＭ３は、マッピングＭ１とＭ２とは異ならなければならないということは注意すべきである。マッピングＭ３に到達するために、マッピングＭ１とＭ２を統合する１つの方法を次に更に詳しく述べる。
マッピングＭ３は、統合エンジン２４０により作成されるが、この統合エンジン２４０は、制御平面のソフトウエア要素として実装してもよい。概念的には、統合されたマッピングＭ３は、マッピングＭ１とＭ２により特定されたマッピング機能の「畳み込み(convolution)」に等価な物理的データ平面機能のためのマッピング機能を特定する。実際問題として、一度適用され統合されたマッピングＭ３は、適当な順序で適当な個々のマッピングＭ１とＭ２を適用するものと（外部動作に関する限り）同一の結果を有する。
図２Ａの例では、マッピングＭ１により特定された送信動作は、通信インターフェイスｘ、ｙ、ｚ、ｗの内の１つで受信された各データ要素の行き先に依存する。データ平面は、そのデータ要素のヘッダから各受信データ要素の行き先の知識を得る。送信動作がデータ要素を受信する通信インターフェイスに依存しないということは興味あることであるが、他の場合（図４Ａから図４Ｃまで参照）、送信動作はデータ要素が受信される通信インターフェイスと、恐らくその優先レベル、年齢等のような受信データ要素の他の特徴とに依存してもよい。
更に特定すると、マッピングＭ１は、行き先１．３．２．７を備えたデータ要素は通信インターフェイスｘに送られるべきであり、行き先１．５．７．９を備えたデータ要素は通信インターフェイスｙに送られるべきであり、行き先１．２．３．４を備えたデータ要素は論理インターフェイスＶａに送られるべきであり、行き先２．４．６．８を備えたデータ要素は論理インターフェイスＶｂに送られるべきであるということを明示する。更に、マッピングＭ２は、行き先１．２．３．４を備えたデータ要素は通信インターフェイスｚに送られるべきであり、行き先２．４．６．８を備えたデータ要素は通信インターフェイスｗに送られるべきであり、行き先１．３．２．７を備えたデータ要素は論理インターフェイスＶｃに送られるべきであり、行き先１．５．７．９を備えたデータ要素は論理インターフェイスＶｄに送られるべきであるということを明示する。
１つの実施例では、統合マッピングＭ３は、マッピングＭ１の基本部分を取り、それをマッピングＭ２の増加した部分と統合することによって作成することができる。図２Ｂに示したように、Ｍ１ＢＡＳＩＣと示したマッピングＭ１の基本部分は、全マッピングＭ１であると理解されるが、一方Ｍ２ＡＵＧと示したマッピングＭ２の増加部分は、論理ルータＲ１により論理ルータＲ２に対し決めたルートで送られるデータ要素のために次のホップ・インターフェイスが設けられるマッピングＭ２の部分のみを言う。
従って、Ｍ２ＡＵＧは、行き先１．２．３．４または行き先２．４．６．８を備えたデータ要素のための次のホップ・インターフェイスを特定するマッピングＭ２の部分のみを有する。これは、論理ルータＲ２とＲ１が別々に実装された場合に、論理ルータＲ１により論理ルータＲ２に送られていたであろう唯一のデータ要素のみであるからである。次に、論理ルータＲ２への送信動作を特定するＭ１ＢＡＳＩＣの部分を、送信処理を続行するＭ２ＡＵＧの対応部分で置換することによってマッピングＭ３は作成された。
更に特定すると、マッピングＭ３は、行き先１．３．２．７を備えたデータ要素は（Ｍ１ＢＡＳＩＣの場合のように）通信インターフェイスｘに送られるべきであり、行き先１．５．７．９を備えたデータ要素は（Ｍ２ＢＡＳＩＣの場合のように）通信インターフェイスｙに送られるべきであり、行き先１．２．３．４を備えたデータ要素は（Ｍ２ＡＵＧの場合のように）通信インターフェイスｚに送られるべきであり、行き先１．５．７．９を備えたデータ要素は（Ｍ１ＡＵＧの場合ように）通信インターフェイスｗに送られるべきであるということを特定する。注意すべきは、マッピングＭ３は、単一の次のホップ・マッピング機能であり、このことは、データ要素が（マッピングＭ１とＭ２を介して）多数通路に従っていた場合に、このデータ要素がルート決めで送られたと同じ通信インターフェイスに１度のルックアップ後に直ちに送られるということを意味する。
換言すれば、マッピングＭ３の正味の効果は、通信インターフェイスｘ、ｙ、ｚ、ｗの視点からのクラスタ１０の正味の送信動作に等しい。更に、如何なる通信インターフェイスもルータ内通信のために取っておく必要はない。更に、如何なるデータ要素もルータ２００によりデータ平面を介して論理インターフェイスに送られることはない。このことは、論理インターフェイスＶａ、Ｖｂ、Ｖｃ、Ｖｄは、物理的存在として存在しないという概念と矛盾しない。
または、統合マッピングＭ３は、マッピングＭ２の基本部分を取り出してマッピングＭ１の増加部分と統合することにより作成することができる。図２Ｃに示すように、Ｍ２ＢＡＳＩＣと示したマッピングＭ２の基本部分は、全マッピングＭ２であると考えられ、一方、Ｍ１ＡＵＧと示したマッピングＭ１の増加部分は、次のホップ・インターフェイスが、論理ルータＲ２により論理ルータＲ１にルートを決めて送られるデータ要素のために設けられているマッピングＭ１の部分のみを言うものである。従って、Ｍ１ＡＵＧは、行き先１．３．２．７または行き先１．５．７．９を備えたデータ要素のための次のホップ・インターフェイスを特定するマッピングＭ１の部分のみを有している。これは、これらが論理ルータＲ１とＲ２が別々に実装された場合に論理ルータＲ２により論理ルータＲ１に送られていたデータ要素のみであるからである。
次に、論理ルータＲ１に対する送信動作を特定するＭ２ＢＡＳＩＣの部分を、送信処理を続行するＭ１ＡＵＧの対応部分で置換することによって、図２Ｂと同一のマッピングＭ３が作成された。
マッピングＭ１とＭ２により特定された送信動作の更に複雑な例を次に図４Ａから図４Ｃまでについて記載する。特に、図４Ａでは、マッピングＭ１’が設けられている。これは、データ要素の行き先ばかりでなくデータ要素を受信する通信インターフェイスにも基づいて、受信したデータ要素を送るべき次のホップ・インターフェイスを特定する。この特定例では、通信インターフェイスの一部は、制御平面と通信するようにされている。これは、動作、管理及びメンテナンスの機能において有用であろう。例えば、データ要素を制御平面に送るべき能力は、エラー検出及び／または訂正を行うため、または制御情報または変化さえもマッピングＭ１とＭ２に送るために使用してもよい。
十分な情報を得て各受信したデータ要素を送信するために、データ平面は、前のようにデータ要素のヘッダから受信したデータ要素の行き先を得ることができる。更に、データ平面は、データ要素が受信される通信インターフェイスの知識を有すると仮定することができる。これは、それが到来データ要素を処理するからである。もちろん、マッピングＭ１’とＭ２’は、論理ルータＲ１とＲ２と関係付けられているので、各マッピングの特定部分は物理的に存在しない、すなわち、論理インターフェイスＶａ、Ｖｂ、Ｖｃ、Ｖｄであるインターフェイスのことをいうと理解されよう。
この特定例では、マッピングＭ１’は、通信インターフェイスｘで受信された行き先１．２．３．４を備えたデータ要素は論理インターフェイスＶａに送られるものであり、通信インターフェイスｙで受信された行き先１．２．３．４を備えたデータ要素は論理インターフェイスＶｂに送られるものであり、論理インターフェイスＶａに「到着する」行き先１．２．３．４を備えたデータ要素は論理インターフェイスＶｂに送られるものであり、論理インターフェイスＶｂに「到着する」行き先１．２．３．４を備えたデータ要素は論理インターフェイスＶａに送られるものであるということを特定する。
更に、通信インターフェイスｙで受信された行き先１．３．２．７を備えたデータ要素は通信インターフェイスｘに送られるものであり、通信インターフェイスｘで受信された行き先１．３．２．７を備えたデータ要素は制御面に送られるものであり（それは、ルータ２００に決して入るべきではなかったから）、論理インターフェイスＶａか論理インターフェイスＶｂのいずれかに「到着する」行き先１．３．２．７を備えたデータ要素は論理インターフェイスｘに送られるものであるということを特定する。
さらに、通信インターフェイスｘで受信された行き先１．５．７．９を備えたデータ要素は通信インターフェイスｙに送られるものであり、通信インターフェイスｙで受信された行き先１．５．７．９を備えたデータ要素は制御平面に送られるものであり（それは、ルータ２００に決して入るべきではなかったから）、論理インターフェイスＶａまたは論理インターフェイスＶｂのいずれかに「到着する」行き先１．５．７．９を備えたデータ要素は通信インターフェイスｙに送られるものである。
最後に、通信インターフェイスｘで受信された行き先２．４．６．８を備えたデータ要素は論理インターフェイスＶａに送られるものであり、通信インターフェイスｙで受信された行き先２．４．６．８を備えたデータ要素は論理インターフェイスＶｂに送られるものであり、論理インターフェイスＶａに「到着する」行き先２．４．６．８を備えたデータ要素は論理インターフェイスＶｂに送られるものであり、論理インターフェイスＶｂに「到着する」行き先２．４．６．８を備えたデータ要素は論理インターフェイスＶａに送られるものである。
さらに、マッピングＭ２’は、論理インターフェイスＶｃまたは論理インターフェイスＶｄに「到着する」行き先１．２．３．４を備えたデータ要素は通信インターフェイスｚに送られるものであり、通信インターフェイスｗで受信された行き先１．２．３．４を備えたデータ要素は通信インターフェイスｚに送られるものであり、通信インターフェイスｚで受信された行き先１．２．３．４を備えたデータ要素は制御平面に送られるものであり（それは、ルータ２００に決して入るべきではなかったから）、通信インターフェイスｚに到着する行き先１．３．２．７を備えたデータ要素は論理インターフェイスＶｃに送られるものであり、通信インターフェイスｗで受信した行き先１．３．２．７を備えたデータ要素は論理インターフェイスＶｄに送られるものであり、論理インターフェイスＶｃに「到着する」行き先１．３．２．７を備えたデータ要素は論理インターフェイスＶｄに送られるものであり、
論理インターフェイスＶｄに「到着する」行き先１．３．２．７を備えたデータ要素は論理インターフェイスＶｃに送られるものであり、論理インターフェイスｚで受信した行き先１．５．７．９を備えたデータ要素は論理インターフェイスＶｃに送られるものであり、通信インターフェイスｗで受信された行き先１．５．７．９を備えたデータ要素は論理インターフェイスＶｄに送られるものであり、論理インターフェイス１．５．７．９に「到着する」行き先１．５．７．９を備えたデータ要素は論理インターフェイスＶｄに送られるものであり、論理インターフェイスＶｄに「到着する」行き先１．５．７．９を備えたデータ要素は論理インターフェイスＶｃに送られるものであり、論理インターフェイスＶｃまたは論理インターフェイスＶｄに「到着する」行き先２．４．６．８を備えたデータ要素は通信インターフェイスｗに送られるものであり、
通信インターフェイスｚで受信された行き先２．４．６．８を備えたデータ要素は通信インターフェイスｗに送られるものであり、通信インターフェイスｚで受信された行き先２．４．６．８を備えたデータ要素は制御平面に送られるものである（それは、ルータ２００に決して入るべきではなかったから）ということを特定する。
統合マッピングＭ３’は、２つの半部からなり、その第１の半部は、（マッピングＭ３’→の作成をもたらす）通信インターフェイスｘとｙにおいてルータ２００により受信されたデータ要素を取り扱い、第２の半部は、マッピングＭ３’←の作成をもたらす）通信インターフェイスｚとｗにおいてルータ２００により受信されたデータ要素を取り扱う。マッピングＭ３’→の作成は、図４Ｂに示してあり、マッピングＭ３’←の作成は、図４Ｃに示してある。もちろん、統合マッピングＭ３’の両半部の各々はそれ自体統合マッピングであり、その構造は本発明の範囲内に入る。
図４Ｂにおいて、マッピングＭ３’→は、通信インターフェイスｘとｙにおいて受信されたデータ要素に関する、Ｍ１’→ＢＡＳＩＣと示したマッピングＭ１’の基本部分を取り出し、これをＭ２’→ＡＵＧと示したマッピングＭ２’の増加部分と統合することにより構成される。マッピング部分Ｍ２’→ＡＵＧは、論理ルータＲ１により論理ルータＲ２に方向決めで送られていたはずのデータ要素のために次のホップ・インターフェイスが設けられているマッピングＭ２’の部分に関する。
従って、Ｍ２’→ＡＵＧは、論理インターフェイスＶｃまたはＶｄに「到着する」データ要素用の次のホップ・インターフェイスを特定するマッピングＭ２’の部分のみを有している。これは、これらのデータ要素はこれらの論理ルータが別々に実装されていたならば論理ルータＲ２に対し論理ルータＲ１により送信されていたはずのデータ要素のみであるからである。次に、論理ルータＲ２に対する送信動作を特定するＭ１’→ＢＡＳＩＣの部分を、送信処理を続行するＭ２’→ＡＵＧの対応部分で置換することによってマッピングＭ３’→は作成された。
結果において、マッピングＭ３’→は、通信インターフェイスｘまたは通信インターフェイスｙで受信された行き先１．２．３．４を備えたデータ要素は通信インターフェイスｚ（Ｍ１’→ＢＡＳＩＣとＭ２’→ＡＵＧの結合）に送られ、通信インターフェイスｙで受信された行き先１．３．２．７を備えたデータ要素は（Ｍ１’→ＢＡＳＩＣに従って）通信インターフェイスｘに送られ、通信インターフェイスｘで受信された行き先１．３．２．７を備えたデータ要素は（Ｍ１’→ＢＡＳＩＣに従って）制御平面に送られ、通信インターフェイスｘで受信された行き先１．５．７．９を備えたデータ要素は（Ｍ１’→ＢＡＳＩＣに従って）通信インターフェイスｙに送られ、通信インターフェイスｙで受信された行き先１．５．７．９を備えたデータ要素は（Ｍ１’→ＢＡＳＩＣに従って）通信インターフェイスｙに送られ、通信インターフェイスｘまたは通信インターフェイスｙで受信された行き先２．４．６．８を備えたデータ要素は通信インターフェイスｗに送られる（Ｍ１’→ＢＡＳＩＣとＭ２’→ＡＵＧの組み合わせ）ものであるということを特定する。
注意すべきことは、マッピングＭ３’→は、単一の次のホップ・マッピング機能であり、このことは、データ要素が（マッピングＭ１’→ＢＡＳＩＣとＭ２’→ＡＵＧを介して）多数路に従っていた場合に、このデータ要素が送られていたと同一の通信インターフェイスに１回のルックアップの後に直ちに送られるということを意味する。換言すれば、マッピングＭ３’→の正味の効果は、通信インターフェイスｘとｙにおいて受信されたデータ要素の視点からクラスタ１０の正味の送信動作と同一である。更に、如何なる通信インターフェイスもルータ内通信のために取って置く必要はない。更に、如何なるデータ要素もデータ平面を介して論理インターフェイスにルータ２００により「送信される」ことは決してない。このことは、論理インターフェイスＶａ、Ｖｂ、Ｖｃ、Ｖｄは、物理的存在としては存在しないという概念と矛盾しない。
次に、図４Ｃにおいて、マッピングＭ３’←は、通信インターフェイスｘとｙにおいて受信されたデータ要素に関するＭ２’←ＢＡＳＩＣと示したマッピングＭ２’の基本部分を取り出し、これをＭ１’←ＡＵＧと示したマッピングＭ１’の増加部分と統合することにより構成される。マッピング部分Ｍ１’←ＡＵＧは、論理ルータＲ１に対し論理ルータＲ２により方向決めで送られていたはずのデータ要素のために次のホップ・インターフェイスが設けられているマッピングＭ１’の部分に関する。従って、Ｍ１’←ＡＵＧは、論理インターフェイスＶａまたは論理インターフェイスＶｂに「到着する」データ要素用の次のホップ・インターフェイスを特定するマッピングＭ１’の部分のみを有している。これは、これらのデータ要素は、論理ルータＲ１とＲ２が別々に実装されていたならば論理ルータＲ２により論理ルータＲ１へ送信されていたはずのデータ要素のみであるからである。次に、論理ルータＲ１に対する送信動作を特定するＭ２’←ＢＡＳＩＣの部分を、送信処理を続行するＭ１’←ＡＵＧの対応部分で置換することによってマッピングＭ３’←が作成された。
結果において、マッピングＭ３’←は、通信インターフェイスｚまたは通信インターフェイスｗで受信された行き先１．３．２．７を備えたデータ要素は通信インターフェイスｘ（Ｍ２’←ＢＡＳＩＣとＭ１’←ＡＵＧの結合）に送られ、通信インターフェイスｗで受信された行き先１．２．３．４を備えたデータ要素は（Ｍ２’←ＢＡＳＩＣに従って）通信インターフェイスｚに送られ、通信インターフェイスｚで受信された行き先１．２．３．４を備えたデータ要素は（Ｍ２’←ＢＡＳＩＣに従って）制御平面に送られ、通信インターフェイスｚで受信された行き先２．４．６．８を備えたデータ要素は（Ｍ２’←ＢＡＳＩＣに従って）通信インターフェイスｗに送られ、通信インターフェイスｗで受信された行き先２．４．６．８を備えたデータ要素は（Ｍ２’←ＢＡＳＩＣに従って）制御平面に送られ、通信インターフェイスｚまたは通信インターフェイスｗで受信された行き先１．５．７．９を備えたデータ要素は通信インターフェイスｙに送られる（Ｍ２’←ＢＡＳＩＣとＭ１’←ＡＵＧの組み合わせ）ものであるということを特定する。
注意すべきは、マッピングＭ３’←は、単一の次のホップ・マッピング機能であり、このことは、データ要素が（マッピングＭ２’←ＢＡＳＩＣとＭ１’ ←ＡＵＧを介して）多数路に従っていた場合に、このデータ要素がルートを決めて送られていたと同一の通信インターフェイスに１回のルックアップの後に直ちにルートを決めて送られるということを意味するということである。換言すれば、マッピングＭ３’←の正味の効果は、通信インターフェイスｚとｗにおいて受信されたデータ要素の視点からクラスタ１０の正味の送信動作と同一である。更に、如何なる通信インターフェイスもルータ内通信のために取って置く必要はない。更に、如何なるデータ要素もデータ平面を介して論理インターフェイスにルータ２００により「送信される」ことは決してない。このことは、論理インターフェイスＶａ、Ｖｂ、Ｖｃ、Ｖｄは、物理的存在としては存在しないという概念と矛盾しない。
もちろん、マッピングＭ３’→とＭ３’←を単一のマッピングＭ３’に組み合わせることは可能であり、これにより、通信インターフェイスｘ、ｙ、ｚ、ｗのどれにおいても受信されたデータ要素の観点からクラスタ１０と同一の正味の送信動作が特定される。
当業者は、多くのルータ用の多くのマッピングと同一の全体効果を有する統合マッピングを実装するには多くの方法があり、この統合マッピングの概念の有用性は精密な実装とは無関係であるということを理解するであろう。統合マッピングを物理的なデータ平面に適用する結果、適当な論理ルータ・マッピングが順次適用された場合に発生されるのと同一の結果を生成するために、各データ要素はデータ平面により一度処理される。
送信のほかに、受信されたデータ要素は、２つの論理ルータＲ１とＲ２について特定された処置に基づく合成処置であるルータによる他の処置を受けてもよい。本発明の実施例に従えば、与えられたデータ要素に関しルータ２００により取られる最終処置は、論理ルータが別々に実装されていた場合にたどったであろうクラスタ１０を介する通路の関数となる。実際問題として、一部の処置は続く処置とは独立で、他の処置は続く処置により置換され、更に他の処置は続く処置により変更される。例えば、「カプセル化」という第１の処置と「非カプセル化」という第２の処置は、「無為」という最終処置をもたらす。他の例としては、処置「優先順位１の使用」は、続く処置「優先順位２の使用」により置き換えてもよい。
当業者は、統合マッピング機能の概念は、任意のデータ平面アーキテクチャにとって有用であるが、分散データ平面処理を行う現代の高速交換装置では特に有用であるということを理解しよう。なお、分散を許容するために物理的データ平面を仕切ることは、システムを論理データ通信送信システムに仕切ることとは無関係である。統合マッピングの概念は、全体としてデータ平面に適用される。統合マッピングが分散データ平面に実装されるときには、処理を論理交換仕切り、またはデータ平面仕切り、またはこの両者に整合させるようにその処理を仕切ることが可能である。精密実装は、当業者により決定されるところであるが、システムの動作必要条件に依存する。
当業者は、畳み込みが徹底的には適用されないときでも統合マッピングの概念が有用であるということを理解もするであろう。例えば、特定のアーキテクチャでは、論理平面に適用することができるマッピング機能を制限することが必要であるかもしれない。これは、単に一般的な現象の特定の場合であり、これにより種々のインターフェイスの種類は種々の制限を有する。これらの能力が物理的な交換装置間の物理的なインターフェイスの能力と異なると同程度に論理交換装置を構成する物理的システムの機能性は相互接続した物理的な交換装置の等価な集合と異なる。
更に、本発明は、マルチキャスト環境に適用してもよい。この記載事項の意味では、用語「マルチキャスト」は、単一ユニットのデータの再生と、１つ以上の出点(egress point)へのそのデータの送信とをもたらすその単一ユニットのデータの受信を意味する。これは、この用語をインターネット・プロトコル（ＩＰ）に関し使用する方法の一般化である。マルチキャストについては、（論理ルータの各々の）各マッピング機能は、入空間(ingress space)の１対複数のマッピング（マルチキャスト「ツリー」）を特定し、統合マッピングは、畳み込み(convolved)マッピングを特定する。この畳み込みマッピングも、１対複数のマッピングとなる。これを達成するために、畳み込みはマルチキャスト・ツリーの各「ブランチ」に従う。
また、大部分の実用的な応用において、（上記の例から取った）論理ルータＲ１とＲ２の制御平面は、単一の物理的ルータ２００内に別々に実装され、制御信号は、個々の制御平面間を通る。しかし、当業者は、本発明が論理ルータＲ１、Ｒ２のデータ平面に適用される他にこれらの論理ルータＲ１、Ｒ２の制御平面にも適用されることができ、これにより、単一の「統合された」制御平面が有効に発生されるということを理解するであろう。
なお、データ平面または制御平面で使用されたプロセッサは、それぞれ算術論理演算装置（ＡＬＵ）として実装されてもよい。このＡＬＵは、その動作のためのプログラム命令を記憶するコード・メモリ（図示せず）にアクセスする。プログラム命令は、固定されていて、プロセッサにより直接感知でき、かつ読み取ることができる媒体（例えば、取り出し可能なディスケット、ＣＤ−ＲＯＭ、ＲＯＭまたは固定ディスク）に記憶することができ、またプログラム命令は遠隔記憶可能であるが、通信媒体を介してネットワークに接続されたモデムまたは他のインターフェイス（例えば、通信アダプタ）を更に介してプロセッサに送信可能である。送信媒体は、具体的な媒体（例えば、光学的またはアナログ的な通信線）かまたは無線技術（例えば、マイクロ波、赤外線または他の送信機構）を使用して実装される媒体であってもよい。
当業者は、コード・メモリに記憶されたプログラム命令は、多くのコンピュータ・アーキテクチャまたは作動システムと使用される若干のプログラミング言語で書かれた高レベルのプログラムからコンパイルすることができるということを理解もすべきである。例えば、高レベル・プログラムは、アセンブリ言語で記載してもよく、他のバージョンは、手順向きプログラミング言語（例えば、「Ｃ」）またはオブジェクト指向プログラミング言語（例えば、「Ｃ＋＋」または「ＪＡＶＡ（登録商標）」）で書いてもよい。
当業者は、本発明の一部の実施例では、プロセッサの機能性は、予めプログラムしたハードウエアまたはファームウエア要素（例えば、アプリケーション特定集積回路（ＡＳＩＣ）、電気的消去可能なプログラマブルＰＲＯＭ（ＥＥＰＲＯＭ）など）または他の関連要素として実装してもよいということを理解すべきである。
本発明の特定実施例が記載され図示されたが、明らかに当業者には数多くの変形及び変更が添付の請求項に明示された本発明の範囲から逸脱せずになし得るということは明らかとなろう。
本発明の実施例に従う単一ルータにより置換される１対のルータを示す。 １対のマッピングを備えている、本発明の実施例によるルータを示す。 図２Ａのルータに設けられたマッピング（複数）から統合マッピングを作成する１つの方法を示す。 図２Ａのルータに設けられたマッピング（複数）から統合マッピングを作成する別の方法を示す。 本発明の実施例によるルータの物理的実装例を示す。 １対のマッピングを備えている、本発明の他の実施例によるルータを示す。 図４Ａのルータに設けられたマッピング（複数）から部分的な統合マッピングを作成する１つの方法を示す。 図４Ａのルータに設けられたマッピング（複数）から部分的な統合マッピングを作成する別の方法を示す。

Claims (28)

  1. 複数の通信インターフェイスを備えたデータ送信装置により使用されるマッピングの生成方法であって、
    ａ）前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定する第１のマッピングを受信し、ここで、少なくとも１つの次のホップ・インターフェイスは１組の論理インターフェイスに属する、
    ｂ）前記第１のマッピングにより特定された前記次のホップ・インターフェイスが前記１組の論理インターフェイスに属する特定のデータ要素のための第２の次のホップ・インターフェイスを特定する第２のマッピングを受信し、ここで、少なくとも１つの第２の次のホップ・インターフェイスは、前記複数の通信インターフェイスに属する、
    ｃ）前記１組の論理インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの各部を、第２の次のホップ・インターフェイスを特定する前記第２のマッピングの対応部分により置換することによって前記第１と第２のマッピングから統合マッピングを生成する方法。
  2. 前記第１のマッピングにより特定された少なくとも１つの他の次のホップ・インターフェイスは、前記複数の通信インターフェイスに属し、前記統合マッピングの生成は、更に、前記複数の通信インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの各部を保持することを含む、請求項１記載の方法。
  3. 前記統合マッピングをメモリに記憶することを更に含む、請求項１記載の方法。
  4. ｄ）前記通信インターフェイスの１つでデータ要素を受信し、
    ｅ）前記通信インターフェイスで受信された各データ要素に関連する次のホップ・インターフェイスを決定するために前記統合マッピングにアクセスし、
    ｆ）ｅ）で決定された前記次のホップ・インターフェイスに前記受信されたデータ要素を送信する、ことを更に含む請求項３記載の方法。
  5. 前記受信したデータ要素の少なくとも１つの特性を決定することをさらに含み、前記統合マッピングにアクセスすることは、前記受信したデータ要素の前記少なくとも１つの特性に関連した次のホップ・インターフェイスを特定する前記統合マッピングの一部を識別することを含む、請求項４記載の方法。
  6. 各受信されたデータ要素は、ソース・アドレスに関連付けられており、特定の受信されたデータ要素のために前記統合マッピングにより特定された前記次のホップ・インターフェイスは前記特定の受信されたデータ要素に関連付けられたソース・アドレスの関数である、請求項１記載の方法。
  7. 各受信されたデータ要素は、ソース・アドレスに関連付けられており、特定の受信されたデータ要素のために前記統合マッピングにより特定された前記次のホップ・インターフェイスは前記特定の受信されたデータ要素に関連付けられたソース・アドレスの関数である、請求項１記載の方法。
  8. 各受信されたデータ要素は、行き先アドレスに関連付けられており、特定の受信されたデータ要素のために前記統合マッピングにより特定された前記次のホップ・インターフェイスは前記特定の受信されたデータ要素に関連付けられた行き先アドレスの関数である、請求項１記載の方法。
  9. 各受信されたデータ要素は、優先レベルに関連付けられており、特定の受信されたデータ要素のために前記統合マッピングにより特定された前記次のホップ・インターフェイスは前記特定の受信されたデータ要素に関連付けられた優先レベルの関数である、請求項１記載の方法。
  10. 各受信されたデータ要素は、年齢に関連付けられており、特定の受信されたデータ要素のために前記統合マッピングにより特定された前記次のホップ・インターフェイスは前記特定の受信されたデータ要素に関連付けられた年齢の関数である、請求項１記載の方法。
  11. 特定の受信されたデータ要素のために前記統合マッピングにより特定された前記次のホップ・インターフェイスは前記特定の受信されたデータ要素が受信された前記通信インターフェイスの関数である、請求項１記載の方法。
  12. 各受信されたデータ要素は、接続状態を持つ接続部に関連付けられており、特定の受信されたデータ要素のために前記統合マッピングにより特定された前記次のホップ・インターフェイスは前記特定の受信されたデータ要素に関連した接続部の接続状態の関数である、請求項１記載の方法。
  13. 前記第１のマッピングは、更に、対応する第１の処置を前記通信インターフェイスの１つで受信された各データ要素に関連付ける、請求項１記載の方法。
  14. 前記第２のマッピングは、更に、対応する第２の処置を、前記第１のマッピングによって特定された前記次のホップ・インターフェイスが前記論理インターフェイスの１つである特定のデータ要素に関連付ける、請求項１３記載の方法。
  15. 前記統合マッピングは、更に、対応する第３の処置を、前記通信インターフェイスの１つで受信された各データ要素に関連付け、前記対応する第３の処置は、前記第１のマッピングによって特定された前記次のホップ・インターフェイスが前記通信インターフェイスの１つである場合に前記対応する第１の処置であり、前記対応する第３の処置は、前記第１のマッピングによって特定された前記次のホップ・インターフェイスが前記論理インターフェイスの１つである場合に前記対応する第１と第２の処置の合成である、請求項１２記載の方法。
  16. 前記通信インターフェイスは制御インターフェイスを有する、請求項１記載の方法。
  17. ａ）データ要素を受信する複数の通信インターフェイスと、
    ｂ）第１のマッピング、第２のマッピング及びこの統合されたマッピングを記憶するメモリであって、
    ｉ）前記第１のマッピングは、前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定し、少なくとも１つの次のホップ・インターフェイスは１組の論理インターフェイスに属し、
    ｉｉ）前記第２のマッピングは、前記第１のマッピングにより特定された前記次のホップ・インターフェイスが前記１組の論理インターフェイスに属する特定のデータ要素のための第２の次のホップ・インターフェイスを特定し、少なくとも１つの第２の次のホップ・インターフェイスは前記複数の通信インターフェイスに属し、
    ｉｉｉ）前記統合されたマッピングは、前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定し、前記統合されたマッピングにより特定された如何なる次のホップ・インターフェイスも前記１組の論理インターフェイスには属さない、メモリと、
    ｃ）前記物理的インターフェイスと前記メモリに接続された処理装置であって、
    ｉ）前記１組の論理インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの各部を、第２の次のホップ・インターフェイスを特定する前記第２のマッピングの対応部分により置換することによって前記第１と第２のマッピングから統合マッピングを生成することが可能であり、
    ｉｉ）前記通信インターフェイスで受信された各データ要素に関連する次のホップ・インターフェイスを決定するために前記統合マッピングにアクセスすることが可能であり、
    ｉｉｉ）ｉｉ）で決定された前記次のホップ・インターフェイスに前記受信されたデータ要素を送信することが可能な処理装置と、
    を有するデータ送信装置。
  18. 前記第１のマッピングは、更に、対応する第１の処置を前記通信インターフェイスの１つで受信された各データ要素に関連付ける、請求項１７記載のデータ送信装置。
  19. 前記第２のマッピングは、更に、対応する第２の処置を、前記第１のマッピングによって特定された前記次のホップ・インターフェイスが前記論理インターフェイスの１つである特定のデータ要素に関連付ける、請求項１８記載のデータ送信装置。
  20. 前記統合マッピングは、更に、対応する第３の処置を、前記通信インターフェイスの１つで受信された各データ要素に関連付け、前記対応する第３の処置は、前記第１のマッピングによって特定された前記次のホップ・インターフェイスが前記通信インターフェイスの１つである場合に前記対応する第１の処置であり、前記対応する第３の処置は、前記第１のマッピングによって特定された前記次のホップ・インターフェイスが前記論理インターフェイスの１つである場合に前記対応する第１と第２の処置の合成である、請求項１９記載のデータ送信装置。
  21. 前記通信インターフェイスが分散されている複数のライン・カードを更に有する、請求項１７記載のデータ送信装置。
  22. 更に、前記ライン・カード間で分散された複数の物理的データ・ポートを有する、請求項２１記載のデータ送信装置。
  23. 各前記通信インターフェイスは、前記物理的データ・ポートの１つである、請求項２２記載のデータ送信装置。
  24. 前記通信インターフェイスの内の複数のものは、前記物理的データ・ポートの内の共通のものを共有する、請求項２２記載のデータ送信装置。
  25. 複数の通信インターフェイスを備えたデータ処理システムで実行されるアプリケーション・プログラムによりアクセスされるデータを記憶するメモリであって、
    ａ）前記メモリに記憶されたデータ構造体を有し、このデータ構造体は、前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定する第１のマッピングに関する情報を有し、少なくとも１つの次のホップ・インターフェイスは１組の論理インターフェイスに属し、
    ｇ）前記データ構造体は、前記第１のマッピングにより特定された前記次のホップ・インターフェイスが前記１組の論理インターフェイスに属する特定のデータ要素のための第２の次のホップ・インターフェイスを特定する第２のマッピングに関する情報を有し、少なくとも１つの第２の次のホップ・インターフェイスは前記複数の通信インターフェイスに属し、
    ｈ）前記データ構造体は、前記１組の論理インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの各部を、第２の次のホップ・インターフェイスを特定する前記第２のマッピングの対応部分により置換することによって前記第１と第２のマッピングから作成された統合マッピングに関する情報を有する、メモリ。
  26. マッピングを発生する方法を実施するために複数の通信インターフェイスを備えているデータ送信装置により実行可能な命令のプログラムを確実に具体化する、コンピュータが読み取り可能な記録媒体であって、前記方法が、
    ａ）通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定する第１のマッピングを受信し、ここで、少なくとも１つの次のホップ・インターフェイスは１組の論理インターフェイスに属する、
    ｂ）前記第１のマッピングにより特定された前記次のホップ・インターフェイスが前記１組の論理インターフェイスに属する特定のデータ要素のための第２の次のホップ・インターフェイスを特定する第２のマッピングを受信し、ここで、少なくとも１つの第２の次のホップ・インターフェイスは、前記複数の通信インターフェイスに属する、
    ｃ）前記１組の論理インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの各部を、第２の次のホップ・インターフェイスを特定する前記第２のマッピングの対応部分により置換することによって前記第１と第２のマッピングから統合マッピングを生成することを含む、記録媒体。
  27. 複数の通信インターフェイスを備えたデータ送信装置により使用されるマッピングの生成方法であって、
    ａ）前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定する第１のマッピングを受信し、ここで、前記受信されたデータ要素の内の特定のものの少なくとも１つのために特定された前記複数の次のホップ・インターフェイスの少なくとも１つは１組の論理インターフェイスに属する、
    ｂ）前記第１のマッピングにより特定された前記次のホップ・インターフェイスが前記１組の論理インターフェイスに属する特定のデータ要素用の複数の第２の次のホップ・インターフェイスを特定する第２のマッピングを受信し、ここで、少なくとも１つの第２の次のホップ・インターフェイスは前記複数の通信インターフェイスに属する、
    ｃ）前記１組の論理インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの少なくとも１部を、複数の第２の次のホップ・インターフェイスを特定する前記第２のマッピングの対応部分により置換することによって前記第１と第２のマッピングから統合マッピングを生成する方法。
  28. ａ）データ要素を受信する複数の通信インターフェイスと、
    ｂ）第１のマッピング、第２のマッピング、第３のマッピング及びこの統合されたマッピングを記憶するメモリであって、
    ｉ）前記第１のマッピングは、前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定し、少なくとも１つの次のホップ・インターフェイスは１組の論理インターフェイスに属し、
    ｉｉ）前記第２のマッピングは、前記第１のマッピングにより特定された前記次のホップ・インターフェイスが前記１組の論理インターフェイスに属する特定のデータ要素のための第２の次のホップ・インターフェイスを特定し、少なくとも１つの第２の次のホップ・インターフェイスは前記複数の通信インターフェイスに属し、
    ｉｉｉ）前記第３のマッピングは、前記第１のマッピングにより特定された前記次のホップ・インターフェイスが前記１組の論理インターフェイスに属する特定のデータ要素のための第３の次のホップ・インターフェイスを特定し、少なくとも１つの第３の次のホップ・インターフェイスは前記複数の通信インターフェイスに属し、
    ｉｖ）前記統合されたマッピングは、前記通信インターフェイスで受信されたデータ要素用の次のホップ・インターフェイスを特定し、前記統合されたマッピングにより特定された如何なる次のホップ・インターフェイスも前記１組の論理インターフェイスには属さず、
    ｃ）前記物理的インターフェイスと前記メモリに接続された処理装置であって、
    ｉ）前記１組の論理インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの特定部を、第２の次のホップ・インターフェイスを特定する前記第２のマッピングの対応部分により置換し、前記１組の論理インターフェイスに属する次のホップ・インターフェイスを特定する前記第１のマッピングの特定部分を、第３の次のホップ・インターフェイスを特定する前記第３のマッピングの対応部分により置換することによって前記第１、第２、第３のマッピングから前記統合されたマッピングを生成することが可能であり、
    ｉｉ）前記通信インターフェイスで受信された各データ要素に関連する次のホップ・インターフェイスを決定するために前記統合マッピングにアクセスすることが可能であり、
    ｉｉｉ）ｉｉ）で決定された前記次のホップ・インターフェイスに前記受信されたデータ要素を送信することが可能な処理装置と、
    を有するデータ送信装置。
JP2004552298A 2002-11-20 2003-11-05 多数の論理サブ送信システムの機能性を持つ送信システム Expired - Fee Related JP4454499B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/299,857 US20040098505A1 (en) 2002-11-20 2002-11-20 Forwarding system with multiple logical sub-system functionality
PCT/CA2003/001711 WO2004047377A2 (en) 2002-11-20 2003-11-05 Forewarding system with multiple logical sub-system functionality

Publications (2)

Publication Number Publication Date
JP2006506858A JP2006506858A (ja) 2006-02-23
JP4454499B2 true JP4454499B2 (ja) 2010-04-21

Family

ID=32297787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004552298A Expired - Fee Related JP4454499B2 (ja) 2002-11-20 2003-11-05 多数の論理サブ送信システムの機能性を持つ送信システム

Country Status (8)

Country Link
US (2) US20040098505A1 (ja)
EP (1) EP1563647A2 (ja)
JP (1) JP4454499B2 (ja)
KR (1) KR101100804B1 (ja)
CN (1) CN100493028C (ja)
AU (1) AU2003283112A1 (ja)
CA (1) CA2503508A1 (ja)
WO (1) WO2004047377A2 (ja)

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130810B2 (en) 2000-09-13 2015-09-08 Qualcomm Incorporated OFDM communications methods and apparatus
US7295509B2 (en) 2000-09-13 2007-11-13 Qualcomm, Incorporated Signaling method in an OFDM multiple access system
US20040148391A1 (en) * 2003-01-11 2004-07-29 Lake Shannon M Cognitive network
US9032095B1 (en) 2004-01-06 2015-05-12 Juniper Networks, Inc. Routing device having multiple logical routers
US9137822B2 (en) 2004-07-21 2015-09-15 Qualcomm Incorporated Efficient signaling over access channel
US9148256B2 (en) 2004-07-21 2015-09-29 Qualcomm Incorporated Performance based rank prediction for MIMO design
US8996722B2 (en) * 2004-11-01 2015-03-31 Alcatel Lucent Softrouter feature server
US9246560B2 (en) 2005-03-10 2016-01-26 Qualcomm Incorporated Systems and methods for beamforming and rate control in a multi-input multi-output communication systems
US9154211B2 (en) 2005-03-11 2015-10-06 Qualcomm Incorporated Systems and methods for beamforming feedback in multi antenna communication systems
US8446892B2 (en) 2005-03-16 2013-05-21 Qualcomm Incorporated Channel structures for a quasi-orthogonal multiple-access communication system
US9461859B2 (en) 2005-03-17 2016-10-04 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9143305B2 (en) 2005-03-17 2015-09-22 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9520972B2 (en) 2005-03-17 2016-12-13 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9184870B2 (en) 2005-04-01 2015-11-10 Qualcomm Incorporated Systems and methods for control channel signaling
US9408220B2 (en) 2005-04-19 2016-08-02 Qualcomm Incorporated Channel quality reporting for adaptive sectorization
US9036538B2 (en) 2005-04-19 2015-05-19 Qualcomm Incorporated Frequency hopping design for single carrier FDMA systems
US8879511B2 (en) 2005-10-27 2014-11-04 Qualcomm Incorporated Assignment acknowledgement for a wireless communication system
US8565194B2 (en) 2005-10-27 2013-10-22 Qualcomm Incorporated Puncturing signaling channel for a wireless communication system
US8611284B2 (en) 2005-05-31 2013-12-17 Qualcomm Incorporated Use of supplemental assignments to decrement resources
US8462859B2 (en) 2005-06-01 2013-06-11 Qualcomm Incorporated Sphere decoding apparatus
US9179319B2 (en) 2005-06-16 2015-11-03 Qualcomm Incorporated Adaptive sectorization in cellular systems
US8599945B2 (en) 2005-06-16 2013-12-03 Qualcomm Incorporated Robust rank prediction for a MIMO system
US8885628B2 (en) 2005-08-08 2014-11-11 Qualcomm Incorporated Code division multiplexing in a single-carrier frequency division multiple access system
US20070041457A1 (en) 2005-08-22 2007-02-22 Tamer Kadous Method and apparatus for providing antenna diversity in a wireless communication system
US9209956B2 (en) 2005-08-22 2015-12-08 Qualcomm Incorporated Segment sensitive scheduling
US8644292B2 (en) 2005-08-24 2014-02-04 Qualcomm Incorporated Varied transmission time intervals for wireless communication system
US9136974B2 (en) 2005-08-30 2015-09-15 Qualcomm Incorporated Precoding and SDMA support
US9088384B2 (en) 2005-10-27 2015-07-21 Qualcomm Incorporated Pilot symbol transmission in wireless communication systems
US8693405B2 (en) * 2005-10-27 2014-04-08 Qualcomm Incorporated SDMA resource management
US8045512B2 (en) 2005-10-27 2011-10-25 Qualcomm Incorporated Scalable frequency band operation in wireless communication systems
US8477684B2 (en) 2005-10-27 2013-07-02 Qualcomm Incorporated Acknowledgement of control messages in a wireless communication system
US9172453B2 (en) 2005-10-27 2015-10-27 Qualcomm Incorporated Method and apparatus for pre-coding frequency division duplexing system
US9144060B2 (en) 2005-10-27 2015-09-22 Qualcomm Incorporated Resource allocation for shared signaling channels
US9225488B2 (en) 2005-10-27 2015-12-29 Qualcomm Incorporated Shared signaling channel
US9225416B2 (en) 2005-10-27 2015-12-29 Qualcomm Incorporated Varied signaling channels for a reverse link in a wireless communication system
US8582509B2 (en) 2005-10-27 2013-11-12 Qualcomm Incorporated Scalable frequency band operation in wireless communication systems
US9210651B2 (en) 2005-10-27 2015-12-08 Qualcomm Incorporated Method and apparatus for bootstraping information in a communication system
US8582548B2 (en) 2005-11-18 2013-11-12 Qualcomm Incorporated Frequency division multiple access schemes for wireless communication
US20070140235A1 (en) * 2005-12-21 2007-06-21 Nortel Networks Limited Network visible inter-logical router links
KR100708588B1 (ko) * 2006-05-01 2007-04-20 한국정보통신대학교 산학협력단 네트워크에서의 우선순위 기반 포워딩 방법 및 그 시스템
US8892706B1 (en) 2010-06-21 2014-11-18 Vmware, Inc. Private ethernet overlay networks over a shared ethernet in a virtual environment
US8924524B2 (en) 2009-07-27 2014-12-30 Vmware, Inc. Automated network configuration of virtual machines in a virtual lab data environment
US8619771B2 (en) 2009-09-30 2013-12-31 Vmware, Inc. Private allocated networks over shared communications infrastructure
CN104113433B (zh) * 2007-09-26 2018-04-10 Nicira股份有限公司 管理和保护网络的网络操作系统
US8195774B2 (en) 2008-05-23 2012-06-05 Vmware, Inc. Distributed virtual switch for virtualized computer systems
US8031627B2 (en) * 2008-07-10 2011-10-04 At&T Intellectual Property I, L.P. Methods and apparatus to deploy and monitor network layer functionalities
CN101662421B (zh) * 2008-08-28 2012-09-05 中兴通讯股份有限公司 基于以太多环网的控制报文的传输方法和装置
JP5701288B2 (ja) * 2009-04-01 2015-04-15 ニシラ， インコーポレイテッド ネットワークおよびネットワーキングリソースを管理する方法
US8369345B1 (en) * 2009-11-13 2013-02-05 Juniper Networks, Inc. Multi-router system having shared network interfaces
US8699484B2 (en) 2010-05-24 2014-04-15 At&T Intellectual Property I, L.P. Methods and apparatus to route packets in a network
US9491085B2 (en) 2010-05-24 2016-11-08 At&T Intellectual Property I, L.P. Methods and apparatus to route control packets based on address partitioning
US8959215B2 (en) 2010-07-06 2015-02-17 Nicira, Inc. Network virtualization
US10103939B2 (en) 2010-07-06 2018-10-16 Nicira, Inc. Network control apparatus and method for populating logical datapath sets
US9680750B2 (en) 2010-07-06 2017-06-13 Nicira, Inc. Use of tunnels to hide network addresses
US8964528B2 (en) 2010-07-06 2015-02-24 Nicira, Inc. Method and apparatus for robust packet distribution among hierarchical managed switching elements
US9525647B2 (en) 2010-07-06 2016-12-20 Nicira, Inc. Network control apparatus and method for creating and modifying logical switching elements
US9043452B2 (en) 2011-05-04 2015-05-26 Nicira, Inc. Network control apparatus and method for port isolation
US9444651B2 (en) 2011-08-17 2016-09-13 Nicira, Inc. Flow generation from second level controller to first level controller to managed switching element
US8913611B2 (en) 2011-11-15 2014-12-16 Nicira, Inc. Connection identifier assignment and source network address translation
EP3462686B1 (en) 2011-08-17 2019-10-16 Nicira Inc. Distributed logical l3 routing
US9154433B2 (en) 2011-10-25 2015-10-06 Nicira, Inc. Physical controller
US9288104B2 (en) 2011-10-25 2016-03-15 Nicira, Inc. Chassis controllers for converting universal flows
US9203701B2 (en) 2011-10-25 2015-12-01 Nicira, Inc. Network virtualization apparatus and method with scheduling capabilities
US9137107B2 (en) 2011-10-25 2015-09-15 Nicira, Inc. Physical controllers for converting universal flows
EP2748993B1 (en) 2012-04-18 2015-09-02 Nicira Inc. Using transactions to compute and propagate network forwarding state
US9231892B2 (en) 2012-07-09 2016-01-05 Vmware, Inc. Distributed virtual switch configuration and state management
US9432215B2 (en) 2013-05-21 2016-08-30 Nicira, Inc. Hierarchical network managers
US9571386B2 (en) 2013-07-08 2017-02-14 Nicira, Inc. Hybrid packet processing
US9432252B2 (en) 2013-07-08 2016-08-30 Nicira, Inc. Unified replication mechanism for fault-tolerance of state
US9667447B2 (en) 2013-07-08 2017-05-30 Nicira, Inc. Managing context identifier assignment across multiple physical domains
US9407580B2 (en) 2013-07-12 2016-08-02 Nicira, Inc. Maintaining data stored with a packet
US9282019B2 (en) 2013-07-12 2016-03-08 Nicira, Inc. Tracing logical network packets through physical network
US9197529B2 (en) 2013-07-12 2015-11-24 Nicira, Inc. Tracing network packets through logical and physical networks
US9952885B2 (en) 2013-08-14 2018-04-24 Nicira, Inc. Generation of configuration files for a DHCP module executing within a virtualized container
US9887960B2 (en) 2013-08-14 2018-02-06 Nicira, Inc. Providing services for logical networks
US9973382B2 (en) 2013-08-15 2018-05-15 Nicira, Inc. Hitless upgrade for network control applications
US9503371B2 (en) 2013-09-04 2016-11-22 Nicira, Inc. High availability L3 gateways for logical networks
US9577845B2 (en) 2013-09-04 2017-02-21 Nicira, Inc. Multiple active L3 gateways for logical networks
US9602398B2 (en) 2013-09-15 2017-03-21 Nicira, Inc. Dynamically generating flows with wildcard fields
US9674087B2 (en) 2013-09-15 2017-06-06 Nicira, Inc. Performing a multi-stage lookup to classify packets
US9596126B2 (en) 2013-10-10 2017-03-14 Nicira, Inc. Controller side method of generating and updating a controller assignment list
US9977685B2 (en) 2013-10-13 2018-05-22 Nicira, Inc. Configuration of logical router
US10063458B2 (en) 2013-10-13 2018-08-28 Nicira, Inc. Asymmetric connection with external networks
US9967199B2 (en) 2013-12-09 2018-05-08 Nicira, Inc. Inspecting operations of a machine to detect elephant flows
US10193771B2 (en) 2013-12-09 2019-01-29 Nicira, Inc. Detecting and handling elephant flows
US9996467B2 (en) 2013-12-13 2018-06-12 Nicira, Inc. Dynamically adjusting the number of flows allowed in a flow table cache
US9569368B2 (en) 2013-12-13 2017-02-14 Nicira, Inc. Installing and managing flows in a flow table cache
US9590901B2 (en) 2014-03-14 2017-03-07 Nicira, Inc. Route advertisement by managed gateways
US9313129B2 (en) 2014-03-14 2016-04-12 Nicira, Inc. Logical router processing by network controller
US9419855B2 (en) 2014-03-14 2016-08-16 Nicira, Inc. Static routes for logical routers
US9225597B2 (en) 2014-03-14 2015-12-29 Nicira, Inc. Managed gateways peering with external router to attract ingress packets
US9503321B2 (en) 2014-03-21 2016-11-22 Nicira, Inc. Dynamic routing for logical routers
US9647883B2 (en) 2014-03-21 2017-05-09 Nicria, Inc. Multiple levels of logical routers
US9413644B2 (en) 2014-03-27 2016-08-09 Nicira, Inc. Ingress ECMP in virtual distributed routing environment
US9893988B2 (en) 2014-03-27 2018-02-13 Nicira, Inc. Address resolution using multiple designated instances of a logical router
US9686200B2 (en) 2014-03-31 2017-06-20 Nicira, Inc. Flow cache hierarchy
US10193806B2 (en) 2014-03-31 2019-01-29 Nicira, Inc. Performing a finishing operation to improve the quality of a resulting hash
US9385954B2 (en) 2014-03-31 2016-07-05 Nicira, Inc. Hashing techniques for use in a network environment
US10164894B2 (en) 2014-05-05 2018-12-25 Nicira, Inc. Buffered subscriber tables for maintaining a consistent network state
US9742881B2 (en) 2014-06-30 2017-08-22 Nicira, Inc. Network virtualization using just-in-time distributed capability for classification encoding
US9875127B2 (en) 2014-08-22 2018-01-23 Nicira, Inc. Enabling uniform switch management in virtual infrastructure
US10250443B2 (en) 2014-09-30 2019-04-02 Nicira, Inc. Using physical location to modify behavior of a distributed virtual network element
US9768980B2 (en) 2014-09-30 2017-09-19 Nicira, Inc. Virtual distributed bridging
US10020960B2 (en) 2014-09-30 2018-07-10 Nicira, Inc. Virtual distributed bridging
US11178051B2 (en) 2014-09-30 2021-11-16 Vmware, Inc. Packet key parser for flow-based forwarding elements
US10511458B2 (en) 2014-09-30 2019-12-17 Nicira, Inc. Virtual distributed bridging
US10469342B2 (en) 2014-10-10 2019-11-05 Nicira, Inc. Logical network traffic analysis
US10079779B2 (en) 2015-01-30 2018-09-18 Nicira, Inc. Implementing logical router uplinks
US10038628B2 (en) 2015-04-04 2018-07-31 Nicira, Inc. Route server mode for dynamic routing between logical and physical networks
US9923760B2 (en) 2015-04-06 2018-03-20 Nicira, Inc. Reduction of churn in a network control system
CN106302181B (zh) * 2015-05-19 2020-06-26 中兴通讯股份有限公司 通信设备的报文转发配置方法、装置及报文转发方法
US10348625B2 (en) 2015-06-30 2019-07-09 Nicira, Inc. Sharing common L2 segment in a virtual distributed router environment
US10129142B2 (en) 2015-08-11 2018-11-13 Nicira, Inc. Route configuration for logical router
US10057157B2 (en) 2015-08-31 2018-08-21 Nicira, Inc. Automatically advertising NAT routes between logical routers
US10204122B2 (en) 2015-09-30 2019-02-12 Nicira, Inc. Implementing an interface between tuple and message-driven control entities
US10095535B2 (en) 2015-10-31 2018-10-09 Nicira, Inc. Static route types for logical routers
US10313271B2 (en) * 2016-03-16 2019-06-04 At&T Intellectual Property I, L.P. Providing and using a distributed forwarding service
US10333849B2 (en) 2016-04-28 2019-06-25 Nicira, Inc. Automatic configuration of logical routers on edge nodes
US10841273B2 (en) 2016-04-29 2020-11-17 Nicira, Inc. Implementing logical DHCP servers in logical networks
US11019167B2 (en) 2016-04-29 2021-05-25 Nicira, Inc. Management of update queues for network controller
US10484515B2 (en) 2016-04-29 2019-11-19 Nicira, Inc. Implementing logical metadata proxy servers in logical networks
US10091161B2 (en) 2016-04-30 2018-10-02 Nicira, Inc. Assignment of router ID for logical routers
US10560320B2 (en) 2016-06-29 2020-02-11 Nicira, Inc. Ranking of gateways in cluster
US10153973B2 (en) 2016-06-29 2018-12-11 Nicira, Inc. Installation of routing tables for logical router in route server mode
US10454758B2 (en) 2016-08-31 2019-10-22 Nicira, Inc. Edge node cluster network redundancy and fast convergence using an underlay anycast VTEP IP
US10341236B2 (en) 2016-09-30 2019-07-02 Nicira, Inc. Anycast edge service gateways
US10237123B2 (en) 2016-12-21 2019-03-19 Nicira, Inc. Dynamic recovery from a split-brain failure in edge nodes
US10742746B2 (en) 2016-12-21 2020-08-11 Nicira, Inc. Bypassing a load balancer in a return path of network traffic
US10212071B2 (en) 2016-12-21 2019-02-19 Nicira, Inc. Bypassing a load balancer in a return path of network traffic
US10616045B2 (en) 2016-12-22 2020-04-07 Nicira, Inc. Migration of centralized routing components of logical router
US10805239B2 (en) 2017-03-07 2020-10-13 Nicira, Inc. Visualization of path between logical network endpoints
US10681000B2 (en) 2017-06-30 2020-06-09 Nicira, Inc. Assignment of unique physical network addresses for logical network addresses
US10637800B2 (en) 2017-06-30 2020-04-28 Nicira, Inc Replacement of logical network addresses with physical network addresses
US10608887B2 (en) 2017-10-06 2020-03-31 Nicira, Inc. Using packet tracing tool to automatically execute packet capture operations
US10511459B2 (en) 2017-11-14 2019-12-17 Nicira, Inc. Selection of managed forwarding element for bridge spanning multiple datacenters
US10374827B2 (en) 2017-11-14 2019-08-06 Nicira, Inc. Identifier that maps to different networks at different datacenters
US10999220B2 (en) 2018-07-05 2021-05-04 Vmware, Inc. Context aware middlebox services at datacenter edge
US11184327B2 (en) 2018-07-05 2021-11-23 Vmware, Inc. Context aware middlebox services at datacenter edges
US10931560B2 (en) 2018-11-23 2021-02-23 Vmware, Inc. Using route type to determine routing protocol behavior
US10735541B2 (en) 2018-11-30 2020-08-04 Vmware, Inc. Distributed inline proxy
US10797998B2 (en) 2018-12-05 2020-10-06 Vmware, Inc. Route server for distributed routers using hierarchical routing protocol
US10938788B2 (en) 2018-12-12 2021-03-02 Vmware, Inc. Static routes for policy-based VPN
US11095480B2 (en) 2019-08-30 2021-08-17 Vmware, Inc. Traffic optimization using distributed edge services
US11641305B2 (en) 2019-12-16 2023-05-02 Vmware, Inc. Network diagnosis in software-defined networking (SDN) environments
US11283699B2 (en) 2020-01-17 2022-03-22 Vmware, Inc. Practical overlay network latency measurement in datacenter
US11962518B2 (en) 2020-06-02 2024-04-16 VMware LLC Hardware acceleration techniques using flow selection
US11606294B2 (en) 2020-07-16 2023-03-14 Vmware, Inc. Host computer configured to facilitate distributed SNAT service
US11616755B2 (en) 2020-07-16 2023-03-28 Vmware, Inc. Facilitating distributed SNAT service
US11611613B2 (en) 2020-07-24 2023-03-21 Vmware, Inc. Policy-based forwarding to a load balancer of a load balancing cluster
US11451413B2 (en) 2020-07-28 2022-09-20 Vmware, Inc. Method for advertising availability of distributed gateway service and machines at host computer
US11902050B2 (en) 2020-07-28 2024-02-13 VMware LLC Method for providing distributed gateway service at host computer
US11570090B2 (en) 2020-07-29 2023-01-31 Vmware, Inc. Flow tracing operation in container cluster
US11196628B1 (en) 2020-07-29 2021-12-07 Vmware, Inc. Monitoring container clusters
US11558426B2 (en) 2020-07-29 2023-01-17 Vmware, Inc. Connection tracking for container cluster
US11736436B2 (en) 2020-12-31 2023-08-22 Vmware, Inc. Identifying routes with indirect addressing in a datacenter
US11336533B1 (en) 2021-01-08 2022-05-17 Vmware, Inc. Network visualization of correlations between logical elements and associated physical elements
US11687210B2 (en) 2021-07-05 2023-06-27 Vmware, Inc. Criteria-based expansion of group nodes in a network topology visualization
US11711278B2 (en) 2021-07-24 2023-07-25 Vmware, Inc. Visualization of flow trace operation across multiple sites
US11677645B2 (en) 2021-09-17 2023-06-13 Vmware, Inc. Traffic monitoring

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06178343A (ja) * 1992-12-02 1994-06-24 Toshiba Corp 構内交換機の遠隔回線収容方式
KR100660529B1 (ko) * 1999-01-07 2006-12-22 삼성전자주식회사 통신 시스템 및 그의 제어 방법
EP1181792B1 (en) * 1999-05-21 2010-07-14 Broadcom Corporation Stacked network switch configuration
US6594704B1 (en) * 1999-12-15 2003-07-15 Quarry Technologies Method of managing and using multiple virtual private networks in a router with a single routing table
US7158497B2 (en) * 2000-08-31 2007-01-02 Nortel Networks Limited Methods and apparatus for supporting micro-mobility within a radio access network
US20020103921A1 (en) * 2001-01-31 2002-08-01 Shekar Nair Method and system for routing broadband internet traffic
US6944168B2 (en) * 2001-05-04 2005-09-13 Slt Logic Llc System and method for providing transformation of multi-protocol packets in a data stream
WO2003007556A2 (en) * 2001-07-13 2003-01-23 Nortel Networks Limited Routing for a communications network
US7561517B2 (en) * 2001-11-02 2009-07-14 Internap Network Services Corporation Passive route control of data networks
US6744774B2 (en) * 2002-06-27 2004-06-01 Nokia, Inc. Dynamic routing over secure networks
US7209976B2 (en) * 2002-07-16 2007-04-24 Jeremy Benjamin Protocol communication and transit packet forwarding routed between multiple virtual routers within a single physical router

Also Published As

Publication number Publication date
KR20050065679A (ko) 2005-06-29
CN1714548A (zh) 2005-12-28
WO2004047377A2 (en) 2004-06-03
CN100493028C (zh) 2009-05-27
AU2003283112A1 (en) 2004-06-15
US20040098505A1 (en) 2004-05-20
KR101100804B1 (ko) 2012-01-02
JP2006506858A (ja) 2006-02-23
US20090031041A1 (en) 2009-01-29
EP1563647A2 (en) 2005-08-17
WO2004047377A3 (en) 2004-08-26
CA2503508A1 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
JP4454499B2 (ja) 多数の論理サブ送信システムの機能性を持つ送信システム
US11283707B2 (en) Segment routing with fast reroute for container networking
TWI821463B (zh) 具有分解式網路元件的邏輯路由器
JP4076586B2 (ja) マルチレイヤ・ネットワーク要素用のシステムおよび方法
US7633937B2 (en) Methods and apparatus for switching between Metro Ethernet networks and external networks
US9124567B2 (en) Methods and devices for converting routing data from one protocol to another in a virtual private network
JP6445015B2 (ja) ミドルウェアおよびアプリケーションの実行のためにエンジニアド・システムにおいてデータサービスを提供するためのシステムおよび方法
US8667177B2 (en) Interface grouping for media access control address pinning in a layer two network
US20140310393A1 (en) Virtual Network and Management Method of Virtual Network
US8953599B1 (en) Traffic cut-through within network device having multiple virtual network devices
WO2013054344A2 (en) Method and apparatus for end-end communication and inter-domain routing in omnipresent ethernet networks with an option to migrate to mpls-tp
Aweya On the design of IP routers Part 1: Router architectures
US7525973B1 (en) Flexible software-based packet switching path
WO2021052381A1 (zh) 报文的发送方法和装置
Aweya Switch/Router Architectures: Shared-Bus and Shared-Memory Based Systems
US7327722B1 (en) Bridging routed encapsulation
US10587517B2 (en) Optimizing fabric path forwarding for virtual nodes within an electronic device
TWI844586B (zh) 具有分解式網路元件的邏輯路由系統及其方法
US7801149B1 (en) Packet forwarding using intermediate policy information
WO2024093778A1 (zh) 一种报文处理方法以及相关装置
US8228906B1 (en) Method and system for virtual lane assignment
CN118250212A (en) Explicit replication using anycast bit indexes
JP2001053752A (ja) 交換機およびアドレス解決方法
Quinn et al. Authors contact info

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees