JP4453326B2 - ダイバーシチ受信装置 - Google Patents
ダイバーシチ受信装置 Download PDFInfo
- Publication number
- JP4453326B2 JP4453326B2 JP2003348904A JP2003348904A JP4453326B2 JP 4453326 B2 JP4453326 B2 JP 4453326B2 JP 2003348904 A JP2003348904 A JP 2003348904A JP 2003348904 A JP2003348904 A JP 2003348904A JP 4453326 B2 JP4453326 B2 JP 4453326B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- band
- signal
- frequency
- mhz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Radio Transmission System (AREA)
Description
上記の先願発明は、この様な構成の帯域分割フィルタ30を利用して、上記の最大比合成を各帯域毎に個別に実施することにより、マルチパスによる周波数選択性フェージングの影響を排除或いは緩和しようとするものであった。
しかし、受信装置の小型化や開発の短期化、或いは生産コストの抑制などのためにも、より簡潔にこれらのフィルタリング機構を構成することが望ましく、この様な合理化は、今般、工業的にますます重要な課題になってきている。
また、本発明の更なる目的は、その様な簡潔な構成を実現する際に、重要な設計指針となる規則性(設計基準)を明確に認識した上で、それらを理論的かつ統一的に定式化して開示することである。
即ち、本発明の第1の手段は、マルチキャリア変調を用いた通信におけるダイバーシチ受信装置において、複数のアンテナで受信した各受信信号を所定の帯域幅Dで連続に配置された複数の狭帯域毎に抽出する帯域分割フィルタと、この帯域分割フィルタの各出力信号Sに対して狭帯域毎に各アンテナ毎の重み付けを行って狭帯域毎の合成信号を生成する信号合成手段と、全ての狭帯域の各合成信号を更に合成する再合成手段とを備え、帯域分割フィルタを、各狭帯域にそれぞれ1対1対応する1つの基本フィルタと他の従属フィルタから構成し、各狭帯域の帯域幅Dを何れもサンプリング周波数fs に対して「D=fs ・μ,μ=1/M(Mは、2以上の整数)」が成り立つ様に設定し、各従属フィルタの中心周波数Fcn を基本フィルタの中心周波数Fc0 に対して「Fcn =Fc0 +nD (n=±1,±2,±3,...)」が成り立つ様に設定し、更に、n番の従属フィルタのk次のフィルタ係数bn,k を基本フィルタのk次のフィルタ係数ak と所定の整数cに対して「bn,k =ak ・exp(2πj・μn(k−c))、ただし、k=0,1,2,…」が成り立つ様に設定することである。
また、フィルタの実装手段としては、例えば、計算機を使ったFIRデジタルフィルタ、IIRデジタルフィルタや、コンピュータソフトウェアやハードウェア回路などで実現されたトランスバーサルフィルタや、或いは再起フィルタなどの一般的な周知のフィルタを使用することができる。
また、本発明の第4の手段は、上記第1乃至第3の何れかの手段において、基本フィルタは、周波数空間において、周波数が、−D/2以上、D/2以下の帯域幅Dの帯域を通過帯域として定義されており、時間空間における基本フィルタのk次のフィルタ係数a k-c は、実数且つa k-c =a -k+c を満たすことである。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
本発明のダイバーシチ受信装置は、受信信号を複数の周波数帯域に分割し、それぞれの周波数帯域ごとに重み付けを行って合成するので、各周波数帯域の信号合成手段では劣化した信号成分の影響が軽減された、より正確な重み係数を算出することが可能となり、各周波数帯域ごとの信号レベルが平準化される。
即ち、本発明の第1の手段によれば、マルチパスによる周波数選択性フェージングの影響を軽減することが可能となる。
同時に、exp(2πj・μn(k−c))の値は、上記の設定により、±1,±j(jは虚数単位)の何れかに一致するケースが多くなる。このことは、bn,k =±ak ,またはbn,k =±jak の何れかによってフィルタ係数bn,k を決定できるケースが多くなることを意味しており、この関係を利用すれば、帯域分割フィルタを具現する演算回路上でのフィルタ係数の処理が簡素化できる。
即ち、本発明の第1の手段によれば、帯域分割フィルタを簡潔に構成できるので、公知の従来構成に対して少ないハードウェアの追加で、電波環境の激しい変動に対しても受信品質の高い受信装置を構成することができる。
即ち、本発明の第2の手段によれば、極めて簡潔な形で、即ち、従来構成に対するハードウェア構成の最小限の拡張によって、本発明の帯域分割フィルタを実現することができる。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
なお、アンテナ11に対応する受信信号を処理するバンドパスフィルタ31aと、アンテナ12に対応する受信信号を処理するバンドパスフィルタ31bとは、図4では論理的に別個に記載してあるが、これらは同一構成であり、例えば切替機構を用いた時分割処理によって1つのフィルタを周期的に使い回す様にするなどしても良い。
即ち、バンドパスフィルタ31、31a,31b,31c,31dは、何れも同一のフィルタ特性を持つものであり、フィルタ特性を議論する上では、これらの間には何ら差異はない。したがって、以下、バンドパスフィルタ31とバンドパスフィルタ31aとを文言上同一視して記載する場合がある。また、他の帯域((BPF_M),(BPF_H))に付いても同様である。
まず、図4を用いて、本図4に沿って本実施例1のダイバーシチ受信装置100の全体的な作用に付いて説明する。
図5に、本実施例1の帯域分割フィルタ30の論理構成を示す。本図5の構成は、前述の図1、図3、図4の何れの構成にもそれぞれ矛盾なく対応している。記号Σは加算器を表しており、符号σi(i=1,2,3,4)は符号制御加算器を示している。
以下、バンドパスフィルタ32aを構成するFIRデジタルフィルタDF1、DF2の構成形態について述べる。
図6は、その設計手順を示しており、この帯域分割フィルタ30の設計手順では、まず、DC付近の2MHz帯域を通過させるバンドパスフィルタ32a(BPF_M)を設計する。これが本発明の基本フィルタに相当する。
以上の様に、前述の本発明の第2の手段に従えば、直流付近の帯域幅2MHzの成分を抽出する基本フィルタを5タップ(α-2,α-1,α0 ,α1 ,α2 )で設計したとすると、この基本タップ係数にそれぞれ2MHz、−2MHzのキャリアを乗算するとき、そのキャリア信号のサンプリング値はすべて0,±1のみとなることが判る。即ち、本発明の第2の手段に従えば、各帯域を取り出す各バンドパスフィルタ(31a,32a,33a)のタップ係数が、図10に示す通りに、基本フィルタのタップ係数(α-2,α-1,α0 ,α1 ,α2 )を用いて極めて簡潔な形にできる。
この様に、本発明によれば、電波環境の激しい変動に対しても受信品質の高い受信装置を、極めて簡潔な形で構成することができる。
結合された信号は復調器60に入力される。周波数帯域の分割数を増やすとフィルタと合成部が増えるだけで、動作原理については上記と同様である。
フィルタはディジタルフィルタにより実現する。2分割の場合、1種類のローパスフィルタ係数を用意すればよい。フィルタといえば実信号領域つまり正の周波数領域で考えるのが一般的であるが、ここでは負の周波数領域にまで拡張して考える。すなわち、カットオフF(Hz)のローパスフィルタは、この場合、−F〜F(Hz)のバンドパスフィルタとなる(図12)。このフィルタのフィルタ係数を変形させることで周波数軸上で+F(Hz)移動させれば0〜2F(Hz)のバンドパスフィルタとなり、逆に−F(Hz)移動させれば−2F〜0(Hz)のバンドパスフィルタとなる。
fs =8MHz
μ =1/2
D =4MHz
そこで、まず、これらの条件を満たす原型フィルタを設計する(図12)。即ち、原型フィルタの各フィルタ係数Ak を求める。ただし、ここで言う原型フィルタとは、設計上の原型モデルと成り得る適当なフィルタのことである。
b0,k =Ak exp(2πjμ・1/4・(k−c))
=Ak exp(π/2・j(k−c))
となり、上側のBPFの係数b0,k が求められる。
これらのフィルタを4fs のオーバーサンプリングされたシステムに適用する場合には、図12に示すように、フィルタ係数に0を挿入して4倍のオーバーサンプリングを行って演算すればよいことは明らかである。
(設計パラメータ群2)
fs =8MHz
μ =1/4
D =2
オーバーサンプリングシステムへの適用形態は、前実施例2と同様で良い(図14−C)。
(設計パラメータ群3)
fs =8MHz
μ =1/8
D =1
そして、実施例2と同様に設計すると、基本フィルタak を得る(図16−A)。
次に、上側の従属フィルタ及び下側の従属フィルタは前実施例と同様に求められる。ここでは、π/4の整数倍の位相変化のみとなり、演算が簡単になることがわかる。ここで6MHzをカバーしようとすると7個のBPFが必要となる。しかしながら係数はak のみで表わすことができ、これも本発明に基づく1つの実現方式であると考えることができる(図16−B)。
そこで、帯域分割の隙間を埋めるため、即ちFLT1〜3の帯域幅を3MHzから4MHzにする。そのためには、従来0を3個挿入する代わりに、0を2個挿入すると帯域幅は4/3倍となり、全帯域がカバーできることとなる。
このように、最終的に不要な折り返しの部分をうまく利用することにより、さまざまな帯域分割フィルタの簡略化が実現できる。
S : 帯域分割フィルタの出力信号
μ : 設計パラメータ
D : 狭帯域の帯域幅
n : 従属フィルタの番号
k : フィルタ係数の次数
j : 虚数単位
π : 円周率
100 : ダイバーシチ受信装置(実施例1)
11 : アンテナ
21 : 受信機
30 : 帯域分割フィルタ
31 : バンドパスフィルタ
31a: バンドパスフィルタ31のアンテナ11対応部
(実施例1の従属フィルタ)
32 : バンドパスフィルタ
32a: バンドパスフィルタ32のアンテナ11対応部
(実施例1の基本フィルタ)
33 : バンドパスフィルタ
33a: バンドパスフィルタ33のアンテナ11対応部
(実施例1の従属フィルタ)
41 : 合成器(信号合成手段)
42 : 合成器(信号合成手段)
43 : 合成器(信号合成手段)
50 : 結合器(再合成手段)
60 : 復調器
S1 : 低帯域複素信号(実施例1の帯域分割フィルタ30の出力信号)
S2 : 中帯域複素信号(実施例1の帯域分割フィルタ30の出力信号)
S3 : 高帯域複素信号(実施例1の帯域分割フィルタ30の出力信号)
DF1 : FIRデジタルフィルタ
DF2 : FIRデジタルフィルタ
σi : 符号制御加算器(i=1,2,3,4)
Claims (4)
- マルチキャリア変調を用いた通信におけるダイバーシチ受信装置において、
複数のアンテナで受信した各受信信号を、所定の帯域幅Dで連続に配置された複数の狭帯域毎に抽出する帯域分割フィルタと、
前記帯域分割フィルタの各出力信号Sに対して、前記狭帯域毎に各アンテナ毎の重み付けを行って、前記狭帯域毎の合成信号を生成する信号合成手段と、
全ての前記狭帯域の各前記合成信号を更に合成する再合成手段と
を有し、
前記帯域分割フィルタは、
各前記狭帯域にそれぞれ1対1対応する、1つの基本フィルタと他の従属フィルタから成り、
前記狭帯域の帯域幅Dは何れも、サンプリング周波数fs に対して、
D=fs ・μ,
μ=1/M (Mは、2以上の整数)
を満たす様に設定されており、
前記従属フィルタの中心周波数Fcn は、前記基本フィルタの中心周波数Fc0 に対して、
Fcn =Fc0 +nD (n=±1,±2,±3,...)
を満たす様に設定されており、
n番の前記従属フィルタのk次のフィルタ係数bn,k は、前記基本フィルタのk次のフィルタ係数ak と所定の整数cに対して、
bn,k =ak ・exp(2πj・μn(k−c))
ただし、k=0,1,2,…
を満たす様に設定されている、
ことを特徴とするダイバーシチ受信装置。 - 前記設計パラメータμは、
μ=1/2、またはμ=1/4
を満たす
ことを特徴とする請求項1に記載のダイバーシチ受信装置。 - 前記帯域分割フィルタは、
1つの基本フィルタと、
1つ、2つ、または4つの従属フィルタ
から成る
ことを特徴とする請求項1または請求項2に記載のダイバーシチ受信装置。 - 前記基本フィルタは、周波数空間において、周波数が、−D/2以上、D/2以下の帯域幅Dの帯域を通過帯域として定義されており、時間空間における前記基本フィルタのk次のフィルタ係数a k-c は、実数且つa k-c =a -k+c を満たすことを特徴とする請求項1乃至請求項3の何れか1項に記載のダイバーシチ受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003348904A JP4453326B2 (ja) | 2003-10-07 | 2003-10-07 | ダイバーシチ受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003348904A JP4453326B2 (ja) | 2003-10-07 | 2003-10-07 | ダイバーシチ受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005117348A JP2005117348A (ja) | 2005-04-28 |
JP4453326B2 true JP4453326B2 (ja) | 2010-04-21 |
Family
ID=34540918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003348904A Expired - Fee Related JP4453326B2 (ja) | 2003-10-07 | 2003-10-07 | ダイバーシチ受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4453326B2 (ja) |
-
2003
- 2003-10-07 JP JP2003348904A patent/JP4453326B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005117348A (ja) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6334051B1 (en) | Direct conversion receiver with wide band analog frequency conversion front end and digital demodulating and selecting back end | |
KR100987295B1 (ko) | 다운컨버터 및 업컨버터 | |
EP2237413B1 (en) | Compensator unit and compensation method for I/Q imbalance errors | |
JP4373225B2 (ja) | 多チャネル信号受信器 | |
JP2006512841A (ja) | フィルタバンクを用いた信号処理の方法および装置 | |
CA2809227C (en) | Demultiplexing apparatus, multiplexing apparatus, and relay apparatus | |
US7427938B2 (en) | Receiver and method thereof | |
Harris et al. | Polyphase analysis filter bank down-converts unequal channel bandwidths with arbitrary center frequencies | |
US7602856B2 (en) | Mixer for mixing a signal and method for mixing a signal | |
GB2382961A (en) | Multirate digital transceiver | |
US8520968B1 (en) | Communication signal image suppression for multi-frequency operation | |
Jang et al. | Generalized polyphase digital channelizer | |
JP5214018B2 (ja) | 受信装置 | |
US6806820B1 (en) | Analog reconstruction of a digital signal | |
JP4453326B2 (ja) | ダイバーシチ受信装置 | |
JP2006526360A (ja) | 変換に基づくエイリアス・キャンセルのマルチ・チャンネル・チューナおよびキャンセル方法 | |
Harris et al. | Cascade of perfect reconstruction analysis and synthesis filter banks: The new architecture of next generation wideband receivers | |
Eghbali et al. | A Farrow-structure-based multi-mode transmultiplexer | |
JP3643109B2 (ja) | データ受信装置 | |
JP2006303718A (ja) | 受信装置及び復調方法 | |
Xiao et al. | Designing an Easy-to-Deploy Improved DVB-C Set-Top Boxes With a Backward Compatible Square-Root Nyquist Filter | |
US7705760B2 (en) | Method and device for the filtering and analogue/digital conversion of analogue signal | |
KR100433635B1 (ko) | 댁내 데이터 통신을 위한 변조기 | |
CN113114166A (zh) | 基于fpga的高速并行ddc及fir滤波处理方法 | |
JP2015109594A (ja) | ダイバーシチ受信装置及びダイバーシチ受信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |