JP4452722B2 - カウンタを用いて遅延を生成するための方法および装置 - Google Patents

Description

本開示は、広くは複数のプロセッサシステムに関し、より具体的には、複数のプロセッサシステム内で複数の遅延時間を生成するためにカウンタを用いるための複数の方法、装置および複数の製品に関する。

プロセッサシステムの動作は、例えば、プロセッサコアデザイン、複数の命令セット実装および複数のハードウェア互換性などの、重要な複数のデザイン検討に依存する。多くのデザイン検討は、一般的にプロセッサシステムの複数のハードウェアコンポーネントに関するが、デザイン検討の幾つかは、プロセッサシステムのランタイム段階の間のこれら複数のハードウェアコンポーネントの性能に関する。

正確な複数の遅延時間または複数のタイミングを生成することは、プロセッサシステムのランタイム段階の間の特に重要なハードウェアに関するデザイン検討である。複数の遅延時間は、一般的にプロセッサシステムのハードウェア、ファームウェア、ソフトウェア、およびその複数の組み合わせを含むいろいろな部分に関係する。例えば、ハードウェア初期化プロセス間に特定の複数の周辺機器を初期化することは、しばしば、正確な複数の遅延時間の生成を要求する。特に、周辺機器を初期化することは、周辺機器内の複数のレジスタビットが、正確に制御される時間系列に従う連続的な方法でセットされることを要求する。しばしば、制御される時間系列は、ファームウェアを用いて実装され、それが実行された場合、所定の複数の遅延時間および／または複数のタイミング割り込みを生成する。

複数のタイミングまたは複数の遅延時間の重要性の別の例は、プロセッサシステムが特定の複数のタイミング要求を有する外部周辺機器と通信する複数の周辺機器通信を含む。この様な複数のタイミング要求は、例えば、特定の時間間隔で、デバイスをポーリングすることを含む。

複数の遅延時間または複数のタイミングは、しばしば、例えば、複数のタイマ割り込みおよび複数のクロック割り込みなどの複数の割り込みを用いて実装される。一般的に、複数の割り込みは、適切な複数のタイミングまたは複数の遅延時間を生成するために用いられる信頼できるおよび効果的な複数のリソースである。しかしながら、複数の割り込みは、プロセッサシステムのランタイム段階の間、常には利用可能でなく、それによって、これら複数のリソースなしに適切な複数のタイミングまたは複数の遅延時間を生成することを難しくする。

複数の割り込みが利用可能でない一例のシナリオは、プロセッサシステムのプリブート環境において、オペレーティングシステムを起動することに備えて、プロセッサおよび複数の周辺機器が初期化される場合、生じる。特に、複数の割り込みは、プリブート環境において、拡張可能ファームウェアインターフェース規格、１．０２版、Ｉｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎ、Ｓａｎｔａ Ｃｌａｒａにより２０００年１２月１２日刊行、に適合する拡張可能ファームウェアインターフェース（ＥＦＩ）の実行の間、利用可能でない。結果として、プリブート環境において複数の割り込みの使用なしで正確な複数のタイミングまたは複数遅延時間を生成することは、しばしば、実現可能ではない。
米国特許第７０４７２７０号明細書

所望の遅延時間を生成するために用いられる一例のシステムの機能ブロック図である。

図１のタイマ／カウンタを用いた所望の遅延時間の生成に関連したタイマ／カウンタの一例のカウントラインおよび複数の特性値である。

図２の一例のカウントラインおよび複数のカウント値に基づく、一例のカウンタポーリングプロセスの図である。

図１の一例のシステムにより実装される一例の遅延時間生成方法のフロー図である。

図１の一例のシステムにより実装される別の例の遅延時間生成方法のフロー図である。

ここで説明される製造の複数の装置、複数の方法、および複数の製品を実装するために用いられる一例のプロセッサシステムのブロック図である。

発明の詳細な説明

図１は、所望の遅延時間を生成するために用いられる一例のシステム１００の機能ブロック図である。しかしながら、図１のシステム１００を詳細に論じる前に、図１に示される構造は、ハードウェアおよび／またはソフトウェアの任意の所望の組み合わせを用いて実装されることを認識することが重要である。例えば、１つ以上の集積回路、複数のディスクリート半導体コンポーネント、または複数の受動電子コンポーネントが使用される。加えて、またはあるいは、構造の幾つかもしくは全て、またはその複数の部分は、機械可読媒体上に記憶される複数の命令、コード、または多のソフトウェアおよび／またはファームウェア等を用いて実装され、それらが例えば、プロセッサシステム（例えば、図６のプロセッサシステム６１０）により実行される場合、ここで開示される複数の方法を実行する（例えば、図４および図５に示される複数の方法）。

一般的に、一例のシステム１００は、複数の割り込みまたは同様なものの使用なしに、正確な遅延時間を生成するために、カウンタ（例えば、タイマ／カウンタ）を用いる。結果として、一例のシステム１００は、例えば、プロセッサシステムのプリブート環境または任意の他のランタイム段階または複数の割り込みおよび／または他の複数のタイミングリソースが利用可能でない動作状態において、正確な複数の遅延時間を生成するために、使用される。より具体的には、下記でより詳細に説明されるように、一例のシステム１００は、正確な遅延時間を生成するために、例えば、複数の最小および最大カウント値ならびにカウンタが最小カウント値から最大カウント値までカウントするのに要する時間量などの、カウンタ（またはタイマ／カウンタ）の既知の複数の特性を使用する。

幾つかの例では、一例のシステム１００は、カウンタを用いて、所望の遅延時間を生成するために要求される複数のループの数の値（例えば、複数のタイマ／カウンタ転覆イベント）および残りのまたは残余のカウント値を計算する。一例のシステム１００は、例えば、ポーリングプロセスにおいて、カウンタの値（例えば、カウント値）を読むように、また、構成される。一例のシステム１００は、遅延時間を生成するために、得られた複数のカウント値および計算された複数の値に基づいて、複数の比較を実行する。

ここで、図１の詳細に戻る。一例のシステム１００は、タイマ／カウンタ１０２、カウントリーダ１０４、値修正器１０６、比較器１０８、値生成器１１０、およびループカウンタ１１２を備え、それらの全ては、図示されるように、通信的に結合される。タイマ／カウンタ１０２は、カウント値を増やすことまたは減らすことにより、複数のカウント値を生成する、任意の所望のビット長のリセット不可能またはリセット可能カウンタおよび／またはタイマ（例えば、８ビットタイマ／カウンタ、１６ビットタイマ／カウンタ等）である。特に、タイマ／カウンタ１０２は、カウント値を最小カウント値から最大カウント値まで増やすように、および、下で図２に関連してより詳細に説明されるように複数の転覆イベントを生成するように構成される。タイマ／カウンタ１０２は、カウントリーダ１０４に通信的に結合され、カウントリーダ１０４がその複数の値を読むことを可能とし、および／またはその複数の値をカウントリーダ１０４に送るように構成される。加えて、タイマ／カウンタ１０２は、値生成器１１０に通信的に結合され、タイマ／カウンタ１０２の複数の特性値を値生成器１１０に提供する。

図１に示されるように、カウントリーダ１０４は、タイマ／カウンタ１０２、値修正器１０６、比較器１０８、および値生成器１１０に通信的に結合される。カウントリーダ１０４は、カウント値をタイマ／カウンタ１０２から得り、ポーリングプロセスまたは複数のカウント値を得るための任意の他の所望の技術を介して、タイマ／カウンタ１０２の１つの読み出し（すなわち、１つのカウント値を得ること）をするようにおよび／またはタイマ／カウンタ１０２の複数の読み出しをするように構成される。カウントリーダ１０４は、カウント値をタイマ／カウンタ１０２から値修正器１０６、比較器１０８、および値生成器１１０に運ぶように、また、構成される。

値修正器１０６は、例えば、以下により詳細に説明されるように、カウントリーダ１０４に読まれるタイマ／カウンタ１０２の複数のカウント値を記憶するために用いられる複数のカウント変数値などの、複数の値を修正するおよび／または更新するように構成される。特に、値修正器１０６は、カウントリーダ１０４から複数のカウント値（例えば、タイマ／カウンタ１０２から読まれる複数のカウント値）および比較器１０８からの複数の比較結果を受信するまたは取り出すように構成される。値修正器１０６は、複数のカウント値および／または複数の比較結果に基づいて、例えば、複数のカウント変数値を修正または更新する。加えて、複数のカウント変数値は、比較器１０８に伝えられる。

比較器１０８は、カウントリーダ１０４から複数のカウント値を、値修正器１０６から複数の変数カウント値を、値生成器１１０から複数の遅延時間生成値を、およびループカウンタ１１２から複数のループカウント値を受信するまたは取り出すように構成される。比較器１０８は、複数のカウント値に基づいて複数の比較を実行するようにおよび複数の比較に基づいて複数の比較結果を生成するように構成される加えて、複数の比較結果は、値修正器１０６、値生成器１１０、およびループカウンタ１１２に伝えられる。

値生成器１１０は、例えば、所望の遅延時間を生成することに関連する複数の遅延時間生成値などの複数の値を生成するように構成される。加えて、値生成器１１０は、カウントリーダ１０４から複数のカウント値をおよびタイマ／カウンタ１０２から複数のタイマ／カウンタ特性値を受信するまたは取り出すように構成される。複数のタイマ／カウンタ特性値は、タイマ／カウンタ１０２の最小カウント値、最大カウント値、およびループ周期値（すなわち、最小カウント値から最大カウント値までカウント値を増やすのに要する時間）を含む。値生成器１１０は、複数のカウント値および複数のタイマ／カウンタ特性値に基づいて、例えば、複数の遅延時間生成値を生成するように構成される。複数の遅延時間生成値は、比較器１０８およびループカウンタ１１２に伝えられる。

一般的に、ループカウンタ１１２は、値生成器１１０から複数の遅延時間生成値および比較器１０８から複数の比較結果を受信するまたは取り出すように構成される。加えて、ループカウンタ１１２は、タイマ／カウンタ１０２により生成される複数の転覆イベントの数に関連する複数のループカウント値を生成するように構成される。タイマ／カウンタ１０２により生成される複数の転覆イベントの数は、比較器１０８により実行される比較動作を介して検出される。ループカウンタ１１２は、例えば、複数の比較結果および複数の遅延時間生成値に基づき、複数のループの数の値を増やすことまたは減らすことにより、複数のループカウント値を生成する。

図２は、一例のカウントライン２００および図１のタイマ／カウンタ１０２を用いて所望の遅延時間を実装することに関連した、タイマ／カウンタ（例えば、図１のタイマ／カウンタ１０２）の複数の特性値である。一般的に、カウントライン２００は、図式的にタイマ／カウンタ１０２内に記憶されるカウント値および経過時間の間の関係を表す。特定のタイマ／カウンタに対するカウント値および経過時間の間の関係は、例えば、レートの関数であり、カウントライン２００により表されるタイマ／カウンタは、このレートでクロックされる。

図２に示されるように、一例のカウントライン２００は、ゼロカウント値２０２、ループ周期値Ｔ_Ｌ２０４、および最大カウント値Ｃ_Ｍ２０６により特徴付けられる。これら複数の特性値は、例えば、ランタイム段階の間に所望の遅延時間（Ｔ_Ｄ）を実装するために、用いられる。ほんの一例として、一例のカウントライン２００は、図１のタイマ／カウンタ１０２に関連するとして、説明される。しかしながら、一例のカウントライン２００は、同様の方法で、任意の他のカウンタ、タイマ、またはタイマ／カウンタに応用される。例を続けて、ゼロカウント値２０２は、タイマ／カウンタ１０２により表されるゼロのカウント値または最小値である。最大カウント値Ｃ_Ｍ２０６は、タイマ／カウンタ１０２が転覆イベントに先立ってカウントできる最大値である。転覆イベントは、タイマ／カウンタ１０２がその最大カウント値Ｃ_Ｍ２０６に達した場合生じ、続くカウント値は、ゼロカウント値２０２に等しい（すなわち、Ｃ_Ｍ＋１＝０）。例えば、８ビットカウンタの最大カウント値Ｃ_Ｍ２０６は、数量２^８−１（すなわち、２５５）に等しい。このような８ビットカウンタが２５５のカウント値（すなわち、最大カウント値Ｃ_Ｍ２０６）に達する場合、８ビットカウンタがゼロカウント値２０２である８ビットカウンタの次のカウント値に増やされる時、転覆イベントは、生じる。８ビットカウンタのループ周期値Ｔ_Ｌ２０４は、タイマ／カウンタ１０２（図１）がカウント値をそのゼロカウント値２０２からその最大カウント値Ｃ_Ｍ２０６まで増やすのに要する時間量に等しい。

図３は、図２の一例のカウントライン２００に基づく、一例のカウンタポーリングプロセスおよび複数のカウント値の図である。図３のカウンタポーリングプロセスは、例えば、図１のタイマ／カウンタ１０２などのタイマ／カウンタユニットと組み合わせて使用される場合、所望の遅延時間の生成を可能にする。図３に示されるカウンタポーリングプロセスは、タイマ／カウンタ１０２の１つ以上のカウンタサイクルもしくはループの間に動作しているカウント値をポーリングすること（すなわち、読み出すことまたは別の方法で得ること）により、ランタイム段階の間に得られる複数のカウント値を含む。タイマ／カウンタ１０２が有効にされてるおよびカウント値を増やしているまたは動作している場合、逐次的な複数のカウント値の一連は、タイマ／カウンタ１０２により生成される各動作中のカウント値（すなわち、複数のカウント値の一連内の特定のカウント値）は、前回のカウント値Ｃ_Ｐ（例えば、前回の複数のカウント値３０２、３０６、および３０８）ならびに／または現在のカウント値Ｃ_Ｃ（例えば、現在の複数のカウント値３０４、３０８、および３１０）に関連する。現在のカウント値Ｃ_Ｃは、タイマ／カウンタ１０２の現在の値を読むことで得られる。前回のカウント値Ｃ_Ｐは、タイマ／カウンタ１０２の動作中のカウント値の前回の読み出しの間に得られた現在のカウント値Ｃ_Ｃである。

各前回のカウント値Ｃ_Ｐおよび現在のカウント値Ｃ_Ｃは、前回のカウント変数値ＸＣ_Ｐおよび現在のカウント変数値ＸＣ_Ｃに、それぞれ記憶される（示されない）。複数のカウント変数値ＸＣ_ＰおよびＸＣ_Ｃは、それぞれの前回の複数のカウント値Ｃ_Ｐおよび現在の複数のカウント値Ｃ_Ｃにより、タイマ／カウンタ１０２の各読み出しまたはポーリングの後に上書きされる。

タイマ／カウンタ１０２の一例の読み出しは、現在のカウント値Ｃ_Ｃ３０４および前回のカウント値Ｃ_Ｐ３０６により示される。特に、タイマ／カウンタ１０２の動作中のカウント値は、現在のカウント変数値ＸＣ_Ｃに記憶される現在のカウント値Ｃ_Ｃ３０４を得るために読み出される。以下で図４および５に関連してより詳細に説明されるように、現在のカウント変数値ＸＣ_Ｃは、前回のカウント変数値ＸＣ_Ｐに記憶される前回のカウント値Ｃ_Ｐ（すなわち、前回のカウント値Ｃ_Ｐ３０２）と比較される。比較に基づいて、例えば、前回のカウント値Ｃ_Ｐ３０６などの次の前回のカウント値Ｃ_Ｐは、現在のカウント値Ｃ_Ｃ３０４に等しくセットされ、前回のカウント変数値ＸＣ_Ｐに記憶され、それによって、前回のカウント値Ｃ_Ｐ３０２を上書きする。この方法で、プロセッサシステム（例えば、図６のプロセッサシステム６１０）は、前回の複数のカウント値Ｃ_Ｐおよび複数の現在のカウント値Ｃ_Ｃを得るために、タイマ／カウンタ１０２（図１）をポーリングすることで、所望の遅延時間を実装する。

複数のカウンタサイクルまたは複数のループは、複数の添え字（０）、（１）、および（ｎ）を用いて示される。ここで、値ｎは複数のカウンタサイクルまたは複数のループの数を表す。一例として、図３のカウンタポーリングプロセスは、前回のカウント値Ｃ_Ｐ３０２および現在のカウント値Ｃ_Ｃ３１０に縛られる２つのカウンタサイクルまたはループを示す。加えて、各カウンタサイクルは、１つの転覆イベントを有する。転覆イベントは、現在のカウント値Ｃ_Ｃを前回のカウント値Ｃ_Ｐと比較することで検出される。前回のカウント値Ｃ_Ｐが現在のカウント値Ｃ_Ｃ（前回のカウント値Ｃ_Ｐ３０８および現在のカウント値Ｃ_Ｃ３１０により図示されるように）より大きい場合、転覆イベントは、生成されたまたは生じた。

図４は、図１の一例のシステム１００に実装される一例の遅延時間生成方法４００のフロー図である。一例の遅延時間生成方法４００は、プリブート段階または初期化プロセスの間（すなわち、非割り込み環境において）および／または任意の他のランタイム段階の間に実行される。所望の遅延時間は、複数のタイマ／カウンタ特性値（例えば、上で図２の一例のカウントライン２００に関連して説明されたループ周期値Ｔ_Ｌ２０４および最大カウント値Ｃ_Ｍ２０６）ならびに上で図３に関連して説明された複数のカウント変数値ＸＣ_ＰおよびＸＣ_Ｃを得ることで実装される。

所望の遅延時間を生成することに関連する追加の複数の値は、遅延時間生成方法４００を用いて得られるおよび／または決定される。追加の複数の値は、初期のカウント値Ｃ_Ｉ、遅延カウント値Ｃ_Ｄ、複数のループの数の値Ｌ、および残りのカウント値Ｃ_Ｒを含み、全ては、以下においてより詳細に説明される。複数の値は、ランタイム段階の間またはランタイム段階に先立って決定され、ランタイム段階の間に、何度もメモリに記憶され、および取り出される。加えて、複数の値は、例えば、プロセッサシステムを用いてそれらを計算するおよび／またはそれらをメモリから取り出す、などの多くの方法で決定される。

初期のカウント値Ｃ_Ｉは、例えば、図１のタイマ／カウンタ１０２などのタイマ／カウンタのカウント値を読み出すことで得られる最初のカウント値に関連する。加えて、初期のカウント値Ｃ_Ｉは、タイマ／カウンタ１０２に表される任意の値でよく、それは、ゼロカウント値２０２（図２）より大きくまたは等しく、最大カウント値Ｃ_Ｍ２０６（図２）より小さいまたは等しい（すなわち、ゼロカウント値２０２≦Ｃ_Ｉ≦Ｃ_Ｍ２０６）。初期のカウント値Ｃ_Ｉは、以下で数１−数３に関連して説明されるように、遅延カウント値Ｃ_Ｄ、複数のループの数の値Ｌ、および残りのカウント値Ｃ_Ｒを決定するために使用される。

遅延カウント値Ｃ_Ｄは、所望の遅延時間を生成するために要するタイマ／カウンタ１０２の複数のカウントの数を決定する。例えば、所望の遅延時間がループ周期値Ｔ_Ｌ２０４（図２）に示される時間量と等しい場合、遅延カウント値Ｃ_Ｄは、最大カウント値Ｃ_Ｍ２０６に等しくセットされる。この場合、タイマ／カウンタ１０２は、所望の遅延時間を実装するために、最大カウント値Ｃ_Ｍ２０６に等しい複数のカウントの数を増やす。

複数のループの数の値Ｌは、タイマ／カウンタ１０２が特定のカウント値に達した回数で定義され、一般的に複数の転覆イベントに関連する。例えば、特定のカウント値がゼロカウント値２０２（図２）として定義される場合、複数のループの数の値Ｌは、タイマ／カウンタ１０２のカウント値がゼロカウント値２０２（図２）に達する回数と等しくなる。この方法では、タイマ／カウンタ１０２は、複数のループの数の値Ｌと等しい多くの転覆イベントを生成する。加えて、一例として、複数のループの数の値Ｌは、複数の添え字（０）、（１）、および（ｎ）により図３に示される。図３に関連して、上でより詳細に説明されたように、添え字の値ｎは、複数のカウンタサイクルまたは複数のループの数に等しい。

残りのカウント値Ｃ_Ｒは、タイマ／カウンタ１０２（図１）に表される任意の値であり、ゼロカウント値２０２より大きいか等しく、また、最大カウント値Ｃ_Ｍ２０６より小さいか等しい。一般的に、残りのカウント値ＣＲは、タイマ／カウンタ１０２の最後のループの後に、所望の遅延時間に達した時を判断するために使用される。言い換えれば、所望の遅延時間は、タイマ／カウンタ１０２が複数のループの数の値Ｌに等しい複数のカウンタサイクルまたは複数のループの数を完了することを可能にし、その後に、所望の遅延時間に達したかを判断するために、複数の残りのカウント値Ｃ_Ｒおよびタイマ／カウンタ１０２をポーリングすることにより得られる複数のカウンタ値に基づいて、複数の比較が実行されることにより生成される。

ここで図４の一例の遅延時間生成方法４００の詳細に戻る。タイマ／カウンタ１０２（図１）は、有効にされ（ブロック４０２）、それにより、タイマ／カウンタ１０２がカウント値を増やすことを実行または開始することを起こす。初期のカウント値Ｃ_Ｉは、タイマ／カウンタ１０２の動作中のカウント値を読み出すことで得られる（ブロック４０４）。遅延カウント値Ｃ_Ｄ、複数のループの数の値Ｌ、および残りのカウント値Ｃ_Ｒを含む複数の遅延時間生成値は、例えば、値生成器１１０（図１）により、その後決定される（ブロック４０６）。

遅延カウント値Ｃ_Ｄは、遅延時間値Ｔ_Ｄ、ループ周期値Ｔ_Ｌ２０４、および最大カウント値Ｃ_Ｍ２０６に基づいて、下記数１に従って決定される。

数１に示されるように、遅延カウント値Ｃ_Ｄは、遅延時間値Ｔ_Ｄをループ周期値Ｔ_Ｌ２０４で割り、結果に最大カウント値Ｃ_Ｍ２０６を掛けることで決定される。

一般的に、複数のループの数の値Ｌは、遅延カウント値Ｃ_Ｄ、および最大カウント値Ｃ_Ｍ２０６に基づいて、以下の数２に従って決定される。

数２に示されるように、複数のループの数の値Ｌは、遅延カウント値Ｃ_Ｄを最大カウント値Ｃ_Ｍ２０６で割り、結果を最近の整数値に丸め込むことで決定される。あるいは、複数のループの数の値Ｌは、遅延時間値Ｔ_Ｄをループ周期値Ｔ_Ｌ２０４で割り、結果を最近の整数値に丸め込むことで、また決定される。

残りのカウント値Ｃ_Ｒは、遅延カウント値Ｃ_Ｄ、複数のループの数の値Ｌ、および最大カウント値Ｃ_Ｍ２０６に基づいて、下記の数３に従って決定される。

数３に示されるように、残りのカウント値Ｃ_Ｒは、複数のループの数の値Ｌに最大カウント値Ｃ_Ｍ２０６を掛け、結果を遅延カウント値Ｃ_Ｄから引くことで決定される。あるいは、残りのカウント数は、複数のループの数の値Ｌをループ周期値Ｔ_Ｌ２０４に割られる遅延時間値Ｔ_Ｄの商から引き、結果に最大カウント値Ｃ_Ｍ２０６を掛けることで、また決定される。

最初の前回のカウント値は、例えば、前回のカウント値Ｃ_Ｐ３０２（図３）を初期のカウント値Ｃ_Ｉに等しくセットし、前回のカウント値Ｃ_Ｐ３０２を前回のカウント変数値ＸＣ_Ｐに記憶することで、初期化される（ブロック４０８）。タイマ／カウンタ１０２（図１）は、ポーリングされ、現在のカウント値Ｃ_Ｃ３０４（図３）がタイマ／カウンタ１０２（ブロック４１０）から読み出され、現在のカウント変数値ＸＣ_Ｃに記憶される。現在のカウント変数値ＸＣ_Ｃ、初期のカウント値Ｃ_Ｉ、および前回のカウント変数値ＸＣ_Ｐの比較は、タイマ／カウンタ１０２のループが完了したかを判断するために実行される（ブロック４１２）。

前回のカウント変数値Ｘ_ＣＰが初期のカウント値Ｃ_Ｉより小さく、また、初期のカウント値ＣＩが現在のカウント変数ＸＣ_Ｃより小さいまたはに等しい場合（すなわち、ＸＣ_Ｐ＜Ｃ_Ｉ≦ＸＣ_Ｃ）、転覆イベントは、検出され、複数のループの数の値Ｌは、減らされる（ブロック４１４）。ブロック４１４で複数のループの数の値Ｌを減らした後、またはブロック４１２で前回のカウント変数値ＸＣ_Ｐが初期のカウント値より小さくない、および／または初期のカウント値Ｃ_Ｉが現在のカウント変数ＸＣ_Ｃより小さくまたはと等しくない場合、制御は、ブロック４１６に渡される。ブロック４１６において、前回のカウント値Ｃ_Ｐ３０６（図３）は、現在のカウント値Ｃ_Ｃ３０４に等しくセットされ、前回のカウント変数値ＸＣ_Ｐに記憶される。

ゼロテストは、複数のループの数の値Ｌがゼロより大きいかどうかを判別するために、複数のループの数の値Ｌ上で実行される（ブロック４１８）。複数のループの数の値Ｌがゼロより大きい場合、制御は、ブロック４１０に渡される。一方、複数のループの数の値Ｌがブロック４１８においてゼロより大きくない場合、別の現在のカウント値Ｃ_Ｃが得られ（ブロック４２０）、現在のカウント変数値ＸＣ_Ｃに記憶される。

現在のカウント変数値ＸＣ_Ｃが初期のカウント値Ｃ_Ｉより小さいかどうかを判別するために、比較がなされる（ブロック４２２）。現在のカウント変数値ＸＣ_Ｃが初期のカウント値Ｃ_Ｉより小さい場合、現在のカウント変数値ＸＣ_Ｃは、現在のカウント変数値ＸＣ_Ｃに最大カウント値Ｃ_Ｍを加え、結果を現在のカウント変数値ＸＣＣに記憶することで更新される（すなわち、ＸＣ_Ｃ＝ＸＣ_Ｃ＋Ｃ_Ｍ）（ブロック４２４）。

現在のカウント変数値ＸＣ_Ｃが更新された後（ブロック４２４）、またはブロック４２２において現在のカウント変数値ＸＣ_Ｃが初期のカウント値より小さくないと判断される場合、現在のカウント変数値ＸＣ_Ｃ、初期のカウント値Ｃ_Ｉ、および残りのカウント値Ｃ_Ｒに基づいて、遅延時間に達したかどうかを判断するために比較がなされる（ブロック４２６）。ブロック４２６において、初期のカウント値Ｃ_Ｉが引かれる現在のカウント変数ＸＣ_Ｃが残りのカウント値Ｃ_Ｒより小さいことが判断される場合（すなわち、（ＸＣ_Ｃ−Ｃ_Ｉ）＜Ｃ_Ｒ）、制御は、ブロック４２０に渡される。しかしながら、ブロック４２６において、初期のカウント値Ｃ_Ｉが引かれる現在のカウント変数値ＸＣ_Ｃが残りのカウント値Ｃ_Ｒより小さくないと判断される場合、所望の遅延時間に達した。

図５は、図１の一例のシステム１００により実装される別の例の遅延時間生成方法５００のフロー図である。一例の遅延時間生成方法５００は、プリブート段階または初期化プロセスの間（すなわち、非割り込み環境）および／または任意の他のランタイム段階の間に実行される。一例の遅延時間生成方法５００は、初期のカウント値（例えば、上で図４に関連して詳細に説明された初期のカウント値Ｃ_Ｉ）に基づいて、複数の遅延時間生成値を決定することで所望の遅延時間を生成するために使用される。より具体的には、以下に数４−数６に関連して説明されるように、初期のカウント値Ｃ_Ｉは、遅延カウント値Ｃ_Ｄ、複数のループの数の値Ｌ、および残りのカウント値Ｃ_Ｒを決定するために使用される。さらに、所望の遅延時間は、一例の遅延時間生成方法５００により、複数の遅延時間生成値、ループ周期値Ｔ_Ｌ２０４（図２）、および最大カウント値Ｃ_Ｍ２０６（図２）ならびに複数のカウント変数値ＸＣ_ＰおよびＸＣ_Ｃ（図３）に基づいて生成される。

ここで図５の一例の遅延時間生成方法５００の詳細に戻る。タイマ／カウンタ（例えば、図１のタイマ／カウンタ１０２）は、有効にされ（ブロック５０２）、それにより、タイマ／カウンタ１０２が複数のカウント値を増やすことを実行または開始することを引き起こす。初期のカウント値Ｃ_Ｉは、タイマ／カウンタ１０２の実行中のカウント値を読み出すことで得られる。遅延カウント値Ｃ_Ｄ、複数のループの数の値Ｌ、および残りのカウント値Ｃ_Ｒを含む複数の遅延時間生成値は、例えば、値生成器１１０（図１）により決定される（ブロック５０６）。

遅延カウント値Ｃ_Ｄは、遅延時間値Ｔ_Ｄ、ループ周期値Ｔ_Ｌ２０４、最大カウント値Ｃ_Ｍ２０６、および初期のカウント値Ｃ_Ｉに基づき、以下の数４に従って決定される。

数４に示されるように、遅延カウント値Ｃ_Ｄは、遅延時間値Ｔ_Ｄをループ周期値Ｔ_Ｌ２０４で割り、その結果に最大カウント値Ｃ_Ｍ２０６を掛け、その結果に初期のカウント値Ｃ_Ｉを足すことで決定される。

一般的に、複数のループの数の値Ｌは、遅延カウント値ＣＤおよび最大カウント値ＣＭ２０６に基づき、以下の数５に従って決定される。

数５に示されるように、複数のループの数の値Ｌは、遅延カウント値Ｃ_Ｄを最大カウント値Ｃ_Ｍ２０６（図２）で割り、その結果を最近の整数値に丸め込むことで決定される。あるいは、複数のループの数の値Ｌは、遅延時間値Ｔ_Ｄをループ周期値Ｔ_Ｌ２０４で割り、その結果に最大カウント値Ｃ_Ｍ２０６に割られる初期カウント値Ｃ_Ｉの商を足し、最近の整数値に丸め込むことでまた決定される。

残りのカウント値Ｃ_Ｒは、遅延カウント値Ｃ_Ｄ、複数のループの数の値Ｌ、および最大カウント値Ｃ_Ｍ２０６に基づき、以下の数６に従って決定される。

数６に示されるように、残りのカウント値Ｃ_Ｒは、複数のループの数の値Ｌに最大カウント値ＣＭ２０６を掛け、その結果を遅延カウント値Ｃ_Ｄから引くことで決定される。あるいは、残りのカウント数Ｃ_Ｒは、初期のカウント値Ｃ_Ｉを最大カウント値Ｃ_Ｍ２０６およびループ周期値Ｔ_Ｌ２０４に割られる遅延時間値Ｔ_Ｄの商から引かれる複数のループの数の値Ｌの数量の積にたすことで決定される。

最初の前回のカウント値は、例えば、前回のカウント値Ｃ_Ｐ３０２（図３）を初期のカウント値Ｃ_Ｉに等しくセットし、前回のカウント値Ｃ_Ｐ３０２を前回のカウント変数値ＸＣ_Ｐに記憶することで初期化される（ブロック５０８）。現在のカウント値Ｃ_Ｃ３０４（図３）は、タイマ／カウンタ１０２読み出され（ブロック５１０）、現在のカウント変数値ＸＣ_Ｃに記憶される。現在のカウント変数値ＸＣＣは、タイマ／カウンタ１０２のループが完了したかを判断するために前回のカウント変数値ＸＣＰと比較される（ブロック５１２）。

現在のカウント変数値ＸＣ_Ｃが前回のカウント変数値ＸＣ_Ｐより小さい場合（すなわち、ＸＣ_Ｃ＜ＸＣ_Ｐ）、転覆イベントが検出され、複数のループの数の値Ｌは、減らされる（ブロック５１４）。ブロック５１４において複数のループの数の値Ｌを減らした後、またはブロック５１２において現在のカウント変数値ＸＣ_Ｃが前回のカウント変数値ＸＣ_Ｐより小さくない場合、制御はブロック５１６に渡される。ブロック５１６において、前回のカウント値Ｃ_Ｐ３０６（図３）は、現在のカウント値Ｃ_Ｃ３０４（図３）に等しくセットされ、前回のカウント変数ＸＣ_Ｐに記憶される。

ゼロテストは、複数のループの数の値Ｌがゼロより大きいかどうかを判断するために、複数のループの数の値Ｌに対し実行される（ブロック５１８）。複数のループの数の値Ｌがゼロより大きい場合、制御はブロック５１０に渡される。一方で、複数のループの数の値Ｌがゼロより大きくない場合、前回のカウント値Ｃ_Ｐ３０６（図３）は、現在のカウント値Ｃ_Ｃ３０４（図３）に等しくセットされ、前回のカウント変数値ＸＣ_Ｐに記憶される（ブロック５２０）。別の現在のカウント値Ｃ_Ｃが得られ（ブロック５２２）、現在のカウント変数値ＸＣ_Ｃに記憶される。

現在のカウント変数値ＸＣ_Ｃは、残りのカウント変数値Ｃ_Ｒおよび前回のカウント変数値ＸＣ_Ｐと比較される（ブロック５２４）。現在のカウント変数値ＸＣ_Ｃが残りのカウント値Ｃ_Ｒより小さく、かつ、前回のカウント変数値ＸＣ_Ｐが現在のカウント変数値ＸＣ_Ｃより小さい場合（すなわち、ＸＣ_Ｃ＜Ｃ_ＲかつＸＣ_Ｐ＜ＸＣ_Ｃ）、制御はブロック５２０に渡される。しかしながら、現在のカウント変数ＸＣ_Ｃが残りのカウント値Ｃ_Ｒより小さくなく、および／または、前回のカウント変数値ＸＣ_Ｐが現在のカウント変数値ＸＣ_Ｃより小さくない場合、所望の遅延時間に達した。

図６は、ここで説明された製造の複数の装置、複数の方法、および複数の製品を実装するために用いられる一例のプロセッサシステム６１０のブロック図である。図６に示されるように、プロセッサシステム６１０は、相互接続バスまたはネットワーク６１４に結合されたプロセッサ６１２を備える。プロセッサ６１２は、レジスタセットまたはレジスタスペース６１６を有し、これは、図６に全体的にオンチップであるように描かれているが、これは、あるいは、全体的にまたは部分的にオフチップでよく、およびプロセッサ６１２に専用の電気的な複数の接続を介しておよび／または相互接続ネットワークまたはバス６１４を介して結合されてよい。プロセッサ６１２は、例えば、Ｉｎｔｅｌ Ｘ−Ｓｃａｌｅ（登録商標）ファミリ、Ｉｎｔｅｌ Ｐｅｎｔｉｕｍ（登録商標）ファミリ等からのプロセッサなどの任意の適したプロセッサ、プロセッシングユニットまたはマイクロプロセッサでよい。図６には示されていないが、プロセッサシステム６１０は、プロセッサ６１２と同一のまたは同様の１つ以上の付加的なプロセッサを備え、それらは相互接続バスまたはネットワーク６１４に結合されるマルチプロセッサシステムでよい。

図６のプロセッサ６１２は、メモリコントローラ６２０、入力／出力（Ｉ／Ｏ）コントローラ６２２、およびタイマ／カウンタユニット６２３を有するチップセット６１８に結合される。良く知られるように、チップセットは、代表的に、複数の汎用および／または特定用途レジスタ、タイマ等のみならず複数のＩ／Ｏおよびメモリ制御機能提供し、これらは、チップセットに結合される１つ以上のプロセッサからアクセス可能であり、または使用される。メモリコントローラ６２０は、プロセッサ６１２（または、複数のプロセッサがある場合は、複数のプロセッサ）がシステムメモリ６２４および不揮発性メモリ６２５にアクセスすることを可能にする複数の機能を実行する。

システムメモリ６２４は、例えば、静的ランダムアクセスメモリ（ＳＲＡＭ）、動的ランダムアクセスメモリ（ＤＲＡＭ）などの揮発性メモリの所望のタイプを有する。不揮発性メモリ６２５は、例えば、フラッシュメモリまたは読み出し専用メモリ（ＲＯＭ）などの不揮発性メモリの所望のタイプを有する。その上、基本入出力システム（ＢＩＯＳ）またはＥＦＩの部分を構成する複数のプリブートシステム初期化命令は、プリブートシステム初期化プロセス間（すなわち、オペレーティングシステムブートプロセス前）のアクセスのために、不揮発性メモリ６２５上に記憶される。

Ｉ／Ｏコントローラ６２２は、プロセッサ６１２が複数の周辺入力／出力（Ｉ／Ｏ）デバイス６２６および６２８とＩ／Ｏバス６３０を介して通信することを可能にする複数の機能を実行する。複数のＩ／Ｏデバイス６２６および６２８は、例えば、キーボード、ビデオディスプレイもしくはモニタ、マウスなどのＩ／Ｏデバイスの任意の所望のタイプでよい。

タイマ／カウンタユニット６２３は、図１のタイマ／カウンタ１０２と実質的に同様または同一であり、プロセッサシステム６１０のランタイム段階の間に、複数の遅延時間および／または指定時間に動作する複数のシステムイベントを実装するために使用される。タイマ／カウンタユニット６２３は、電力制御インターフェース（ＡＣＰＩ）タイマおよびまたはリセット不可能なタイマをまた含むＡＣＰＩタイマは、プリブートプロセッサシステム初期化プロセス間に機能するように構成される。

メモリコントローラ６２０、Ｉ／Ｏコントローラ６２２およびタイマ／カウンタユニット６２３は、図６にチップセット６１８内の分離した複数の機能ブロックとして描かれるが、これら複数のブロックに実行される複数の機能は、１つの半導体回路に集積されるまたは２つ以上の分離した集積回路を用いて実装される。

ここで説明される複数の方法は、コンピュータ可読媒体上に記憶され、プロセッサ６１２に実行される複数の命令を用いて実装される。コンピュータ可読媒体は、複数の大容量記憶デバイス（例えば、ディスクドライブ）、複数の取り外し可能記憶デバイス（例えば、複数のフロッピーディスク、複数のメモリカードもしくはスティック等）、および／または複数の集積メモリデバイス（例えば、ランダムアクセスメモリ、フラッシュメモリ等）の任意の所望の組み合わせを用いて実装される半導体、磁気、および／または光学媒体の任意の所望の組み合わせを含む。

製造の特定の複数の方法、複数の装置、複数の製品がここで説明されたが、本特許の請求の範囲は、それらに制限されない。それどころか、本特許は、文言上または均等論に基づき、添付された複数の請求項の適切な範囲内の製造の全ての方法、装置、および製品を網羅する。

Claims (38)

1. 遅延時間を生成する方法であって、
   遅延時間に関連し、カウンタの転覆イベントの数に関連する、複数のループの数の値と、前記カウンタに関連し、ループ周期値および最大カウント値の少なくとも一方を含む、少なくとも１つ以上の特性値とを決定する段階と、
   前記複数のループの数の値と、所望の遅延時間と、前記少なくとも１つ以上の特性値とに基づいて、残りのカウント値を決定する段階と、
   現在のカウント値を得る段階と、
   少なくとも前記複数のループの数の値に等しい回数、前記現在のカウント値および前回のカウント値に基づく比較を実行して、前記転覆イベントを検出する段階と、
   前記複数のループの数の値と、前記残りのカウント値と、前記転覆イベントを検出する前記比較の結果とに基づいて、前記カウンタを用いて、前記遅延時間を生成する段階と
   を備える、
   方法。
2. 前記比較に基づいて、前記遅延時間に達したかを判断する段階をさらに備える
   請求項１に定義される方法。
3. 前記転覆イベントが検出された場合に、前記複数のループの数の値を減らす段階と、
   前記複数のループの数の値が０より大きくない場合には、前記現在のカウント値および前記残りのカウント値に基づく比較を実行して、前記所望の遅延時間に達したかを判断する段階と、
   前記所望の遅延時間に達したかを判断する前記比較の結果に基づいて、前記カウンタを用いて、前記遅延時間を生成する段階と
   をさらに備える、
   請求項１または請求項２に定義される方法。
4. 前記現在のカウント値を得る段階は、前記カウンタの動作中のカウント値を読み出す段階を備える
   請求項１から請求項３までの何れか一項に定義される方法。
5. 初期のカウント値を得る段階をさらに備える
   請求項１から請求項４までの何れか一項に定義される方法。
6. 前記複数のループの数の値を決定する段階は、少なくとも前記初期のカウント値に基づいて、前記複数のループの数の値を決定する段階を備える
   請求項５に定義される方法。
7. 前記残りのカウント値を決定する段階は、少なくとも前記初期のカウント値に基づいて、前記残りのカウント値を決定する段階を備える
   請求項５または請求項６に定義される方法。
8. 前記比較を実行して、前記転覆イベントを検出する段階は、前記初期のカウント値、前記現在のカウント値および前記前回のカウント値に基づいて当該比較を実行する段階を含み、
   前記比較を実行して、前記所望の遅延時間に達したかを判断する段階は、前記初期のカウント値、前記現在のカウント値および前記残りのカウント値に基づいて当該比較を実行する段階を含む、
   請求項５から請求項７までの何れか一項に定義される方法。
9. 前記カウンタをポーリングする段階をさらに備える
   請求項１から請求項８までの何れか一項に定義される方法。
10. 前記カウンタをポーリングする段階は、非割り込み環境において前記カウンタをポーリングする段階を備える
    請求項９に定義される方法。
11. 前記複数のループの数の値を決定する段階は、前記カウンタにより生成される複数の転覆イベントの数を決定する段階を備える
    請求項１から請求項１０までの何れか一項に定義される方法。
12. 前記遅延時間を生成する段階は、ブートプロセスに先立って前記遅延時間を生成する
    請求項１から請求項１１までの何れか一項に定義される方法。
13. 遅延時間を生成するための装置であって、
    メモリを有するプロセッサシステムと、
    前記メモリに記憶される複数の命令と
    を備え、
    前記複数の命令は、
    前記プロセッサシステムが、
    遅延時間に関連し、カウンタの転覆イベントの数に関連する複数のループの数の値、および、前記カウンタに関連し、ループ周期値および最大カウント値の少なくとも一方を含む少なくとも１つの特性値を決定することと、
    前記複数のループの数の値と、所望の遅延時間と、前記少なくとも１つ以上の特性値とに基づいて、残りのカウント値を決定することと、
    現在のカウント値を得ることと、
    少なくとも前記複数のループの数の値に等しい回数、前記現在のカウント値および前回のカウント値に基づく比較を実行して、前記転覆イベントを検出することと、
    前記複数のループの数の値と、前記残りのカウント値と、前記転覆イベントを検出する前記比較の結果とに基づいて、前記カウンタを用いて、前記遅延時間を生成することと、
    を可能にする
    装置。
14. 前記メモリに記憶される前記複数の命令は、
    前記プロセッサシステムが、前記比較に基づいて、前記遅延時間に達したかを判断することを可能にする
    請求項１３に定義される装置。
15. 前記メモリに記憶される前記複数の命令は、
    前記プロセッサシステムが、
    前記プロセッサシステムが前記転覆イベントを検出した場合に、前記複数のループの数の値を減らすことと、
    前記複数のループの数の値が０より大きくない場合には、前記現在のカウント値および前記残りのカウント値に基づく比較を実行して、前記所望の遅延時間に達したかを判断することと、
    前記所望の遅延時間に達したかを判断する前記比較の結果に基づいて、前記カウンタを用いて、前記遅延時間を生成することと、
    をさらに可能にする、
    請求項１３または請求項１４に定義される装置。
16. 前記メモリに記憶される前記複数の命令は、
    前記プロセッサシステムが、初期のカウント値を得ることを可能にする
    請求項１３から請求項１５までの何れか一項に定義される装置。
17. 前記メモリに記憶される前記複数の命令は、
    前記プロセッサシステムが、少なくとも前記初期のカウント値に基づいて前記複数のループの数の値を決定することを可能にする
    請求項１６に定義される装置。
18. 前記複数の命令は、
    前記プロセッサシステムが、非割り込み環境において、前記カウンタをポーリングすることを可能にする
    請求項１３から請求項１７までの何れか一項に定義される装置。
19. 前記複数の命令は、
    前記プロセッサシステムが、前記複数のループの数の値に基づいて、生成される複数の転覆イベントの数を決定することを可能にする
    請求項１３から請求項１８までの何れか一項に定義される装置。
20. 前記複数の命令は、
    前記プロセッサシステムが、ブートプロセスに先立って、前記遅延時間を生成することを可能にする
    請求項１３から請求項１９までの何れか一項に定義される装置。
21. 前記メモリは、フラッシュメモリおよび読み出し専用メモリの少なくとも１つである
    請求項１３から請求項２０までの何れか一項に定義される装置。
22. 遅延時間を生成するためのシステムであって、
    カウンタから複数のカウント値を得るように構成されるカウントリーダと、
    前記カウントリーダに通信的に結合され、前記カウントリーダにより得られた現在のカウント値が、前記カウントリーダにより前回得られた前回のカウント値、または、前記カウントリーダにより得られた初期のカウント値以上であるかを判断するための比較を実行するように構成される比較器と、
    前記比較器に通信的に結合され、前記比較器による前記比較の結果に基づいて、複数のループの数の値を修正するように構成されるループカウンタと
    を備え、
    前記システムは、前記比較の結果、前記複数のループの数の値、および残りのカウント値に基づいて、遅延時間を生成する
    システム。
23. 前記カウントリーダは、初期のカウント値を得るように構成される
    請求項２２に定義されるシステム。
24. 前記初期のカウント値に基づいて、前記残りのカウント値および前記複数のループの数の値を生成するように構成される値生成器をさらに備える
    請求項２３に定義されるシステム。
25. 前記カウンタは、リセット不可能なカウンタおよびリセット不可能なタイマの少なくとも１つである
    請求項２２から請求項２４までの何れか一項に定義されるシステム。
26. 前記システムは、非割り込み環境において、前記遅延時間を生成する
    請求項２２から請求項２５までの何れか一項に定義されるシステム。
27. 前記システムは、ブート段階に先立って前記遅延時間を生成する
    請求項２２から請求項２６までの何れか一項に定義されるシステム。
28. コンピュータに、
    遅延時間に関連し、カウンタの転覆イベントの数に関連する、複数のループの数の値と、前記カウンタに関連し、ループ周期値および最大カウント値の少なくとも一方を含む、少なくとも１つ以上の特性値とを決定する手順と、
    前記複数のループの数の値と、所望の遅延時間と、前記少なくとも１つ以上の特性値とに基づいて、残りのカウント値を決定する手順と、
    現在のカウント値を得る手順と、
    少なくとも前記複数のループの数の値に等しい回数、前記現在のカウント値および前回のカウント値に基づく比較を実行して、前記転覆イベントを検出する手順と、
    前記複数のループの数の値と、前記残りのカウント値と、前記転覆イベントを検出する前記比較の結果とに基づいて、前記カウンタを用いて、前記遅延時間を生成する手順と
    を実行させる
    プログラム。
29. コンピュータに、
    前記比較に基づいて、前記遅延時間に達したかを判断する手順を実行させる
    請求項２８に定義されるプログラム。
30. コンピュータに、
    前記転覆イベントが検出された場合に、前記複数のループの数の値を減らす手順と、
    前記複数のループの数の値が０より大きくない場合には、前記現在のカウント値および前記残りのカウント値に基づく比較を実行して、前記所望の遅延時間に達したかを判断する手順と、
    前記所望の遅延時間に達したかを判断する前記比較の結果に基づいて、前記カウンタを用いて、前記遅延時間を生成する手順と
    をさらに実行させる、
    請求項２８または請求項２９に定義されるプログラム。
31. コンピュータに、
    初期のカウント値を得る手順を実行させる
    請求項２８から請求項３０までの何れか一項に定義されるプログラム。
32. コンピュータに、
    少なくとも前記初期のカウント値に基づいて、前記複数のループの数の値を決定する手順を実行させる
    請求項３１に定義されるプログラム。
33. コンピュータに、
    少なくとも前記初期のカウント値に基づいて、前記残りのカウント値を決定する手順を実行させる
    請求項３１または請求項３２に定義されるプログラム。
34. 前記比較を実行して、前記転覆イベントを検出する手順は、前記初期のカウント値、前記現在のカウント値および前記前回のカウント値に基づいて当該比較を実行する手順を含み、
    前記比較を実行して、前記所望の遅延時間に達したかを判断する段階は、前記初期のカウント値、前記現在のカウント値および前記残りのカウント値に基づいて当該比較を実行する手順を含む、
    請求項３１から請求項３３までの何れか一項に定義される方法。
35. コンピュータに、
    前記カウンタをポーリングする手順を実行させる
    請求項２８から請求項３４までの何れか一項に定義されるプログラム。
36. コンピュータに、
    非割り込み環境において、前記カウンタをポーリングする手順を実行させる
    請求項２８から請求項３５までの何れか一項に定義されるプログラム。
37. コンピュータに、
    前記カウンタの少なくとも１つの転覆イベントに基づいて、前記複数のループの数の値を減らす手順を実行させる
    請求項２８から請求項３６までの何れか一項に定義されるプログラム。
38. コンピュータに、
    ブートプロセスに先立って、前記遅延時間を生成する手順を実行させる
    請求項２８から請求項３７までの何れか一項に定義されるプログラム。

Images