JP3147851B2 - シミュレーション方法、シミュレーション装置及びシミュレーションプログラムを記憶した記憶媒体 - Google Patents
シミュレーション方法、シミュレーション装置及びシミュレーションプログラムを記憶した記憶媒体Info
- Publication number
- JP3147851B2 JP3147851B2 JP08101098A JP8101098A JP3147851B2 JP 3147851 B2 JP3147851 B2 JP 3147851B2 JP 08101098 A JP08101098 A JP 08101098A JP 8101098 A JP8101098 A JP 8101098A JP 3147851 B2 JP3147851 B2 JP 3147851B2
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- time
- processing
- native
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3457—Performance evaluation by simulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、シミュレーショ
ン方法、シミュレーション装置及びシミュレーションプ
ログラムを記憶した記憶媒体に係り、詳しくは、ファク
シミリ装置や画像処理装置等、開発の対象であるシステ
ム（ターゲットシステム）を構成する中央処理装置（Ｃ
ＰＵ）が実行すべきプログラム（ターゲットプログラ
ム）を実行してターゲットシステムの動作をシミュレー
ションするシミュレーション方法、シミュレーション装
置及びシミュレーションプログラムを記憶した記憶媒体
に関する。
ン方法、シミュレーション装置及びシミュレーションプ
ログラムを記憶した記憶媒体に係り、詳しくは、ファク
シミリ装置や画像処理装置等、開発の対象であるシステ
ム（ターゲットシステム）を構成する中央処理装置（Ｃ
ＰＵ）が実行すべきプログラム（ターゲットプログラ
ム）を実行してターゲットシステムの動作をシミュレー
ションするシミュレーション方法、シミュレーション装
置及びシミュレーションプログラムを記憶した記憶媒体
に関する。
【０００２】
【従来の技術】図３は、この出願人が特願平８−１８４
９３０号で提案した従来のシミュレーション装置の電気
的構成例を示すブロック図である。このシミュレーショ
ン装置は、ターゲットメモリ部１と、ターゲットレジス
タ部２と、ネイティブコード部３と、シミュレーション
手段４と、非定型処理シミュレーション手段５と、周辺
シミュレーション手段６と、クロック数計数手段７と、
定型処理呼出手段８とから概略構成されている。ターゲ
ットメモリ部１は、ターゲットシステムのメモリを模し
たメモリであり、ターゲットシステムを構成するＣＰＵ
（以下、ターゲットＣＰＵという）が実行すべきターゲ
ットプログラムが記憶されたターゲットプログラム部１
ａと、ターゲットプログラム実行時に用いられるデータ
が記憶されたデータ部１ｂとから構成されている。ター
ゲットプログラム部１ａは、定型処理群９及び非定型処
理記憶部１０から構成されている。定型処理群９は、オ
ペレーティングシステムのシステムコールやランタイム
ライブラリ関数など、デバッグ等の検査が終了した汎用
性の高い定型処理９1〜９nから構成されている。ここ
で、システムコールとは、オペレーティングシステムに
内蔵され、ターゲットプログラムにおいて呼び出される
基本的な関数や手続等をいう。また、ランタイムライブ
ラリとは、ターゲットプログラム実行中にターゲットプ
ログラムの実行を支援するランタイムライブラリ関数の
集合をいい、ランタイムライブラリ関数とは、汎用性が
高いがコードサイズが大きいため、予め命令コードで記
述された関数の形式で所定の記憶部に記憶された関数を
いう。汎用性が高いがサイズが大きい命令列は、コンパ
イラがターゲットプログラムを生成する度に命令コード
を生成するのは効率的でないので、そのような命令列を
予め命令コードで記述された関数の形式とし、ターゲッ
トプログラム生成時にその関数を呼び出すコードを生成
し、リンカにおいて後でリンクするのである。一方、非
定型処理記憶部１０には、当該ターゲットプログラムに
固有であり、デバッグ等の検査が未だ終了していない非
定型処理が記憶されている。
９３０号で提案した従来のシミュレーション装置の電気
的構成例を示すブロック図である。このシミュレーショ
ン装置は、ターゲットメモリ部１と、ターゲットレジス
タ部２と、ネイティブコード部３と、シミュレーション
手段４と、非定型処理シミュレーション手段５と、周辺
シミュレーション手段６と、クロック数計数手段７と、
定型処理呼出手段８とから概略構成されている。ターゲ
ットメモリ部１は、ターゲットシステムのメモリを模し
たメモリであり、ターゲットシステムを構成するＣＰＵ
（以下、ターゲットＣＰＵという）が実行すべきターゲ
ットプログラムが記憶されたターゲットプログラム部１
ａと、ターゲットプログラム実行時に用いられるデータ
が記憶されたデータ部１ｂとから構成されている。ター
ゲットプログラム部１ａは、定型処理群９及び非定型処
理記憶部１０から構成されている。定型処理群９は、オ
ペレーティングシステムのシステムコールやランタイム
ライブラリ関数など、デバッグ等の検査が終了した汎用
性の高い定型処理９1〜９nから構成されている。ここ
で、システムコールとは、オペレーティングシステムに
内蔵され、ターゲットプログラムにおいて呼び出される
基本的な関数や手続等をいう。また、ランタイムライブ
ラリとは、ターゲットプログラム実行中にターゲットプ
ログラムの実行を支援するランタイムライブラリ関数の
集合をいい、ランタイムライブラリ関数とは、汎用性が
高いがコードサイズが大きいため、予め命令コードで記
述された関数の形式で所定の記憶部に記憶された関数を
いう。汎用性が高いがサイズが大きい命令列は、コンパ
イラがターゲットプログラムを生成する度に命令コード
を生成するのは効率的でないので、そのような命令列を
予め命令コードで記述された関数の形式とし、ターゲッ
トプログラム生成時にその関数を呼び出すコードを生成
し、リンカにおいて後でリンクするのである。一方、非
定型処理記憶部１０には、当該ターゲットプログラムに
固有であり、デバッグ等の検査が未だ終了していない非
定型処理が記憶されている。
【０００３】ターゲットレジスタ部２は、ターゲットＣ
ＰＵが用いるレジスタを模したレジスタである。ネイテ
ィブコード部３は、ネイティブコード版定型処理群１１
及びクロック数伝達手段群１２から構成されている。ネ
イティブコード版定型処理群１１は、定型処理９1〜９n
をそれぞれシミュレーション手段４が実行可能な同一動
作の命令コード（ネイティブコード）に変換したネイテ
ィブ版定型処理１１1〜１１nによって構成されている。
クロック数伝達手段群１２は、対応するネイティブ版定
型処理１１1〜１１nを実行するのに要するクロック数が
予め概算され記憶されたクロック数伝達手段１２1〜１
２nによって構成されている。シミュレーション手段４
は、装置各部を制御すると共に、ネイティブ版定型処理
１１1〜１１nを順次実行する。非定型処理シミュレーシ
ョン手段５は、シミュレーション手段４の制御の下、非
定型処理記憶部１０に記憶された非定型処理を一命令ず
つ解釈・実行する。また、周辺シミュレーション手段６
は、設定した時間間隔で割り込みを発生するタイマ部６
ａなどからなり、シミュレーション手段４から伝達され
たクロック数に同期して動作することにより、ターゲッ
トＣＰＵ以外の周辺回路（例えば、タイマや外部通信装
置等）の動作をシミュレーションする。クロック数計数
手段７は、ターゲットシステムの動作をシミュレーショ
ンする際のターゲットプログラムの実行に要するクロッ
ク数を計数する。定型処理呼出手段８は、エントリアド
レス表１３及びアドレス比較手段１４から構成されてい
る。エントリアドレス表１３は、ターゲットプログラム
における各定型処理９1〜９nの開始アドレスを示す定型
処理エントリと、これらに対応したネイティブ版定型処
理１１1〜１１nのネイティブ版定型処理群１１における
開始アドレスを示すネイティブエントリとの組である定
型処理エントリ／ネイティブエントリ１３1〜１３nから
構成されている。アドレス比較手段１４は、シミュレー
ション手段４が次に実行すべき命令コードのアドレス
と、エントリアドレス表１３を構成する定型処理エント
リ／ネイティブエントリ１３1〜１３nとを比較して、定
型処理の開始を検出する。
ＰＵが用いるレジスタを模したレジスタである。ネイテ
ィブコード部３は、ネイティブコード版定型処理群１１
及びクロック数伝達手段群１２から構成されている。ネ
イティブコード版定型処理群１１は、定型処理９1〜９n
をそれぞれシミュレーション手段４が実行可能な同一動
作の命令コード（ネイティブコード）に変換したネイテ
ィブ版定型処理１１1〜１１nによって構成されている。
クロック数伝達手段群１２は、対応するネイティブ版定
型処理１１1〜１１nを実行するのに要するクロック数が
予め概算され記憶されたクロック数伝達手段１２1〜１
２nによって構成されている。シミュレーション手段４
は、装置各部を制御すると共に、ネイティブ版定型処理
１１1〜１１nを順次実行する。非定型処理シミュレーシ
ョン手段５は、シミュレーション手段４の制御の下、非
定型処理記憶部１０に記憶された非定型処理を一命令ず
つ解釈・実行する。また、周辺シミュレーション手段６
は、設定した時間間隔で割り込みを発生するタイマ部６
ａなどからなり、シミュレーション手段４から伝達され
たクロック数に同期して動作することにより、ターゲッ
トＣＰＵ以外の周辺回路（例えば、タイマや外部通信装
置等）の動作をシミュレーションする。クロック数計数
手段７は、ターゲットシステムの動作をシミュレーショ
ンする際のターゲットプログラムの実行に要するクロッ
ク数を計数する。定型処理呼出手段８は、エントリアド
レス表１３及びアドレス比較手段１４から構成されてい
る。エントリアドレス表１３は、ターゲットプログラム
における各定型処理９1〜９nの開始アドレスを示す定型
処理エントリと、これらに対応したネイティブ版定型処
理１１1〜１１nのネイティブ版定型処理群１１における
開始アドレスを示すネイティブエントリとの組である定
型処理エントリ／ネイティブエントリ１３1〜１３nから
構成されている。アドレス比較手段１４は、シミュレー
ション手段４が次に実行すべき命令コードのアドレス
と、エントリアドレス表１３を構成する定型処理エント
リ／ネイティブエントリ１３1〜１３nとを比較して、定
型処理の開始を検出する。
【０００４】次に、上記構成のシミュレーション装置の
動作について、図４に示すフローチャートを参照して説
明する。まず、ステップＳＰ１では、シミュレーション
手段４は、アドレス比較手段１４を制御して、シミュレ
ーション手段４が次に実行すべき命令コードのアドレス
と、エントリアドレス表１３を構成する定型処理エント
リ／ネイティブエントリ１３1〜１３nとを比較させ、定
型処理の開始を検出させる。ステップＳＰ２では、シミ
ュレーション手段４は、アドレス比較手段１４を制御し
て、命令コードのアドレスと定型処理エントリ／ネイテ
ィブエントリ１３1〜１３nのいずれかが一致したか否か
を判断させる。この判断結果が「ＮＯ」の場合には、シ
ミュレーション手段４は、非定型処理シミュレーション
手段５に非定型処理のシミュレーションを行わせるため
に、ステップＳＰ３へ進む。非定型処理シミュレーショ
ン手段５は、シミュレーション手段４の制御の下、ステ
ップＳＰ３では、非定型処理記憶部１０に記憶された非
定型処理を一命令だけ読み込み、ステップＳＰ４では、
ターゲットＣＰＵのどの命令かを解釈し、ステップＳＰ
５では、その命令を実行する。
動作について、図４に示すフローチャートを参照して説
明する。まず、ステップＳＰ１では、シミュレーション
手段４は、アドレス比較手段１４を制御して、シミュレ
ーション手段４が次に実行すべき命令コードのアドレス
と、エントリアドレス表１３を構成する定型処理エント
リ／ネイティブエントリ１３1〜１３nとを比較させ、定
型処理の開始を検出させる。ステップＳＰ２では、シミ
ュレーション手段４は、アドレス比較手段１４を制御し
て、命令コードのアドレスと定型処理エントリ／ネイテ
ィブエントリ１３1〜１３nのいずれかが一致したか否か
を判断させる。この判断結果が「ＮＯ」の場合には、シ
ミュレーション手段４は、非定型処理シミュレーション
手段５に非定型処理のシミュレーションを行わせるため
に、ステップＳＰ３へ進む。非定型処理シミュレーショ
ン手段５は、シミュレーション手段４の制御の下、ステ
ップＳＰ３では、非定型処理記憶部１０に記憶された非
定型処理を一命令だけ読み込み、ステップＳＰ４では、
ターゲットＣＰＵのどの命令かを解釈し、ステップＳＰ
５では、その命令を実行する。
【０００５】一方、ステップＳＰ２の判断結果が「ＹＥ
Ｓ」の場合、すなわち、命令コードのアドレスと定型処
理エントリ／ネイティブエントリ１３1〜１３nのいずれ
かが一致した場合には、シミュレーション手段４は、ネ
イティブ版定型処理のシミュレーションを行うために、
ステップＳＰ６へ進む。シミュレーション手段４は、ス
テップＳＰ６では、ネイティブ版定型処理１１1〜１１n
の中からステップＳＰ２の処理で一致した定型処理エン
トリ／ネイティブエントリ１３1〜１３nのいずれかに対
応したネイティブ版定型処理を選択し、ステップＳＰ７
では、選択されたネイティブ版定型処理を実行し、ステ
ップＳＰ８では、実行したネイティブ版定型処理に対応
したクロック数伝達手段からネイティブ版定型処理のク
ロック数を読み出し、クロック数計数手段７へ伝達す
る。クロック数計数手段７は、ステップＳＰ９では、非
定型処理を実行するのに要したクロック数、あるいはシ
ミュレーション手段４から伝達されたクロック数をシミ
ュレーション開始時から計数しているクロック数に加算
し、ステップＳＰ１０では、シミュレーション手段４か
ら伝達されたクロック数を周辺シミュレーション手段６
に伝達する。周辺シミュレーション手段６は、ステップ
ＳＰ１１では、タイマ部６ａの値を更新し、ステップＳ
Ｐ１２では、タイマ部６ａに予め設定されている時間が
経過しているか否かを判断し、この判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＰ１３へ進み、ステップＳ
Ｐ１３では、タイマ割込発生処理を行った後、一連の処
理を終了するが、ステップＳＰ１２の判断結果が「Ｎ
Ｏ」の場合には、そのまま一連の処理を終了する。
Ｓ」の場合、すなわち、命令コードのアドレスと定型処
理エントリ／ネイティブエントリ１３1〜１３nのいずれ
かが一致した場合には、シミュレーション手段４は、ネ
イティブ版定型処理のシミュレーションを行うために、
ステップＳＰ６へ進む。シミュレーション手段４は、ス
テップＳＰ６では、ネイティブ版定型処理１１1〜１１n
の中からステップＳＰ２の処理で一致した定型処理エン
トリ／ネイティブエントリ１３1〜１３nのいずれかに対
応したネイティブ版定型処理を選択し、ステップＳＰ７
では、選択されたネイティブ版定型処理を実行し、ステ
ップＳＰ８では、実行したネイティブ版定型処理に対応
したクロック数伝達手段からネイティブ版定型処理のク
ロック数を読み出し、クロック数計数手段７へ伝達す
る。クロック数計数手段７は、ステップＳＰ９では、非
定型処理を実行するのに要したクロック数、あるいはシ
ミュレーション手段４から伝達されたクロック数をシミ
ュレーション開始時から計数しているクロック数に加算
し、ステップＳＰ１０では、シミュレーション手段４か
ら伝達されたクロック数を周辺シミュレーション手段６
に伝達する。周辺シミュレーション手段６は、ステップ
ＳＰ１１では、タイマ部６ａの値を更新し、ステップＳ
Ｐ１２では、タイマ部６ａに予め設定されている時間が
経過しているか否かを判断し、この判断結果が「ＹＥ
Ｓ」の場合には、ステップＳＰ１３へ進み、ステップＳ
Ｐ１３では、タイマ割込発生処理を行った後、一連の処
理を終了するが、ステップＳＰ１２の判断結果が「Ｎ
Ｏ」の場合には、そのまま一連の処理を終了する。
【０００６】
【発明が解決しようとする課題】ところで、上記した従
来のシミュレーション装置においては、ネイティブ版定
型処理１１1〜１１nを実行するのに要するクロック数を
予め概算する必要があるため、デバッグ等の検査が終了
した処理であっても、実行の度にクロック数が変化す
る、すなわち、実行時間が異なる処理、例えば、ループ
があり、実行時の条件によってそのループを何回繰り返
すか定まる処理は、ネイティブ版定型処理とすることが
できない。したがって、このような実行の度に実行時間
が異なる処理については、非定型処理として非定型処理
シミュレーション手段５が実行することになるが、処理
時間がかかると共に、ターゲットＣＰＵの実行速度とシ
ミュレーション手段４や非定型処理シミュレーション手
段５として動作するシミュレーション装置を構成するＣ
ＰＵ（以下、ホストＣＰＵという）の実行速度とが異な
るため、正確なクロック数を求めることができないとい
う欠点があった。これにより、割り込みなどの発生タイ
ミング等が正確に把握できないため、ターゲットプログ
ラムを精度良くシミュレーションすることができない。
また、ネイティブ版定型処理１１1〜１１nを実行するの
に要するクロック数が予め概算されて対応するクロック
数伝達手段１２1〜１２nに記憶され管理されているた
め、個々のネイティブ版定型処理を実行中になされる割
り込みをシミュレーションすることができないという問
題があった。
来のシミュレーション装置においては、ネイティブ版定
型処理１１1〜１１nを実行するのに要するクロック数を
予め概算する必要があるため、デバッグ等の検査が終了
した処理であっても、実行の度にクロック数が変化す
る、すなわち、実行時間が異なる処理、例えば、ループ
があり、実行時の条件によってそのループを何回繰り返
すか定まる処理は、ネイティブ版定型処理とすることが
できない。したがって、このような実行の度に実行時間
が異なる処理については、非定型処理として非定型処理
シミュレーション手段５が実行することになるが、処理
時間がかかると共に、ターゲットＣＰＵの実行速度とシ
ミュレーション手段４や非定型処理シミュレーション手
段５として動作するシミュレーション装置を構成するＣ
ＰＵ（以下、ホストＣＰＵという）の実行速度とが異な
るため、正確なクロック数を求めることができないとい
う欠点があった。これにより、割り込みなどの発生タイ
ミング等が正確に把握できないため、ターゲットプログ
ラムを精度良くシミュレーションすることができない。
また、ネイティブ版定型処理１１1〜１１nを実行するの
に要するクロック数が予め概算されて対応するクロック
数伝達手段１２1〜１２nに記憶され管理されているた
め、個々のネイティブ版定型処理を実行中になされる割
り込みをシミュレーションすることができないという問
題があった。
【０００７】この発明は、上述の事情に鑑みてなされた
もので、実行の度に実行時間が異なる処理でも精度良く
高速にシミュレーションできると共に、定型処理の実行
中になされる割り込みもシミュレーションすることがで
きるシミュレーション方法、シミュレーション装置及び
シミュレーションプログラムを記憶した記憶媒体を提供
することを目的としている。
もので、実行の度に実行時間が異なる処理でも精度良く
高速にシミュレーションできると共に、定型処理の実行
中になされる割り込みもシミュレーションすることがで
きるシミュレーション方法、シミュレーション装置及び
シミュレーションプログラムを記憶した記憶媒体を提供
することを目的としている。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、開発の対象であるシステム
を構成する第１の中央処理装置が実行すべきプログラム
を第２の中央処理装置が実行して上記システムの動作を
シミュレーションするシミュレーション方法に係り、上
記プログラムは、検査が終了した汎用性の高い複数の定
型処理と、検査が終了していない複数の命令からなる非
定型処理とにより構成され、上記複数の定型処理のそれ
ぞれに対応し、解釈せずに実行可能な複数のネイティブ
版定型処理を順次実行する第１の処理と、上記複数の命
令を１つずつ解釈して実行する第２の処理と、上記第１
の中央処理装置と上記第２の中央処理装置との性能差を
表す係数に基づいて、上記第１の処理において上記ネイ
ティブ版定型処理が実行される直前の第１の時刻及び実
行が完了する直前又は割り込みにより中断される直前の
第２の時刻を計測する第３の処理と、上記第１及び第２
の時刻並びに上記係数に基づいて、上記第１の中央処理
装置が上記プログラムの実行に要する時刻を計測する第
４の処理とからなることを特徴としている。
に、請求項１記載の発明は、開発の対象であるシステム
を構成する第１の中央処理装置が実行すべきプログラム
を第２の中央処理装置が実行して上記システムの動作を
シミュレーションするシミュレーション方法に係り、上
記プログラムは、検査が終了した汎用性の高い複数の定
型処理と、検査が終了していない複数の命令からなる非
定型処理とにより構成され、上記複数の定型処理のそれ
ぞれに対応し、解釈せずに実行可能な複数のネイティブ
版定型処理を順次実行する第１の処理と、上記複数の命
令を１つずつ解釈して実行する第２の処理と、上記第１
の中央処理装置と上記第２の中央処理装置との性能差を
表す係数に基づいて、上記第１の処理において上記ネイ
ティブ版定型処理が実行される直前の第１の時刻及び実
行が完了する直前又は割り込みにより中断される直前の
第２の時刻を計測する第３の処理と、上記第１及び第２
の時刻並びに上記係数に基づいて、上記第１の中央処理
装置が上記プログラムの実行に要する時刻を計測する第
４の処理とからなることを特徴としている。
【０００９】請求項２記載の発明は、開発の対象である
システムを構成する第１の中央処理装置が実行すべきプ
ログラムを第２の中央処理装置が実行して上記システム
の動作をシミュレーションするシミュレーション方法に
係り、上記プログラムは、検査が終了した汎用性の高い
複数の定型処理と、検査が終了していない複数の命令か
らなる非定型処理とにより構成され、上記複数の定型処
理のそれぞれに対応し、解釈せずに実行可能な複数のネ
イティブ版定型処理を順次実行する第１の処理と、上記
複数の命令を１つずつ解釈して実行する第２の処理とか
らなり、上記第１の処理では、上記ネイティブ版定型処
理が実行される直前の第１の時刻を計測して、上記ネイ
ティブ版定型処理実行中に上記第１の時刻から割り込み
が発生するまでの第１の時間を計算し、上記第１の中央
処理装置と上記第２の中央処理装置との性能差を表す係
数及び上記第１の時間に基づいて、上記第１の中央処理
装置において上記ネイティブ版定型処理に対応する定型
処理実行中に上記第１の時刻から割り込みが発生するま
での第２の時間を計算し、上記第２の時間が経過するま
で、あるいは上記ネイティブ版定型処理が完了するま
で、上記ネイティブ版定型処理を実行した後、上記ネイ
ティブ版定型処理の実行が完了する直前又は割り込みに
より中断される直前の第２の時刻を計測して、上記第１
及び第２の時刻並びに上記係数に基づいて、上記第１の
中央処理装置が上記プログラムの実行に要する第３の時
刻を計算することを特徴としている。
システムを構成する第１の中央処理装置が実行すべきプ
ログラムを第２の中央処理装置が実行して上記システム
の動作をシミュレーションするシミュレーション方法に
係り、上記プログラムは、検査が終了した汎用性の高い
複数の定型処理と、検査が終了していない複数の命令か
らなる非定型処理とにより構成され、上記複数の定型処
理のそれぞれに対応し、解釈せずに実行可能な複数のネ
イティブ版定型処理を順次実行する第１の処理と、上記
複数の命令を１つずつ解釈して実行する第２の処理とか
らなり、上記第１の処理では、上記ネイティブ版定型処
理が実行される直前の第１の時刻を計測して、上記ネイ
ティブ版定型処理実行中に上記第１の時刻から割り込み
が発生するまでの第１の時間を計算し、上記第１の中央
処理装置と上記第２の中央処理装置との性能差を表す係
数及び上記第１の時間に基づいて、上記第１の中央処理
装置において上記ネイティブ版定型処理に対応する定型
処理実行中に上記第１の時刻から割り込みが発生するま
での第２の時間を計算し、上記第２の時間が経過するま
で、あるいは上記ネイティブ版定型処理が完了するま
で、上記ネイティブ版定型処理を実行した後、上記ネイ
ティブ版定型処理の実行が完了する直前又は割り込みに
より中断される直前の第２の時刻を計測して、上記第１
及び第２の時刻並びに上記係数に基づいて、上記第１の
中央処理装置が上記プログラムの実行に要する第３の時
刻を計算することを特徴としている。
【００１０】請求項３記載の発明は、請求項１又は２記
載のシミュレーション方法に係り、上記係数は、上記第
１の中央処理装置の実行速度と上記第２の中央処理装置
の実行速度との比率を表す係数であることを特徴として
いる。
載のシミュレーション方法に係り、上記係数は、上記第
１の中央処理装置の実行速度と上記第２の中央処理装置
の実行速度との比率を表す係数であることを特徴として
いる。
【００１１】また、請求項４記載の発明は、請求項１，
２又は３記載のシミュレーション方法に係り、上記定型
処理が、オペレーティングシステムに内蔵され、上記プ
ログラムにおいて呼び出される基本的な関数や手続、ユ
ーザにより定義され検査が終了した関数や手続、プログ
ラミング言語において処理系で予め用意されている関数
や手続、命令コードの形式で予め用意されている関数や
手続のうち、少なくとも１つからなることを特徴として
いる。
２又は３記載のシミュレーション方法に係り、上記定型
処理が、オペレーティングシステムに内蔵され、上記プ
ログラムにおいて呼び出される基本的な関数や手続、ユ
ーザにより定義され検査が終了した関数や手続、プログ
ラミング言語において処理系で予め用意されている関数
や手続、命令コードの形式で予め用意されている関数や
手続のうち、少なくとも１つからなることを特徴として
いる。
【００１２】請求項５記載の発明は、請求項１，２，３
又は４記載のシミュレーション方法に係り、上記複数の
ネイティブ版定型処理は、上記複数の定型処理をそれぞ
れ上記第２の中央処理装置が解釈せずに実行可能なネイ
ティブコードで実現されてネイティブ版定型処理記憶部
に予め記憶され、上記第１の処理では、上記複数のネイ
ティブ版定型処理が上記ネイティブ版定型処理記憶部か
ら順次読み出されて実行されることを特徴としている。
又は４記載のシミュレーション方法に係り、上記複数の
ネイティブ版定型処理は、上記複数の定型処理をそれぞ
れ上記第２の中央処理装置が解釈せずに実行可能なネイ
ティブコードで実現されてネイティブ版定型処理記憶部
に予め記憶され、上記第１の処理では、上記複数のネイ
ティブ版定型処理が上記ネイティブ版定型処理記憶部か
ら順次読み出されて実行されることを特徴としている。
【００１３】また、請求項６記載の発明は、開発の対象
であるシステムを構成する中央処理装置が実行すべきプ
ログラムを実行して上記システムの動作をシミュレーシ
ョンするシミュレーション装置に係り、上記プログラム
は、検査が終了した汎用性の高い複数の定型処理と、検
査が終了していない複数の命令からなる非定型処理とに
より構成され、上記複数の定型処理のそれぞれに対応
し、解釈せずに実行可能な複数のネイティブ版定型処理
を順次実行する第１のシミュレーション手段と、上記複
数の命令を１つずつ解釈して実行する第２のシミュレー
ション手段と、上記中央処理装置と、上記第１及び第２
のシミュレーション手段との性能差を表す係数が予め記
憶された係数記憶部と、上記係数に基づいて、上記第１
のシミュレーション手段が上記ネイティブ版定型処理を
実行する直前の第１の時刻及び実行の完了直前又は割り
込みによる中断直前の第２の時刻を計測する第１の時刻
計測手段と、上記第１及び第２の時刻並びに上記係数に
基づいて、上記中央処理装置が上記プログラムの実行に
要する時刻を計測する第２の時刻計測手段とを備えてな
ることを特徴としている。
であるシステムを構成する中央処理装置が実行すべきプ
ログラムを実行して上記システムの動作をシミュレーシ
ョンするシミュレーション装置に係り、上記プログラム
は、検査が終了した汎用性の高い複数の定型処理と、検
査が終了していない複数の命令からなる非定型処理とに
より構成され、上記複数の定型処理のそれぞれに対応
し、解釈せずに実行可能な複数のネイティブ版定型処理
を順次実行する第１のシミュレーション手段と、上記複
数の命令を１つずつ解釈して実行する第２のシミュレー
ション手段と、上記中央処理装置と、上記第１及び第２
のシミュレーション手段との性能差を表す係数が予め記
憶された係数記憶部と、上記係数に基づいて、上記第１
のシミュレーション手段が上記ネイティブ版定型処理を
実行する直前の第１の時刻及び実行の完了直前又は割り
込みによる中断直前の第２の時刻を計測する第１の時刻
計測手段と、上記第１及び第２の時刻並びに上記係数に
基づいて、上記中央処理装置が上記プログラムの実行に
要する時刻を計測する第２の時刻計測手段とを備えてな
ることを特徴としている。
【００１４】請求項７記載の発明は、開発の対象である
システムを構成する中央処理装置が実行すべきプログラ
ムを実行して上記システムの動作をシミュレーションす
るシミュレーション装置に係り、上記プログラムは、検
査が終了した汎用性の高い複数の定型処理と、検査が終
了していない複数の命令からなる非定型処理とにより構
成され、上記複数の定型処理のそれぞれに対応し、解釈
せずに実行可能な複数のネイティブ版定型処理を順次実
行する第１のシミュレーション手段と、上記複数の命令
を１つずつ解釈して実行する第２のシミュレーション手
段と、上記中央処理装置と、上記第１及び第２のシミュ
レーション手段との性能差を表す係数が予め記憶された
係数記憶部と、上記第１のシミュレーション手段が上記
ネイティブ版定型処理を実行する直前の第１の時刻を計
測して、上記ネイティブ版定型処理実行中に上記第１の
時刻から割り込みが発生するまでの第１の時間を計算
し、上記係数及び上記第１の時間に基づいて、上記中央
処理装置において上記ネイティブ版定型処理に対応する
定型処理実行中に上記第１の時刻から割り込みが発生す
るまでの第２の時間を計算し、上記ネイティブ版定型処
理の実行を完了する直前又は割り込みにより中断される
直前の第２の時刻を計測する第１の時刻計測手段と、上
記第１及び第２の時刻並びに上記係数に基づいて、上記
中央処理装置が上記プログラムの実行に要する第３の時
刻を計測する第２の時刻計測手段とを備え、上記第１の
シミュレーション手段は、上記第２の時間が経過するま
で、あるいは上記ネイティブ版定型処理が完了するま
で、上記ネイティブ版定型処理を実行することを特徴と
している。
システムを構成する中央処理装置が実行すべきプログラ
ムを実行して上記システムの動作をシミュレーションす
るシミュレーション装置に係り、上記プログラムは、検
査が終了した汎用性の高い複数の定型処理と、検査が終
了していない複数の命令からなる非定型処理とにより構
成され、上記複数の定型処理のそれぞれに対応し、解釈
せずに実行可能な複数のネイティブ版定型処理を順次実
行する第１のシミュレーション手段と、上記複数の命令
を１つずつ解釈して実行する第２のシミュレーション手
段と、上記中央処理装置と、上記第１及び第２のシミュ
レーション手段との性能差を表す係数が予め記憶された
係数記憶部と、上記第１のシミュレーション手段が上記
ネイティブ版定型処理を実行する直前の第１の時刻を計
測して、上記ネイティブ版定型処理実行中に上記第１の
時刻から割り込みが発生するまでの第１の時間を計算
し、上記係数及び上記第１の時間に基づいて、上記中央
処理装置において上記ネイティブ版定型処理に対応する
定型処理実行中に上記第１の時刻から割り込みが発生す
るまでの第２の時間を計算し、上記ネイティブ版定型処
理の実行を完了する直前又は割り込みにより中断される
直前の第２の時刻を計測する第１の時刻計測手段と、上
記第１及び第２の時刻並びに上記係数に基づいて、上記
中央処理装置が上記プログラムの実行に要する第３の時
刻を計測する第２の時刻計測手段とを備え、上記第１の
シミュレーション手段は、上記第２の時間が経過するま
で、あるいは上記ネイティブ版定型処理が完了するま
で、上記ネイティブ版定型処理を実行することを特徴と
している。
【００１５】また、請求項８記載の発明は、請求項６又
は７記載のシミュレーション装置に係り、上記係数が、
上記中央処理装置の実行速度と上記第１及び第２のシミ
ュレーション手段の実行速度との比率を表す係数である
ことを特徴としている。
は７記載のシミュレーション装置に係り、上記係数が、
上記中央処理装置の実行速度と上記第１及び第２のシミ
ュレーション手段の実行速度との比率を表す係数である
ことを特徴としている。
【００１６】また、請求項９記載の発明は、請求項６，
７又は８記載のシミュレーション装置に係り、上記定型
処理が、オペレーティングシステムに内蔵され、上記プ
ログラムにおいて呼び出される基本的な関数や手続、ユ
ーザにより定義され検査が終了した関数や手続、プログ
ラミング言語において処理系で予め用意されている関数
や手続、命令コードの形式で予め用意されている関数や
手続のうち、少なくとも１つからなることを特徴として
いる。
７又は８記載のシミュレーション装置に係り、上記定型
処理が、オペレーティングシステムに内蔵され、上記プ
ログラムにおいて呼び出される基本的な関数や手続、ユ
ーザにより定義され検査が終了した関数や手続、プログ
ラミング言語において処理系で予め用意されている関数
や手続、命令コードの形式で予め用意されている関数や
手続のうち、少なくとも１つからなることを特徴として
いる。
【００１７】請求項１０記載の発明は、請求項６，７，
８又は９記載のシミュレーション装置に係り、上記複数
のネイティブ版定型処理は、上記複数の定型処理をそれ
ぞれ上記第１及び第２のシミュレーション手段が解釈せ
ずに実行可能なネイティブコードで実現されてネイティ
ブ版定型処理記憶部に予め記憶され、上記第１のシミュ
レーション手段は、上記複数のネイティブ版定型処理を
上記ネイティブ版定型処理記憶部から順次読み出して実
行することを特徴としている。
８又は９記載のシミュレーション装置に係り、上記複数
のネイティブ版定型処理は、上記複数の定型処理をそれ
ぞれ上記第１及び第２のシミュレーション手段が解釈せ
ずに実行可能なネイティブコードで実現されてネイティ
ブ版定型処理記憶部に予め記憶され、上記第１のシミュ
レーション手段は、上記複数のネイティブ版定型処理を
上記ネイティブ版定型処理記憶部から順次読み出して実
行することを特徴としている。
【００１８】また、請求項１１記載の発明は、コンピュ
ータに請求項１乃至１０のいずれか１つに記載の機能を
実現させるためのシミュレーションプログラムを記憶し
た記憶媒体であることを特徴としている。
ータに請求項１乃至１０のいずれか１つに記載の機能を
実現させるためのシミュレーションプログラムを記憶し
た記憶媒体であることを特徴としている。
【００１９】
【作用】この発明の構成によれば、実行の度に実行時間
が異なる処理でも精度良く高速にシミュレーションする
ことができる。また、定型処理の実行中になされる割り
込みもシミュレーションすることができる。
が異なる処理でも精度良く高速にシミュレーションする
ことができる。また、定型処理の実行中になされる割り
込みもシミュレーションすることができる。
【００２０】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の一実施例であるシ
ミュレーション装置の電気的構成を示すブロック図であ
る。この例のシミュレーション装置は、ターゲットメモ
リ部２１と、ターゲットレジスタ部２２と、ネイティブ
コード部２３と、シミュレーション手段２４と、非定型
処理シミュレーション手段２５と、周辺シミュレーショ
ン手段２６と、ターゲット時刻計測手段２７と、定型処
理呼出手段２８と、係数記憶部２９と、ホスト時刻計測
手段３０とから概略構成されている。上記ターゲットメ
モリ部２１は、ターゲットシステムのメモリを模したメ
モリであり、ターゲットシステムを構成するターゲット
ＣＰＵが実行すべきターゲットプログラムが記憶された
ターゲットプログラム部２１ａと、ターゲットプログラ
ム実行時に用いられるデータが記憶されたデータ部２１
ｂとから構成されている。ターゲットプログラム部２１
ａは、定型処理群３１及び非定型処理記憶部３２から構
成されている。定型処理群３１は、上記したシステムコ
ールやランタイムライブラリ関数の他、ユーザライブラ
リ関数、標準ライブラリ関数など、デバッグ等の検査が
終了した汎用性の高い定型処理３１1〜３１nから構成さ
れている。ここで、ユーザライブラリ関数とは、元々は
ユーザがプログラミング言語で記述された原始プログラ
ム中で定義したユーザ関数であったが、汎用性が高いと
思われるものをデバッグ等の検査後、所定の記憶部に記
憶したものをいう。標準ライブラリ関数とは、原始プロ
グラムを記述するために使用されるプログラミング言語
においてコンパイラなどの処理系で予め用意されてお
り、ユーザが定義せずに使用できる関数であり、所定の
記憶部に記憶したものをいう。一方、非定型処理記憶部
３２には、当該ターゲットプログラムに固有であり、デ
バッグ等の検査が未だ終了していない非定型処理が記憶
されている。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の一実施例であるシ
ミュレーション装置の電気的構成を示すブロック図であ
る。この例のシミュレーション装置は、ターゲットメモ
リ部２１と、ターゲットレジスタ部２２と、ネイティブ
コード部２３と、シミュレーション手段２４と、非定型
処理シミュレーション手段２５と、周辺シミュレーショ
ン手段２６と、ターゲット時刻計測手段２７と、定型処
理呼出手段２８と、係数記憶部２９と、ホスト時刻計測
手段３０とから概略構成されている。上記ターゲットメ
モリ部２１は、ターゲットシステムのメモリを模したメ
モリであり、ターゲットシステムを構成するターゲット
ＣＰＵが実行すべきターゲットプログラムが記憶された
ターゲットプログラム部２１ａと、ターゲットプログラ
ム実行時に用いられるデータが記憶されたデータ部２１
ｂとから構成されている。ターゲットプログラム部２１
ａは、定型処理群３１及び非定型処理記憶部３２から構
成されている。定型処理群３１は、上記したシステムコ
ールやランタイムライブラリ関数の他、ユーザライブラ
リ関数、標準ライブラリ関数など、デバッグ等の検査が
終了した汎用性の高い定型処理３１1〜３１nから構成さ
れている。ここで、ユーザライブラリ関数とは、元々は
ユーザがプログラミング言語で記述された原始プログラ
ム中で定義したユーザ関数であったが、汎用性が高いと
思われるものをデバッグ等の検査後、所定の記憶部に記
憶したものをいう。標準ライブラリ関数とは、原始プロ
グラムを記述するために使用されるプログラミング言語
においてコンパイラなどの処理系で予め用意されてお
り、ユーザが定義せずに使用できる関数であり、所定の
記憶部に記憶したものをいう。一方、非定型処理記憶部
３２には、当該ターゲットプログラムに固有であり、デ
バッグ等の検査が未だ終了していない非定型処理が記憶
されている。
【００２１】ターゲットレジスタ部２２は、ターゲット
ＣＰＵが用いるレジスタを模したレジスタである。ネイ
ティブコード部２３は、定型処理３１1〜３１nをそれぞ
れシミュレーション手段２４が実行可能な同一動作のネ
イティブコードに変換したネイティブ版定型処理２３1
〜２３nによって構成されている。シミュレーション手
段２４は、装置各部を制御すると共に、ネイティブ版定
型処理２３1〜２３nを順次実行する。非定型処理シミュ
レーション手段２５は、シミュレーション手段２４の制
御の下、非定型処理記憶部３２に記憶された非定型処理
を一命令ずつ解釈・実行する。周辺シミュレーション手
段２６は、設定した時間間隔で割り込みを発生するタイ
マ部２６ａなどからなり、シミュレーション手段２４か
ら伝達された実行時間に同期して動作することにより、
ターゲットＣＰＵ以外の周辺回路（例えば、タイマや外
部通信装置等）の動作をシミュレーションする。ターゲ
ット時刻計測手段２７は、後述する係数αに基づいて、
ターゲットシステムの動作をシミュレーションする際の
ターゲットプログラムの実行に要するターゲット時刻を
計測する。定型処理呼出手段２８は、エントリアドレス
表３３及びアドレス比較手段３４から構成されている。
エントリアドレス表３３は、ターゲットプログラムにお
ける各定型処理３１1〜３１nの開始アドレスを示す定型
処理エントリと、これらに対応したネイティブ版定型処
理２３1〜２３nのネイティブコード部２３における開始
アドレスを示すネイティブエントリとの組である定型処
理エントリ／ネイティブエントリ３３1〜３３nから構成
されている。アドレス比較手段３４は、シミュレーショ
ン手段２４が次に実行すべき命令コードのアドレスと、
エントリアドレス表３３を構成する定型処理エントリ／
ネイティブエントリ３３1〜３３nとを比較して、定型処
理の開始を検出する。係数記憶部２９には、ターゲット
ＣＰＵと、シミュレーション手段２４や非定型処理シミ
ュレーション手段２５として動作するホストＣＰＵとの
性能差を表す係数αが予め記憶されている。この係数α
としては、例えば、ターゲットＣＰＵの実行速度が１０
０MIPS（Mega Instruction Per Second）であるとし、
ホストＣＰＵの実行速度が２０MIPSであるとすると、α
＝２０／１００＝１／５となる。ホスト時刻計測手段３
０は、ターゲットシステムのシミュレーション実行中の
ホストＣＰＵの現在の時刻（以下、現在のホスト時刻と
呼ぶ）を計測する。
ＣＰＵが用いるレジスタを模したレジスタである。ネイ
ティブコード部２３は、定型処理３１1〜３１nをそれぞ
れシミュレーション手段２４が実行可能な同一動作のネ
イティブコードに変換したネイティブ版定型処理２３1
〜２３nによって構成されている。シミュレーション手
段２４は、装置各部を制御すると共に、ネイティブ版定
型処理２３1〜２３nを順次実行する。非定型処理シミュ
レーション手段２５は、シミュレーション手段２４の制
御の下、非定型処理記憶部３２に記憶された非定型処理
を一命令ずつ解釈・実行する。周辺シミュレーション手
段２６は、設定した時間間隔で割り込みを発生するタイ
マ部２６ａなどからなり、シミュレーション手段２４か
ら伝達された実行時間に同期して動作することにより、
ターゲットＣＰＵ以外の周辺回路（例えば、タイマや外
部通信装置等）の動作をシミュレーションする。ターゲ
ット時刻計測手段２７は、後述する係数αに基づいて、
ターゲットシステムの動作をシミュレーションする際の
ターゲットプログラムの実行に要するターゲット時刻を
計測する。定型処理呼出手段２８は、エントリアドレス
表３３及びアドレス比較手段３４から構成されている。
エントリアドレス表３３は、ターゲットプログラムにお
ける各定型処理３１1〜３１nの開始アドレスを示す定型
処理エントリと、これらに対応したネイティブ版定型処
理２３1〜２３nのネイティブコード部２３における開始
アドレスを示すネイティブエントリとの組である定型処
理エントリ／ネイティブエントリ３３1〜３３nから構成
されている。アドレス比較手段３４は、シミュレーショ
ン手段２４が次に実行すべき命令コードのアドレスと、
エントリアドレス表３３を構成する定型処理エントリ／
ネイティブエントリ３３1〜３３nとを比較して、定型処
理の開始を検出する。係数記憶部２９には、ターゲット
ＣＰＵと、シミュレーション手段２４や非定型処理シミ
ュレーション手段２５として動作するホストＣＰＵとの
性能差を表す係数αが予め記憶されている。この係数α
としては、例えば、ターゲットＣＰＵの実行速度が１０
０MIPS（Mega Instruction Per Second）であるとし、
ホストＣＰＵの実行速度が２０MIPSであるとすると、α
＝２０／１００＝１／５となる。ホスト時刻計測手段３
０は、ターゲットシステムのシミュレーション実行中の
ホストＣＰＵの現在の時刻（以下、現在のホスト時刻と
呼ぶ）を計測する。
【００２２】次に、上記構成のシミュレーション装置の
動作について、図２に示すフローチャートを参照して説
明する。まず、ステップＳＰ２１では、シミュレーショ
ン手段２４は、アドレス比較手段３４を制御して、シミ
ュレーション手段２４が次に実行すべき命令コードのア
ドレスと、エントリアドレス表３３を構成する定型処理
エントリ／ネイティブエントリ３３1〜３３nとを比較さ
せ、定型処理の開始を検出したか否かを判断させる。こ
の判断結果が「ＹＥＳ」の場合には、シミュレーション
手段２４は、定型処理のシミュレーションを行うため
に、ステップＳＰ２２へ進む。ステップＳＰ２２では、
シミュレーション手段２４は、ホスト時刻計測手段３０
を制御して、現在のホスト時刻ＴH1を計測させた後、ス
テップＳＰ２３へ進む。ステップＳＰ２３では、シミュ
レーション手段２４は、ホスト時刻計測手段３０を制御
して、定型処理のシミュレーション実行中に現在のホス
ト時刻ＴH1から割り込みが発生するまでの時間ＴIを計
算させると共に、係数記憶部２９から係数αを読み出さ
せ、式（１）に基づいて、ターゲットＣＰＵにおいて当
該定型処理のシミュレーション実行中に現在のホスト時
刻ＴHSから割り込みが発生するまでの時間ＴTIを計算さ
せた後、ステップＳＰ２４へ進む。 ＴTI＝α・ＴI……（１）
動作について、図２に示すフローチャートを参照して説
明する。まず、ステップＳＰ２１では、シミュレーショ
ン手段２４は、アドレス比較手段３４を制御して、シミ
ュレーション手段２４が次に実行すべき命令コードのア
ドレスと、エントリアドレス表３３を構成する定型処理
エントリ／ネイティブエントリ３３1〜３３nとを比較さ
せ、定型処理の開始を検出したか否かを判断させる。こ
の判断結果が「ＹＥＳ」の場合には、シミュレーション
手段２４は、定型処理のシミュレーションを行うため
に、ステップＳＰ２２へ進む。ステップＳＰ２２では、
シミュレーション手段２４は、ホスト時刻計測手段３０
を制御して、現在のホスト時刻ＴH1を計測させた後、ス
テップＳＰ２３へ進む。ステップＳＰ２３では、シミュ
レーション手段２４は、ホスト時刻計測手段３０を制御
して、定型処理のシミュレーション実行中に現在のホス
ト時刻ＴH1から割り込みが発生するまでの時間ＴIを計
算させると共に、係数記憶部２９から係数αを読み出さ
せ、式（１）に基づいて、ターゲットＣＰＵにおいて当
該定型処理のシミュレーション実行中に現在のホスト時
刻ＴHSから割り込みが発生するまでの時間ＴTIを計算さ
せた後、ステップＳＰ２４へ進む。 ＴTI＝α・ＴI……（１）
【００２３】ステップＳＰ２４では、シミュレーション
手段２４は、時間ＴTIが経過するまで、あるいは当該定
型処理のシミュレーションが完了するまで、当該定型処
理のシミュレーションを実行した後、ステップＳＰ２５
へ進む。すなわち、シミュレーション手段２４は、ネイ
ティブ版定型処理２３1〜２３nの中からステップＳＰ２
１の処理で一致した定型処理エントリ／ネイティブエン
トリ３３1〜３３nのいずれかに対応したネイティブ版定
型処理を選択し、当該ネイティブ版定型処理をターゲッ
トメモリ部２１のデータ部２１ｂに記憶されたデータを
ターゲットレジスタ部２２にロードするなどして実行し
た後、ステップＳＰ２５へ進む。ステップＳＰ２５で
は、シミュレーション手段２４は、ホスト時刻計測手段
３０を制御して、現在のホスト時刻ＴH2を計測させた
後、ステップＳＰ２６へ進む。ステップＳＰ２６では、
シミュレーション手段２４は、ターゲット時刻計測手段
２７を制御して、式（２）に基づいて、当該ターゲット
プログラムをターゲットＣＰＵで実行した場合の当該タ
ーゲットプログラム開始時を基準とした時刻であるター
ゲット時刻Ｔを計測させた後、ステップＳＰ２７へ進
む。 Ｔ＝Ｔ＋α・（ＴH2−ＴT1）……（２）
手段２４は、時間ＴTIが経過するまで、あるいは当該定
型処理のシミュレーションが完了するまで、当該定型処
理のシミュレーションを実行した後、ステップＳＰ２５
へ進む。すなわち、シミュレーション手段２４は、ネイ
ティブ版定型処理２３1〜２３nの中からステップＳＰ２
１の処理で一致した定型処理エントリ／ネイティブエン
トリ３３1〜３３nのいずれかに対応したネイティブ版定
型処理を選択し、当該ネイティブ版定型処理をターゲッ
トメモリ部２１のデータ部２１ｂに記憶されたデータを
ターゲットレジスタ部２２にロードするなどして実行し
た後、ステップＳＰ２５へ進む。ステップＳＰ２５で
は、シミュレーション手段２４は、ホスト時刻計測手段
３０を制御して、現在のホスト時刻ＴH2を計測させた
後、ステップＳＰ２６へ進む。ステップＳＰ２６では、
シミュレーション手段２４は、ターゲット時刻計測手段
２７を制御して、式（２）に基づいて、当該ターゲット
プログラムをターゲットＣＰＵで実行した場合の当該タ
ーゲットプログラム開始時を基準とした時刻であるター
ゲット時刻Ｔを計測させた後、ステップＳＰ２７へ進
む。 Ｔ＝Ｔ＋α・（ＴH2−ＴT1）……（２）
【００２４】ステップＳＰ２７では、シミュレーション
手段２４は、ターゲット時刻Ｔが割り込みをかける時刻
に到達したか、すなわち、時間ＴTIが経過したか否かを
判断する。この判断は、具体的には、ターゲット時刻Ｔ
と予め設定されている割込条件（例えば、当該ターゲッ
トプログラム開始時から１００クロック目に割り込みを
発生させる）とに基づいて行う。ステップＳＰ２７の判
断結果が「ＮＯ」の場合には、当該定型処理のシミュレ
ーションが完了したと判断して、シミュレーション手段
２４は、次の命令コードを実行するために、ステップＳ
Ｐ２１へ戻る。一方、ステップＳＰ２７の判断結果が
「ＹＥＳ」の場合、すなわち、ターゲット時刻Ｔが割り
込みをかける時刻に到達した場合には、シミュレーショ
ン手段２４は、今までの定型処理のシミュレーションを
中断してステップＳＰ３０へ進む。
手段２４は、ターゲット時刻Ｔが割り込みをかける時刻
に到達したか、すなわち、時間ＴTIが経過したか否かを
判断する。この判断は、具体的には、ターゲット時刻Ｔ
と予め設定されている割込条件（例えば、当該ターゲッ
トプログラム開始時から１００クロック目に割り込みを
発生させる）とに基づいて行う。ステップＳＰ２７の判
断結果が「ＮＯ」の場合には、当該定型処理のシミュレ
ーションが完了したと判断して、シミュレーション手段
２４は、次の命令コードを実行するために、ステップＳ
Ｐ２１へ戻る。一方、ステップＳＰ２７の判断結果が
「ＹＥＳ」の場合、すなわち、ターゲット時刻Ｔが割り
込みをかける時刻に到達した場合には、シミュレーショ
ン手段２４は、今までの定型処理のシミュレーションを
中断してステップＳＰ３０へ進む。
【００２５】また、ステップＳＰ２１の判断結果が「Ｎ
Ｏ」の場合、すなわち、アドレス比較手段３４が、シミ
ュレーション手段２４が次に実行すべき命令コードのア
ドレスと、エントリアドレス表３３を構成する定型処理
エントリ／ネイティブエントリ３３1〜３３nとを比較し
た結果、定型処理の開始を検出しなかった場合には、シ
ミュレーション手段２４は、非定型処理シミュレーショ
ン手段２５に非定型処理のシミュレーションを行わせる
ために、ステップＳＰ２８へ進む。ステップＳＰ２８で
は、シミュレーション手段２４は、非定型処理シミュレ
ーション手段５を制御して、ターゲットメモリ部２１の
非定型処理記憶部３２に記憶された非定型処理を一命令
だけ読み込ませ、ターゲットＣＰＵのどの命令かを解釈
させ、その命令を実行させる。これにより、非定型処理
シミュレーション手段２５は、当該非定型処理をターゲ
ットメモリ部２１のデータ部２１ｂに記憶されたデータ
をターゲットレジスタ部２２にロードするなどして実行
する。そして、シミュレーション手段２４は、非定型処
理のシミュレーションの終了を確認した後、ステップＳ
Ｐ２９へ進む。ステップＳＰ２９では、シミュレーショ
ン手段２４は、ターゲット時刻計測手段２７を制御し
て、式（３）に基づいて、ターゲット時刻Ｔを計測させ
た後、ステップＳＰ３０へ進む。 Ｔ＝Ｔ＋ＴNS……（３） 式（３）において、ＴNSは、非定型処理の１命令分をタ
ーゲットＣＰＵで実行した場合の実行時間である。
Ｏ」の場合、すなわち、アドレス比較手段３４が、シミ
ュレーション手段２４が次に実行すべき命令コードのア
ドレスと、エントリアドレス表３３を構成する定型処理
エントリ／ネイティブエントリ３３1〜３３nとを比較し
た結果、定型処理の開始を検出しなかった場合には、シ
ミュレーション手段２４は、非定型処理シミュレーショ
ン手段２５に非定型処理のシミュレーションを行わせる
ために、ステップＳＰ２８へ進む。ステップＳＰ２８で
は、シミュレーション手段２４は、非定型処理シミュレ
ーション手段５を制御して、ターゲットメモリ部２１の
非定型処理記憶部３２に記憶された非定型処理を一命令
だけ読み込ませ、ターゲットＣＰＵのどの命令かを解釈
させ、その命令を実行させる。これにより、非定型処理
シミュレーション手段２５は、当該非定型処理をターゲ
ットメモリ部２１のデータ部２１ｂに記憶されたデータ
をターゲットレジスタ部２２にロードするなどして実行
する。そして、シミュレーション手段２４は、非定型処
理のシミュレーションの終了を確認した後、ステップＳ
Ｐ２９へ進む。ステップＳＰ２９では、シミュレーショ
ン手段２４は、ターゲット時刻計測手段２７を制御し
て、式（３）に基づいて、ターゲット時刻Ｔを計測させ
た後、ステップＳＰ３０へ進む。 Ｔ＝Ｔ＋ＴNS……（３） 式（３）において、ＴNSは、非定型処理の１命令分をタ
ーゲットＣＰＵで実行した場合の実行時間である。
【００２６】ステップＳＰ３０では、シミュレーション
手段２４は、ステップＳＰ２７で計測された実行時間
｛α・（ＴH2−ＴT1）｝、あるいはステップＳＰ２９で
計測に用いた実行時間ＴNSを周辺シミュレーション手段
２６に伝達した後、ステップＳＰ３１へ進む。ステップ
ＳＰ３１では、シミュレーション手段２４は、周辺シミ
ュレーション手段２６を制御して、ターゲットＣＰＵ以
外の周辺回路（例えば、タイマや外部通信装置等）によ
る割込処理をシミュレーションさせた後、次の命令コー
ドを実行するため、あるいは中断された定型処理のシミ
ュレーションを再開するために、ステップＳＰ２１へ戻
る。周辺回路の割込シミュレーションとして、例えば、
タイマ部２６ａの割込シミュレーションを行う場合に
は、周辺シミュレーション手段２６は、タイマ部２６ａ
の値を更新させ、タイマ部２６ａに予め設定されている
時間が経過しているか否かを判断させ、設定された時間
が経過している場合にはタイマ割込発生処理を行わせ、
設定された時間が未だ経過していない場合には、何もし
ないでステップＳＰ２１へ戻る。
手段２４は、ステップＳＰ２７で計測された実行時間
｛α・（ＴH2−ＴT1）｝、あるいはステップＳＰ２９で
計測に用いた実行時間ＴNSを周辺シミュレーション手段
２６に伝達した後、ステップＳＰ３１へ進む。ステップ
ＳＰ３１では、シミュレーション手段２４は、周辺シミ
ュレーション手段２６を制御して、ターゲットＣＰＵ以
外の周辺回路（例えば、タイマや外部通信装置等）によ
る割込処理をシミュレーションさせた後、次の命令コー
ドを実行するため、あるいは中断された定型処理のシミ
ュレーションを再開するために、ステップＳＰ２１へ戻
る。周辺回路の割込シミュレーションとして、例えば、
タイマ部２６ａの割込シミュレーションを行う場合に
は、周辺シミュレーション手段２６は、タイマ部２６ａ
の値を更新させ、タイマ部２６ａに予め設定されている
時間が経過しているか否かを判断させ、設定された時間
が経過している場合にはタイマ割込発生処理を行わせ、
設定された時間が未だ経過していない場合には、何もし
ないでステップＳＰ２１へ戻る。
【００２７】このように、この例の構成によれば、従来
のシミュレーション装置のように、ネイティブ版定型処
理２３1〜２３nを実行するのに要するクロック数を予め
概算する必要がないため、実行の度に実行時間が異なる
処理についてもネイティブ版定型処理とすることができ
る。したがって、従来に比べて非定型処理として非定型
処理シミュレーション手段２５が実行する処理が少なく
なり、処理時間を短縮できる。
のシミュレーション装置のように、ネイティブ版定型処
理２３1〜２３nを実行するのに要するクロック数を予め
概算する必要がないため、実行の度に実行時間が異なる
処理についてもネイティブ版定型処理とすることができ
る。したがって、従来に比べて非定型処理として非定型
処理シミュレーション手段２５が実行する処理が少なく
なり、処理時間を短縮できる。
【００２８】また、この例の構成によれば、ネイティブ
版定型処理を実行する場合、ホスト時刻計測手段３０に
よって実行直前の時刻及び実行完了直前又は割り込みに
よる中断直前の時刻を計測してネイティブ版定型処理の
実行時間を求め、ターゲット時刻計測手段２７によって
ネイティブ版定型処理の実行時間とターゲットＣＰＵと
ホストＣＰＵとの性能差を表す係数αとに基づいてター
ゲット時刻を計測しているので、個々のネイティブ版定
型処理を実行中になされる割り込みもシミュレーション
することができる。これにより、ターゲットＣＰＵの性
能とホストＣＰＵの性能とに差があっても、正確なター
ゲット時刻が得られ、割り込みなどの発生タイミング等
が正確に把握できるため、ターゲットプログラムを精度
良く高速にシミュレーションすることができる。
版定型処理を実行する場合、ホスト時刻計測手段３０に
よって実行直前の時刻及び実行完了直前又は割り込みに
よる中断直前の時刻を計測してネイティブ版定型処理の
実行時間を求め、ターゲット時刻計測手段２７によって
ネイティブ版定型処理の実行時間とターゲットＣＰＵと
ホストＣＰＵとの性能差を表す係数αとに基づいてター
ゲット時刻を計測しているので、個々のネイティブ版定
型処理を実行中になされる割り込みもシミュレーション
することができる。これにより、ターゲットＣＰＵの性
能とホストＣＰＵの性能とに差があっても、正確なター
ゲット時刻が得られ、割り込みなどの発生タイミング等
が正確に把握できるため、ターゲットプログラムを精度
良く高速にシミュレーションすることができる。
【００２９】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の実施例においては、定型処理呼出手段２８をエントリ
アドレス表３３及びアドレス比較手段３４で構成した
が、これに限定されない。定型処理呼出手段２８は、例
えば、上記した特願平８−１８４９３０号に開示されて
いるように、定型処理群３１に含まれる全ての定型処理
３１1〜３１nのエントリアドレスにある命令を未定義命
令等の通常はプログラム中で使用せず、ターゲットＣＰ
Ｕで実行すると例外を引き起こす命令に書き換え、これ
に続く数バイトをネイティブ版定型処理２３1〜２３nの
エントリアドレスに書き換える定型処理書換手段と、書
き換えられた未定義命令を検出し対応するネイティブ版
定型処理を呼び出す未定義命令検出手段とによって構成
しても良い。このような構成によれば、エントリアドレ
ス表３３が不要となる。
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の実施例においては、定型処理呼出手段２８をエントリ
アドレス表３３及びアドレス比較手段３４で構成した
が、これに限定されない。定型処理呼出手段２８は、例
えば、上記した特願平８−１８４９３０号に開示されて
いるように、定型処理群３１に含まれる全ての定型処理
３１1〜３１nのエントリアドレスにある命令を未定義命
令等の通常はプログラム中で使用せず、ターゲットＣＰ
Ｕで実行すると例外を引き起こす命令に書き換え、これ
に続く数バイトをネイティブ版定型処理２３1〜２３nの
エントリアドレスに書き換える定型処理書換手段と、書
き換えられた未定義命令を検出し対応するネイティブ版
定型処理を呼び出す未定義命令検出手段とによって構成
しても良い。このような構成によれば、エントリアドレ
ス表３３が不要となる。
【００３０】また、上述の実施例においては、各手段を
ハードウェア的に表現したが、これに限定されない。す
なわち、上記シミュレーション装置を、ホストＣＰＵ
と、ＲＯＭやＲＡＭ等の内部記憶装置と、ＦＤＤ（フロ
ッピー・ディスク・ドライバ）、ＨＤＤ（ハード・ディ
スク・ドライバ）、ＣＤ−ＲＯＭドライバ等の外部記憶
装置と、出力手段と、入力手段とを有するコンピュータ
によって構成し、上記シミュレーション手段２４、非定
型処理シミュレーション手段２５、周辺シミュレーショ
ン手段２６、ターゲット時刻計測手段２７、ホスト時刻
計測手段３０及びアドレス比較手段３４がＣＰＵによっ
て構成され、これらの機能がシミュレーションプログラ
ムとして、ＲＯＭ等の半導体メモリや、ＦＤ、ＨＤやＣ
Ｄ−ＲＯＭ等の記憶媒体に記憶されていると構成しても
良い。この場合、上記内部記憶装置、あるいは外部記憶
装置がターゲットメモリ部２１、ターゲットレジスタ部
２２、ネイティブコード部２３、係数記憶部２９及びエ
ントリアドレス表３３となり、シミュレーションプログ
ラムは、記憶媒体からホストＣＰＵに読み込まれ、ホス
トＣＰＵの動作を制御する。ホストＣＰＵは、シミュレ
ーションプログラムが起動されると、シミュレーション
手段２４、非定型処理シミュレーション手段２５、周辺
シミュレーション手段２６、ターゲット時刻計測手段２
７、ホスト時刻計測手段３０及びアドレス比較手段３４
として機能し、シミュレーションプログラムの制御によ
り、上記した処理を実行するのである。
ハードウェア的に表現したが、これに限定されない。す
なわち、上記シミュレーション装置を、ホストＣＰＵ
と、ＲＯＭやＲＡＭ等の内部記憶装置と、ＦＤＤ（フロ
ッピー・ディスク・ドライバ）、ＨＤＤ（ハード・ディ
スク・ドライバ）、ＣＤ−ＲＯＭドライバ等の外部記憶
装置と、出力手段と、入力手段とを有するコンピュータ
によって構成し、上記シミュレーション手段２４、非定
型処理シミュレーション手段２５、周辺シミュレーショ
ン手段２６、ターゲット時刻計測手段２７、ホスト時刻
計測手段３０及びアドレス比較手段３４がＣＰＵによっ
て構成され、これらの機能がシミュレーションプログラ
ムとして、ＲＯＭ等の半導体メモリや、ＦＤ、ＨＤやＣ
Ｄ−ＲＯＭ等の記憶媒体に記憶されていると構成しても
良い。この場合、上記内部記憶装置、あるいは外部記憶
装置がターゲットメモリ部２１、ターゲットレジスタ部
２２、ネイティブコード部２３、係数記憶部２９及びエ
ントリアドレス表３３となり、シミュレーションプログ
ラムは、記憶媒体からホストＣＰＵに読み込まれ、ホス
トＣＰＵの動作を制御する。ホストＣＰＵは、シミュレ
ーションプログラムが起動されると、シミュレーション
手段２４、非定型処理シミュレーション手段２５、周辺
シミュレーション手段２６、ターゲット時刻計測手段２
７、ホスト時刻計測手段３０及びアドレス比較手段３４
として機能し、シミュレーションプログラムの制御によ
り、上記した処理を実行するのである。
【００３１】
【発明の効果】以上説明したように、この発明の構成に
よれば、実行の度に実行時間が異なる処理でも精度良く
高速にシミュレーションすることができる。また、定型
処理の実行中になされる割り込みもシミュレーションす
ることができる。
よれば、実行の度に実行時間が異なる処理でも精度良く
高速にシミュレーションすることができる。また、定型
処理の実行中になされる割り込みもシミュレーションす
ることができる。
【図１】この発明の一実施例であるシミュレーション装
置の電気的構成を示すブロック図である。
置の電気的構成を示すブロック図である。
【図２】同シミュレーション装置の動作を示すフローチ
ャートである。
ャートである。
【図３】従来のシミュレーション装置の電気的構成例を
示すブロック図である。
示すブロック図である。
【図４】同シミュレーション装置の動作を示すフローチ
ャートである。
ャートである。
２３ ネイティブコード部（ネイティブ版定型処理記
憶部） ２３１〜２３ｎ ネイティブ版定型処理 ２４ シミュレーション手段（第１のシミュレーショ
ン手段，第２の中央処理装置） ２５ 非定型処理シミュレーション手段（第２のシミ
ュレーション手段，第２の中央処理装置） ２７ ターゲット時刻計測手段（第２の時刻計測手
段） ２９ 係数記憶部 ３０ ホスト時刻計測手段（第１の時刻計測手段） ３２ 非定型処理記憶部
憶部） ２３１〜２３ｎ ネイティブ版定型処理 ２４ シミュレーション手段（第１のシミュレーショ
ン手段，第２の中央処理装置） ２５ 非定型処理シミュレーション手段（第２のシミ
ュレーション手段，第２の中央処理装置） ２７ ターゲット時刻計測手段（第２の時刻計測手
段） ２９ 係数記憶部 ３０ ホスト時刻計測手段（第１の時刻計測手段） ３２ 非定型処理記憶部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 - 11/34 G06F 9/455 ＣＳＤＢ（日本国特許庁)
Claims (11)
- 【請求項１】 開発の対象であるシステムを構成する第
１の中央処理装置が実行すべきプログラムを第２の中央
処理装置が実行して前記システムの動作をシミュレーシ
ョンするシミュレーション方法において、 前記プログラムは、検査が終了した汎用性の高い複数の
定型処理と、検査が終了していない複数の命令からなる
非定型処理とにより構成され、 前記複数の定型処理のそれぞれに対応し、解釈せずに実
行可能な複数のネイティブ版定型処理を順次実行する第
１の処理と、 前記複数の命令を１つずつ解釈して実行する第２の処理
と、 前記第１の中央処理装置と前記第２の中央処理装置との
性能差を表す係数に基づいて、前記第１の処理において
前記ネイティブ版定型処理が実行される直前の第１の時
刻及び実行が完了する直前又は割り込みにより中断され
る直前の第２の時刻を計測する第３の処理と、 前記第１及び第２の時刻並びに前記係数に基づいて、前
記第１の中央処理装置が前記プログラムの実行に要する
時刻を計測する第４の処理とからなることを特徴とする
シミュレーション方法。 - 【請求項２】 開発の対象であるシステムを構成する第
１の中央処理装置が実行すべきプログラムを第２の中央
処理装置が実行して前記システムの動作をシミュレーシ
ョンするシミュレーション方法において、 前記プログラムは、検査が終了した汎用性の高い複数の
定型処理と、検査が終了していない複数の命令からなる
非定型処理とにより構成され、 前記複数の定型処理のそれぞれに対応し、解釈せずに実
行可能な複数のネイティブ版定型処理を順次実行する第
１の処理と、 前記複数の命令を１つずつ解釈して実行する第２の処理
とからなり、 前記第１の処理では、前記ネイティブ版定型処理が実行
される直前の第１の時刻を計測して、前記ネイティブ版
定型処理実行中に前記第１の時刻から割り込みが発生す
るまでの第１の時間を計算し、前記第１の中央処理装置
と前記第２の中央処理装置との性能差を表す係数及び前
記第１の時間に基づいて、前記第１の中央処理装置にお
いて前記ネイティブ版定型処理に対応する定型処理実行
中に前記第１の時刻から割り込みが発生するまでの第２
の時間を計算し、前記第２の時間が経過するまで、ある
いは前記ネイティブ版定型処理が完了するまで、前記ネ
イティブ版定型処理を実行した後、前記ネイティブ版定
型処理の実行が完了する直前又は割り込みにより中断さ
れる直前の第２の時刻を計測して、前記第１及び第２の
時刻並びに前記係数に基づいて、前記第１の中央処理装
置が前記プログラムの実行に要する第３の時刻を計算す
ることを特徴とするシミュレーション方法。 - 【請求項３】 前記係数は、前記第１の中央処理装置の
実行速度と前記第２の中央処理装置の実行速度との比率
を表す係数であることを特徴とする請求項１又は２記載
のシミュレーション方法。 - 【請求項４】 前記定型処理は、オペレーティングシス
テムに内蔵され、前記プログラムにおいて呼び出される
基本的な関数や手続、ユーザにより定義され検査が終了
した関数や手続、プログラミング言語において処理系で
予め用意されている関数や手続、命令コードの形式で予
め用意されている関数や手続のうち、少なくとも１つか
らなることを特徴とする請求項１，２又は３記載のシミ
ュレーション方法。 - 【請求項５】 前記複数のネイティブ版定型処理は、前
記複数の定型処理をそれぞれ前記第２の中央処理装置が
解釈せずに実行可能なネイティブコードで実現されてネ
イティブ版定型処理記憶部に予め記憶され、前記第１の
処理では、前記複数のネイティブ版定型処理が前記ネイ
ティブ版定型処理記憶部から順次読み出されて実行され
ることを特徴とする請求項１，２，３又は４記載のシミ
ュレーション方法。 - 【請求項６】 開発の対象であるシステムを構成する中
央処理装置が実行すべきプログラムを実行して前記シス
テムの動作をシミュレーションするシミュレーション装
置において、 前記プログラムは、検査が終了した汎用性の高い複数の
定型処理と、検査が終了していない複数の命令からなる
非定型処理とにより構成され、 前記複数の定型処理のそれぞれに対応し、解釈せずに実
行可能な複数のネイティブ版定型処理を順次実行する第
１のシミュレーション手段と、 前記複数の命令を１つずつ解釈して実行する第２のシミ
ュレーション手段と、前記中央処理装置と、前記第１及
び第２のシミュレーション手段との性能差を表す係数が
予め記憶された係数記憶部と、 前記係数に基づいて、前記第１のシミュレーション手段
が前記ネイティブ版定型処理を実行する直前の第１の時
刻及び実行の完了直前又は割り込みによる中断直前の第
２の時刻を計測する第１の時刻計測手段と、 前記第１及び第２の時刻並びに前記係数に基づいて、前
記中央処理装置が前記プログラムの実行に要する時刻を
計測する第２の時刻計測手段とを備えてなることを特徴
とするシミュレーション装置。 - 【請求項７】 開発の対象であるシステムを構成する中
央処理装置が実行すべきプログラムを実行して前記シス
テムの動作をシミュレーションするシミュレーション装
置において、 前記プログラムは、検査が終了した汎用性の高い複数の
定型処理と、検査が終了していない複数の命令からなる
非定型処理とにより構成され、 前記複数の定型処理のそれぞれに対応し、解釈せずに実
行可能な複数のネイティブ版定型処理を順次実行する第
１のシミュレーション手段と、 前記複数の命令を１つずつ解釈して実行する第２のシミ
ュレーション手段と、 前記中央処理装置と、前記第１及び第２のシミュレーシ
ョン手段との性能差を表す係数が予め記憶された係数記
憶部と、 前記第１のシミュレーション手段が前記ネイティブ版定
型処理を実行する直前の第１の時刻を計測して、前記ネ
イティブ版定型処理実行中に前記第１の時刻から割り込
みが発生するまでの第１の時間を計算し、前記係数及び
前記第１の時間に基づいて、前記中央処理装置において
前記ネイティブ版定型処理に対応する定型処理実行中に
前記第１の時刻から割り込みが発生するまでの第２の時
間を計算し、前記ネイティブ版定型処理の実行を完了す
る直前又は割り込みにより中断される直前の第２の時刻
を計測する第１の時刻計測手段と、 前記第１及び第２の時刻並びに前記係数に基づいて、前
記中央処理装置が前記プログラムの実行に要する第３の
時刻を計測する第２の時刻計測手段とを備え、 前記第１のシミュレーション手段は、前記第２の時間が
経過するまで、あるいは前記ネイティブ版定型処理が完
了するまで、前記ネイティブ版定型処理を実行すること
を特徴とするシミュレーション装置。 - 【請求項８】 前記係数は、前記中央処理装置の実行速
度と前記第１及び第２のシミュレーション手段の実行速
度との比率を表す係数であることを特徴とする請求項６
又は７記載のシミュレーション装置。 - 【請求項９】 前記定型処理は、オペレーティングシス
テムに内蔵され、前記プログラムにおいて呼び出される
基本的な関数や手続、ユーザにより定義され検査が終了
した関数や手続、プログラミング言語において処理系で
予め用意されている関数や手続、命令コードの形式で予
め用意されている関数や手続のうち、少なくとも１つか
らなることを特徴とする請求項６，７又は８記載のシミ
ュレーション装置。 - 【請求項１０】 前記複数のネイティブ版定型処理は、
前記複数の定型処理をそれぞれ前記第１及び第２のシミ
ュレーション手段が解釈せずに実行可能なネイティブコ
ードで実現されてネイティブ版定型処理記憶部に予め記
憶され、前記第１のシミュレーション手段は、前記複数
のネイティブ版定型処理を前記ネイティブ版定型処理記
憶部から順次読み出して実行することを特徴とする請求
項６，７，８又は９記載のシミュレーション装置。 - 【請求項１１】 コンピュータに請求項１乃至１０のい
ずれか１つに記載の機能を実現させるためのシミュレー
ションプログラムを記憶した記憶媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08101098A JP3147851B2 (ja) | 1998-03-27 | 1998-03-27 | シミュレーション方法、シミュレーション装置及びシミュレーションプログラムを記憶した記憶媒体 |
| EP99105940A EP0945796A3 (en) | 1998-03-27 | 1999-03-24 | Simulation method, simulation apparatus and storage medium storing a simulation program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08101098A JP3147851B2 (ja) | 1998-03-27 | 1998-03-27 | シミュレーション方法、シミュレーション装置及びシミュレーションプログラムを記憶した記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11282718A JPH11282718A (ja) | 1999-10-15 |
| JP3147851B2 true JP3147851B2 (ja) | 2001-03-19 |
Family
ID=13734544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08101098A Expired - Fee Related JP3147851B2 (ja) | 1998-03-27 | 1998-03-27 | シミュレーション方法、シミュレーション装置及びシミュレーションプログラムを記憶した記憶媒体 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0945796A3 (ja) |
| JP (1) | JP3147851B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4563669B2 (ja) * | 2003-11-25 | 2010-10-13 | 三菱電機株式会社 | 命令模擬装置 |
| US7770050B2 (en) | 2006-05-03 | 2010-08-03 | Sony Computer Entertainment Inc. | Method and apparatus for resolving clock management issues in emulation involving both interpreted and translated code |
| US7813909B2 (en) | 2006-05-03 | 2010-10-12 | Sony Computer Entertainment Inc. | Register mapping in emulation of a target system on a host system |
| US7792666B2 (en) | 2006-05-03 | 2010-09-07 | Sony Computer Entertainment Inc. | Translation block invalidation prehints in emulation of a target system on a host system |
| JP4932904B2 (ja) | 2006-05-03 | 2012-05-16 | 株式会社ソニー・コンピュータエンタテインメント | インタープリトおよびトランスレートされたインストラクションの両方に関わるエミュレーションにおけるクロック管理の問題を解決するための方法と装置 |
| US8060356B2 (en) | 2007-12-19 | 2011-11-15 | Sony Computer Entertainment Inc. | Processor emulation using fragment level translation |
| CN114489816B (zh) * | 2021-12-22 | 2024-05-14 | 瑞芯微电子股份有限公司 | 定时器装置和提供定时的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488713A (en) * | 1989-12-27 | 1996-01-30 | Digital Equipment Corporation | Computer simulation technique for predicting program performance |
| JP2817786B2 (ja) * | 1996-07-15 | 1998-10-30 | 日本電気株式会社 | シミュレーション装置及びシミュレーション方法 |
-
1998
- 1998-03-27 JP JP08101098A patent/JP3147851B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-24 EP EP99105940A patent/EP0945796A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0945796A3 (en) | 2002-04-10 |
| EP0945796A2 (en) | 1999-09-29 |
| JPH11282718A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6378128B2 (ja) | 性能検証装置、システム、方法、およびコンピュータに当該方法を実行させるためのプログラム | |
| JP2018136985A5 (ja) | ||
| CN110008113B (zh) | 一种测试方法、装置、电子设备 | |
| US20060155525A1 (en) | System and method for improved software simulation using a plurality of simulator checkpoints | |
| KR100921514B1 (ko) | 성능 예측 기능을 제공하는 소프트웨어 개발 장치 및 방법 | |
| JP2004513435A (ja) | 静的解析を使用する動的制約条件付きテスト生成のためのシステムおよび方法 | |
| JPH11513512A (ja) | ディジタル信号プロセッサの製造方法 | |
| US20070143093A1 (en) | System and method to simulate conditions and drive control-flow in software | |
| US20080177527A1 (en) | Simulation system, simulation method and simulation program | |
| JP3147851B2 (ja) | シミュレーション方法、シミュレーション装置及びシミュレーションプログラムを記憶した記憶媒体 | |
| MX2011001796A (es) | Ejecucion de procesador simulado utilizando supeditar ramificacion. | |
| JP2817786B2 (ja) | シミュレーション装置及びシミュレーション方法 | |
| CN113254084B (zh) | 一种基于处理器流水线分析的时间和时序校准方法及装置 | |
| US20140173572A1 (en) | Constraint derivation in context following for use with object code insertion | |
| CN109271288B (zh) | 处理器硅前性能评估方法 | |
| JP3214459B2 (ja) | シミュレーション方法及び装置 | |
| CN117313650B (zh) | 一种芯片测试验证方法及其应用装置 | |
| CN111858315B (zh) | 一种基于版本管理的软件调试方法、装置、设备和介质 | |
| JPH07253909A (ja) | マイクロプログラム検証方法 | |
| US11520964B1 (en) | Method and system for assertion-based formal verification using unique signature values | |
| JP4149047B2 (ja) | シミュレータ | |
| JP2001051864A (ja) | データ処理装置の試験実行方式 | |
| US9690686B1 (en) | Method for setting breakpoints in automatically loaded software | |
| JP3704503B2 (ja) | プログラムシミュレータ及びプログラムシミュレーション方法 | |
| US20110119044A1 (en) | Processor simulation using instruction traces or markups |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |