JP4449724B2 - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP4449724B2 JP4449724B2 JP2004355561A JP2004355561A JP4449724B2 JP 4449724 B2 JP4449724 B2 JP 4449724B2 JP 2004355561 A JP2004355561 A JP 2004355561A JP 2004355561 A JP2004355561 A JP 2004355561A JP 4449724 B2 JP4449724 B2 JP 4449724B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- signal line
- metal plate
- chips
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 239000002184 metal Substances 0.000 claims description 75
- 229910052751 metal Inorganic materials 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 50
- 239000011347 resin Substances 0.000 claims description 25
- 229920005989 resin Polymers 0.000 claims description 25
- 230000017525 heat dissipation Effects 0.000 claims description 15
- 239000000919 ceramic Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 238000000605 extraction Methods 0.000 description 33
- 229910000679 solder Inorganic materials 0.000 description 32
- 238000001514 detection method Methods 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 12
- 239000004020 conductor Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体モジュールに関するものである。 The present invention relates to a semiconductor module.
半導体モジュールとして、パワースイッチング素子を作り込んだチップと、外部接続端子とを一体化したものがある。この場合において、チップをリードフレームのチップ搭載部に搭載するとともに、チップのパッドとリードフレームのパッド部とをワイヤーにてボンディングして電気的に接続している(例えば、特許文献1等)。
ところが、チップのパッドとリードフレームのパッド部とをワイヤーにてボンディングして電気的に接続しているために接続信頼性という観点から、より信頼性の向上が望まれている。特に、パッドの数が多い場合にはワイヤーボンディングが複雑になる問題がある。 However, since the pads of the chip and the pad portions of the lead frame are bonded and electrically connected by a wire, further improvement in reliability is desired from the viewpoint of connection reliability. In particular, when the number of pads is large, there is a problem that wire bonding becomes complicated.
本発明は、上記問題点に着目してなされたものであり、その目的は、外部接続端子の接続信頼性が高い半導体モジュールを提供することにある。 The present invention has been made paying attention to the above problems, and an object thereof is to provide a semiconductor module having high connection reliability of external connection terminals.
請求項1の記載の発明は、パワースイッチング素子が作り込まれており、少なくとも一方の面が放熱面となるとともに、片方の面において複数の信号線用パッドを有するチップ
と、前記チップの放熱面に固着されたヒートシンクと、前記チップの各信号線用パッドに対応する外部接続端子を構成し、当該信号線用パッドに直接接合された金属板と、前記各信号線用パッドに直接接合された各金属板をその裏面から一括して前記各信号線用パッドとの間に挟む態様で配されて、それら金属板が共通に固着された絶縁性ベース部材と、を備えたことを特徴とする半導体モジュールをその要旨としている。
According to the first aspect of the present invention, a power switching element is formed, at least one surface is a heat dissipation surface, and a chip having a plurality of signal line pads on one surface, and the heat dissipation surface of the chip A heat sink fixed to the chip, external connection terminals corresponding to the signal line pads of the chip, a metal plate directly bonded to the signal line pads, and a direct bond to the signal line pads And an insulating base member that is arranged in such a manner that the respective metal plates are collectively sandwiched between the respective signal line pads from the back surface thereof, and the metal plates are fixed to each other in common. The gist is semiconductor modules.
よって、ワイヤーボンディングによらずに信号線用パッドと直接接合により外部接続端子の引き出しが行われ、接続信頼性が高い。また、チップの放熱面からヒートシンクを通して放熱が行われる。そして、前記チップの各信号線用パッドに対応する外部接続端子を構成する各金属板は、各金属板に共通の絶縁性ベース部材に固着されているため、各金属板の位置決めが容易になる。 Therefore, the external connection terminal is pulled out by direct bonding to the signal line pad without using wire bonding, and the connection reliability is high. Also, heat is radiated from the heat radiating surface of the chip through the heat sink. And since each metal plate which comprises the external connection terminal corresponding to each signal line pad of the said chip is being fixed to the insulating base member common to each metal plate, positioning of each metal plate becomes easy. .
請求項2に記載のように、請求項1に記載の半導体モジュールにおいて、前記絶縁性ベース部材の材料は、セラミックまたは樹脂であるとよい。
請求項3に記載の発明は、パワースイッチング素子が作り込まれており、一方の面が第1の放熱面となるとともに、他方の面の一部領域が第2の放熱面となり、かつ、当該他方の面での他の領域において複数の信号線用パッドを有するチップと、前記チップの第1の放熱面に固着された第1のヒートシンクと、前記チップの第2の放熱面側に配置され、貫通孔を有する絶縁性基板と、前記絶縁性基板に固着され、前記チップの各信号線用パッドに対応する外部接続端子を構成し、当該信号線用パッドに直接接合された金属板と、前記絶縁性基板の貫通孔内に配置され、前記チップの第2の放熱面に固着された第2のヒートシンクと、を備えたことを特徴とする半導体モジュールをその要旨としている。
As described in
In the invention according to claim 3 , the power switching element is built in, and one surface serves as the first heat radiating surface, and part of the other surface serves as the second heat radiating surface, and A chip having a plurality of signal line pads in another region on the other surface; a first heat sink fixed to the first heat dissipation surface of the chip; and a second heat dissipation surface side of the chip. An insulating substrate having a through-hole, a metal plate fixed to the insulating substrate, constituting an external connection terminal corresponding to each signal line pad of the chip, and a metal plate directly bonded to the signal line pad; The gist of the semiconductor module is provided with a second heat sink disposed in the through hole of the insulating substrate and fixed to the second heat radiation surface of the chip.
よって、ワイヤーボンディングによらずに信号線用パッドと直接接合により外部接続端子の引き出しが行われ、接続信頼性が高い。また、チップの両面での第1および第2の放熱面から第1および第2のヒートシンクを通して放熱が行われる。このとき、第2のヒートシンクが絶縁性基板の貫通孔内においてチップの第2の放熱面に固着されており、絶縁性基板の貫通孔にて第2のヒートシンクとの接触が回避される。 Therefore, the external connection terminal is pulled out by direct bonding to the signal line pad without using wire bonding, and the connection reliability is high. Further, heat is radiated from the first and second heat radiating surfaces on both sides of the chip through the first and second heat sinks. At this time, the second heat sink is fixed to the second heat radiating surface of the chip in the through hole of the insulating substrate, and contact with the second heat sink is avoided in the through hole of the insulating substrate.
請求項4に記載のように、請求項3に記載の半導体モジュールにおいて前記絶縁性基板の材料は、セラミックまたは樹脂であるとよい。
請求項5に記載の発明は、請求項3または4に記載の半導体モジュールにおいて、チップを複数具備し、各チップを当該各チップに共通の第1のヒートシンクに固着するとともに、前記金属板を各チップに共通の絶縁性基板に固着し、当該金属板により各チップに共通の外部接続端子を構成するとともに各チップの同じ機能の信号線用パッドをつなぐ配線を構成したことを特徴としている。よって、配線の簡素化を図ることができる。
As described in
According to a fifth aspect of the present invention, in the semiconductor module according to the third or fourth aspect , the semiconductor module includes a plurality of chips, each chip is fixed to a first heat sink common to each chip, and each of the metal plates is attached to each chip. The chip is fixed to an insulating substrate common to the chip, and the metal plate constitutes a common external connection terminal for each chip, and wiring for connecting signal line pads of the same function of each chip. Therefore, wiring can be simplified.
請求項6に記載のように、請求項6に記載の半導体モジュールにおいて、前記金属板は、配線としての長さが各チップで等しいと、チップ毎の配線抵抗を等しくすることができる。 According to a sixth aspect of the present invention, in the semiconductor module according to the sixth aspect of the present invention, when the metal plate has the same length as the wiring in each chip, the wiring resistance for each chip can be made equal.
請求項7に記載の発明は、請求項6に記載の半導体モジュールにおいて、前記複数のチップは一対のチップよりなり、この一対のチップでの信号線用パッドを配した辺同士が対向するように一対のチップを第1のヒートシンク上に配置するとともに、一対のチップにおける信号線用パッドの列の並びとして同じ機能を有する信号線用パッド同士を対向させたことを特徴としている。よって、チップ毎の配線の長さを短くすることができ、これにより配線抵抗を小さくすることができる。 According to a seventh aspect of the present invention, in the semiconductor module according to the sixth aspect , the plurality of chips are composed of a pair of chips, and the sides of the pair of chips on which the signal line pads are arranged face each other. A pair of chips are arranged on a first heat sink, and signal line pads having the same function as an array of signal line pad rows in the pair of chips are opposed to each other. Therefore, the length of the wiring for each chip can be shortened, and thereby the wiring resistance can be reduced.
(比較例)
以下、本発明を具体化した実施の形態の説明に先立ち、その比較例を図面に従って説明する。
図1には本実施形態における半導体モジュール1の平面図を示す。図2には本比較例における半導体モジュール1の縦断面図を示す。図1,2に示すように、本比較例における半導体モジュール1は、チップ10を具備しており、当該チップ10には縦型パワースイッチング素子が作り込まれている。このチップ10はモールド樹脂2にて封止されている。図1でのモールド樹脂2の無い状態を図3に示す。即ち、図3にはモールド樹脂2の無い状態での半導体モジュール1の平面図を示す。また、図2でのモールド樹脂2の無い状態を図4に示す。即ち、図4にはモールド樹脂2の無い状態での半導体モジュール1の縦断面図を示す。また、図5にはモールド樹脂2の無い状態での半導体モジュール1の分解斜視図を示す。図7には、本実施形態における半導体モジュール1を用いた負荷駆動回路の電気的構成を示す。
( Comparative example )
Hereinafter, prior to the description of the implementation of embodying the present invention will be described with reference to the drawings the comparative example.
FIG. 1 shows a plan view of a
図3,4に示すように、チップ10において四角板状のチップ本体11には縦型パワースイッチング素子が作り込まれている。縦型パワースイッチング素子として、具体的には、IGBTやMOSFETやサイリスタを挙げることができる。以下の説明においてはMOSFETを用いた場合について説明することとし、ゲート端子(ゲート電極)とソース端子(ソース電極)とドレイン端子(ドレイン電極)を有する。なお、IGBTを用いた場合には、ゲート端子(ゲート電極)とエミッタ端子(エミッタ電極)とコレクタ端子(コレクタ電極)を有し、また、サイリスタを用いた場合には、ゲート端子(ゲート電極)とカソード端子(カソード電極)とアノード端子(アノード電極)を有することになる。
As shown in FIGS. 3 and 4, a vertical power switching element is formed in a
また、チップ10においてはトランジスタセル群のうちの一つのトランジスタセルを過電流検出用トランジスタ(カレントミラートランジスタ)として用いており、高機能化している。詳しい説明を、図7を用いて行う。
Further, in the
図7に示すように、チップ10において、主パワートランジスタQ1と過電流検出用トランジスタ(カレントミラートランジスタ)Q2とが作り込まれている。主パワートランジスタQ1はドレイン端子Dとソース端子Sとの間において負荷30と電源31とが直列に接続される。ソース端子Sから分岐したソース端子S1がドライブ回路32と接続され、ドライブ回路32により主パワートランジスタQ1のゲート端子G1および過電流検出用トランジスタQ2のゲート端子G2を通してトランジスタQ1,Q2のゲート・ソース間電圧が調整され、両トランジスタQ1,Q2が同期してオン/オフ制御される。前述のソース端子Sおよび過電流検出用トランジスタQ2のソース端子S2には過電流検出回路33が接続される。過電流検出回路33は電流検出抵抗34と比較回路35と基準電源36からなり、過電流検出用トランジスタ(カレントミラートランジスタ)Q2の通電電流が電流検出抵抗34にて電圧に変換され、その電圧値が比較回路35において基準電源36による基準値と比較され、基準値よりも大きいと制御回路37に過電流検出信号を送出する。制御回路37は過電流検出信号を入力すると、負荷30の通電電流を下げるような指令をドライブ回路32に送出する。
As shown in FIG. 7, in the
このように、チップ10には信号線として、主パワートランジスタQ1のゲート信号線(ゲート端子G1)と、過電流検出用トランジスタQ2のゲート信号線(ゲート端子G2)と、過電流検出用トランジスタQ2による過電流検出信号線(ソース端子S2)と、ドライブ回路32へのソース信号線(電位引き出し用ソース端子S1)を有している。
As described above, the
図3,4において、チップ本体11の下面全面にはドレイン電極12が形成され、ドレイン電極12(チップ下面)が放熱面となっている。一方、チップ本体11の上面において右寄りの部位には平面形状が四角形のソース電極13が形成されている。また、チップ本体11の上面において左側の部位には信号線用パッド14が4つ形成されている。4つの信号線用パッド14は図7でのG1,G2,S1,S2端子用のパッドである。
3 and 4, a
このようにして、チップ10は、パワースイッチング素子としての主パワートランジスタQ1および高機能化用素子としての過電流検出用トランジスタQ2が作り込まれており、一方の面(下面)が放熱面となるとともに、片方の面(上面)において複数の信号線用パッド14を有している。
In this way, the
チップ10は四角板状のヒートシンク20の上に配置され、半田21によりヒートシンク20の上面とチップ10のドレイン電極12(放熱面)とが接合(固着)されている。ヒートシンク20は、放熱板として機能するとともにドレイン取出導体として機能する。また、ソース取出金属板22が備えられている。ソース取出金属板22は、四角板部22aと帯板部22bからなり、四角板部22aの一辺から帯板部22bが直線的に延設された構造をなしている。そして、ソース取出金属板22の四角板部22aがチップ10のソース電極13の上に配置され、半田23により接合されている。
The
図5に示すように、チップ10の各信号線用パッド14に対応するように帯板状の金属板24が用意されている。この帯板状の各金属板24は各信号線用パッド14に対応する信号線取り出し用の外部接続端子となる(外部接続端子を構成している)。チップ10の各信号線用パッド14の上には信号線取出金属板24の一端部がそれぞれ配置され、図4に示すように、半田25により接合されている(直接接合されている)。信号線取出金属板24としては、例えば、厚さが1mm程度の銅板を用いることができる。
As shown in FIG. 5, a strip-shaped
さらには、この構造体が図1,2に示すように樹脂2にてモールドされている。詳しくは、ヒートシンク20の下面と、ソース取出金属板22の帯板部22bの先端部と、信号線取出金属板24の一端部が露出する状態で、チップ10とヒートシンク20とソース取出金属板22と信号線取出金属板24を封止している。
Further, this structure is molded with
このモジュール1が図2に示すように取付部材26に装着される。この状態においては、ヒートシンク20の下面が取付部材26と接触している。そして、縦型パワースイッチング素子を作り込んだチップ10において駆動により熱が発生し、その熱はヒートシンク20を通して取付部材26側に逃がされる。即ち、チップ10は下面が放熱面となっており、チップ10の放熱面からヒートシンク20を通して放熱される。
The
製造の際には次のようにする。
図6に示すように、ヒートシンク20の上にチップ10を半田21により接合する(半田付けする)。そして、チップ10のソース電極13の上にペースト状の半田(半田ペースト)23を塗布するとともに信号線用パッド14の上にペースト状の半田(半田ペースト)25を塗布する。その後、チップ10のソース電極13の上にペースト状の半田(半田ペースト)23を介してソース取出金属板22の四角板部22aを搭載するとともに信号線用パッド14の上にペースト状の半田(半田ペースト)25を介して信号線取出金属板24の一端部を搭載し、この状態で加熱して半田23,25を溶融し接合する。なお、半田ペーストの代わりに半田板を用いて半田付けしてもよい。
At the time of manufacture, it is as follows.
As shown in FIG. 6, the
その後、樹脂2にてモールドする。これによって、図1,2に示すモジュール1が完成する。
このように、本比較例においては、金属板24は、チップ10の各信号線用パッド14に対応する外部接続端子を構成しており、信号線用パッド14に直接接合されているので、ワイヤーボンディングによらずに信号線用パッド14と直接接合により外部接続端子の引き出しが行われ、接続信頼性が高い。特に、ワイヤーボンディングでは高温にしたときに信頼性低下を招きやすいが、本比較例ではそれが防止できる。また、大電流化に対応すべくソース電極13についてもソース取出金属板22と直接接合しており(ワイヤーボンディングではなく半田付けにて電気的に接続しているため)、信号線に加えてソース電極13も半田付けにすることでプロセスの簡素化を図ることができる。
Thereafter, the
Thus, in this comparative example , the
なお、チップ10は下面が放熱面となっているが、放熱面は少なくとも一方の面、即ち、下面のみ、上面のみ、上下面とも放熱面となっている場合に適用してもよい。
(第1の実施の形態)
次に、本発明を具体化した第1の実施の形態を、比較例との相違点を中心に説明する。
Note that the lower surface of the
(First Embodiment)
Next, a first embodiment embodying the present invention will be described focusing on differences from the comparative example .
図8は本実施の形態における半導体モジュールの平面図である。図9は半導体モジュールの縦断面図である。図8,9においてモールド樹脂2を一点鎖線で示す。
本実施形態においては、絶縁性ベース部材としての絶縁性板材40を具備している。この絶縁性板材40は長方形状をなしており、材料としてはセラミックや樹脂を挙げることができる。
FIG. 8 is a plan view of the semiconductor module in the present embodiment. FIG. 9 is a longitudinal sectional view of the semiconductor module. 8 and 9, the
In the present embodiment, an insulating
図10に示すように、絶縁性板材40の下面に各信号線取出金属板24が固着されており、この状態で各信号線取出金属板24が信号線用パッド14の上面に半田付けされている。詳しくは次のように製造する。
As shown in FIG. 10, each signal line
図11に示すように、予め、絶縁性板材40の下面に各信号線取出金属板24を位置合わせした状態で固着しておく。一方、ヒートシンク20の上にチップ10を半田付けするとともに、チップ10のソース電極13の上にペースト状の半田(半田ペースト)23を塗布する。同様に、信号線用パッド14の上にペースト状の半田(半田ペースト)25を塗布する。そして、チップ10のソース電極13の上にペースト状の半田(半田ペースト)23を介してソース取出金属板22の四角板部22aを搭載する。また、信号線用パッド14の上にペースト状の半田(半田ペースト)25を介して、絶縁性板材40に固着された信号線取出金属板24の一端部を搭載する。この状態で加熱して半田23,25を溶融し接合する。なお、半田ペーストの代わりに半田板を用いて半田付けしてもよい。
As shown in FIG. 11, each signal line
その後、樹脂2にてモールドする。これによって、図8,9に示すモジュールが完成する。
このように、本実施形態においては、チップ10の各信号線用パッド14に対応する外部接続端子を構成する各金属板24は、各金属板24に共通の絶縁性板材40に固着され
ているので、各金属板24の位置決めが容易になる。詳しくは、導体としての信号線取出金属板24が絶縁性ベース部材としての絶縁性板材40に固着されており、これにより信号線取出金属板24を信号線用パッド14に半田付けする際において1本ずつの位置精度が不要となる。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
Thereafter, the
As described above, in the present embodiment, each
(Second Embodiment)
Next, the second embodiment will be described focusing on the differences from the first embodiment.
図12は本実施の形態における半導体モジュールの平面図である。図13は半導体モジュールの縦断面図である。図12,13においてモールド樹脂2を一点鎖線で示す。図14にはモジュールの分解斜視図を示す。
FIG. 12 is a plan view of the semiconductor module in the present embodiment. FIG. 13 is a longitudinal sectional view of the semiconductor module. 12 and 13, the
本実施形態においてもチップ10には、パワースイッチング素子としての主パワートランジスタQ1および高機能化用素子としての過電流検出用トランジスタQ2が作り込まれている。また、同チップ10は、下面(一方の面)が第1の放熱面となるとともに、上面(他方の面)の一部領域であるソース電極13が第2の放熱面となり、かつ、当該上面での他の領域において複数の信号線用パッド14を有している。
Also in the present embodiment, the
また、本実施形態においては、絶縁性基板(板材)45と、ソース取出導体を兼ねるヒートシンク50,51を具備している。チップ10のソース電極13の上には、四角板状のヒートシンク50が半田23により接合されている。前述したように、ヒートシンク(第1のヒートシンク)20は、チップ10の下面(第1の放熱面)に固着され、放熱板として機能するとともにドレイン取出導体として機能する。
In the present embodiment, an insulating substrate (plate material) 45 and
一方、図14に示すように、絶縁性基板45はチップ10の上面側(第2の放熱面側)に配置される。絶縁性基板45の材料としてセラミックや樹脂を挙げることができる。この絶縁性基板45は中央部に貫通孔45aを有し、全体形状として四角枠状をなしている。貫通孔45aはヒートシンク50よりも若干大きい。絶縁性基板45の下面に各信号線取出金属板24が固着されており、この状態で各信号線取出金属板24がチップ10の信号線用パッド14の上面に半田25により接合されている。つまり、チップ10の各信号線用パッド14に対応する外部接続端子を構成する金属板24が信号線用パッド14に直接接合されている。このとき、図13に示すように、絶縁性基板45の貫通孔45a内に第2のヒートシンク50が配置され、ヒートシンク50はチップ10のソース電極13(第2の放熱面)に固着されており、貫通孔45aにより絶縁性基板45とヒートシンク50との接触が回避されている。
On the other hand, as shown in FIG. 14, the insulating
また、図13に示すように、絶縁性基板45の上面よりもヒートシンク50の上面の方が高くなっており、このヒートシンク50の上面には四角板状のヒートシンク51が接合されている。また、図13に示すように、ヒートシンク51の上面が露出する状態でモールド樹脂2にて封止されている。
As shown in FIG. 13, the upper surface of the
このように本実施形態においては、ワイヤーボンディングによらずに信号線用パッド14と直接接合により外部接続端子の引き出しが行われ、接続信頼性が高い。また、チップ10の両面での第1および第2の放熱面から第1および第2のヒートシンク20,50を通して放熱が行われる。このとき、第2のヒートシンク50が絶縁性基板45の貫通孔45a内においてチップ10の第2の放熱面(ソース電極13)に固着されており、絶縁性基板45の貫通孔45aにて第2のヒートシンク50との接触が回避される。
(第3の実施の形態)
次に、第3の実施の形態を、第2の実施の形態との相違点を中心に説明する。
As described above, in this embodiment, the external connection terminal is drawn out by direct bonding to the
( Third embodiment)
Next, the third embodiment will be described with a focus on differences from the second embodiment.
図15は本実施の形態における半導体モジュールの平面図である。図16は半導体モジュールの縦断面図である。図15,16においてモールド樹脂2を一点鎖線で示す。図17にはモジュールの分解斜視図を示す。
FIG. 15 is a plan view of the semiconductor module in the present embodiment. FIG. 16 is a longitudinal sectional view of the semiconductor module. 15 and 16, the
本実施形態の半導体モジュールはマルチチップモジュールであり、図7でのチップ10を2つ具備し、この両チップ10a,10bを並列接続した状態で樹脂モールドしている。両チップ10a,10bを並列接続することにより大電流化を図っている。より詳しくは、1チップ当たりの面積を増やして電流を流しやすくする場合には歩留まりが悪くなる。そこで、1チップ当たりのセル数は同じにしてチップ数を増やすことにより電流を流しやすくし、かつ、複数のチップ10a,10bを並列接続している。
The semiconductor module of this embodiment is a multi-chip module, which includes two
以下、詳しく説明する。
2つのチップ10a,10bが各チップ10a,10bに共通のヒートシンク(ドレイン取出導体を兼ねる)20の上面に搭載され、半田21により接合(固着)されている。さらに、チップ10a,10bのソース電極13の上には、それぞれ、四角板状のヒートシンク(ソース取出導体を兼ねる)50が半田23により接合されている。
This will be described in detail below.
Two
一方、絶縁性基板46は各チップ10a,10bに共通であり、平面形状として長方形をなしている。絶縁性基板46の材料としてセラミックや樹脂を挙げることができる。絶縁性基板46の左右には貫通孔46a,46bが形成されている。貫通孔46a,46bはヒートシンク(ソース取出金属板)50よりも若干大きい。図15,16に示すように、絶縁性基板46の下面に各信号線取出金属板60が固着されており、図18にはこの状態での絶縁性基板46の下面および正面の構成を示す。
On the other hand, the insulating
図18において、絶縁性基板46の一方の面には4つの金属板60が固着されている。この金属板60は、両チップ10a,10bに共通の外部接続端子に加えて両チップ10a,10bの同じ機能の信号線用パッド14をつなぐ配線を兼ねている。詳しくは次のように構成されている。
In FIG. 18, four
4つの金属板60は所定の形状をなしており(パターニングされており)、4つの信号線用パッド14に対応している。詳しくは、4つの金属板60は全体の形状として帯状に延びており、長方形状の外部接続端子部61と、幅広部62と、幅広部63を有している。各金属板60は、外部接続端子部61と幅広部62と幅広部63をつなぐようにパターニングされている。幅広部62は第2のチップ10bにおける信号線用パッド14の形成位置に配置されている。幅広部63は第1のチップ10aにおける信号線用パッド14の形成位置に配置されている。
The four
そして、各金属板60の幅広部62が第2のチップ10bの信号線用パッド14に、また、幅広部63が第1のチップ10aの信号線用パッド14に半田付けされている。このとき、図16に示すように、絶縁性基板46の貫通孔46a,46b内にヒートシンク50が配置され、貫通孔46a,46bにより絶縁性基板46とヒートシンク50が接触するのを回避している。
The
また、図16に示すように、絶縁性基板46の上面よりもヒートシンク50の上面の方が高くなっており、このヒートシンク50の上面には四角板状のヒートシンク52が接合されている。また、図16に示すように、ヒートシンク52の上面が露出する状態でモールド樹脂2にて封止されている。
As shown in FIG. 16, the upper surface of the
ヒートシンク50,51は、放熱板として機能するとともにソース取出導体として機能する。
このように本実施形態においては、金属板60により、各チップ10a,10bに共通の外部接続端子を構成するとともに各チップ10a,10bの同じ機能の信号線用パッド14をつなぐ配線を構成したので、配線の簡素化を図ることができる。詳しくは、大電流化を図るべく複数のチップ10a,10bを並列接続する際に、チップ共通の信号線用取出端子を用いることにより取出端子数が増加するのを防止できるとともに、絶縁性基板46に配線および接続端子用の金属板60を固着することにより配線の簡素化を図ることができる。
The heat sinks 50 and 51 function as heat sinks and function as source extraction conductors.
As described above, in the present embodiment, the
より詳しく説明する。
モータ制御用等のインバータの高出力化に伴いパワーデバイスは大面積化をする必要があるが歩留まりが低下し、コストが高くなってしまう。その対策として複数のチップを並列に接続することにより対応することが考えられる。この場合、ゲート信号線などの信号線のワイヤーボンディングが複雑になる。また、次世代のデバイスであるSiCデバイスを用いた場合、SiCデバイスは高温動作可能であるが、高温(200℃以上)での信号線のワイヤーボンディング部において信頼性確保が難しい。
This will be described in more detail.
Along with the increase in the output of an inverter for motor control or the like, the power device needs to have a large area, but the yield decreases and the cost increases. As a countermeasure, it may be possible to cope by connecting a plurality of chips in parallel. In this case, wire bonding of signal lines such as gate signal lines becomes complicated. Further, when a SiC device, which is a next-generation device, is used, the SiC device can operate at a high temperature, but it is difficult to ensure reliability in the wire bonding portion of the signal line at a high temperature (200 ° C. or higher).
これに対し本実施形態においては、ワイヤーボンディングを廃止し、セラミック基板または樹脂基板(46)に固着した金属板60を、チップ10a,10bの信号線用パッド14に直接半田付けしたので、ワイヤーボンディングが無いため信頼性が高い。また、セラミック基板または樹脂基板(46)に回路配線用の金属板60を設けることによりマルチチップ実装することができる。さらに、金属板60が、外部接続線用端子に加えて各チップの信号線用パッドに延設された配線を兼ねるものであるので、配線の簡素化を図ることができる。
(第4の実施の形態)
次に、第4の実施の形態を、第3の実施の形態との相違点を中心に説明する。
On the other hand, in this embodiment, wire bonding is abolished, and the
( Fourth embodiment)
Next, the fourth embodiment will be described focusing on the differences from the third embodiment.
図19は、図18に代わる本実施形態における絶縁性基板(板材)46の下面図である。
絶縁性基板46の一方の面には、外部接続端子および配線としての4つの金属板70が固着され、4つの金属板70は4つの信号線用パッド14に対応している。図19において金属板70のパターンが、図18の金属板60のパターンとは異なっている。詳しくは、金属板70のパターンに関して、チップ10bの信号線用パッドに対応する幅広部72とチップ10aの信号線用パッドに対応する幅広部73との間においてその中間の位置から外部接続端子部71に向かって延びている。
FIG. 19 is a bottom view of an insulating substrate (plate material) 46 in the present embodiment, which replaces FIG.
Four
よって、金属板70に関して、両チップ10a,10bの配線抵抗、即ち、信号線用パッド14と外部接続端子部71との間の配線抵抗として、各チップ10a,10bで同じになる。これにより、各チップ10a,10bでゲート抵抗の不均一によるスイッチングの遅れを防止でき、電流の偏りなどをなくすことができる。
Therefore, regarding the
このように本実施形態においては、金属板70は、配線としての長さが各チップ10a,10bで等しいので、チップ毎の配線抵抗を等しくすることができる。
(第5の実施の形態)
次に、第5の実施の形態を、第4の実施の形態との相違点を中心に説明する。
Thus, in this embodiment, since the
( Fifth embodiment)
Next, the fifth embodiment will be described with a focus on differences from the fourth embodiment.
図20は、図19に代わる本実施形態における絶縁性基板46の下面図である。図21には両チップ10a,10bおよびヒートシンク20の平面および側面構造を示す。
図21において、両チップ10a,10bにおける共通の信号線用パッド14a,14b,14c,14dの配置として、次のようにしている。
FIG. 20 is a bottom view of an insulating
In FIG. 21, the arrangement of common
チップ10bでの一つの辺Sc1において、4つの信号線用パッド14a〜14dが一列に設けられている。一方、チップ10aでの一つの辺Sc2において、4つの信号線用パッド14a〜14dが一列に設けられている。そして、ヒートシンク20の上にチップ10aとチップ10bが半田付けされるが、このとき、チップ10bでの一つの辺(パッド14a〜14dを配した辺)Sc1と、チップ10aでの一つの辺(パッド14a〜14dを配した辺)Sc2とが対向するように配置されている。また、チップ10bの一つの辺Sc1において、4つの信号線用パッド14a〜14dの配置順として左から右に信号線用パッド14a→信号線用パッド14b→信号線用パッド14c→信号線用パッド14dで並んでいる。同様に、チップ10aの一つの辺Sc2において、4つの信号線用パッド14a〜14dの配置順として左から右に信号線用パッド14a→信号線用パッド14b→信号線用パッド14c→信号線用パッド14dで並んでいる。
In one side Sc1 of the
図20に示すように、絶縁性基板46の一方の面には、外部接続端子および配線としての4つの金属板80が固着され、4つの金属板80は4つの信号線用パッド14a〜14dに対応している。図20における金属板80のパターンについて説明する。絶縁性基板46の一方の面での貫通孔46aと貫通孔46bとの間の領域において貫通孔46bに近い部位には左右に幅広部82a,82b,82c,82dが一列に並ぶようにパターニングされている。一方、絶縁性基板46の一方の面での貫通孔46aと貫通孔46bとの間の領域において貫通孔46aに近い部位には左右に幅広部83a,83b,83c,83dが一列に並ぶようにパターニングされている。また、幅広部82aと幅広部83aとが直線的につながるようにパターニングされている。同様に、幅広部82bと幅広部83b、幅広部82cと幅広部83c、幅広部82dと幅広部83dがそれぞれ直線的につながるようにパターニングされている。さらに、幅広部82a,83a間においてその中間の位置から外部接続端子部81に向かって延びるようにパターニングされている。同様に、幅広部82b,83b間、幅広部82c,83c間、幅広部82d,83d間においてその中間の位置から外部接続端子部81に向かって延びるようにパターニングされている。
As shown in FIG. 20, four
このように本実施形態においては、複数のチップは一対のチップ10a,10bよりなり、この一対のチップ10a,10bでの信号線用パッドを配した辺Sc1,Sc2同士が対向するように一対のチップ10a,10bを第1のヒートシンク20上に配置するとともに、一対のチップ10a,10bにおける信号線用パッドの列の並びとして同じ機能を有する信号線用パッド同士を対向させた。よって、チップ毎の配線長さを短くすることができ、これにより配線抵抗を小さくすることができる。つまり、チップ10a,10bの信号線用パッドの配置を対称に製作し、絶縁性基板46上の配線を短くすることができる。これにより、絶縁性基板46上の配線を簡略にすることで、絶縁性基板46上の配線部付近で応力が発生し、破壊が生じることを防止できる。
As described above, in the present embodiment, the plurality of chips includes the pair of
これまでの説明においては高機能化のために1チップ内に過電流検出用トランジスタ(カレントミラー素子)を形成した場合について説明したが、他にも温度検出用素子を1チップ内に形成する等の形態にて実施してもよい。また、高機能化素子としての過電流検出素子や温度検出素子が無い場合に適用してよく、この場合には図7においてチップ10には信号線として、主パワートランジスタQ1のゲート信号線(ゲート端子G1)と、ドライブ回路32へのソース信号線(電位引き出し用ソース端子S1)を有していることになる。
In the above description, the case where an overcurrent detection transistor (current mirror element) is formed in one chip for higher functionality has been described. However, other temperature detection elements are formed in one chip. You may implement in the form. Further, the present invention may be applied to the case where there is no overcurrent detecting element or temperature detecting element as a highly functional element. In this case, the gate signal line (gate gate) of the main power transistor Q1 is used as a signal line in the
また、G1,G2,S1,S2端子の4つの端子を信号線用端子として用いる場合について説明してきたが、G1端子とG2端子を共通化して3つの端子(G1,G2共通端子、S1端子、S2端子の3つ)を信号線用端子として用いる場合について適用してもよいことは言うまでもない。 Moreover, although the case where the four terminals of the G1, G2, S1, and S2 terminals are used as the signal line terminals has been described, the G1 terminal and the G2 terminal are shared, and the three terminals (G1, G2 common terminal, S1 terminal, Needless to say, the present invention may be applied to the case where three of the S2 terminals are used as signal line terminals.
また、金属板24,60,70,80として銅板を使用してもよいが、銅板以外の金属板を用いてもよい。
また、チップ10a,10bの2つのチップを並列接続してモジュール(マルチチップモジュール)としたが、3つ以上のチップをモジュール化してもよい。
Moreover, although a copper plate may be used as the
Further, although two chips of the
10…チップ、10a…チップ、10b…チップ、14…信号線用パッド、20…ヒートシンク、24…金属板、40…絶縁性板材、45…絶縁性基板、45a…貫通孔、46…絶縁性基板、50…ヒートシンク、60…金属板、70…金属板、80…金属板、Q1…主パワートランジスタ。
DESCRIPTION OF
Claims (7)
前記チップ(10)の放熱面に固着されたヒートシンク(20)と、
前記チップ(10)の各信号線用パッド(14)に対応する外部接続端子を構成し、当該信号線用パッド(14)に直接接合された金属板(24)と、
前記各信号線用パッド(14)に直接接合された各金属板(24)をその裏面から一括して前記各信号線用パッド(14)との間に挟む態様で配されて、それら金属板(24)が共通に固着された絶縁性ベース部材(40)と、
を備えたことを特徴とする半導体モジュール。 A power switching element (Q1) is built in, a chip (10) having at least one surface as a heat dissipation surface and a plurality of signal line pads (14) on one surface;
A heat sink (20) fixed to the heat dissipation surface of the chip (10);
A metal plate (24) that constitutes an external connection terminal corresponding to each signal line pad (14) of the chip (10) and is directly bonded to the signal line pad (14);
Wherein is arranged in a manner sandwiching between the respective metal plate bonded directly to the pad (14) for each signal line (24) in chunks from the back surface each signal line pad (14), which metal plate An insulating base member (40) to which (24) is fixed in common;
A semiconductor module comprising:
前記チップ(10)の第1の放熱面に固着された第1のヒートシンク(20)と、
前記チップ(10)の第2の放熱面側に配置され、貫通孔(45a)を有する絶縁性基板(45)と、
前記絶縁性基板(45)に固着され、前記チップ(10)の各信号線用パッド(14)に対応する外部接続端子を構成し、当該信号線用パッド(14)に直接接合された金属板(24)と、
前記絶縁性基板(45)の貫通孔(45a)内に配置され、前記チップ(10)の第2の放熱面に固着された第2のヒートシンク(50)と、
を備えたことを特徴とする半導体モジュール。 The power switching element (Q1) is built in, and one surface becomes the first heat radiating surface, and part of the other surface becomes the second heat radiating surface, and the other surface is the other surface. A chip (10) having a plurality of signal line pads (14) in the region of
A first heat sink (20) secured to a first heat dissipation surface of the chip (10);
An insulating substrate (45) disposed on the second heat dissipation surface side of the chip (10) and having a through hole (45a);
A metal plate that is fixed to the insulating substrate (45), constitutes an external connection terminal corresponding to each signal line pad (14) of the chip (10), and is directly bonded to the signal line pad (14). (24)
A second heat sink (50) disposed in the through hole (45a) of the insulating substrate (45) and fixed to the second heat dissipation surface of the chip (10);
A semiconductor module comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004355561A JP4449724B2 (en) | 2004-12-08 | 2004-12-08 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004355561A JP4449724B2 (en) | 2004-12-08 | 2004-12-08 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165322A JP2006165322A (en) | 2006-06-22 |
JP4449724B2 true JP4449724B2 (en) | 2010-04-14 |
Family
ID=36666988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004355561A Expired - Fee Related JP4449724B2 (en) | 2004-12-08 | 2004-12-08 | Semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4449724B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4615506B2 (en) * | 2006-12-18 | 2011-01-19 | 三菱電機株式会社 | Resin-sealed semiconductor device |
JP6165525B2 (en) * | 2012-10-31 | 2017-07-19 | 株式会社東芝 | Semiconductor power conversion device and manufacturing method thereof |
US9825209B2 (en) | 2012-12-21 | 2017-11-21 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing the same |
CN104584207A (en) | 2012-12-21 | 2015-04-29 | 松下知识产权经营株式会社 | Electronic component package and method for manufacturing same |
WO2014097641A1 (en) | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | Electronic component package and method for producing same |
WO2014097642A1 (en) | 2012-12-21 | 2014-06-26 | パナソニック株式会社 | Electronic component package and method for manufacturing same |
JP6834673B2 (en) * | 2017-03-27 | 2021-02-24 | 株式会社デンソー | Semiconductor module |
KR102048478B1 (en) | 2018-03-20 | 2019-11-25 | 엘지전자 주식회사 | Power module of double-faced cooling and method for manufacturing thereof |
DE112021002918T5 (en) * | 2020-07-28 | 2023-03-16 | Rohm Co., Ltd. | SEMICONDUCTOR DEVICE |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2798040B2 (en) * | 1996-02-21 | 1998-09-17 | 日本電気株式会社 | Method for manufacturing semiconductor device |
JP3596388B2 (en) * | 1999-11-24 | 2004-12-02 | 株式会社デンソー | Semiconductor device |
JP3330109B2 (en) * | 1999-12-07 | 2002-09-30 | 東亜紡織株式会社 | Switching element |
JP4224932B2 (en) * | 2000-08-07 | 2009-02-18 | 株式会社デンソー | Voltage control device for vehicle alternator |
-
2004
- 2004-12-08 JP JP2004355561A patent/JP4449724B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006165322A (en) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4459883B2 (en) | Semiconductor device | |
US6060772A (en) | Power semiconductor module with a plurality of semiconductor chips | |
KR101926854B1 (en) | Semiconductor device | |
US7271470B1 (en) | Electronic component having at least two semiconductor power devices | |
US7633141B2 (en) | Semiconductor device having through contact blocks with external contact areas | |
US9355950B1 (en) | Power semiconductor module having low gate drive inductance flexible board connection | |
US9468087B1 (en) | Power module with improved cooling and method for making | |
TWI716075B (en) | Power module | |
US8304902B2 (en) | Semiconductor device | |
JP4449724B2 (en) | Semiconductor module | |
KR102586458B1 (en) | semiconductor sub-assembly and semiconductor power module | |
JP2008218688A (en) | Semiconductor device | |
JP4061551B2 (en) | Semiconductor device | |
JP2003250278A (en) | Semiconductor device | |
US9646920B2 (en) | Power semiconductor device with small contact footprint and the preparation method | |
US9837386B2 (en) | Power device and preparation method thereof | |
JP5987635B2 (en) | Power semiconductor module | |
JP2008300627A (en) | Semiconductor device | |
JP2001036001A (en) | Power semiconductor module | |
KR101776425B1 (en) | Power module | |
JP5962364B2 (en) | Power semiconductor module | |
US10903138B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3525823B2 (en) | Mounting structure of complementary IGBT | |
JP5145966B2 (en) | Semiconductor module | |
JPH11220074A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4449724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |