JP4443715B2 - 半導体の樹脂封止方法及び半導体樹脂封止用離型フィルム - Google Patents

半導体の樹脂封止方法及び半導体樹脂封止用離型フィルム Download PDF

Info

Publication number
JP4443715B2
JP4443715B2 JP2000090039A JP2000090039A JP4443715B2 JP 4443715 B2 JP4443715 B2 JP 4443715B2 JP 2000090039 A JP2000090039 A JP 2000090039A JP 2000090039 A JP2000090039 A JP 2000090039A JP 4443715 B2 JP4443715 B2 JP 4443715B2
Authority
JP
Japan
Prior art keywords
release film
resin
film
auxiliary layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000090039A
Other languages
English (en)
Other versions
JP2001250838A (ja
Inventor
俊光 橘
均 高野
憲兼 名畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2000090039A priority Critical patent/JP4443715B2/ja
Priority to US09/748,199 priority patent/US20020142153A1/en
Priority to TW89128008A priority patent/TW530355B/zh
Priority to KR1020000083277A priority patent/KR20010062784A/ko
Priority to EP20000128590 priority patent/EP1113490A3/en
Publication of JP2001250838A publication Critical patent/JP2001250838A/ja
Priority to US10/304,944 priority patent/US20030087088A1/en
Application granted granted Critical
Publication of JP4443715B2 publication Critical patent/JP4443715B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00Moulds or cores; Details thereof or accessories therefor
    • B29C33/56Coatings, e.g. enameled or galvanised; Releasing, lubricating or separating agents
    • B29C33/68Release sheets
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • H01L21/566Release layers for moulds, e.g. release layers, layers against residue during moulding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01067Holmium [Ho]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/3154Of fluorinated addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Laminated Bodies (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体の樹脂封止方法及び半導体樹脂封止用離型フィルムに関し、QFN(Quad Flat Non-Leaded Package)やS0N(Small Outline-Leaded Package)等のパッケ−ジ成形に有用なものである。
【0002】
【従来の技術】
樹脂封止半導体装置においては、CSP化に伴い封止樹脂使用量の低減が図られており、かかる樹脂使用量の減少下でも、封止界面の強固な接着性を保証するために、樹脂に配合する離型剤量の減少乃至は省略が要求されている。
而して、離型剤量の減少乃至は省略のもとでも、硬化成形後の樹脂と型との離型性を確保するために、半導体チップの被封止面と金型との間に離型フィルムを介在させることが行われており、この離型フィルムとして、金型温度150℃〜200℃程度に対する耐熱性を勘案しポリテトラフルオロエチレンフィルム、テトラフルオロエチレン−エチレン共重合体フィルム、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体フィルム等のフッ素系樹脂フィルムを使用することが提案されている(特開平8−197567号、特開平8−186141号等)。
【0003】
図4は、QFNを上記離型フィルムを用いて成形する方法を示し、まず図4の(イ)に示すように半導体チップ2'の電極とリ−ドフレ−ム21'の端子22'との間をワイヤ23'でボンディングし、そのチップ2'を下金型3'のキャビティ31'に端子22'を上側にして収容し、離型フィルム1'を介して上金型4'で型閉し、更に、図4の(ロ)に示すように、トランスファ−成形によりキャビティ31'内に樹脂5'を注入・硬化させ、次いで、図4の(ハ)に示すように型開し、而るのち、端子22'を残してリ−ドフレ−ム21'をトリミングしている。
【0004】
【発明が解決しようとする課題】
しかしながら、本発明者等の検討結果によれば、上記QFN成形の離型フィルムに、上記したフッ素系樹脂フィルムを使用すると、図4の(ニ)に示すように〔図4の(イ)におけるニ−ニ断面図〕、離型フィルム1’が金型4’と端子22’との間で圧縮され、横方向にフロ−されて端子22’−22’間の離型フィルム部分が膨出される結果、図4の(ホ)に示すように〔図4の(ロ)におけるホ−ホ断面図〕、端子22’−22’間を完全に樹脂5’で充填し得ずに、図4の(へ)に示すように〔図4の(ハ)におけるヘ−ヘ断面図〕端子22’−22’間に樹脂欠在部a’が生じて端子固定強度が不足し、リ−ドフレ−ムから端子をカットする際に、端子が脱落したり、端子埋着界面の樹脂が欠損することが往々にして観られる。
【0005】
そこで、本発明者等は、上記離型フィルムの圧縮による横方向フロ−を防止して端子間の離型フィルム部分の膨出を排除するために、高圧縮弾性率のフィルム、例えばポリイミドフィルムを離型フィルムとして使用したところ、上記端子間の樹脂充填不足は回避できたが、端子と離型フィルムとの接触界面に樹脂が流入し、樹脂かぶりの発生が往々にして観られた。
これは、離型フィルムの弾性率が高すぎることに起因していると推定される。
【0006】
このように、離型フィルムを用いてQFN等の樹脂封止を行う場合、離型フィルムには、一方では高弾性率または高硬度が要求される反面、他方では、低圧縮弾性率または軟さが要求され、二律背反する特性が要求される。
而るに、従来では、上記離型フィルムに単体のフィルムを使用しており、QFN等を満足に樹脂封止することが至難である。
【0007】
本発明の目的は、離型フィルムを使用して半導体チップを樹脂封止する場合、優れた歩留まりで容易に樹脂封止できる半導体の樹脂封止方法及び半導体樹脂封止用離型フィルムを提供することにある。
【0008】
【課題を解決するための手段】
本発明に係る半導体樹脂封止用離型フィルムは、上記半導体の樹脂封止方法において使用する離型フィルムであり、175℃での圧縮弾性率が50MPa以上である基材フィルムと、175℃での圧縮弾性率が30MPa以下でチップの封止面側に向けられる補助層との複合体フィルムからなることを特徴とする構成であり、補助層にはフッ素樹脂またはフッ素ゴムを使用することができ、フッ素ゴム補助層の表面には、フッ素樹脂薄膜を設けることができる。
【0009】
本発明に係る半導体の樹脂封止方法は、端子または電極が配設された半導体チップの被封止面と金型との間に離型フィルムを介在させ、樹脂を注入・硬化させ、離型フィルムに接した封止樹脂面に上記端子または電極の先端部を露出させる方法において、離型フィルムとして、請求項1〜4何れか記載の半導体樹脂封止用離型フィルムを補助層をチップの被封止面側に向けて使用することを特徴とする。
【0010】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1は本発明に係る半導体樹脂封止用離型フィルム1を示し、基材フィルム11上に該基材フィルムよりも低圧縮弾性率の補助層12を設けてある。
【0011】
図2の(イ)乃至図2の(ニ)は、本発明に係る離型フィルムを使用した半導体の樹脂封止方法の一例を示し、封止対象物は図3の(イ)に示すリ−ドフレ−ム200の各ユニット21〔図3の(ロ)〕ごとに、図2の(イ)に示すようにインナ−端子22とチップ電極とをワイヤ23でボンディングした半導体チップであり、説明を簡潔にするためにリ−ドフレ−ムの1ユニット分についてのみ図示してある。
まず、図2の(イ)に示すようにトランスファ−射出装置の加熱された下金型3のキャビティ31内に半導体チップ2を端子22を上側に位置させて収容し、更に、図2の(ロ)に示すように上記の離型フィルム1を補助層12をチップ2側に向けて挿入したうえで上金型4で型閉し、更にキャビティ31内に樹脂5を注入し硬化させ、次いで図2の(ハ)に示すように上金型4を持ち上げて型開すると共に離型フィルム1を補助層12において封止樹脂5から剥離し、而るのち、リ−ドフレ−ム21を端子22を残してトリミングしてQFNを得る。
【0012】
図2の(ニ)は、図2の(ロ)におけるニ−ニ断面図を示し、補助層12がその低い圧縮弾性率のために凹凸面によくなじみシ−ル材として良好に作用するために、補助層12と端子22との接触界面への樹脂の侵入をよく防止でき、端子22の樹脂かぶりを排除できる。
【0013】
また、基材フィルム11の高い圧縮弾性率のために、金型の締め付け圧力にもかかわらず、基材フィルム11の圧縮歪を僅小に抑えてか横方向フロ−をよく防止でき、補助層12が圧縮によって横方向にフロ−しようとしても、そのフロ−が補助層12と一体の基材フィルム11で阻止されるから、端子22−22間の離型フィルム部分の厚みをほぼ初期のままに保持でき、端子22−22間を充分な樹脂量で充填でき、端子22を強固に埋着できる。
従って、リ−ドフレ−ムをトリミングする際、端子が脱落したり、樹脂が欠けたりするのを確実に排除でき、良好な歩留まりでQFNを成形できる。
【0014】
上記の基材フィルム11としては、金型の締め付け圧力、金型温度のもとで圧縮変形を実質上防止できるものが使用され、175℃での圧縮弾性率が50MPa以上のものを使用することが好ましく、例えば、ポリイミド、アラミド、ポリエ−テルケトン、ポリエ−テルサルホン等のプラスチックフィルム、銅、ステンレス、アルミニウム等の金属箔を使用できる。
【0015】
上記の補助層12には、金型の締め付け圧力、金型温度のもとで低圧縮弾性率を呈し端子面に対して優れたシ−ル性を保証できるものが使用され、175℃での圧縮弾性率が30MPa以下、好ましくは20MPa以下のものを使用することが望ましく、例えば、ポリテトラフルオロエチレン、テトラフルオロエチレン−パ−フロオロアルキルビニルエ−テル共重合体、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体、ポリフッ化ビニリデン、フッ素ゴム等を使用できる。これらの中でも、離型性の面からして、ポリテトラフルオロエチレンが最適である。
【0016】
また、フッ素ゴムを補助層とする場合、表面にポリテトラフルオロエチレン、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体、ポリフッ化ビニリデン等のフッ素樹脂薄膜を設けて離型性を補完することもできる。
【0017】
上記補助層12の厚みは、上記端子面に対するシ−ル性保証を前提として端子厚みに対し可及的に薄くすることが必要であり、通常5〜50μm、好ましくは10〜30μmとされる(5μm未満では、シ−ル性保証が困難になり、50μmを越えると、封止前の端子間に所定の空間を確保し難い)。
【0018】
上記基材フィルムと補助層とは同種材質でも、基材フィルムとしての上記した高圧縮弾性率及び補助層としての上記した低圧縮弾性率を設定し得れば、分子量、結晶化度、多孔化度、配向性、延伸収縮特性の少なくとも一つを調整して異ならせることにより、所望の離型フィルムを得ることも可能である。
【0019】
本発明に係る、基材フィルムと補助層との複合体フィルムからなる離型フィルムは、通常、接着や融着等による貼り合わせ、コ−ティング等による塗り重ね、フィルムの同時溶融押出し融着により製造できる。
【0020】
本発明に係る半導体の樹脂封止方法は、リ−ド端子がパッケ−ジ内部に取り込まれ、端子上面が封止樹脂面より露出される半導体のパッケ−ジに使用され、上記QFNの外、例えば、はんだボ−ル等の外部接続端子と接触する端子が封止樹脂面より露出されるフリップチップタイプ若しくはウエハレベルのCSPにも適用できる。
【0021】
【実施例】
〔実施例1〕
基材フィルムとして厚さ50μmのポリイミド(PI)フィルムを使用し、この基材フィルム上に、テトラフルオロエチレン粉末濃度50重量%の水性ディスパ−ジョンを塗布し、90℃×2分の乾燥で、分散媒である水を除去し、次いで、360℃×2分の加熱で焼成することを2回行うことにより厚さ25μmのテトラフルオロエチレン補助層を形成して離型フィルムとした。離型フィルムの総厚みは75μmである。
【0022】
〔実施例2〕
基材フィルムとして厚さ50μmのアルミウム(Al)箔を使用した以外、実施例1と同様にして、厚さ25μmのテトラフルオロエチレン補助層と厚み50μmのアルミウム箔基材とからなる離型フィルムを得た。離型フィルムの総厚みは75μmである。
【0023】
〔実施例3〕
基材フィルムとして厚さ50μmのポリイミドフィルムを使用し、この基材フィルム上に、ビニリデンフルオロライドを主成分とし、ヘキサフルオロプロピレンを共重合したフッ素ゴム粉末濃度50重量%及びポリアミン系硬化剤5重量%を配合した水溶液を塗布し、まず90℃×2分の乾燥で分散媒である水を除去し、次いで、300℃×10分の加熱で焼成することを2回行うことにより厚さ25μmのフッ素ゴム補助層を形成して離型フィルムとした。離型フィルムの総厚みは75μmである。
【0024】
〔実施例4〕
実施例3に対し塗布・焼成回数を1回にした以外、実施例3同様にして、厚さ7μmのフッ素ゴム補助層と厚み50μmのポリイミドフィルム基材とからなる離型フィルムを得た。離型フィルムの総厚みは57μmである。
【0025】
〔実施例5〕
実施例3に対し塗布・焼成回数を4回にした以外、実施例3同様にして、厚さ47μmのフッ素ゴム補助層と厚み50μmのポリイミドフィルム基材とからなる離型フィルムを得た。離型フィルムの総厚みは97μmである。
【0026】
〔実施例6〕
実施例3に対し、フッ素ゴム補助層を形成したのち、そのフッ素ゴム補助層上にテトラフルオロエチレン−ヘキサフルオロプロピレン共重合体(FEP)粉末濃度20重量%の水性ディスパ−ジョンを塗布し、90℃×2分の乾燥で分散媒である水を除去し、次いで、360℃×2分の加熱で焼成することによりFEP薄膜を形成して、厚み1μmのFEP表面薄膜と厚さ25μmのフッ素ゴム補助層と厚み50μmのポリイミドフィルム基材とからなる離型フィルムを得た。離型フィルムの総厚みは76μmである。
【0027】
〔比較例1〕
厚み100μmのポリイミドシ−ト上に、テトラフルオロエチレン粉末濃度50重量%の水性ディスパ−ジョンを塗布し、90℃×2分の乾燥で分散媒である水を除去し、次いで、360℃×2分の加熱で焼成することを4回行い、更にポリイミドシ−トを剥離除去して厚み50μmのテトラフルオロエチレン(PTFE)離型フィルムを得た。
【0028】
〔比較例2〕
厚さ50μmのポリイミドフィルムを離型フィルムとした。
【0029】
これらの実施例品及び比較例品につき、5mm×5mmの試料を採取し、粘弾性スペクトロメ−タを用い、針径0.5mmφ、荷重速度50gf/minにて針入法にて175℃、10%圧縮率のもとでの弾性圧縮率を測定したところ(実施例品では、補助層を剥離除去のうえ、基材のみについて測定)、比較例1のテトラフルオロエチレンフィルムのみが30MPa、実施例1及び実施例3〜6における基材フィルムとしてのポリイミドフィルム並びに比較例2のポリイミドフィルムが60MPa、実施例2における基材フィルムとしてのアルミニウム箔が90MPaであった。
【0030】
上記の各実施例品及び比較例の離型フィルムを用い、図2において、175℃の加熱条件下で成形圧力50kg/cmにてトランスファ−モ−ルドを行い、成形時間120秒で樹脂硬化させ、更に、図2の(ハ)に示すように、上金型及び離型フィルムを持ち上げ、パッケ−ジの自重で離型フィルムとパッケ−ジ間を剥離させた。
このようにして封止した加工品中から50個のパッケ−ジを抜き取り端子部の樹脂かぶりの有無を検査したところ、表1に示す通りであった。
更に、アフタ−キュアを行ったのち、リ−ドカットを行い、樹脂欠けの有無を検査したところ、表1に示す通りであった。
【0031】
【表1】
Figure 0004443715
【0032】
表1から明らかな通り、実施例品の離型フィルムを使用すれば、良好に樹脂封止できる。
これに対し、比較例1では、端子間の樹脂欠けを満足に排除できないことが明らかである。これは、離型フィルムの圧縮弾性率が低く、端子間での離型フィルム部分の膨れによる端子間への樹脂充填不足が生じた結果である。
また、比較例2では、端子上の樹脂かぶりを満足に排除できないことが明らかである。これは、離型フィルムの圧縮弾性率が高く、端子と離型フィルムとの接触界面のシ−ルを満足に行えなかった結果である。
而るに、本発明に係る離型フィルムにおいては、高圧縮弾性率の基材フィルムと低圧縮弾性率の補助層との複合化により、上記樹脂欠けと樹脂かぶりを共に防止し得ると帰結できる。
また、実施例6によれば、表面のテトラフルオロエチレン−ヘキサフルオロプロピレン共重合体薄膜のために、特に離型性に優れ、パッケ−ジの自重で円滑に離型できることを確認できた。
【0033】
【発明の効果】
本発明によれば、半導体チップを端子や電極の頂上を露出させて樹脂封止する場合、離型フィルムを使用するにもかかわらず、端子や電極頂上の樹脂かぶり及び端子間の樹脂欠けを確実に排除して優れた歩留まりで樹脂封止できるから、封止樹脂への離型剤の配合量の低減若しくは省略により封止性の向上、更には樹脂封止の小型化を図ることができ、CSP化の促進に有用である。
さらに、金型クリ−ニング回数の低減による作業能率の向上、金型の長寿命化によるコスト低減、エジェクトピンの省略による金型構造の簡易化等を図ることもできる。
【図面の簡単な説明】
【図1】 本発明に係る半導体チップ樹脂封止用離型フィルムを示す図面である。
【図2】 本発明に係る半導体チップの樹脂封止方法を示す図面である。
【図3】 図2におけるリ−ドフレ−ム21を示す図面である。
【図4】 従来の半導体チップの樹脂封止方法を示す図面である。
【符号の説明】
1 離型フィルム
11 基材フィルム
12 補助層
2 半導体チップ
22 端子
4 金型
5 樹脂

Claims (5)

  1. 端子または電極が配設された半導体チップの被封止面と金型との間に離型フィルムを介在させ、樹脂を注入・硬化させ、離型フィルムに接した封止樹脂面に上記端子または電極の先端部を露出させる方法において使用する離型フィルムであり、175℃での圧縮弾性率が50MPa以上である基材フィルムと、175℃での圧縮弾性率が30MPa以下でチップの封止面側に向けられる補助層との複合体フィルムからなることを特徴とする半導体樹脂封止用離型フィルム。
  2. 補助層がフッ素樹脂からなることを特徴とする請求項記載の半導体樹脂封止用離型フィルム。
  3. 補助層がフッ素ゴムからなることを特徴とする請求項記載の半導体樹脂封止用離型フィルム。
  4. 補助層の表面にフッ素樹脂薄膜が設けられていることを特徴とする請求項3記載の半導体樹脂封止用離型フィルム。
  5. 端子または電極が配設された半導体チップの被封止面と金型との間に離型フィルムを介在させ、樹脂を注入・硬化させ、離型フィルムに接した封止樹脂面に上記端子または電極の先端部を露出させる方法において、離型フィルムとして、請求項1〜4何れか記載の半導体樹脂封止用離型フィルムを補助層をチップの被封止面側に向けて使用することを特徴とする半導体の樹脂封止方法。
JP2000090039A 1999-12-27 2000-03-29 半導体の樹脂封止方法及び半導体樹脂封止用離型フィルム Expired - Lifetime JP4443715B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000090039A JP4443715B2 (ja) 1999-12-27 2000-03-29 半導体の樹脂封止方法及び半導体樹脂封止用離型フィルム
US09/748,199 US20020142153A1 (en) 1999-12-27 2000-12-27 Resin sealing method for semiconductors and release film used therefor
TW89128008A TW530355B (en) 1999-12-27 2000-12-27 Resin sealing method for semiconductors and release film used therefor
KR1020000083277A KR20010062784A (ko) 1999-12-27 2000-12-27 반도체의 수지 밀봉방법 및 이를 위한 박리 필름
EP20000128590 EP1113490A3 (en) 1999-12-27 2000-12-27 Resin sealing method for semiconductors and release film used therefor
US10/304,944 US20030087088A1 (en) 1999-12-27 2002-11-27 Resin sealing method for semiconductors and release film used therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36959399 1999-12-27
JP11-369593 1999-12-27
JP2000090039A JP4443715B2 (ja) 1999-12-27 2000-03-29 半導体の樹脂封止方法及び半導体樹脂封止用離型フィルム

Publications (2)

Publication Number Publication Date
JP2001250838A JP2001250838A (ja) 2001-09-14
JP4443715B2 true JP4443715B2 (ja) 2010-03-31

Family

ID=26582128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000090039A Expired - Lifetime JP4443715B2 (ja) 1999-12-27 2000-03-29 半導体の樹脂封止方法及び半導体樹脂封止用離型フィルム

Country Status (5)

Country Link
US (2) US20020142153A1 (ja)
EP (1) EP1113490A3 (ja)
JP (1) JP4443715B2 (ja)
KR (1) KR20010062784A (ja)
TW (1) TW530355B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595017B2 (en) 2002-01-31 2009-09-29 Stmicroelectronics, Inc. Method for using a pre-formed film in a transfer molding process for an integrated circuit
US20050242425A1 (en) * 2004-04-30 2005-11-03 Leal George R Semiconductor device with a protected active die region and method therefor
JP2006049850A (ja) * 2004-06-29 2006-02-16 Asahi Glass Co Ltd 半導体チップ封止用離型フィルム
EP1612021B1 (en) * 2004-06-29 2009-09-02 Asahi Glass Company Ltd. Release film for encapsulation of semiconductor chip
JP4654062B2 (ja) * 2005-03-30 2011-03-16 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
CN101427358B (zh) 2006-04-25 2012-07-18 旭硝子株式会社 半导体树脂模塑用脱模膜
SG11201706310UA (en) 2015-02-06 2017-09-28 Asahi Glass Co Ltd Film, method for its production, and method for producing semiconductor element using the film
NL2021058B1 (en) * 2018-06-05 2019-12-11 Besi Netherlands Bv Method, foil, mould part and surface layer for encapsulating electronic components mounted on a carrier using expansion spaces absorbing local foil layer displacements
EP3862159A4 (en) * 2018-10-04 2022-06-29 Nitto Denko Corporation Heat-resistant release sheet and thermocompression bonding method
JP7240339B2 (ja) * 2020-01-20 2023-03-15 Towa株式会社 樹脂成形品の製造方法及び樹脂成形装置
JP7239791B1 (ja) 2021-08-25 2023-03-14 デンカ株式会社 半導体封止プロセス用熱可塑性離型フィルム、及びこれを用いた電子部品の製造方法
CN117480043A (zh) 2021-08-25 2024-01-30 电化株式会社 半导体封装工艺用热塑性脱模膜、及使用其的电子部件的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674343A (en) * 1994-04-19 1997-10-07 Nitto Denko Corporation Method for manufacturing a semiconductor
US5949132A (en) * 1995-05-02 1999-09-07 Texas Instruments Incorporated Dambarless leadframe for molded component encapsulation
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
JP3129660B2 (ja) * 1996-07-23 2001-01-31 アピックヤマダ株式会社 Sonパッケージの樹脂封止方法及び樹脂封止装置
KR100214555B1 (ko) * 1997-02-14 1999-08-02 구본준 반도체 패키지의 제조방법
JP3017470B2 (ja) * 1997-07-11 2000-03-06 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置

Also Published As

Publication number Publication date
EP1113490A3 (en) 2004-01-02
TW530355B (en) 2003-05-01
JP2001250838A (ja) 2001-09-14
EP1113490A2 (en) 2001-07-04
US20020142153A1 (en) 2002-10-03
KR20010062784A (ko) 2001-07-07
US20030087088A1 (en) 2003-05-08

Similar Documents

Publication Publication Date Title
JP4443715B2 (ja) 半導体の樹脂封止方法及び半導体樹脂封止用離型フィルム
JP2006049850A (ja) 半導体チップ封止用離型フィルム
CN100378935C (zh) 半导体器件及其制造方法
EP1032037A2 (en) Resin-moulded semiconductor device, method for manufacturing the same, and leadframe
CN100471672C (zh) 剥离膜在包封半导体芯片或制造半导体封装中的用途
TW201125083A (en) Adhesive tape for resin-encapsulating and method of manufacture of resin-encapsulated semiconductor device
TW200903756A (en) Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
KR102381500B1 (ko) 필름 및 그 제조 방법
JP4619486B2 (ja) リードフレーム積層物および半導体部品の製造方法
JP3578262B2 (ja) 半導体チップの樹脂封止方法及びその方法に使用する離型フィルム
JP3207286B2 (ja) 樹脂封止型半導体装置
JP2002110722A (ja) 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP4454774B2 (ja) 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
KR100646905B1 (ko) 수지 밀봉 형
JP4359076B2 (ja) 樹脂製中空パッケージ及びそれを用いた半導体装置
JP4790750B2 (ja) 樹脂封止型半導体装置の製造方法
CN1738014A (zh) 集成电路或分立元件平面凸点式封装工艺及其封装结构
JP4128088B2 (ja) 半導体装置の製造方法
CN110060933A (zh) 一种半导体器件
JPH09223760A (ja) 半導体装置およびそれに用いる多層リードフレーム
JP2010212715A (ja) リードフレーム積層物および半導体装置の製造方法
JP2005056888A (ja) 耐熱性シート
JPH08241901A (ja) 半導体パッケージの製造方法
JP2004335854A (ja) 樹脂製中空パッケージ及びそれを用いた半導体装置
JPH10242348A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100113

R150 Certificate of patent or registration of utility model

Ref document number: 4443715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term