JP4441630B2 - 電力変換装置の熱設計方法及び熱設計プログラム、並びに電力変換装置 - Google Patents
電力変換装置の熱設計方法及び熱設計プログラム、並びに電力変換装置 Download PDFInfo
- Publication number
- JP4441630B2 JP4441630B2 JP2005168672A JP2005168672A JP4441630B2 JP 4441630 B2 JP4441630 B2 JP 4441630B2 JP 2005168672 A JP2005168672 A JP 2005168672A JP 2005168672 A JP2005168672 A JP 2005168672A JP 4441630 B2 JP4441630 B2 JP 4441630B2
- Authority
- JP
- Japan
- Prior art keywords
- loss
- semiconductor element
- thermal design
- power
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
処理2と処理3の工程でオン抵抗を決定し、その値から導通損失を算出する。
(1)導通損失を決定する半導体素子パラメータであるオン抵抗Ronを決定する。決定の方法は、1.半導体素子のデータシートを使用、2.測定のいずれかの方法が使われる。
(2)半導体素子のオン抵抗Ronの値を以下の式(1)に代入し導通損失Pcondを算出する。
次に、図27の処理4と処理5の工程で、スイッチングエンルギーを実験的に測定し、その値からスイッチング損失を算出する。
(1)実験によりターン・オンスイッチングエネルギーEonおよび、ターン・オフスイッチングエネルギーEoffを測定する。ただし、半導体素子のデータシートにスイッチングエネルギーのデータが記載されている場合はそれを使用することも可能である。
(2)ターン・オンスイッチングエネルギーEonおよび、ターン・オフスイッチングエネルギーEoffを以下の式(2)に代入し、スイッチング損失Pswを算出する。
A. Lidow, Proc. of IEEE, 89, 803(2001)
以上のように本発明では従来の方法では実現が不可能だった多くの効果を得る事ができる。
半導体素子・配線構造総合計算部2までもどり、所定の値をクリアするまで設計を行う。
図1、2、3、4における半導体素子・配線構造総合計算2の実施例として、ユニポーラ型半導体素子である、MOSFETとSBD(Schottky Barrier Diode)の損失を最小化するための最適なチップ面積を求める実施例について述べる。半導体素子の導通損失はチップ面積に反比例する特性を持ち、一方、チップ面積の拡大に伴ってスイッチング損失は増加する特性を持っている。つまり、チップ面積に対し、導通損失とスイッチング損失はトレードオフの関係にある。よって、損失を最小化する最適なチップ面積が存在する。以下に、ユニポーラ型半導体素子である、MOSFETとSBDの最適チップ面積を求めるための数式を示す。
PMOSon=kM1 AMOS (3)
また、MOSFETのスイッチング損失PMOSswは、係数kM2、kM3とMOSFETチップ面積AMOSを用いて式(4)で求められる。
PMOSsw=kM2 / AMOSkM3 (4)
以上より、MOSFETの最適チップ面積AMOSoptはPMOSonおよびPMOSswを求めるための式(3) (4)を用いることで、式(5)のように求められる。
AMOSopt=(k2 k3/k1)(1/(k3+1)) (5)
PSBDon=kD1 A SBD+ kD0 (6)
SBDのスイッチング損失PSBDswは、係数kD2、kD3とSBDチップ面積A SBDを用いて式(7)で与えられる。
PSBDsw=kD2 / ASBDkD3 (7)
以上より、SBDの最適チップ面積ASBDoptはPSBDonおよびPSBDswを求めるための式(6) (7)を用いることで、式(8)のように求められる。
ASBDopt=(kD2 kD3/kD1)(1/(kD3+1)) (8)
まず、図5は、実験方式による半導体素子損失の算出に使用する実験回路の等価回路の一例である。実験回路は直流リンクコンデンサ1、ショットキーバリアダイオード(SBD)
2、MOSFET3、ゲート回路4、ゲート抵抗5、ゲート回路とMOSFETのゲート間の寄生インダクタンス6、主回路の寄生インダクタンス7、 8、 9、 10、 11、SBDに並列接続される寄生キャパシタンス12、MOSFETに並列に接続される寄生キャパシタンス13、負荷14から構成される。
Ploss = Pon-MOSFET + Pon-SBD + fsw (Eoss + ESBD + ELs + ECs + EZG) (9)
ただし、
Pon-MOSFETは、MOSFETの導通損失であり、この損失を決定するパラメータはMOSFETのオン抵抗Ron-MOSFETである。
Pon-SBDは、SBDの導通損失であり、この損失を決定するパラメータはSBDのオン抵抗Ron-SBDである。
fsw: 変換器のスイッチング周波数
Eoss: MOSFETの出力静電容量に蓄積されるエネルギーによる半導体素子損失エネルギーであり、このエネルギーを決定するパラメータはMOSFETの出力静電容量Cossである。
ESBDは、SBDの接合容量に蓄積されるエネルギーによる半導体素子損失エネルギーであり、このエネルギーを決定するパラメータはSBDの接合容量CSBDである。
ELsは、主回路寄生インダクタンスによる半導体素子損失エネルギーであり、このエネルギーを決定するパラメータは主回路寄生インダクタンスLsである。
ECsは、主回路寄生キャパシタンスによる半導体素子損失エネルギーであり、このエネルギーを決定するパラメータは主回路寄生インダクタンスCsである。
EZGは、ゲート回路インピーダンスによる半導体素子損失エネルギーであり、このエネルギーを決定するパラメータはゲート抵抗RG、ゲート回路寄生インダクタンスLsG、素子のゲート-ドレイン間容量Crssである。
上記の損失のうち、Pon-MOSFET、Pon-SBD、 Eoss、ESBD、は素子パラメータRon-MOSFET、Ron-SBD、Coss、CSBD、すなわち真性パラメータによって決定する損失であり、真性損失と名付ける。これに対し、ELs、ECs、EZGは素子以外の部分のパラメータLs、Cs、RG、LsG、すなわち外因性パラメータによって決定する損失であり、外因性損失と名付ける。
Pintrinsic = IL2 x {D x Ron-MOSFET + (1-D) x Ron-SBD} + fsw x (Eoss + ESBD) (10)
なお、ILは負荷電流、Dはスイッチングのデューティ比である。
寄生インダクタンスによる損失:ELs = a Ls 2+ b Ls (11)
寄生キャパシタンスによる損失:ECs = c Cs (12)
ゲートインピーダンスによる損失:EZG = d ZG (13)
上記の近似式の係数a, b, c, dはMOSFETとSBDの素子内部パラメータに依存するので、使用を想定する素子ごとに外因性パラメータと半導体素子損失の関係を測定し、上記の係数を決定する。つぎに、外因性損失算出部8において、以下に示す外因性損失モデル式に前工程で得られた外因性損失近似式で表された外因性損失ELs、ECs、EZGを代入し、外因性損失Pextrinsicを算出する。
Pextrinsic = fsw x (ELs + ECs + EZG) (14)
つぎに、素子総合損失算出部9において、真性損失算出部4で算出された真性損失Pintrinsicと外因性損失算出部7で算出された外因性損失Pextrinsicを足し合わせることにより、素子総合損失を算出する。
半導体素子シミュレーション方式による半導体素子損失の算出には、電力変換回路の等価回路をシミュレータ上で作成し、半導体素子シミュレーションと回路シミュレーションを実行する。電力変換回路の等価回路の一例として図5に示す回路を使用する。等価回路は直流リンクコンデンサ1、ショットキーバリアダイオード(SBD) 2、MOSFET3、ゲート回路4、ゲート抵抗5、ゲート回路とMOSFETのゲート間の寄生インダクタンス6、主回路の寄生インダクタンス7、 8、 9、 10、 11、SBDに並列接続される寄生キャパシタンス12、MOSFETに並列に接続される寄生キャパシタンス13、負荷14から構成される。
Ploss = Pon-MOSFET + Pon-SBD + fsw (Eoss + ESBD + ELs + ECs + EZG) (15)
ただし、
Pon-MOSFETは、MOSFETの導通損失であり、この損失を決定するパラメータはMOSFETのオン抵抗Ron-MOSFETである。
Pon-SBDは、SBDの導通損失であり、この損失を決定するパラメータはSBDのオン抵抗Ron-SBDである。
fsw: 変換器のスイッチング周波数
Eoss: MOSFETの出力静電容量に蓄積されるエネルギーによる半導体素子損失エネルギーであり、このエネルギーを決定するパラメータはMOSFETの出力静電容量Cossである。
ESBDは、SBDの接合容量に蓄積されるエネルギーによる半導体素子損失エネルギーであり、このエネルギーを決定するパラメータはSBDの接合容量CSBDである。
ELsは、主回路寄生インダクタンスによる半導体素子損失エネルギーであり、このエネルギーを決定するパラメータは主回路寄生インダクタンスLsである。
ECsは、主回路寄生キャパシタンスによる半導体素子損失エネルギーであり、このエネルギーを決定するパラメータは主回路寄生インダクタンスCsである。
EZGは、ゲート回路インピーダンスによる半導体素子損失エネルギーであり、このエネルギーを決定するパラメータはゲート抵抗RG、ゲート回路寄生インダクタンスLsG、素子のゲート-ドレイン間容量Crssである。
上記の損失のうち、Pon-MOSFET、Pon-SBD、 Eoss、ESBD、は素子パラメータRon-MOSFET、Ron-SBD、Coss、CSBD、すなわち真性パラメータによって決定する損失であり、真性損失と名付ける。これに対し、ELs、ECs、EZGは素子以外の部分のパラメータLs、Cs、RG、LsG、すなわち外因性パラメータによって決定する損失であり、外因性損失と名付ける。
Pintrinsic = IL2 x {D x Ron-MOSFET + (1-D) x Ron-SBD} + fsw x (Eoss + ESBD) (16)
なお、ILは負荷電流、Dはスイッチングのデューティ比である。
Pextrinsic = fsw x (ELs + ECs + EZG) (17)
また、工程1〜9をデバイスシミュレーションのソースプログラムに組み込み、半導体素子総合損失の計算を実行することも可能である。
以下、図面を参照して本発明における解析式を用いた半導体素子損失算出について説明する。図11は変換器の損失を理論的な解析式を用いる場合のフローチャートである。開始を0で示す。変換器の損失は真性損失算出1と外因性損失算出2に分けて行われる。真性損失算出と外因性損失算出は理論的な解析式が用いられる。この解析式はパラメータを持ち、このパラメータに入力される具体値は、解析式のパラメータ抽出3によってなされる。真性損失算出と外因性損失算出の計算が行われ、4にて終了する。以下に、各工程についての詳細を記す。
MOSFETの簡易等価回路を図12に示す。ドレイン(drain)、ゲート(gate)、ソース(source)はMOSFETの3つの端子である。ドレイン端子とノード1の間にはドレイン抵抗Rdが接続され、ゲート端子とノード2の間にはゲート抵抗rgが接続されている。ノード1とノード2の間には可変のキャパシタンスCgdが接続され、ノード2とノード3の間には可変のキャパシタンスCgsが接続され、ノード1とノード3の間には可変のキャパシタンスCdsが接続され、ノード3に対するノード2の電圧によってノード1からノード3に流れる電流を制御するトランスコンダクタンスgmを持つn型MOSスイッチがノード1〜3に接続されている。動作は、ノード3に対するノード2の電圧がMOSの持つ閾値電圧より小さいときはMOSスイッチがオフ状態になり、ノード1からノード3への電流は流れない。一方、ノード3に対するノード2の電圧が閾値電圧より大きい場合、MOSスイッチはオン状態となり、ノード1からノード3へ電流が流れる。3つの可変のキャパシタンスCgs、Cgd、Cdsは、各キャパシタンスの両端に加わる電圧によって変化する。
Eoss : MOSFET出力容量に蓄積されるエネルギー
k1 : 係数
ε : 半導体素子の半導体材料の誘電率
Ec : 半導体素子の半導体材料の電界強度
VBR : 半導体素子の設計された耐圧
q : 要素電荷
Nd : 半導体素子のドリフト層の不純物濃度
a1 : 電力変換回路の回路構成に依存する係数
fsw : MOSFET駆動時のスイッチング周波数
EDIODE : SBD接合容量に蓄積されるエネルギー
k2 : 係数
ε : 半導体素子SBDの半導体材料の誘電率
ECdiode : 半導体素子SBDの半導体材料の電界強度
VBRdiode : 半導体素子SBDの設計された耐圧
qdiode : SDBの要素電荷
NdDIODE : 半導体素子SBDのドリフト層の不純物濃度
a2 : 電力変換回路の回路構成に依存する係数
fsw : 電力変換回路動作時のスイッチング周波数
回路寄生インダクタンスおよび回路寄生キャパシタンスにより生じる外因性損失とは、回路寄生インダクタンスおよび回路寄生キャパシタンスに蓄積されるエネルギーが放電時に半導体素子において消費される損失として扱う。そのため、回路寄生インダクタンスおよび回路寄生キャパシタンスに伴う外因性損失の解析式は、次式で表される。
ELs = 0.5 * Ls * IL2
ECs = 0.5 * Cs * Vcc2
ここで、Lsは回路寄生インダクタンス、ILは回路寄生インダクタンスと通して電力変換回路を流れる電流、Csは回路寄生キャパシタンス、Vccは変換回路の電源電圧である。
図11中の2で示す外因性損失算出の実施例として、ユニポーラ型半導体素子であるたとえばMOSFETのスイッチング損失の場合について述べる。半導体素子を動作させる負荷はインダクタンスである。MOSFET(Metal Oxide Semiconductor Field Effect Transistor)の簡易化された等価回路である図12を用いてMOSFETのターンオン時間の解析式は式(20)ように表される。
ton,I : ターンオン時のドレイン電流の立上り時間
ton,V : ターンオン時のドレイン電圧の立下り時間
Ciss : ゲート入力キャパシタンス容量 (Ciss=Cgd+Cgs)
Cgd : ゲートとドレイン間の帰還キャパシタンス容量
Vgs : ゲートとソース間のキャパシタンス容量
Vth : 閾値電圧
Vcc : 電源電圧
Von : オン時のドレイン電圧
IL : 負荷電流
gm : トランスコンダクタンス (gm=dI/d(Vgs-Vth))
Rg : ゲートに直列に接続されている抵抗
である。Rgは図12中に示すMOSFET素子の内部抵抗であるrgと、外因的にゲート端子に接続される抵抗の和である。
toff,V : ターンオフ時のドレイン電圧の立上り時間、
toff,I : ターンオフ時のドレイン電流の立下り時間、である。ターンオン時のスイッチング損失エネルギーEonは、
Eon = 0.5 * (ton,I + ton,V) * Vcc * IL (22)
で求められ、ターンオフ時のスイッチング損失エネルギーEoffは、
Eoff = 0.5 * (toff,I + toff,V) * Vcc * IL (23)
で求められる。1サイクルのスイッチング損失エネルギーEswは、
Esw = Eon + Eoff (24)
で求められる。スイッチング損失はEswと動作周波数の積によって求められる。
図11中の2で示す外因性損失算出の実施例として、バイポーラ型の半導体素子であるたとえばIGBTのスイッチング損失の場合について述べる。半導体素子を動作させる負荷はインダクタンスである。図14はバイポーラであるIGBT(Insulated Gate Bipola Transistor)の簡易的な等価回路である。ドレイン(drain)端子とゲート(gate)端子とソース(source)端子の3つの端子がある。ゲート端子とノード2の間にゲート抵抗rgが接続され、ノード1とノード2の間に可変のキャパシタンスCgbが接続され、ノード1とノード3に間に可変のキャパシタンスCbsが接続され、ノード2とノード3の間に可変のキャパシタンスCgsが接続され、ノード3はソース端子に直接接続され、ノード3に対するノード2の電圧によってノード1からノード3に流れる電流を制御するトランスコンダクタンスgmを持つn型MOSスイッチがノード1〜3に接続されている。また、ドレイン端子は直接ノード4に接続され、ノード4とノード5の間に可変のキャパシタンスCbdが接続され、ノード4とノード3の間に可変のキャパシタンスCdsが接続され、ノード3とノード5の間に可変のキャパシタンスCbs’が接続され、ノード4からノード5に流れる電流によって、ノード4からノード3に流れる電流を制御する電流利得hfeを持つpnp型バイポーラスイッチがノード3〜5に接続され、ノード1とノード5の間に可変の抵抗Rbが接続されている。
Eoff = k Qrr Vcc (25)
ここで、kは係数であり、Qrrは、半導体素子がオン状態の時に半導体素子中に注入される電荷量である。スイッチング損失はEoffと周動作波数の積によって求められる。
図11中の2で示す外因性損失算出の実施例として、バイポーラのダイオード素子である、たとえばPiNダイオードのスイッチング損失の場合について述べる。半導体素子を動作させる負荷はインダクタンスである。図15はバイポーラであるPiNダイオードの等価回路である。PiNダイオードはカソード端子とアノード端子の2つの端子を持つ。アノード端子とカソード端子の間に、整流機能を持つ整流部1がアノード側に接続され、整流部1とカソード端子の間に可変の抵抗Rdiodeが接続され、整流部1に並列に可変のキャパシタンスCdiodeが接続されている。ノード1に対するアノード端子の電圧が整流部1の持つ閾値電圧より小さいときは、ダイオードがオフ状態になりアノード端子に電流は流れない。一方、ノード1に対するアノード端子の電圧が整流部1の持つ閾値電圧より大きいときは、ダイオードはオン状態になりアノード端子からカソード端子に電流が流れる。PiNのスイッチング損失の殆どはターンオフ損失によって決まり、式(26)の解析式によりターンオフ損失エネルギーが求められる。
Eoff = k Qrr Vcc (26)
ここで、kは係数であり、Qrrは、半導体素子がオン状態の時に半導体素子中に注入される電荷量である。スイッチング損失はEoffと周動作波数の積によって求められる。
始めに、図11中に示す3の解析式のパラメータ抽出の方法として、半導体素子の入力キャパシタンス容量であるCissのパラメータの抽出方法の実施例を述べる。図16は半導体素子の電気的特性パラメータである入力キャパシタンス(Ciss)を実験計測により抽出するフローチャートを示す。ゲート電圧とソース電圧を0Vに固定し、ドレイン電圧に望まれるVdsの範囲を、例えば0Vから変換器主回路電源電圧Vccまで変化させ、Vdsの変化と並行して、半導体素子のソース端子とゲート端子の間に接続された計測器、例えばパラメタアナライザによって、ゲート端子のCissの計測を行う。計測取得されたCissのVds依存のデータは記録され、終了(5)する。
理論、実験、半導体シミュレーションを使って、真性損失算出と外因性損失算出を行う実施例について述べる。半導体素子損失算出の式を理論と半導体シミュレーションと実験の複合によって作成し損失計算を行う場合のフローチャートを図18に示す。変換器損失は真性損失算出1と外因性損失算出2によって行われ、この真性損失算出と外因性音質算出は複数の式によって構成されている。複数の式のうちあるものは理論的に導き出され、あるものは半導体シミュレーショターによって導き出され、またあるものは実験によるエンピリカル的に導き出されている。実施例2〜4に示した実験方式による半導体素子損失算出、デバイスシミュレーション方式による半導体素子損失算出、解析式を用いた素子損失算出 の複合で行う方法である。
前節までに、4種類の方法を用いた、電力変換器における半導体素子で発生する真性損失と外因性損失の算出方法を示した。算出された真性損失と外因性損失に適当な係数をかけることにより、様々な回路構成を持つ電力変換回路において半導体素子で発生する損失を正確に見積もることが出来る。ここでは、実際的なDC-DC変換器、AC-DC変換器、DC-AC変換器の主回路の半導体素子損失計算のモデル式の計算例を述べる。
PMOSFET = Pon-MOSFET + fsw (Eoss + Edidoe + ELs + ECs + EZG) (28)
PSBD = Pon-SBD (29)
以下の式(30)は具体的な回路におけるMOSFET素子の損失モデル式を一般化したものである。
PMOSFET = n1 * Pon-MOSFET
+ fsw (n2 * Eoss + n3 * Edidoe + n4 * ELs + n5 * ECs + n6 * EZG) (30)
ここで、n1〜6は、回路によって決まる係数であり、回路方式別の値を以下に示す。
以下、図面を参照して本発明におけるフィルタ損失計算について説明する。図19は、本発明の図1、2、3、4における6 に示すフィルタの損失を算出するフローチャートである。ここで、フィルタとは電力変換器の交流出力と負荷の間に接続される複数のインダクタとキャパシタから構成されるものであり、本発明におけるフィルタ損失とは、インダクタで生じる損失を示す。図19のフローチャートは、フィルタの周波数帯域決定部1と、フィルタ構成決定部2と、フィルタのインダクタンス値およびキャパシタンス値の決定部3と、フィルタ寄生パラメータ調整部4と、フィルタ周波数測定部5と、周波数仕様を満たすかどうかを判定し、満足すれば先に進み、満足しなければ4に戻る判定部6と、フィルタ損失の一つである銅損の計算部7と、残るフィルタ損失である鉄損の計算部8から構成される。図19における9、10、11、12は、フローチャートにおける各計算で使用される入力パラメータである。
つぎに、図19の2においてフィルタの回路構成を決定する。以下に、主なフィルタ構成例を二点挙げる。
つぎに、図19の6においてフィルタの周波数特性を測定する。このとき、先の例のとおり、フィルタの仕様を満足すれば、フィルタ損失を求める工程に進み、満足しなければ、図19の4に示すフィルタ回路に存在する外因性パラメータ(フィルタインダクタに存在する寄生キャパシタンスとフィルタキャパシタに存在する寄生インダクタンス)を減少させる作業を行う。
Pfilter:フィルタ損失
Pcu : 銅損
r : フィルタインダクタの巻き線抵抗
I : フィルタインダクタを流れる電流
Pcore : スイッチング周波数により生じる鉄損
B : スイッチング周波数により変化する磁束密度
K : 磁束密度Bと鉄損Pcoreの関係を表すグラフから得られる係数
Pcore_stray : 外因性パラメータに起因する高調波により生じる鉄損
Bs : 外因性パラメータに起因する高調波により変化する磁束密度
Ks : 磁束密度Bsと鉄損Pcore_strayの関係を表すグラフから得られる係数
Vcore : フィルタインダクタのコア体積
以上、本発明のフィルタ損失算出では、図19の1から8までの手順により、半導体素子・回路の真性パラメータと外因性パラメータを考慮したフィルタ損失を算出する。
以下、図面を参照して本発明を適用した電力変換器の熱設計について説明する。本発明は、図4のフローチャートに示すように、図4の半導体素子損失算出5と、図4のフィルタ損失算出6を用いて、変換回路の総合損失を総合損失算出7において算出し、損失許容値クリア8において、損失の許容値を満足すれば、変換回路熱設計モデル9において半導体素子損失算出5とフィルタ損失算出6から得られた損失を用いて電力変換器の熱設計を行う。変換回路熱設計モデル9では、実験的またはシミュレーションにより電力変換回路に使用する半導体素子の温度を測定または計算し、半導体素子温度が許容温度以下に保つ範囲で冷却装置を設計する。変換回路熱設計モデル9において、設計した冷却装置が半導体素子温度を許容温度以下に保つものであれば、体積算出11に進み、そうでなければ、再度、変換回路熱設計モデル9に戻る。
Claims (53)
- 半導体素子およびフィルタを含む電力変換回路を有する電力変換装置の熱設計方法であって、
電力変換装置の開発に際し決定される、半導体素子および配線構造を記述する真性パラメータと、半導体素子および配線構造に寄生する外因性パラメータを分離、決定する工程と、
決定された真性パラメータと外因性パラメータを入力して電力変換回路の半導体素子の半導体素子損失計算とフィルタのフィルタ損失計算を用いて、真性パラメータと外因性パラメータによる総合損失算出する工程と、
前記総合損失算出する工程を使い、半導体素子およびフィルタの総合損失を算出し、損失許容値が未達であれば変換回路の総合損失設計を再度実施することを指示する工程と、を有する事を特徴とする電力変換装置の熱設計方法。 - 請求項1に記載の電力変換装置の熱設計方法において、指定した総合損失をクリアした場合に、総合損失計算結果と変換回路熱設計モデルを使い、半導体素子およびフィルタの動作温度を算出し、算出された動作温度が所定の動作温度許容値になければ変換回路熱設計を再度実施することを指示する工程を有する電力変換装置の熱設計方法。
- 請求項2に記載の電力変換装置の熱設計方法において、指定した所定の許容動作温度をクリアした場合に、この動作温度を実現する損失から変換装置の冷却部およびフィルタ部の体積を算出し、目標値が未達であれば体積算出を再度実施することを指示する工程を有する電力変換装置の熱設計方法。
- 請求項3に記載の電力変換装置の熱設計方法において、冷却部とフィルタ部の指定した体積条件をクリアした場合に、得られた冷却部とフィルタ部の体積に当該変換回路を構成するその他の部品の体積を加えて、当該電力変換装置の出力電力密度OPDを算出し、目標値が未達であれば出力電力密度OPDの算出を再度実施することを指示する工程を有する電力変換装置の熱設計方法。
- 請求項1〜4のいずれかに記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、実験的手法により求めた真性損失算出式および外因性損失算出式を使い、同じく、実験的手法で求めた真性損失算出式および外因性損失算出式のパラメータを抽出し、半導体素子損失を計算する電力変換装置の熱設計方法。
- 請求項5に記載の電力変換装置の熱設計方法において、前記半導体素子の真性損失算出は、実験的に半導体素子の静電容量・電圧特性を測定し、その結果を使い、回路動作時に静電容量に蓄積されるエネルギーを算出し、その蓄積エネルギーの充放電により生じる半導体素子損失を実験的に算出する電力変換装置の熱設計方法。
- 請求項5に記載の電力変換装置の熱設計方法において、前記半導体素子の外因性損失算出は、実験的に半導体素子損失を決定する外因性パラメータと半導体素子損失の関係を測定し、得られた実験的関係を近似式で記述し、その実験近似式を用いて半導体素子損失を計算する電力変換装置の熱設計方法。
- 請求項5に記載の電力変換装置の熱設計方法において、前記半導体素子算出の真性損失算出は、半導体素子シミュレータを用いて半導体素子損失を決定する真性パラメータと半導体素子損失の関係を測定し、半導体素子シミュレータから得られたパラメータを実験近似式に適用し、その実験近似式を用いて半導体素子損失を計算する電力変換装置の熱設計方法。
- 請求項5に記載の電力変換装置の熱設計方法において、前記半導体素子算出の外因性損失算出は、半導体素子シミュレータを用いて半導体素子損失を決定する外因性パラメータと半導体素子損失の関係を測定し、半導体素子シミュレータから得られたパラメータを実験近似式に適用し、その実験近似式を用いて半導体素子損失を計算する電力変換装置の熱設計方法。
- 請求項1〜4のいずれかに記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、理論計算により求めた真性損失算出式および外因性損失算出式を使い、同じく、理論計算で求めた真性損失算出式および外因性損失算出式のパラメータを抽出し、半導体素子損失を計算する電力変換装置の熱設計方法。
- 請求項10に記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、ユニポーラスイッチ半導体素子のスイッチング損失Pswを、
ton,I : ターンオン時のドレイン電流の立上り時間
ton,V : ターンオン時のドレイン電圧の立下り時間
Ciss : ゲート入力キャパシタンス容量 (Ciss=Cgd+Cgs)
Cgd : ゲートとドレイン間の帰還キャパシタンス容量
Vgs : ゲートとソース間のキャパシタンス容量
Vth : 閾値電圧
Vcc : 変換回路の電源電圧
Von : オン時のドレイン電圧
IL : 負荷電流
gm : トランスコンダクタンス (gm=dI/d(Vgs-Vth))
Rg : ゲートに直列に接続されている抵抗
toff,V : ターンオフ時のドレイン電圧の立上り時間
toff,I : ターンオフ時のドレイン電流の立下り時間
fsw : スイッチング周波数
のとき、下記式
で求める電力変換装置の熱設計方法。 - 請求項10に記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、バイポーラのスイッチ半導体素子のスイッチング損失Pswを、
k : 係数
Qrr : オン状態中に半導体素子中に注入される電荷量
Fsw : スイッチング周動作波数
Vcc : 変換回路の電源電圧
とするとき、下記式
Psw = k Qrr Vcc
で求める電力変換装置の熱設計方法。 - 請求項10に記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、
k : 係数
ε : 半導体素子の半導体材料の誘電率
Ec : 半導体素子の半導体材料の電界強度
VBR : 半導体素子の設計された耐圧
q : 要素電荷
Nd : 半導体素子のドリフト層の不純物濃度
fsw : スイッチング周波数
のとき、下記式
- 請求項10に記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、バイポーラのダイオード素子のスイッチング損失を、
k : 係数
Qrr : オン状態中に半導体素子中に注入される電荷量
fsw : スイッチング周動作波数
Vcc : 変換回路の電源電圧
のとき、下記式
Psw = k * Qrr * Vcc * fsw
で求められる電力変換装置の熱設計方法。 - 請求項10に記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、バイポーラのダイオード素子のターンオフ時の逆回復電流が、半導体素子のスイッチング損失を増加させる損失が、
k : 係数
Qrr : オン状態中に半導体素子中に注入される電荷量
fsw : スイッチング周動作波数
Vcc : 変換回路の電源電圧
のとき、下記式
Psw = k * Qrr * Vcc * fsw
で求められる電力変換装置の熱設計方法。 - 請求項10に記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、ユニポーラ型半導体素子の最小スイッチング損失が、
k : 係数
ε : 半導体素子の半導体材料の誘電率
Ec : 半導体素子の半導体材料の電界強度
VBR : 半導体素子の設計された耐圧
q : 要素電荷
Nd : 半導体素子のドリフト層の不純物濃度
のとき、下記式
- 請求項1〜4のいずれかに記載の電力変換装置の熱設計方法において、前記半導体素子損失計算のために、ユニポーラ型半導体素子の最適チップ面積Aoptが、
k1, k2, k3 : 係数
A : チップ面積、として、
定常損失は、Pon=k1 A
スイッチング損失は、Psw=k2 / Ak3
のとき、
Aopt = (k2 k3 / k1)1/(k3+1)
によって求められる電力変換装置の熱設計方法。 - 請求項1〜4のいずれかに記載の電力変換装置の熱設計方法において、前記半導体素子損失計算のために、ユニポーラダイオード素子の最適チップ面積Aoptが、
k1, k2, k3 : 係数
A : チップ面積、として、
定常損失は、Pon=k1 A+k0
スイッチング損失は、Psw=k2 / Ak3
のとき、
Aopt = (k2 k3 / k1)1/(k3+1)
によって求められる電力変換装置の熱設計方法。 - 請求項11に記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、スイッチ素子の入力キャパシタンス容量を、ドレイン電圧を0Vから変換回路の電源電圧まで上昇させながら、入力キャパシタンス容量を測定することで、入力キャパシタンス容量のドレイン電圧依存のパラメータ抽出をする電力変換装置の熱設計方法。
- 請求項11に記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、スイッチ素子の入力キャパシタンス容量を、ドレイン電圧を0Vから変換回路の電源電圧まで上昇させながら、ゲート電流を測定し、
帰還容量 = ゲート電流 / (dVd/dt)
によって求められる電力変換装置の熱設計方法。 - 請求項1〜4のいずれかに記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、理論的手法により求めた真性損失算出式および外因性損失算出式を使い、同じく、理論的手法もしくは実験的手法もしくは半導体シミュレーション手法もしくはデータシートなどの資料より求めた真性損失算出式および外因性損失算出式のパラメータを抽出し、半導体素子損失を計算する電力変換装置の熱設計方法。
- 請求項1〜4のいずれかに記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、理論的手法もしくは実験的手法もしくは半導体シミュレーション手法もしくはデータシートなどの資料により求めた真性損失算出式および外因性損失算出式を使い、同じく、理論的手法もしくは実験的手法もしくは半導体シミュレーション手法もしくはデータシートなどの資料より求めた真性損失算出式および外因性損失算出式のパラメータを抽出し、半導体素子損失を計算する電力変換装置の熱設計方法。
- 請求項21又は22に記載の電力変換装置の熱設計方法において、
Ls : 寄生インダクタンス
Cs : 寄生キャパシタンス
IL : 負荷電流
Vcc : 変換器主回路の電源電圧
のとき、寄生インダクタンスによる外因性損失式を、
ELs = 0.5 * Ls * IL2
によって求め、寄生キャパシタンスによる外因性損失式を、
ECs = 0.5 * Cs * Vcc2
によって求める電力変換装置の熱設計方法。 - 請求項1〜4のいずれかに記載の電力変換装置の熱設計方法において、前記半導体素子損失計算は、n1〜6の値を主回路方式によって定められる所定の係数とし、MOSFET素子の損失を
PMOSFET = n1 * Pon-MOSFET + fsw (n2 * Eoss + n3 * Edidoe + n4 * ELs + n5 * ECs + n6 * EZG)
によって求め、SBDの損失を、
PSBD = Pon-SBD
によって求める電力変換装置の熱設計方法。 - 請求項1〜4のいずれかに記載の電力変換装置の熱設計方法において、前記フィルタ損失計算は、真性パラメータ決定および外因性パラメータ決定から得られる真性パラメータと外因性パラメータを用いて変換器から発生する高調波を予測し、予測される高調波による損失をフィルタ損失に加味して計算する電力変換装置の熱設計方法。
- 請求項1〜4のいずれかに記載の電力変換装置の熱設計方法において、前記フィルタ損失計算は、磁性体の鉄損特性が出力電流や変調方式に依存して非線形に変化することを考慮し、適切な損失データベースを作成し利用することでフィルタ損失の一部である鉄損を算出する電力変換装置の熱設計方法。
- 半導体素子およびフィルタを含む電力変換回路を有する電力変換装置の熱設計プログラムであって、
電力変換装置の開発に際し決定される、半導体素子および配線構造を記述する真性パラメータと、半導体素子および配線構造に寄生する外因性パラメータを分離、決定する手順と、
決定された真性パラメータと外因性パラメータを入力して電力変換回路の半導体素子の半導体素子損失計算とフィルタのフィルタ損失計算を用いて、真性パラメータと外因性パラメータによる総合損失算出する手順と、
前記総合損失算出する手順を使い、半導体素子およびフィルタの総合損失を算出し、損失許容値が未達であれば変換回路の総合損失設計を再度実施することを指示する手順を実行させるための電力変換装置の熱設計プログラム。 - 請求項27に記載の電力変換装置の熱設計プログラムにおいて、指定した総合損失をクリアした場合に、総合損失計算結果と変換回路熱設計モデルを使い、半導体素子およびフィルタの動作温度を算出し、算出された動作温度が所定の動作温度許容値になければ変換回路熱設計を再度実施することを指示する手順を有する電力変換装置の熱設計プログラム。
- 請求項28に記載の電力変換装置の熱設計プログラムにおいて、指定した所定の許容動作温度をクリアした場合に、この動作温度を実現する損失から変換装置の冷却部およびフィルタ部の体積を算出し、目標値が未達であれば体積算出を再度実施することを指示する手順を有する電力変換装置の熱設計プログラム。
- 請求項29に記載の電力変換装置の熱設計プログラムにおいて、冷却部とフィルタ部の指定した体積条件をクリアした場合に、得られた冷却部とフィルタ部の体積に当該変換回路を構成するその他の部品の体積を加えて、当該電力変換装置の出力電力密度OPDを算出し、目標値が未達であれば出力電力密度OPDの算出を再度実施することを指示する手順を有する電力変換装置の熱設計プログラム。
- 請求項27〜30のいずれかに記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、実験的手法により求めた真性損失算出式および外因性損失算出式を使い、同じく、実験的手法で求めた真性損失算出式および外因性損失算出式のパラメータを抽出し、半導体素子損失を計算する電力変換装置の熱設計プログラム。
- 請求項31に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子の真性損失算出は、実験的に半導体素子の静電容量・電圧特性を測定し、その結果を使い、回路動作時に静電容量に蓄積されるエネルギーを算出し、その蓄積エネルギーの充放電により生じる半導体素子損失を実験的に算出する電力変換装置の熱設計プログラム。
- 請求項31に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子の外因性損失算出は、実験的に半導体素子損失を決定する外因性パラメータと半導体素子損失の関係を測定し、得られた実験的関係を近似式で記述し、その実験近似式を用いて半導体素子損失を計算する電力変換装置の熱設計プログラム。
- 請求項31に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子算出の真性損失算出は、半導体素子シミュレータを用いて半導体素子損失を決定する真性パラメータと半導体素子損失の関係を測定し、半導体素子シミュレータから得られたパラメータを実験近似式に適用し、その実験近似式を用いて半導体素子損失を計算する電力変換装置の熱設計プログラム。
- 請求項31に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子算出の外因性損失算出は、半導体素子シミュレータを用いて半導体素子損失を決定する外因性パラメータと半導体素子損失の関係を測定し、半導体素子シミュレータから得られたパラメータを実験近似式に適用し、その実験近似式を用いて半導体素子損失を計算する電力変換装置の熱設計プログラム。
- 請求項27〜30のいずれかに記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、理論計算により求めた真性損失算出式および外因性損失算出式を使い、同じく、理論計算で求めた真性損失算出式および外因性損失算出式のパラメータを抽出し、半導体素子損失を計算する電力変換装置の熱設計プログラム。
- 請求項36に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、ユニポーラスイッチ半導体素子のスイッチング損失Pswを、
ton,I : ターンオン時のドレイン電流の立上り時間
ton,V : ターンオン時のドレイン電圧の立下り時間
Ciss : ゲート入力キャパシタンス容量 (Ciss=Cgd+Cgs)
Cgd : ゲートとドレイン間の帰還キャパシタンス容量
Vgs : ゲートとソース間のキャパシタンス容量
Vth : 閾値電圧
Vcc : 変換回路の電源電圧
Von : オン時のドレイン電圧
IL : 負荷電流
gm : トランスコンダクタンス (gm=dI/d(Vgs-Vth))
Rg : ゲートに直列に接続されている抵抗
toff,V : ターンオフ時のドレイン電圧の立上り時間
toff,I : ターンオフ時のドレイン電流の立下り時間
fsw : スイッチング周波数
のとき、下記式
で求める電力変換装置の熱設計プログラム。 - 請求項36に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、バイポーラのスイッチ半導体素子のスイッチング損失Pswを、
k : 係数
Qrr : オン状態中に半導体素子中に注入される電荷量
Fsw : スイッチング周動作波数
Vcc : 変換回路の電源電圧
とするとき、下記式
Psw = k Qrr Vcc
で求める電力変換装置の熱設計プログラム。 - 請求項36に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、
k : 係数
ε : 半導体素子の半導体材料の誘電率
Ec : 半導体素子の半導体材料の電界強度
VBR : 半導体素子の設計された耐圧
q : 要素電荷
Nd : 半導体素子のドリフト層の不純物濃度
fsw : スイッチング周波数
のとき、下記式
- 請求項36に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、バイポーラのダイオード素子のスイッチング損失を、
k : 係数
Qrr : オン状態中に半導体素子中に注入される電荷量
fsw : スイッチング周動作波数
Vcc : 変換回路の電源電圧
のとき、下記式
Psw = k * Qrr * Vcc * fsw
で求められる電力変換装置の熱設計プログラム。 - 請求項36に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、バイポーラのダイオード素子のターンオフ時の逆回復電流が、半導体素子のスイッチング損失を増加させる損失が、
k : 係数
Qrr : オン状態中に半導体素子中に注入される電荷量
fsw : スイッチング周動作波数
Vcc : 変換回路の電源電圧
のとき、下記式
Psw = k * Qrr * Vcc * fsw
で求められる電力変換装置の熱設計プログラム。 - 請求項36に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、ユニポーラ型半導体素子の最小スイッチング損失が、
k : 係数
ε : 半導体素子の半導体材料の誘電率
Ec : 半導体素子の半導体材料の電界強度
VBR : 半導体素子の設計された耐圧
q : 要素電荷
Nd : 半導体素子のドリフト層の不純物濃度
のとき、下記式
- 請求項27〜30のいずれかに記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算のために、ユニポーラ型半導体素子の最適チップ面積Aoptが、
k1, k2, k3 : 係数
A : チップ面積、として、
定常損失は、Pon=k1 A
スイッチング損失は、Psw=k2 / Ak3
のとき、
Aopt = (k2 k3 / k1)1/(k3+1)
によって求められる電力変換装置の熱設計プログラム。 - 請求項27〜30のいずれかに記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算のために、ユニポーラダイオード素子の最適チップ面積Aoptが、
k1, k2, k3 : 係数
A : チップ面積、として、
定常損失は、Pon=k1 A+k0
スイッチング損失は、Psw=k2 / Ak3
のとき、
Aopt = (k2 k3 / k1)1/(k3+1)
によって求められる電力変換装置の熱設計プログラム。 - 請求項36に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、スイッチ素子の入力キャパシタンス容量を、ドレイン電圧を0Vから変換回路の電源電圧まで上昇させながら、入力キャパシタンス容量を測定することで、入力キャパシタンス容量のドレイン電圧依存のパラメータ抽出をする電力変換装置の熱設計プログラム。
- 請求項37に記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、スイッチ素子の入力キャパシタンス容量を、ドレイン電圧を0Vから変換回路の電源電圧まで上昇させながら、ゲート電流を測定し、
帰還容量 = ゲート電流 / (dVd/dt)
によって求められる電力変換装置の熱設計プログラム。 - 請求項27〜30のいずれかに記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、理論的手法により求めた真性損失算出式および外因性損失算出式を使い、同じく、理論的手法もしくは実験的手法もしくは半導体シミュレーション手法もしくはデータシートなどの資料より求めた真性損失算出式および外因性損失算出式のパラメータを抽出し、半導体素子損失を計算する電力変換装置の熱設計プログラム。
- 請求項27〜30のいずれかに記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、理論的手法もしくは実験的手法もしくは半導体シミュレーション手法もしくはデータシートなどの資料により求めた真性損失算出式および外因性損失算出式を使い、同じく、理論的手法もしくは実験的手法もしくは半導体シミュレーション手法もしくはデータシートなどの資料より求めた真性損失算出式および外因性損失算出式のパラメータを抽出し、半導体素子損失を計算する電力変換装置の熱設計プログラム。
- 請求項47又は48に記載の電力変換装置の熱設計プログラムにおいて、
Ls : 寄生インダクタンス
Cs : 寄生キャパシタンス
IL : 負荷電流
Vcc : 変換器主回路の電源電圧
のとき、寄生インダクタンスによる外因性損失式を、
ELs = 0.5 * Ls * IL2
によって求め、寄生キャパシタンスによる外因性損失式を、
ECs = 0.5 * Cs * Vcc2
によって求める電力変換装置の熱設計プログラム。 - 請求項27〜30のいずれかに記載の電力変換装置の熱設計プログラムにおいて、前記半導体素子損失計算は、n1〜6の値を主回路方式によって定められる所定の係数とし、MOSFET素子の損失を
PMOSFET = n1 * Pon-MOSFET + fsw (n2 * Eoss + n3 * Edidoe + n4 * ELs + n5 * ECs + n6 * EZG)
によって求め、SBDの損失を、
PSBD = Pon-SBD
によって求める電力変換装置の熱設計プログラム。 - 請求項27〜30のいずれかに記載の電力変換装置の熱設計プログラムにおいて、前記フィルタ損失計算は、真性パラメータ決定および外因性パラメータ決定から得られる真性パラメータと外因性パラメータを用いて変換器から発生する高調波を予測し、予測される高調波による損失をフィルタ損失に加味して計算する電力変換装置の熱設計プログラム。
- 請求項27〜30のいずれかに記載の電力変換装置の熱設計プログラムにおいて、前記フィルタ損失計算は、磁性体の鉄損特性が出力電流や変調方式に依存して非線形に変化することを考慮し、適切な損失データベースを作成し利用することでフィルタ損失の一部である鉄損を算出する電力変換装置の熱設計プログラム。
- 半導体素子およびフィルタを含む電力変換回路を有する電力変換装置において、
前記半導体素子およびフィルタは、許容値以内になるように算出された総合損失を有し、
該許容値以内の総合損失は、開発に際し決定される、該半導体素子および配線構造を記述する真性パラメータと、半導体素子および配線構造に寄生する外因性パラメータを分離、決定して、この決定された真性パラメータと外因性パラメータを入力して電力変換回路の半導体素子の半導体素子損失計算とフィルタのフィルタ損失計算を用いて、真性パラメータと外因性パラメータによる総合損失算出により求められることを特徴とする電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005168672A JP4441630B2 (ja) | 2005-06-08 | 2005-06-08 | 電力変換装置の熱設計方法及び熱設計プログラム、並びに電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005168672A JP4441630B2 (ja) | 2005-06-08 | 2005-06-08 | 電力変換装置の熱設計方法及び熱設計プログラム、並びに電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006345635A JP2006345635A (ja) | 2006-12-21 |
JP4441630B2 true JP4441630B2 (ja) | 2010-03-31 |
Family
ID=37642146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005168672A Expired - Fee Related JP4441630B2 (ja) | 2005-06-08 | 2005-06-08 | 電力変換装置の熱設計方法及び熱設計プログラム、並びに電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4441630B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4931020B2 (ja) * | 2008-06-11 | 2012-05-16 | 独立行政法人産業技術総合研究所 | 電力変換装置の最適設計方法および最適設計シミュレータ |
JP2011253434A (ja) * | 2010-06-03 | 2011-12-15 | Hitachi Ltd | ゲート駆動回路の設計支援装置および設計支援方法 |
CN108256272B (zh) * | 2018-03-01 | 2021-07-23 | 湖南城市学院 | 一种针对液冷散热器的s型流道布局优化设计方法 |
JP6926131B2 (ja) | 2019-01-04 | 2021-08-25 | 株式会社東芝 | ゲート抵抗調整装置、電源装置、ゲート抵抗設計装置及びゲート抵抗設計方法 |
-
2005
- 2005-06-08 JP JP2005168672A patent/JP4441630B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006345635A (ja) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zhao et al. | Design and implementation of a GaN-based, 100-kHz, 102-W/in 3 single-phase inverter | |
Anthon et al. | The benefits of sic mosfet s in a t-type inverter for grid-tie applications | |
Burkart et al. | Comparative $\eta $–$\rho $–$\sigma $ Pareto Optimization of Si and SiC Multilevel Dual-Active-Bridge Topologies With Wide Input Voltage Range | |
Aggeler et al. | D $ v $/D $ t $-Control Methods for the SiC JFET/Si MOSFET Cascode | |
Stupar et al. | Towards a 99% efficient three-phase buck-type PFC rectifier for 400-V DC distribution systems | |
Naayagi et al. | High-power bidirectional DC–DC converter for aerospace applications | |
Kjaer et al. | Design optimization of a single phase inverter for photovoltaic applications | |
Scott et al. | A gallium nitride switched-capacitor circuit using synchronous rectification | |
US7599754B2 (en) | Method and system for designing a power converter | |
Lefevre et al. | A soft-switched asymmetric flying-capacitor boost converter with synchronous rectification | |
JP4441630B2 (ja) | 電力変換装置の熱設計方法及び熱設計プログラム、並びに電力変換装置 | |
WO2024108788A1 (zh) | Igbt尖峰电压抑制的协调优化方法 | |
JP4931020B2 (ja) | 電力変換装置の最適設計方法および最適設計シミュレータ | |
Zhou et al. | Variable-switching constant-sampling frequency critical soft switching mpc for dc/dc converters | |
Khoshzaman et al. | A performance comparison of gan fet and silicon mosfet | |
CN116822449A (zh) | SiC MOSFET模块仿真模型建模方法及其应用 | |
Korada et al. | Loss characterization and analysis of high voltage E-mode GaN HEMT in soft-switching application | |
Li et al. | Analytical switching loss model of cascode GaN HEMTs based totem-pole PFC converters considering stray inductances | |
JP4332645B2 (ja) | 電力変換装置の設計方法及びシステム、並びに設計プログラム | |
JP4277085B2 (ja) | 電力変換装置の統合設計方法及びシステム並びに統合設計プログラム | |
CN114611277A (zh) | 一种基于开关过程的SiC MOSFET六相逆变器传导电磁干扰建模方法 | |
Beshir | Design and development of 20kw bidirectional dc-dc converter using silicon carbide technology | |
Zhang et al. | Self-Adaption Dead-Time Setting for the SiC MOSFET Boost Circuit in the Synchronous Working Mode | |
Falkowski et al. | Analysis and design of high efficiency DC/DC buck converter | |
Hayashi et al. | An effective design method for high power density converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4441630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |