JP4437974B2 - Tsパケットインタリーバ、tsパケット変換器、ts−ip変換器およびip−ts変換器 - Google Patents
Tsパケットインタリーバ、tsパケット変換器、ts−ip変換器およびip−ts変換器 Download PDFInfo
- Publication number
- JP4437974B2 JP4437974B2 JP2005156704A JP2005156704A JP4437974B2 JP 4437974 B2 JP4437974 B2 JP 4437974B2 JP 2005156704 A JP2005156704 A JP 2005156704A JP 2005156704 A JP2005156704 A JP 2005156704A JP 4437974 B2 JP4437974 B2 JP 4437974B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- input
- output
- switch
- shift registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
IETF RFC2250(Hoffman, et. al., RTP Payload Format for MPEG1/MPEG2 Video, January 1998)
10t…送信用TSパケットインタリーバ、
10r…受信用TSパケットインタリーバ、
20t、20r…リードソロモン処理部、
SR1〜SR204…シフトレジスタ、
SW1…入力スイッチ、
SW2…出力スイッチ、
50…TSパケット変換器、
60…TS−IP変換器、
70…IP−TS変換器。
Claims (6)
- MPEG−2TSパケットを入出力するTSパケットインタリーバであって、
1つの入力端子と204個の出力端子とを具備する入力スイッチと;
204個の入力端子と1つの出力端子とを具備する出力スイッチと;
上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第1〜第204のシフトレジスタと;
を有し、上記第1〜第204のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも9個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が8個以下である整数区間が、少なくとも1つ存在していることを特徴とするTSパケットインタリーバ。 - パケット長が204バイトであるMPEG−2TSパケットを入力し、パケット長が204バイトであるMPEG−2TSパケットを出力するTSパケット変換器であって、
パケット長が204バイトであるMPEG−2TSパケットを入力する入力部と;
1つの入力端子と204個の出力端子とを具備する入力スイッチと、204個の入力端子と1つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第1〜第204のシフトレジスタと、を具備し、上記第1〜第204のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも9個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が8個以下である整数区間が、少なくとも1つ存在しているTSパケットインタリーバと;
上記TSパケットインタリーバ出力したパケット長が204バイトであるMPEG−2TSパケットを出力する出力部と;
を有することを特徴とするTSパケット変換器。 - パケット長が204バイトであるMPEG−2TSパケットを入力し、IPパケットを出力するTS−IP変換器において、
パケット長が204バイトであるMPEG−2TSパケットを入力する入力部と;
上記入力部に接続され、複数の出力端子を具備しているTSパケット振分部と;
1つの入力端子と204個の出力端子とを具備する入力スイッチと、204個の入力端子と1つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第1〜第204のシフトレジスタと、を具備し、上記第1〜第204のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも9個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が8個以下である整数区間が、少なくとも1つ存在している複数のTSパケットインタリーバであって、各TSパケットインタリーバの入力端子が上記TSパケット振分部の各出力端子に接続されているTSパケットインタリーバと;
複数の入力端子を具備し、上記複数の入力端子のそれぞれが、上記複数のTSパケットインタリーバのそれぞれに接続されているTSパケット多重部と;
上記TSパケット多重部に接続され、IPパケットを生成するIPパケット生成部と;
上記IPパケット生成部が生成したIPパケットを出力するIPパケット出力部と;
を有することを特徴とするTS−IP変換器。 - IPパケットを入力し、パケット長が204バイトであるMPEG−2TSパケットを出力するIP−TS変換器であって、
IPパケットを入力するIPパケット入力部と;
上記IPパケット入力部に接続され、UDPヘッダ、IPヘッダを取り除き、ペイロード部を抽出するIPパケット終端部と;
上記IPパケット終端部に接続され、複数の出力端子を具備しているTSパケット振分部と;
1つの入力端子と204個の出力端子とを具備する入力スイッチと、204個の入力端子と1つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第1〜第204のシフトレジスタと、を具備し、上記第1〜第204のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも9個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が8個以下である整数区間が、少なくとも1つ存在している複数のTSパケットインタリーバであって、各TSパケットインタリーバの入力端子が上記TSパケット振分部の各出力端子に接続されているTSパケットインタリーバと;
複数の入力端子を具備し、上記複数の入力端子のそれぞれが、上記複数のTSパケットインタリーバのそれぞれに接続されているTSパケット多重部と;
上記TSパケット多重部に接続されている出力部と;
を有することを特徴とするIP−TS変換器。 - MPEG−2TSパケットを入出力するTSパケット符号化器であって、
リードソロモン処理部と;
1つの入力端子と204個の出力端子とを具備する入力スイッチと、204個の入力端子と1つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第1〜第204のシフトレジスタとを具備し、上記第1〜第204のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも9個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が8個以下である整数区間が、少なくとも1つ存在しているTSパケットインタリーバと;
を有することを特徴とするTSパケット符号化器。 - MPEG−2TSパケットを入出力するTSパケット誤り訂正器であって、
1つの入力端子と204個の出力端子とを具備する入力スイッチと、204個の入力端子と1つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第1〜第204のシフトレジスタとを具備し、上記第1〜第204のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも9個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が8個以下である整数区間が、少なくとも1つ存在しているTSパケットインタリーバと;
リードソロモン処理部と;
を有することを特徴とするTSパケット誤り訂正器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156704A JP4437974B2 (ja) | 2005-05-30 | 2005-05-30 | Tsパケットインタリーバ、tsパケット変換器、ts−ip変換器およびip−ts変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156704A JP4437974B2 (ja) | 2005-05-30 | 2005-05-30 | Tsパケットインタリーバ、tsパケット変換器、ts−ip変換器およびip−ts変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006333286A JP2006333286A (ja) | 2006-12-07 |
JP4437974B2 true JP4437974B2 (ja) | 2010-03-24 |
Family
ID=37554457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005156704A Expired - Fee Related JP4437974B2 (ja) | 2005-05-30 | 2005-05-30 | Tsパケットインタリーバ、tsパケット変換器、ts−ip変換器およびip−ts変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4437974B2 (ja) |
-
2005
- 2005-05-30 JP JP2005156704A patent/JP4437974B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006333286A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100510679B1 (ko) | 디지털 vsb 전송 시스템 및 부가 데이터 다중화 방법 | |
US8068549B2 (en) | Trellis decoder for decoding data stream including symbols coded with multiple convolutional codes | |
KR101198935B1 (ko) | 디지털 방송 송신기와 수신기 및 그 스트림 처리 방법 | |
US8069388B2 (en) | Distributed block coding (DBC) | |
US7715491B2 (en) | System for processing and transmitting digital broadcasting signal and method thereof | |
JP4391409B2 (ja) | 高能率符号化された時系列情報をリアルタイム・ストリーミング送信し受信再生する方法と受信装置 | |
JP5129798B2 (ja) | デジタル放送送信装置及びそのターボストリーム処理方法並びにそれを含むデジタル放送システム | |
KR20080077473A (ko) | 디지털 방송 시스템 및 데이터 처리 방법 | |
WO2009014403A2 (en) | Device for processing streams and method thereof | |
WO2003085838A1 (fr) | Dispositif et procede d'entrelacement, dispositif et procede de desentrelacement | |
JP3197526B2 (ja) | 復号装置 | |
KR20120004662A (ko) | 오류 정정의 병렬 처리를 위한 방송 신호 부호화 및 복호화 방법, 이를 위한 방송 신호 송수신 장치 및 이를 위한 시스템 | |
KR101227507B1 (ko) | 디지털 방송 신호 송신 시스템 및 송신 방법 | |
JP4437974B2 (ja) | Tsパケットインタリーバ、tsパケット変換器、ts−ip変換器およびip−ts変換器 | |
US8806311B2 (en) | Trellis encoder and trellis encoding device having the same | |
KR20080112583A (ko) | 리드 솔로몬 디코더 및 그 방법 | |
JP2006229463A (ja) | 高能率符号化された時系列情報をリアルタイム・ストリーミング送信し受信再生する装置 | |
JP2005236739A (ja) | 送信装置、受信装置および映像配信システム | |
KR101012373B1 (ko) | Enhanced-8VSB 전송 시스템의 부가 데이터처리장치 및 방법 | |
Westerlund | Forward error correction in real-time video streaming applications | |
JP5159973B1 (ja) | 伝送パケットの配信方法 | |
KR101227506B1 (ko) | 디지털 방송 시스템 및 처리 방법 | |
JP2007335926A (ja) | Fec用パリティ生成方法および送信装置 | |
JP2004007544A (ja) | インターリーブ装置及びインターリーブ方法、並びにデインターリーブ装置及びデインターリーブ方法 | |
JP3306823B2 (ja) | 同期検出装置および復号装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091225 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |