KR101012373B1 - Ｅｎｈａｎｃｅｄ-８ＶＳＢ 전송 시스템의 부가 데이터처리장치 및 방법 - Google Patents

Ｅｎｈａｎｃｅｄ-８ＶＳＢ 전송 시스템의 부가 데이터처리장치 및 방법 Download PDF

Info

Publication number
KR101012373B1
KR101012373B1 KR1020040036792A KR20040036792A KR101012373B1 KR 101012373 B1 KR101012373 B1 KR 101012373B1 KR 1020040036792 A KR1020040036792 A KR 1020040036792A KR 20040036792 A KR20040036792 A KR 20040036792A KR 101012373 B1 KR101012373 B1 KR 101012373B1
Authority
KR
South Korea
Prior art keywords
additional data
data
packet
bit
null
Prior art date
Application number
KR1020040036792A
Other languages
English (en)
Other versions
KR20050111869A (ko
Inventor
강경원
최인환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040036792A priority Critical patent/KR101012373B1/ko
Publication of KR20050111869A publication Critical patent/KR20050111869A/ko
Application granted granted Critical
Publication of KR101012373B1 publication Critical patent/KR101012373B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/435—Processing of additional data, e.g. decrypting of additional data, reconstructing software from modules extracted from the transport stream
    • H04N21/4355—Processing of additional data, e.g. decrypting of additional data, reconstructing software from modules extracted from the transport stream involving reformatting operations of additional data, e.g. HTML pages on a television screen
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
    • H03M13/2924—Cross interleaved Reed-Solomon codes [CIRC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4343—Extraction or processing of packetized elementary streams [PES]

Abstract

Enhanced-8VSB 전송 시스템의 부가 데이터 처리 장치 및 방법에 관한 것으로, 입력되는 제 1 부가 데이터와 제 2 부가 데이터를 소정 단위로 각각 나누어 출력하는 패킷 변환부와, 패킷 변환부로부터 출력되는 소정 단위의 제 1 부가 데이터와 제 2 부가 데이터를 필드 동기 세그먼트 내의 부가 데이터 다중화 정보에 따라 패킷 단위로 다중화하는 다중화부와, 다중화된 제 1, 제 2 부가 데이터에 대해 서로 다른 부호율로 널 비트를 삽입하여 패킷을 확장한 후 부가 데이터 인터리빙을 수행하여 MPEG 트랜스포트 패킷의 포맷으로 변환하거나, 또는 상기 다중화된 제 2 부가 데이터에만 각 비트를 두 번 반복하고 부가 데이터 인터리빙을 수행한 후 상기 인터리빙된 제 1, 제 2 부가 데이터에 대해 서로 동일한 부호율로 널 비트를 삽입하여 패킷을 확장하고 MPEG 트랜스포트 패킷의 포맷으로 변환하는 포맷 변환부를 포함하여 구성될 수 있다.
Figure R1020040036792
1/4 부가 데이터 비트 반복기, 데이터 인터리버, 널 비트 삽입기

Description

Ｅｎｈａｎｃｅｄ-８ＶＳＢ 전송 시스템의 부가 데이터 처리장치 및 방법{apparatus and method for processing enhanced data in Enhanced-8VSB transmission system}
도 1은 일반적인 ATSC 8VSB 전송 시스템을 나타낸 구성 블록도
도 2는 부가 데이터 서비스가 가능한 Enahnced-8VSB 전송 시스템
도 3은 도 2의 메인 및 부가 데이터 다중화 처리부의 상세 블록도
도 4는 도 3의 부가 데이터 전 처리부의 상세 블록도
도 5a는 도 4의 널 비트 삽입기에서 1/2 부가 데이터에 널 비트를 삽입하는 예를 보인 도면
도 5b는 도 4의 널 비트 삽입기에서 1/4 부가 데이터에 널 비트를 삽입하는 예를 보인 도면
도 6은 본 발명 제 1 실시예에 따른 부가 데이터 전 처리부의 상세 블록도
도 7은 본 발명 제 2 실시예에 따른 부가 데이터 전 처리부의 상세 블록도
도 8은 도 7의 1/4 부가 데이터 비트 반복기의 동작을 설명하는 도면
도면의 주요부분에 대한 부호의 설명
601, 701 : 1/2 부가 데이터 패킷 변환기
602, 702 : 1/4 부가 데이터 패킷 변환기
603, 703 : 1/2 부가 데이터 및 1/4 부가 데이터 패킷 다중화기
604, 704 : Enhanced 리드-솔로몬 부호기 605, 707 : 널 비트 삽입기
606, 706 : Enhanced 데이터 인터리버 607, 708 : MPEG 헤더 삽입기
705 : 1/4 부가 데이터 비트 반복기
본 발명은 Enhanced-8VSB(이하 E8-VSB) 전송 시스템에 관한 것으로, 특히 부가 데이터 처리장치 및 방법에 관한 것이다.
미국에서는 지상파 디지털 방송을 위해 ATSC(Advanced Television Systems Committee) 8VSB(Vestigial Sideband) 전송 방식을 1995년 표준으로 채택하여 1998년 하반기부터 방송을 하고 있으며, 우리나라에서도 미국 방식과 동일한 ATSC 8VSB 전송 방식을 표준으로 채택하여 1995년 5월 실험 방송을 시작하였고 2000년 8월 31일 시험 방송 체제로 전환되었으며, 2001년 10월 이후로 각 방송사에서 본 방송을 실시중이다.
도 1은 종래의 ATSC 8VSB 송신 시스템을 나타낸 것이다.
도 1에서, ATSC 데이터 랜더마이저(101)는 입력된 MPEG 영상/음향 데이터를 랜덤하게 하여 리드 솔로몬 부호기(102)로 출력하며, 상기 리드 솔로몬 부호기(102)는 상기 랜더마이즈된 데이터를 리드 솔로몬 부호화하여 상기 데이터 내에 20 바이트의 패리티 부호를 첨가한 후 데이터 인터리버(103)로 출력한다. 상 기 데이터 인터리버(103)는 상기 리드 솔로몬 부호기(102)에서 출력되는 데이터의 순서를 바꾸는 인터리빙을 수행하여 트렐리스 부호기(104)로 출력하며, 상기 트렐리스 부호기(104)는 인터리빙된 데이터를 바이트에서 심볼로 변환시킨 후 트렐리스 부호화하여 다중화기(105)로 출력한다. 상기 다중화기(Multiplexer)(105)에서는 트렐리스 부호화된 심볼열과 동기 신호들을 다중화하여 파일럿 삽입기(106)로 출력하며, 상기 파일럿 삽입기(106)는 파일럿 신호를 상기 다중화된 심볼열에 추가하여 VSB 변조기(107)로 출력한다. 상기 VSB 변조기(107)는 상기 파일럿 삽입기(106)에서 출력되는 심볼열을 중간 주파수 대역의 8VSB 신호로 변조하여 RF 변환기(108)로 출력한다. 상기 RF 변환기(108)는 8VSB 신호로 변조된 중간 주파수 대역의 신호를 RF 대역 신호로 변환한 후 안테나를 통해 전송한다.
이와 같이 고품격 HD(High Definition) 방송을 위해 개발된 ATSC 8VSB 전송방식은 MPEG-2 디지털 화질 및 돌비 디지털 음향을 전송한다. 그러나 요즈음 인터넷이 널리 사용되고, 쌍방향 방송에 대한 요구가 증대되고 있으며, 다양한 부가 서비스의 제공이 요구됨에 따라서 동일한 채널 내에 MPEG-2 영상 및 돌비 음향과 더불어 별도의 부가 데이터를 전송할 수 있는 시스템이 개발 중에 있다.
도 2의 Enhanced-8VSB 전송 시스템은 상기 언급한 부가 데이터를 메인 데이터와 다중화하여 전송할 수 있는 시스템으로써, 기존의 ATSC 8VSB 수신기가 메인 데이터를 수신하는데 전혀 지장이 없도록 설계되었으며, 부가 데이터는 메인 데이터의 비해서 훨씬 우수한 수신 성능을 갖는다. 여기서, 메인 데이터라 함은 전술한 기존의 MPEG-2 영상 및 돌비 디지털 음향 데이터를 의미하고, 부가 데이터는 설명 의 편의상 enhanced 데이터라고도 한다. 이러한 부가 데이터로는 최근 널리 사용되는 MPEG-4 영상이나 각종 부가 데이터(예: 프로그램 실행 파일, 주식 정보 등)를 전송할 수 있으며, 또는 기존의 MPEG-2 영상 및 돌비 음향 데이터를 전송할 수도 있다.
이때, 상기 부가 데이터는 메인 데이터에 비해서 추가의 오류 정정 부호화를 하게 되며, 1/2 부가 데이터 및 1/4 부가 데이터는 메인 데이터에 비해서 각각 1/2 부호율 및 1/4 부호율로 각각 부호화가 추가로 이루어지는 데이터를 의미한다. 따라서, 이러한 부가 데이터는 메인 데이터에 비해서 채널에서 발생하는 잡음 및 다중 경로로 인한 간섭에 훨씬 우수한 수신 성능을 발휘하며, 특히 1/4 부호율로 부호화된 부가 데이터는 1/2 부호율로 부호화된 부가 데이터에 비해서 더 우수한 성능을 가진다. 이하, 설명의 편의를 위해 1/2 부호율로 부호화되는 부가 데이터는 1/2 부가 데이터, 1/4 부호율로 부호화되는 부가 데이터는 1/4 부가 데이터라 한다.
도 2를 보면, 1/2 부가 데이터와 1/4 부가 데이터를 패킷 단위로 다중화하고 다시, 다중화된 부가 데이터와 메인 데이터를 세그먼트 단위로 다중화하는 메인 및 부가 데이터 다중화 처리부(201), 상기 메인 및 부가 데이터 다중화 처리부(201)의 출력단에 랜더마이저(202-1), 리드-솔로몬 부호기(202-2), 및 바이트 인터리버(202-3)가 순차적으로 연결되어 상기 메인 및 부가 데이터 다중화 처리부(201)에서 출력되는 데이터 패킷에 대해 데이터 랜더마이즈, 리드 솔로몬 부호화, 데이터 인터리빙을 순차적으로 수행하는 제 1 부호화부(202), 상기 제 1 부 호화부(202)에서 인터리빙되어 출력되는 바이트 단위의 데이터를 심볼로 변환한 후 부가 데이터 심볼에 대해서만 길쌈 부호화를 수행하고 다시 심볼을 바이트 단위의 데이터로 변환하는 부가 데이터 심볼 처리부(203), 상기 부가 데이터 심볼 처리부(203)의 출력단에 바이트 디인터리버(204-1), 리드-솔로몬 패리티 제거기(204-2), 및 디랜더마이저(204-3)가 순차적으로 연결되어 상기 심볼 처리부(203)에서 출력되는 바이트 단위의 데이터에 대해 데이터 디인터리빙, 리드 솔로몬 패리트 제거, 디랜더마이즈 동작을 순차적으로 수행하는 제 1 복호화부(204), 및 상기 제 1 복호화부(204)의 출력에 대해 다시 랜더마이즈, 리드 솔로몬 부호화, 데이터 인터리빙, 트렐리스 부호화등을 순차적으로 수행하는 ATSC 8VSB 송신부(100)로 구성된다.
도 3은 상기 메인 및 부가 데이터 다중화 처리부(201)의 상세 블록도로서, N (예 188) 바이트 단위의 패킷으로 입력되는 메인 데이터를 일시 저장하는 메인 데이터 버퍼(301), N 바이트 단위의 패킷으로 입력되는 1/2 부가 데이터를 일시 저장하는 1/2 부가 데이터 버퍼(302), N 바이트 단위의 패킷으로 입력되는 1/4 부가 데이터를 일시 저장하는 1/4 부가 데이터 버퍼(303), 상기 1/2 부가 데이터 버퍼(302)에서 출력되는 1/2 부가 데이터와 1/4 부가 데이터 버퍼(303)에서 출력되는 1/4 부가 데이터를 기 정해진 규칙에 따라 패킷 단위로 다중화한 후 메인 데이터의 MPEG 트랜스포트 패킷과 동일한 구조로 변환하는 부가 데이터 전 처리부(pre-processor)(304), 및 상기 메인 데이터 버퍼(304)에서 출력되는 메인 데이터 패킷과 부가 데이터 전 처리부(304)에서 출력되는 부가 데이터 패킷을 기 정해진 규칙 에 따라 세그먼트 단위로 다중화하는 메인 빛 부가 데이터 다중화기(305)로 구성된다.
즉, 상기된 도 3에서 메인 데이터는 N 바이트 단위의 패킷으로 메인 데이터 버퍼(301)에 입력되어 버퍼링되고, 1/2 부가 데이터는 N 바이트 단위의 패킷으로 1/2 부가 데이터 버퍼(302)에 입력되어 버퍼링되며, 1/4 부가 데이터는 188바이트 단위의 패킷으로 1/4 부가 데이터 버퍼(304)에 입력되어 버퍼링된다. 그리고, 부가 데이터 전 처리부(304)는 상기 1/2 부가 데이터 버퍼(302)에서 출력되는 1/2 부가 데이터와 1/4 부가 데이터 버퍼(303)에서 출력되는 1/4 부가 데이터를 기 정해진 규칙에 따라 패킷 단위로 다중화한 후 다중화된 부가 데이터를 메인 데이터의 MPEG 트랜스포트 패킷과 동일한 구조로 변환하여 다중화기(305)로 출력한다.
상기 메인 및 부가 데이터 다중화기(305)는 메인 데이터 버퍼(301)에서 출력되는 메인 데이터 패킷과 부가 데이터 전 처리부(304)에서 출력되는 부가 데이터 패킷을 필드 동기 신호에 삽입된 메인/부가 데이터 다중화 정보에 따라 세그먼트 단위로 다중화한다.
이때, E8-VSB 전송 시스템에서는 하나의 VSB 데이터 필드에 전송할 부가 데이터의 패킷 수가 결정되면 필드 동기 세그먼트 내의 미사용 영역에 다중화 규칙과 부가 데이터의 전송 패킷 수에 관련된 메인/부가 데이터 다중화 정보를 삽입하여 전송함으로써 E8-VSB 수신기에서 정확한 역다중화를 할 수 있도록 한다..
도 4는 상기 부가 데이터 전 처리부(pre-processor)(304)의 상세 블록도로서, 1/2 부가 데이터와 1/4 부가 데이터를 소정 단위로 각각 나누어 출력하는 패킷 변환부(401, 402)와, 패킷 변환부로부터 출력되는 소정 단위의 1/2 부가 데이터와 1/4 부가 데이터를 부가 데이터 다중화 정보에 따라 패킷 단위로 다중화하는 다중화부(403)와, 다중화된 부가 데이터 패킷에 대해서 리드-솔로몬 부호화를 수행하는 enhanced 리드-솔로몬 부호기(404), 리드-솔로몬 부호화된 데이터를 바이트 단위로 인터리빙하는 enhanced 데이터 인터리버(405), 인터리빙된 바이트에 대하여 그것이 1/2 부가 데이터인 경우(1/2 부가 데이터 패킷에 더해진 리드-솔로몬 패리티 포함)에는 널 비트를 삽입하여 2 바이트로 확장하고, 1/4 부가 데이터인 경우(1/4 부가 데이터 패킷에 더해진 리드-솔로몬 패리티 포함)에는 각 비트를 반복하고 반복한 비트에 널 비트를 삽입하여 최종 4 바이트로 확장하는 널 비트 삽입기(406), 널 비트가 삽입되어 확장되어진 데이터를 MPEG 헤더를 추가하여 188 바이트 단위의 MPEG-2 Transport 패킷 단위로 만들어주는 MPEG 헤더 삽입기(407)로 구성된다.
그러나, 도 4의 부가 데이터 전 처리부는 방송 중에 (한 개의 VSB 데이터 필드에 다중화되는) 부가 데이터의 패킷 수를 변경하는 것이 불가하다. 이에 따라, 방송 중에도 부가 데이터의 패킷 수(데이터 양) 및 다중화 방법을 변경할 수 있는 부가 데이터 전 처리부를 개발할 필요가 있다.
본 발명의 목적은 방송 중에라도 다중화하는 부가 데이터의 패킷 수 및 다중화 방법을 변경할 수 있도록 하는 E8-VSB 전송 시스템의 부가 데이터 처리장치 및 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 E8-VSB 전송 시스템의 부가 데이터 처리장치는 입력되는 제 1 부가 데이터와 제 2 부가 데이터를 소정 단위로 각각 나누어 출력하는 패킷 변환부와, 패킷 변환부로부터 출력되는 소정 단위의 제 1 부가 데이터와 제 2 부가 데이터를 필드 동기 세그먼트 내의 부가 데이터 다중화 정보에 따라 패킷 단위로 다중화하는 다중화부와, 다중화된 제 1, 제 2 부가 데이터에 대해 서로 다른 부호율로 널 비트를 삽입하여 패킷을 확장한 후 부가 데이터 인터리빙을 수행하여 MPEG 트랜스포트 패킷의 포맷으로 변환하거나, 또는 상기 다중화된 제 2 부가 데이터에만 각 비트를 두 번 반복하고 부가 데이터 인터리빙을 수행한 후 상기 인터리빙된 제 1, 제 2 부가 데이터에 대해 서로 동일한 부호율로 널 비트를 삽입하여 패킷을 확장하고 MPEG 트랜스포트 패킷의 포맷으로 변환하는 포맷 변환부를 포함하여 구성될 수 있다.
여기서, 패킷 변환부는 J바이트 단위의 패킷으로 입력되는 제 1 부가 데이터를 K(여기서, K는 J보다 작음)바이트 단위로 나누어 출력하는 제 1 패킷 변환기와, J바이트 단위의 패킷으로 입력되는 제 2 부가 데이터를 K(여기서, K는 J보다 작음)바이트 단위로 나누어 출력하는 제 2 패킷 변환기를 포함하여 구성될 수 있다.
그리고, 포맷 변환부는 다중화된 제 1 부가 데이터에 대해서는 1/M 부호율로 널 비트를 삽입하고, 다중화된 제 2 부가 데이터에 대해서는 1/N 부호율로 널 비트를 삽입하여 패킷을 확장하는 널 비트 삽입기와, 널 비트 삽입기에서 널 비트가 삽입된 184 바이트 단위의 부가 데이터에 대해 데이터 인터리빙을 수행하는 데이터 인터리버를 포함하여 구성될 수 있다.
여기서, 널 비트 삽입기는 1 바이트의 제 1 부가 데이터가 입력되면 각 비트 사이마다 널 비트를 삽입함에 의해 1/2 부호율로 부호화된 2 바이트로 출력하고, 1 바이트의 제 2 부가 데이터가 입력되면 각 비트를 두 번 반복하고 각 비트 사이마다 널 비트를 삽입함에 의해 1/4 부호율로 부호화된 4 바이트로 출력할 수 있다.
또한, 포맷 변환부는 다중화된 부가 데이터가 상기 제 1 부가 데이터이면 바이패스(bypass)시키고, 상기 제 2 부가 데이터이면 각 비트를 두 번 반복하여 출력하는 비트 반복기와, 비트 반복기로부터 입력되는 부가 데이터에 대해 데이터 인터리빙을 수행하는 데이터 인터리버와, 인터리빙된 부가 데이터에 1/M 부호율로 널 비트를 삽입하여 패킷을 확장하는 널 비트 삽입기를 포함하여 구성될 수 있다.
여기서, 널 비트 삽입기는 1 바이트의 제 1 부가 데이터 또는 제 2 부가 데이터가 입력되면 각 비트 사이마다 널 비트를 삽입함에 의해 1/2 부호율로 부호화된 2 바이트로 출력할 수 있다.
그리고, 비트 반복기는 입력되는 부가 데이터가 1/M 부호율로 부호화되는 제 1 부가 데이터인지 또는, 1/N 부호율로 부호화되는 제 2 부가 데이터인지를 지시하는 H/Q (여기서, H는 제 1 부가 데이터 패킷 수, Q는 제 2 부가 데이터의 패킷 수) 바이트 플래그에 따라 수행될 수 있다.
본 발명에 따른 E8-VSB 전송 시스템의 부가 데이터 처리방법은, 입력되는 제 1 부가 데이터와 제 2 부가 데이터를 소정 단위로 각각 나누어 출력하는 단계와, 소정 단위의 제 1 부가 데이터와 제 2 부가 데이터를 필드 동기 세그먼트 내의 부가 데이터 다중화 정보에 따라 패킷 단위로 다중화하는 단계와, 다중화된 제 1, 제 2 부가 데이터에 대해 서로 다른 부호율로 널 비트를 삽입하여 패킷을 확장한 후 부가 데이터 인터리빙을 수행하여 MPEG 트랜스포트 패킷의 포맷으로 변환하거나, 또는 상기 다중화된 제 2 부가 데이터에만 각 비트를 두 번 반복하고 부가 데이터 인터리빙을 수행한 후 상기 인터리빙된 제 1, 제 2 부가 데이터에 대해 서로 동일한 부호율로 널 비트를 삽입하여 패킷을 확장하고 MPEG 트랜스포트 패킷의 포맷으로 변환하는 단계를 포함하여 이루어질 수 있다.
여기서, 다중화된 부가 데이터를 MPEG 트랜스포트 패킷의 포맷으로 변환하는 단계는 다중화된 부가 데이터에 대해 리드 솔로몬 부호화하여 패리티를 부가하는 단계와, 리드 솔로몬 부호화된 제 1 부가 데이터에 대해서는 1/M(여기서, M은 2이상의 자연수) 부호율로 널 비트를 삽입하고, 제 2 부가 데이터에 대해서는 1/N 부호율(여기서, N은 M보다 큰 자연수)로 널 비트를 삽입하여 패킷을 확장하는 단계와, 널 비트가 삽입된 부가 데이터에 대해 데이터 인터리빙을 수행하는 단계와, 인터리빙된 부가 데이터에 MPEG 헤더를 삽입하여 부가 데이터를 MPEG 트랜스포트 패킷 형태로 출력하는 단계를 포함하여 이루어질 수 있다.
그리고, 다중화된 부가 데이터를 MPEG 트랜스포트 패킷의 포맷으로 변환하는 단계는 다중화된 부가 데이터에 대해 리드 솔로몬 부호화하여 패리티를 부가하는 단계와, 리드 솔로몬 부호화된 부가 데이터가 제 1 부가 데이터인지 또는 제 2 부가 데이터인지를 판단하고, 상기 부가 데이터가 제 2 부가 데이터라면 각 비트를 두 번 반복하여 출력하는 단계와, 입력되는 부가 데이터에 대해 데이터 인터리빙을 수행하는 단계와, 인터리빙된 부가 데이터의 각 비트 사이에 널 비트를 삽입하여 패킷을 확장하는 단계와, 널 비트가 삽입된 부가 데이터에 MPEG 헤더를 삽입하여 부가 데이터를 MPEG 트랜스포트 패킷 형태로 출력하는 단계를 포함하여 이루어질 수 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
먼저, 도 4의 부가 데이터 전 처리부가 방송 중에 (한 개의 VSB 데이터 필드에 다중화되는) 부가 데이터의 패킷 수를 변경하는 것이 불가한 이유에 대해서 설명하면 다음과 같다.
도 5a와 5b는 도 4의 부가 데이터 전 처리부에서 사용하는 널 비트 삽입기의 입력과 출력을 나타낸 것이다. 도 5a는 입력 바이트가 1/2 부가 데이터인 경우에 널 비트 삽입기의 동작을 설명한 것으로 한 개의 바이트를 입력받아 각 비트의 사이사이에 널 비트를 삽입하여 2 바이트로 확장한다. 한편 도 5b는 입력 바이트가 1/4 부가 데이터인 경우에 널 비트 삽입기의 동작을 설명한 것으로 한 개의 바이트를 입력 받아 각 비트를 반복하고 반복된 비트 사이사이에 널 비트를 삽입하여 4 바이트로 확장하여 출력한다.
한 개의 VSB 데이터 필드(1 개의 필드는 1 개의 필드 동기 세그먼트와 312기 의 데이터 세그먼트로 구성된다.)동안 다중화기(403)에서 다중화되는 1/2 부가 데이터 패킷(164 바이트) 수와 1/4 부가 데이터의 패킷(164 바이트) 수를 각각 H(0 ~ 156)와 Q(0 ~ 78)라고 하자. Enhanced 리드-솔로몬 부호기(404)에 의해 리드-솔로몬 부호화된 패킷은 184 바이트로 바뀌고, 따라서 enhanced 데이터 인터리버(405)에 입력되는 (한 개의 VSB 데이터 필드 당) 1/2 부가 데이터와 1/4 부가 데이터의 바이트 수는 각각 184*H와 184*Q가 된다. 여기서 H와 Q 의 값은 필드 주기로 변화할 수 있는데, H와 Q의 값이 일정한 값으로 고정되어 있다면 (즉 방송중에 다중화되는 부가 데이터의 양이 변화하지 않는다면), enhanced 데이터 인터리버(405)에서 출력되는 1/2 부가 데이터와 1/4 부가 데이터의 바이트 수는 각각 184*H 와 184*Q로 입력 바이트 수와 동일하다. 따라서 인터리빙된 데이터가 널 비트 삽입기를 통과하면 1/2 부가 데이터와 1/4 부가 데이터는 각각 2배와 4배로 늘어나기 때문에 총 (2*184*H + 4*184*Q)개의 바이트가 출력된다. 한편 MPEG 헤더 삽입기(407)에서는 184 바이트 단위로 입력받아서 앞에 4바이트의 MPEG 헤더를 삽입하여 188 바이트의 패킷을 출력하는데 이것은 VSB 전송 시스템에서 1개의 데이터 세그먼트에 해당한다. 따라서 메인 및 부가 데이터 다중화 처리부(201) 내에 있는 다중화기(305) 에서는 부가 데이터 세그먼트를 (2*H + 4*Q)개 다중화한다.
그러나, 방송 도중 부가 데이터 패킷의 수가 바뀌는 경우, 즉 H와 Q의 값이 각각 (H1, Q1)에서 (H2, Q2)로 바뀌는 경우를 살펴보자. Enhanced 데이터 인터리버는 길쌈(convolutional) 인터리버로서 내부에 메모리를 가지고 있어서 이전 필드의 데이터와 현재 필드의 데이터의 순서를 뒤섞는 동작을 수행한다. 따라서 인터리버 의 입력되는 1/2 부가 데이터와 1/4 부가 데이터의 바이트 수가 각각 (184*H1, 184*Q1)에서 (184*H2, 184*Q2)로 바뀌더라도, 인터리버에서 출력되는 1/2 부가 데이터와 1/4 부가 데이터의 바이트 수는 (184*H1, 184*Q1)에서 (184*H2, 184*Q2)로 바로 바뀌지 아니하고 몇 필드의 과도기를 거쳐야 한다. 부연 설명하면, 과도기에서는 인터리버에서 출력되는 1/2 부가 데이터와 1/4 부가 데이터의 바이트 수를 각각 HB와 QB라고 했을 때 (HB + QB) = (184*H2 + 184*Q2)는 성립하지만(입력 바이트 수와 출력 바이트 수는 동일), HB != 184*H2이고 QB != 184*Q2 이다 (!= : 같지 않다는 의미). 따라서 널 비트 삽입기(406)에서 출력되는 총 바이트 수 2*HB + 4*QB != (2*184*H2 + 4*184*Q2) 이다. 결과적으로 메인 데이터와 부가 데이터를 다중화하는 도 3의 다중화기(305)에서 부가 데이터용으로 준비한 세그먼트 개수 2*H2 + 4*Q2와 MPEG 헤더 삽입기에서 출력되는 부가 데이터의 양이 일치하지 않는 문제가 발생한다. 이 경우 필드 동기 신호에 동기를 맞추어 1/2 부가 데이터와 1/4 부가 데이터를 다중화하는 다중화부(403)에서는 모자라는 데이터를 미리 출력할 수도 없고, 초과하는 데이터를 버릴 수가 없기 때문에 H와 Q의 값의 변경이 불가하다.
이러한 문제를 야기 시키는 원인은 1/2 부가 데이터와 1/4 부가 데이터의 바이트 수가 널 비트 삽입기에서 각각 다른 배수로 확장되는데 널 비트 삽입기의 위치가 enhanced 데이터 인터리버 뒤에 있기 때문이다. 본 발명에서는 상기의 문제점을 해결하는 두 가지 방법을 제안하고자 한다.
첫 번째는 널 비트 삽입기를 enhanced 데이터 인터리버 앞에 위치하게 하는 것으로 도 6에서 이것을 설명하고 있다. 도 6의 각 구성 블록은 도 3의 각 구성 블 록의 동작과 동일하나, enhanced 데이터 인터리버와 널 비트 삽입기의 위치만 변경되었음을 알 수 있다. 도 6에서 제안된 부가 데이터 전처리부는 1/2 부가 데이터와 1/4 부가 데이터를 소정 단위로 각각 나누어 출력하는 패킷 변환부(601, 602)와, 패킷 변환부로부터 출력되는 소정 단위의 1/2 부가 데이터와 1/4 부가 데이터를 부가 데이터 다중화 정보에 따라 패킷 단위로 다중화하는 다중화부(603)와, 다중화된 부가 데이터 패킷에 대해 리드-솔로몬 부호화를 수행하는 enhanced 리드-솔로몬 부호기(604), 리드-솔로몬 부호화된 데이터에 대하여 그것이 1/2 부가 데이터인 경우(1/2 부가 데이터 패킷에 더해진 리드-솔로몬 패리티 포함)에는 널 비트를 삽입하여 2 바이트로 확장하고, 1/4 부가 데이터인 경우(1/4 부가 데이터 패킷에 더해진 리드-솔로몬 패리티 포함)에는 각 비트를 반복하고 반복한 비트에 널 비트를 삽입하여 최종 4 바이트로 확장하는 널 비트 삽입기(605), 널 비트가 삽입된 바이트를 입력받아서 인터리빙하는 enhanced 데이터 인터리버(606), 인터리빙된 데이터에 MPEG 헤더를 추가하여 188 바이트 단위의 MPEG-2 Transport 패킷 단위로 만들어주는 MPEG 헤더 삽입기(607)로 구성된다. 이러한 구조에서는 1/2 부가 데이터와 1/4 부가 데이터에 따라서 다른 배율로 확장되는 블록, 즉 널 비트 삽입기가 enhanced 데이터 인터리버 앞에 있기 때문에, H와 Q의 값이 바뀌더라도 메인 및 부가 데이터 다중화부(305) 에서 준비한 부가 데이터용 세그먼트와 MPEG 헤더 삽입기에서 출력되는 데이터의 양이 항상 일치하게 된다. 따라서 방송 중에도 전송하는 부가 데이터의 패킷 수를 변경할 수 있다.
상기 설명한 도 4의 부가 데이터 전처리부의 문제점을 해결하는 또 다른 방 법은 다음과 같다. 두번째 방법의 특징은 1/4 부가 데이터에 대해서 널 비트 삽입기의 역할을 분리하는 것이다. 즉 도 4와 도 6에서 사용하는 널 비트 삽입기에서는 입력 데이터가 1/4 부가 데이터인 경우에는 입력 비트를 반복하고 그 사이사이에 널 비트를 삽입하는데, 상기 반복 기능과 널 비트 삽입기능을 분리하고 분리된 반복 기능을 enhanced 데이터 인터리버 앞에서 수행하는 것이다. 이렇게 하면 enhanced 데이터 인터리버의 출력 데이터가 1/2 부가 데이터인지 1/4 부가 데이터인지를 가리지 않고 널 비트 삽입기에서 널 비트를 삽입하여 2 바이트로 확장한다. 도 7은 상기 방법을 도면으로 설명한 것이다. 도 7에서 제안된 부가 데이터 전처리부는 1/2 부가 데이터와 1/4 부가 데이터를 소정 단위로 각각 나누어 출력하는 패킷 변환부(701, 702)와, 패킷 변환부로부터 출력되는 소정 단위의 1/2 부가 데이터와 1/4 부가 데이터를 부가 데이터 다중화 정보에 따라 패킷 단위로 다중화하는 다중화부(703)와, 다중화된 부가 데이터 패킷에 대해서 리드-솔로몬 부호화를 수행하는 enhanced 리드-솔로몬 부호기(704), 리드-솔로몬 부호화된 데이터에 대하여 그것이 1/2 부가 데이터인 경우(1/2 부가 데이터 패킷에 더해진 리드-솔로몬 패리티 포함)에는 입력을 그대로 출력하고(bypass) 1/4 부가 데이터인 경우(1/4 부가 데이터 패킷에 더해진 리드-솔로몬 패리티 포함)에는 도 8에서와 같이 각 비트를 반복하여 2 바이트를 출력하는 1/4 부가 데이터 비트 반복기(705), 1/4 부가 데이터 비트 반복기의 출력을 입력받아서 인터리빙하는 enhanced 데이터 인터리버(706), 인터리빙된 데이터가 1/2 부가 데이터인지 1/4 부가 데이터인지에 상관없이 도 5b와 같이 입력 바이트에 널 비트를 삽입하여 2 바이트를 출력하는 널 비트 삽입기(707), 널 비트가 삽입된 데이터에 MPEG 헤더를 추가하여 188 바이트 단위의 MPEG-2 Transport 패킷 단위로 만들어주는 MPEG 헤더 삽입기(708)로 구성된다. 이러한 구조에서는 1/2 부가 데이터와 1/4 부가 데이터에 따라서 다른 배율로 확장되는 블록, 즉 1/4 부가 데이터 비트 반복기가 enhanced 데이터 인터리버 앞에 위치하기 때문에, H와 Q의 값이 바뀌더라도 메인 및 부가 데이터 다중화부(305)에서 준비한 부가 데이터용 세그먼트와 MPEG 헤더 삽입기에서 출력되는 데이터의 양이 항상 일치하게 된다. 따라서 방송 중에도 전송하는 부가 데이터의 패킷 수를 변경할 수 있다.
이상에서와 같이 본 발명에 따른 E8-VSB 전송 시스템의 부가 데이터 처리장치 및 방법은, 방송 중에라도 부가 데이터의 패킷 수와 다중화 방법을 필드 주기로 임의로 변경이 가능하도록 하여, 방송국에서 전송하는 컨텐츠의 데이터 레이트 및 성격에 따라서 메인 데이터와 부가 데이터의 다중화 비율과 방법을 변경할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (15)

1/M 부호율로 부호화되는 제 1 부가 데이터 및 1/N 부호율로 부호화되는 제 2 부가 데이터를 다중화하여 MPEG 트랜스포트 패킷의 포맷으로 변환하는 E8-VSB 전송 시스템의 부가 데이터 처리장치에 있어서,
상기 제 1 부가 데이터 및 상기 제 2 부가 데이터를 소정 단위로 각각 나누어 출력하는 패킷 변환부;
상기 패킷 변환부로부터 출력되는 소정 단위의 제 1 부가 데이터 및 제 2 부가 데이터를 필드 동기 세그먼트 내의 부가 데이터 다중화 정보에 따라 패킷 단위로 다중화하는 다중화부;
상기 다중화된 제 1 부가 데이터 및 제 2 부가 데이터에 대해 서로 다른 부호율로 널 비트를 삽입하여 패킷을 확장한 후 데이터 인터리빙을 수행하여 MPEG 트랜스포트 패킷의 포맷으로 변환하거나, 또는 상기 다중화된 제 2 부가 데이터에만 각 비트를 두 번 반복하고 데이터 인터리빙을 수행한 후 상기 인터리빙된 제 1 부가 데이터 및 제 2 부가 데이터에 대해 서로 동일한 부호율로 널 비트를 삽입하여 패킷을 확장하고 MPEG 트랜스포트 패킷의 포맷으로 변환하는 포맷 변환부를 포함하는, E8-VSB 전송 시스템의 부가 데이터 처리장치.
제 1 항에 있어서,
상기 패킷 변환부는,
J바이트 단위의 패킷으로 입력되는 상기 제 1 부가 데이터를 K(여기서, K는 J보다 작음)바이트 단위로 나누어 출력하는 제 1 패킷 변환기; 및
J바이트 단위의 패킷으로 입력되는 상기 제 2 부가 데이터를 K(여기서, K는 J보다 작음)바이트 단위로 나누어 출력하는 제 2 패킷 변환기를 더 포함하는, E8-VSB 전송 시스템의 부가 데이터 처리장치.
제 2 항에 있어서,
상기 J 바이트는 188바이트이고, 상기 K 바이트는 164 바이트이며,
상기 제 1 패킷 변환기 및 상기 제 2 패킷 변환기는 188바이트 단위로 입력되는 데이터를 데이터 변경 없이 단순히 164바이트 단위로 나누어 출력하는, E8-VSB 전송 시스템의 부가 데이터 처리장치.
제 1 항에 있어서,
상기 포맷 변환부는,
상기 다중화된 제 1 부가 데이터에 대해서는 1/M 부호율로 널 비트를 삽입하고, 상기 다중화된 제 2 부가 데이터에 대해서는 1/N 부호율로 널 비트를 삽입하여 패킷을 확장하는 널 비트 삽입기; 및
상기 널 비트 삽입기에서 널 비트가 삽입된 184 바이트 단위의 부가 데이터에 대해 데이터 인터리빙을 수행하는 데이터 인터리버를 더 포함하는, E8-VSB 전송 시스템의 부가 데이터 처리장치.
제 4 항에 있어서,
상기 널 비트 삽입기는,
1 바이트의 상기 제 1 부가 데이터가 입력되면 각 비트 사이마다 널 비트를 삽입함에 의해 1/2 부호율로 부호화된 2 바이트로 출력하고, 1 바이트의 상기 제 2 부가 데이터가 입력되면 각 비트를 두 번 반복하고 각 비트 사이마다 널 비트를 삽입함에 의해 1/4 부호율로 부호화된 4 바이트로 출력하는, E8-VSB 전송 시스템의 부가 데이터 처리장치.
제 1 항에 있어서,
상기 E8-VSB 전송 시스템의 부가 데이터 처리장치는,
상기 다중화된 제 1 부가 데이터 및 제 2 부가 데이터에 대해 리드 솔로몬 부호화하여 20바이트의 패리티를 부가하는 리드 솔로몬 부호기; 및
상기 인터리빙된 184 바이트 단위의 제 1 부가 데이터 및 제 2 부가 데이터에 4 바이트의 MPEG 헤더를 삽입하는 MPEG 헤더 삽입기를 더 포함하는, E8-VSB 전송 시스템의 부가 데이터 처리장치.
제 1 항에 있어서,
상기 포맷 변환부는,
입력되는 부가 데이터가 상기 제 1 부가 데이터이면 바이패스(bypass)시키고, 상기 제 2 부가 데이터이면 각 비트를 두 번 반복하여 출력하는 비트 반복기;
상기 비트 반복기로부터 입력되는 부가 데이터에 대해 데이터 인터리빙을 수행하는 데이터 인터리버; 및
상기 인터리빙된 부가 데이터에 1/M 부호율로 널 비트를 삽입하여 패킷을 확장하는 널 비트 삽입기를 더 포함하는, E8-VSB 전송 시스템의 부가 데이터 처리장치.
제 7 항에 있어서,
상기 널 비트 삽입기는,
1 바이트의 상기 제 1 부가 데이터 및 상기 제 2 부가 데이터가 입력되면 각 비트 사이마다 널 비트를 삽입함에 의해 1/2 부호율로 부호화된 2 바이트로 출력하는, E8-VSB 전송 시스템의 부가 데이터 처리장치
제 7 항에 있어서,
상기 비트 반복기는 상기 입력되는 부가 데이터가 1/M 부호율로 부호화되는 제 1 부가 데이터인지, 또는 1/N 부호율로 부호화되는 제 2 부가 데이터인지를 지시하는 H/Q (여기서, H는 제 1 부가 데이터 패킷 수, Q는 제 2 부가 데이터의 패킷 수) 바이트 플래그에 따라 수행되는 것을 특징으로 하는 E8-VSB 전송 시스템의 부가 데이터 처리장치.
삭제
1/M 부호율로 부호화되는 제 1 부가 데이터 및 1/N 부호율로 부호화되는 제 2 부가 데이터를 다중화하여 MPEG 트랜스포트 패킷의 포맷으로 변환하는 E8-VSB 전송 시스템의 부가 데이터 처리방법에 있어서,
상기 제 1 부가 데이터 및 상기 제 2 부가 데이터를 소정 단위로 각각 나누어 출력하는 단계;
상기 소정 단위의 제 1 부가 데이터 및 제 2 부가 데이터를 필드 동기 세그먼트 내의 부가 데이터 다중화 정보에 따라 패킷 단위로 다중화하는 단계; 및
상기 다중화된 제 1 부가 데이터 및 제 2 부가 데이터에 대해 서로 다른 부호율로 널 비트를 삽입하여 패킷을 확장한 후 데이터 인터리빙을 수행하여 MPEG 트랜스포트 패킷의 포맷으로 변환하거나, 또는 상기 다중화된 제 2 부가 데이터에만 각 비트를 두 번 반복하고 데이터 인터리빙을 수행한 후 상기 인터리빙된 제 1 부가 데이터 및 제 2 부가 데이터에 대해 서로 동일한 부호율로 널 비트를 삽입하여 패킷을 확장하고 MPEG 트랜스포트 패킷의 포맷으로 변환하는 단계를 포함하는, E8-VSB 전송 시스템의 부가 데이터 처리방법.
제 11 항에 있어서,
상기 입력되는 제 1 부가 데이터 및 제 2 부가 데이터를 소정 단위로 각각 나누어 출력하는 단계에 있어서,
상기 제 1 부가 데이터 및 상기 제 2 부가 데이터는 188 바이트 단위의 패킷으로 입력되어 164 바이트 단위로 나누어 출력되는, E8-VSB 전송 시스템의 부가 데이터 처리방법.
제 11 항에 있어서,
상기 다중화된 제 1 부가 데이터 및 제 2 부가 데이터를 MPEG 트랜스포트 패킷의 포맷으로 변환하는 단계는,
상기 다중화된 제 1 부가 데이터 및 제 2 부가 데이터에 대해 리드 솔로몬 부호화하여 패리티를 부가하는 단계;
상기 리드 솔로몬 부호화된 제 1 부가 데이터에 대해서는 1/M(여기서, M은 2이상의 자연수) 부호율로 널 비트를 삽입하고, 상기 리드 솔로몬 부호화된 제 2 부가 데이터에 대해서는 1/N 부호율(여기서, N은 M보다 큰 자연수)로 널 비트를 삽입하여 패킷을 확장하는 단계;
상기 널 비트가 삽입된 제 1 부가 데이터 및 제 2 부가 데이터에 대해 데이터 인터리빙을 수행하는 단계; 및
상기 인터리빙된 제 1 부가 데이터 및 제 2 부가 데이터에 MPEG 헤더를 삽입하여 MPEG 트랜스포트 패킷 형태로 출력하는 단계를 포함하는, E8-VSB 전송 시스템의 부가 데이터 처리방법.
제 11 항에 있어서,
상기 다중화된 제 1 부가 데이터 및 제 2 부가 데이터를 MPEG 트랜스포트 패킷의 포맷으로 변환하는 단계는,
상기 다중화된 제 1 부가 데이터 및 제 2 부가 데이터에 대해 리드 솔로몬 부호화하여 패리티를 부가하는 단계;
상기 리드 솔로몬 부호화된 부가 데이터가 제 1 부가 데이터인지 또는 제 2 부가 데이터인지를 판단하고, 상기 부가 데이터가 제 2 부가 데이터라면 각 비트를 두 번 반복하여 출력하는 단계;
상기 출력되는 제 1 부가 데이터 및 제 2 부가 데이터에 대해 데이터 인터리빙을 수행하는 단계;
상기 인터리빙된 제 1 부가 데이터 및 제 2 부가 데이터의 각 비트 사이에 널 비트를 삽입하여 패킷을 확장하는 단계; 및
상기 널 비트가 삽입된 제 1 부가 데이터 및 제 2 부가 데이터에 MPEG 헤더를 삽입하여 MPEG 트랜스포트 패킷 형태로 출력하는 단계를 포함하는, E8-VSB 전송 시스템의 부가 데이터 처리방법.
제 14 항에 있어서,
상기 리드 솔로몬 부호화된 부가 데이터가 제 1 부가 데이터인지 또는 제 2 부가 데이터인지를 판단하는 단계는, H/Q (여기서, H는 제 1 부가 데이터 패킷 수, Q는 제 2 부가 데이터의 패킷 수) 바이트 플래그에 따라 수행되는, E8-VSB 전송 시스템의 부가 데이터 처리방법.
KR1020040036792A 2004-05-24 2004-05-24 Ｅｎｈａｎｃｅｄ-８ＶＳＢ 전송 시스템의 부가 데이터처리장치 및 방법 KR101012373B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040036792A KR101012373B1 (ko) 2004-05-24 2004-05-24 Ｅｎｈａｎｃｅｄ-８ＶＳＢ 전송 시스템의 부가 데이터처리장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040036792A KR101012373B1 (ko) 2004-05-24 2004-05-24 Ｅｎｈａｎｃｅｄ-８ＶＳＢ 전송 시스템의 부가 데이터처리장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050111869A KR20050111869A (ko) 2005-11-29
KR101012373B1 true KR101012373B1 (ko) 2011-02-09

Family

ID=37286898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040036792A KR101012373B1 (ko) 2004-05-24 2004-05-24 Ｅｎｈａｎｃｅｄ-８ＶＳＢ 전송 시스템의 부가 데이터처리장치 및 방법

Country Status (1)

Country Link
KR (1) KR101012373B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736500B1 (ko) * 2001-04-25 2007-07-06 엘지전자 주식회사 디지털티브이의 브이에스비 통신시스템
KR101119110B1 (ko) * 2006-02-28 2012-03-16 엘지전자 주식회사 디지털 방송 시스템 및 처리 방법
WO2007100184A1 (en) 2006-02-28 2007-09-07 Lg Electronics Inc. Digital broadcasting system and method of processing data

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054455A (ko) * 2000-12-28 2002-07-08 엘지전자 주식회사 디지털티브이의 브이에스비 통신시스템
KR100674422B1 (ko) 2001-04-18 2007-01-26 엘지전자 주식회사 전송/수신 시스템 및 데이터 처리 방법
KR100734351B1 (ko) 2001-04-20 2007-07-03 엘지전자 주식회사 디지털 방송 전송 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054455A (ko) * 2000-12-28 2002-07-08 엘지전자 주식회사 디지털티브이의 브이에스비 통신시스템
KR100674422B1 (ko) 2001-04-18 2007-01-26 엘지전자 주식회사 전송/수신 시스템 및 데이터 처리 방법
KR100734351B1 (ko) 2001-04-20 2007-07-03 엘지전자 주식회사 디지털 방송 전송 시스템

Also Published As

Publication number Publication date
KR20050111869A (ko) 2005-11-29

Similar Documents

Publication Publication Date Title
KR100510679B1 (ko) 디지털 ｖｓｂ 전송 시스템 및 부가 데이터 다중화 방법
KR101074039B1 (ko) 디지털 방송 송신기 및 수신기와 그 스트림 처리방법들
KR101080966B1 (ko) 방송 신호 송수신 장치 및 방법
CA2529960C (en) Enhanced vsb transmitter and receiver
KR101253187B1 (ko) 디지털 방송 시스템 및 데이터 처리 방법
KR101147760B1 (ko) 디지털 방송의 송/수신 시스템, 방법, 및 데이터 구조
US7840866B2 (en) Digital broadcasting transmission apparatus and robust stream coding method thereof
US8014459B2 (en) DTV television transmitter/receiver and method of processing data in DTV transmitter/receiver
KR20070068960A (ko) 디지털 방송 시스템 및 처리 방법
KR101199373B1 (ko) 디지털 방송 시스템 및 처리 방법
KR101486318B1 (ko) 전송 스트림 생성 장치와 이를 이용하는 디지털 방송 송신기, 및 그 방법 들
KR101199372B1 (ko) 디지털 방송 시스템 및 처리 방법
KR101199386B1 (ko) 디지털 방송 시스템 및 데이터 처리 방법
KR101012373B1 (ko) Ｅｎｈａｎｃｅｄ-８ＶＳＢ 전송 시스템의 부가 데이터처리장치 및 방법
KR100921472B1 (ko) 디지털 방송 시스템 및 데이터 처리 방법
US20070242754A1 (en) Apparatus for processing data stream for digital broadcasting system and method thereof
KR100811186B1 (ko) 듀얼 전송 스트림 생성 장치 및 방법
KR100908065B1 (ko) 방송 송/수신기 및 방송 신호 처리 방법
KR100913107B1 (ko) 디지털 방송 시스템 및 데이터 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171214

Year of fee payment: 8